CN100362743C - 用于抑制锁相环电路中的噪声的系统和方法 - Google Patents

Abstract

用于提高频率发生器的信噪比的系统和方法抑制相位噪声和由内部发生器电路中的不匹配生成的噪声。这是使用一种将寄生噪声信号移出发生器的环路带宽的调制方案来实现的。当用这种方式移动时，使用例如位于沿发生器的信号路径的滤波器，可以将噪声信号全部去除或去除到任何所需程度。在一个实施例中，∑-Δ调制器控制沿锁相环的反馈路径放置的吞脉冲分频器的值以便实现所需噪声抑制度。在另一实施例中，调制输入到锁相环的参考信号以便实现噪声抑制。在另一实施例中，组合上述形式的调制以便实现所需频偏。通过这些调制技术，可以实质上提高频率发生器的信噪比，同时实现更快锁定时间。

Description

用于抑制锁相环电路中的噪声的系统和方法

技术领域

本发明涉及生成信号处理系统中的频率信号。

背景技术

锁相环(PLL)电路已经用在许多有线和无线应用中，用于生成载波频率和定时参考信号。

图1(a)示出通常用在通信收发信机中的PLL。该电路包括相位与频率检测器1、环路滤波器2和输出期望频率的信号f_out的压控振荡器3。将振荡器连接到相位与频率检测器的输入的反馈环路包括将振荡器的输出除以值(N+1)/N的分频器4。模数控制电路将信号输出到分频器，用于控制值N。

在上述类型的PLL中，在环路带宽和信道间隔之间存在折衷是公知的。也知道信道间隔与比较频率相同。假定该关系，通常期望将PLL的环路带宽设置成小于比较频率10倍。然而，将环路带宽降低到该值产生许多缺点。

例如，环路带宽不仅影响信道间隔，还影响PLL中的锁定时间和相位噪声量。实际上，环路带宽与这些值成反比。因此，将环路带宽降低到小于比较频率10倍的值将产生相位噪声和锁定时间的同量增加，而这已经发现对许多应用来说是不期望的。

上述PLL的另一缺点涉及第二种噪声。该噪声以寄生信号的形式出现，所述寄生信号产生于从例如电荷泵和相位与频率检测器发生的不匹配。更具体地说，如图1(b)所示，一个不匹配出现在电荷泵的UP和DOWN电流(或更精确的是电流源)之间。另一不匹配出现在相位与频率检测器中的UP和DOWN信号路径之间，其中理想情况下应当不存在不匹配。这些不匹配生成通过主机系统传播而降低性能的寄生信号，因此，寄生信号与相位噪声一样，也被视为是不期望的。

图2示出形成这些寄生信号的方式。在该图中，f_out对应于锁相环的输出频率，以及f_cutoff对应于PLL环路滤波器的截止频率。f_out和f_cutoff之间的差值定义了电路的环路带宽。在操作中，沿环路的信号路径的不匹配生成位于非常接近输出频率f_out的一个或多个寄生信号f_sp。实际上，寄生信号如此接近输出频率(Δf非常小)，使得它们位于电路的环路带宽内，因此不能由环路滤波器去除。这些未被抑制的寄生信号进一步导致降低主机系统的信号质量和性能。

鉴于上述论述，很显然需要一种用于有效地抑制锁相环电路，尤其是用在具有低噪声和锁定时间要求的主机系统中的环路电路中的噪声的系统和方法。

发明内容

本发明的目的是，提供一种用于有效地抑制锁相环电路中的噪声的系统和方法。

本发明的另一目的是，提供一种用于抑制由沿环路电路信号路径存在的不匹配生成的锁相环中的两种噪声类型，即相位噪声和寄生噪声的系统和方法。

本发明的另一目的是，提供一种实现一个或多个上述目的，而不将任何限制加至锁相环的环路带宽、操作频率或任何其他功能参数的系统和方法。

本发明的另一目的是，提供一种实现一个或多个上述目的，同时降低锁相环的锁定时间的系统和方法。

本发明的另一目的是，使用锁相环的环路滤波器来抑制上述噪声类型的至少一种。

本发明的另一目的是，对于由∑-Δ调制器控制的锁相环，实现一个或多个上述目的。

本发明的另一目的是，提供一种实现一个或多个上述目的并以微调寄生噪声抑制的分辨率的方式来调制用于锁相环的参考信号的控制系统。

通过提供一种抑制来自诸如锁相环的频率发生器的输出的噪声的系统和方法，来实现本发明的上述和其他目的以及优点。这是使用将寄生噪声信号移出发生器的环路带宽的调制方案来实现的。当以该方式偏移时，使用例如位于沿发生器的信号路径的标准滤波器，可以完全去除噪声信号或将噪声信号去除到任何所需程度。结果，实质上提高了发生器的信噪比，可以增加环路带宽以及可以实现更快锁定时间。

根据一个实施例，本发明提供一种噪声抑制方法，基于参考信号，由锁相环生成频率信号，然后，通过将预定阶的寄生信号移出PLL的环路带宽，从频率信号中去除噪声。可以由环路滤波器的截止频率，或者由滤波器的输出频率和截止频率之间的频率范围来定义环路带宽。为了实现整个噪声抑制，将一阶寄生信号移出环路带宽。然而，如果应用要求或如果需要，可以执行仅抑制更高阶信号。

通过控制沿锁相环的反馈路径设置的吞脉冲(pulse swallow)分频器的值来移动寄生噪声信号。可以由∑-Δ调制器，以及更具体地说，由该电路内设置的调制比来控制该分频器的值。被抑制的噪声包括相位噪声和由PLL的相位与频率检测器和/或电荷泵中出现的不匹配生成的噪声的至少一个。

根据另一实施例，本发明提供一种用于通过调制参考信号，然后基于调制的参考信号由锁相环生成频率信号而抑制噪声的方法。执行该调制以确保至少在频率的有效范围内，原始参考信号和调制参考信号的谐波不重合。最好，仅在谐波不重合的时间内使用调制的参考信号来生成PLL频率信号。可以使用该方法对由在此讨论的∑-Δ调制器执行的寄生噪声抑制提供微调。

根据另一实施例，本发明提供一种频率发生器，包括基于参考信号生成频率信号的锁相环和将预定阶的寄生信号移出PLL的环路带宽的噪声抑制器。所述锁相环包括环路滤波器，以及环路带宽由环路滤波器的截止频率定义或对应于由PLL生成的频率信号和滤波器的截止频率之间的频率范围。所述噪声抑制器最好包括PLL的反馈环路中的分频器和将分频器设置成执行寄生信号偏移的控制器。分频器可以是吞脉冲分频器，以及控制器可以包括∑-Δ调制器。除这些特性外，噪声抑制器可以包括参考信号调制器，用于微调寄生信号的抑制。

根据另一实施例，本发明提供一种用于控制锁相环的系统，包括用于分频从PLL输出的频率信号的分频器和将分频器设置成将预定阶的寄生噪声信号移出PLL的环路带宽的值的控制器。可以基于环路滤波器的截止频率来定义环路带宽，以及可以控制分频器的值以便抑制所需的实质上任何阶的寄生噪声信号。控制器还可以包括调制器，其用于生成用于微调寄生信号的抑制的调制参考信号。

附图说明

图1(a)是示出相关技术锁相环电路的图，以及图1(b)是示出在相关技术锁相环的相位与频率检测器和/或电荷泵中出现的不同类型的不匹配的图，该不匹配导致生成降低系统性能的寄生信号。

图2是示出图1(a)的相关技术电路中的寄生噪声信号的生成的图。

图3是示出根据本发明的锁相环电路的一个实施例的图。

图4是示出如何实现本发明的系统和方法以将寄生噪声信号移出PLL的环路带宽，从而允许它们由环路滤波器去除的例子的图。

图5(a)和图5(b)是示出根据本发明的一个例子生成的原始参考频率的谐波和调制的参考频率的图。

图6是示出本发明的参考调制器的一个实施例的图。

图7是示出本发明的参考调制器的另一实施例的图。

图8(a)-8(g)是示出图7所示的参考调制器的每个元件处理信号的方式的图。

图9是示出本发明的参考调制器的一个实施例的图。

具体实施方式

本发明包括用于抑制锁相环电路中的噪声的系统和方法的各个实施例。根据一个实施例，所述系统和方法抑制由与电荷泵和相位与频率检测器有关的不匹配产生的噪声。这是使用控制PLL的反馈路径中的分频器而使得寄生噪声分量被移出该电路的操作环路带宽的∑-Δ调制器来实现的。其他实施例通过调制输入到相位与频率检测器的参考频率信号来抑制噪声。其他实施例使用上述技术的结合来抑制噪声。通过这些实施例，使寄生噪声成分远离PLL的所需输出频率使得它们可以由环路滤波器去除。结果，可以实现信噪比和环路带宽的实质提高以及相位噪声和锁定时间的成比例降低。

参考图3，本发明的系统和方法的一个实施例包括参考调制器20和∑-Δ调制器30，用于控制锁相环的输出频率。锁相环由相位与频率检测器22、环路滤波器(例如低通滤波器或带通滤波器)23、吞脉冲分频器24和用于输出所需频率f_vco的信号的压控振荡器25。吞脉冲分频器包括在∑-Δ调制器的控制下分别假定值P和S的程序计数器27和吞没计数器(swallow counter)28。

∑-Δ调制器基于参数N_∑Δ和D_∑Δ来设置程序和吞没计数器的值，以便生成所需的输出频率f_vco。该输出信号可用于调制或解调通信收发信机中的信号或执行各种其他目的中的任何一个。值P、S、N_∑Δ和D_∑Δ可以由使用的特定预定标器来确定。用于设置计数器的值的各种预定标器和方式对于本领域的技术人员是公知的。例如参见Behzad Razavl的文本RF MICROELECTRONICS，第8章。

如果未被校正，压控振荡器的输出频率将包含各种噪声，包括由与相位与频率检测器和充电泵有关的不匹配生成的寄生信号。这种情况在图2中描述，其中，频率间隔Δf太小而不能由环路滤波器去除寄生信号。本发明通过移动寄生信号远离PLL的输出频率f_vco而去除该和其他类型的噪声(包括相位噪声)。这是通过∑-Δ调制器所做的调整来实现的，该调整最好结合PLL的参考信号的调制而执行。

首先，参考调制器通过使该信号被乘以值

的量来调制输入参考信号f_ref。这导致形成调制参考信号， $f_{\mathrm{mod}}=f_{\mathrm{ref}}*\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}},$ 其被输入到相位与频率检测器。为了实现该调制，通过观察一个或多个下述考虑，最好将N_mod和D_mod的值选择为整数：

1)该系统的频率范围。如果所需频率范围非常窄以及该范围内仅存在几个信道，则可以仅使用一个参考调制器。然而，如果范围非常宽，一个参考调制器可能不足以实现所需的寄生信号抑制度。在这种情况下，可以包括并有选择地选择多个参考调制器以实现最佳抑制度。表2和3(在下文中详细所述)包括可用于执行本发明的参考信号调制的值N_mod和D_mod的非限制举例。如果所需频率范围不包括频率944.65MHz或1102.1MHz，8/9调制足以用于抑制。但是，如果包括那个频率，则另一调制，诸如5/6，可用于可用信道。该多参考调制器实施例在下面更详细地论述。

2)用于该系统的所需寄生信号(spur)电平。

3)环路滤波器带宽，可以说明如下。环路滤波器的参数依赖于参考频率。当参考调制改变参考时钟时，应当改变环路滤波器参数。如果原始参考时钟和调制参考时钟之间的差值小，原始时钟和调制时钟能共享环路滤波器，只要系统规范，诸如相位噪声、寄生信号抑制和锁定时间允许。例如，如果用于信道的8/9调制和2/3调制示出相同的寄生信号抑制，则8/9调制更好，因为8/9调制参考信号比2/3调制参考信号更接近原始参考频率。

4)系统的硬件复杂度。例如，当为了实现所需寄生信号抑制度的目的多个调制比(3/4，5/6，7/8，8/9等等)可接受时，给定使用的硬件，不可能实现所有比率。因此，硬件可以是当根据本发明选择调制比时要考虑的一个因素。

在调制参考信号的时间期间或一些预定时间之前，与对应于程序和吞没计数器的值的P和S一起，计算定义∑-Δ调制器的调制比的值N_∑Δ和D_∑Δ。同时，这些参数连同预定标器29的参数K确定吞脉冲分频器用于分频VCO的输出频率的值。现在，将更详细地论述可以计算参数N_∑Δ、D_∑Δ、P和S的一种方法。

最好在系统或体系结构级确定f_vco、R、K和f_ref的值以便满足例如所需应用的需求。(R值可以与PLL的设计规范有关(例如，如果f_ref＝19.2MHz，则R＝1)，以及K值可以与预定标器的设计有关)。未知值仅为P、S、N_∑Δ和D_∑Δ。

D_∑Δ。可以用各种方法来确定该参数。首先，D_∑Δ可被确定为简单的2次幂，例如2¹⁰/2¹²/2¹³...。在这种情况下，随着分母增加，硬件复杂度也增加以及PLL的频率分辨率也增加。因此，在精度和硬件复杂度之间存在折衷。第二，如果系统的频率分辨率(或信道间隔)是公知的，可以通过下述方程式来确定D_∑Δ：D_∑Δ＝(f_ref/R)/f_ch。例如，在韩国的CDMA系统中，f_ref＝19.2MHz，R＝1以及f_ch＝10KHz。给定这些值，D_∑Δ＝1920。

P、S和N_∑Δ。这些参数是满足下述关系的整数值：f_vco＝(f_ref/R)×(KP+S+N_∑Δ/D_∑Δ)。如果将两个或多个约束条件添加到该关系，则解答是唯一的。第一约束条件是0≤S＜K以及第二约束条件是0≤N_∑Δ＜D_∑Δ。实际上，这些约束条件不是算法的而是实际约束。因为对于许多应用N_∑Δ的范围超出D_∑Δ，∑-Δ调制器的硬件复杂性随之增加。例如，假定f_ref＝19.2MHz，R＝1，f_vco＝1920.192MHz，K＝8以及D_∑Δ＝19200。那么，项(KP+S+N_∑Δ/D_∑Δ)＝100.01，其中，当K、P和S均为整数值时，KP+S＝100以及N_∑Δ/D_∑Δ＝.01。因此，P＝12以及S＝4(约束条件S＜K使该整数解法唯一)以及N_∑Δ＝192。

其次，吞脉冲分频器将压控振荡器f_vco的输出除以方程式(1)中的值，使得输入到相位与频率检测器中的比较频率等于调制参考频率 $f_{\mathrm{mod}}=\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}{f}_{\mathrm{ref}},$

$(K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)---\left(1\right)$

由于调制参考频率f_mod不同于未调制参考频率f_ref，吞脉冲分频器的参数必须改变，使得从反馈环路输入到相位与频率检测器的信号与从参考调制器输出的调制参考频率相匹配。在输入相位与频率检测器之前，可以将调制参考频率f_mod除以对应于可选参考分频器31的值R。

根据方程式(1)，很显然为了实现所需输出频率信号f_vco(例如，可以是用在通信收发信机的基带信号恢复电路中的本地振荡器信号)，在反馈环路中，压控振荡器的输出必须除以由方程式(1)给出的值。如果参考分频器和预定标器计数器值R和K对指定应用是已知的，则能如上所述和鉴于用于给定输入频率和VCO输出频率的方程式(1)，来确定剩余参数(P，S，N)。

可以用下述方程式表示PLL的输出频率：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)\left(\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{{\mathrm{\Σ}}_{\mathrm{\Σ\Δ}}}\right))---\left(2\right)$

在方程式(2)中，项

表示所需频率f_vco的整数部分，以及项

表示该频率的小数部分。当在PLL中出现不匹配时，在与所需频率f_vco的小数部分和该频率的谐波重合的频率形成寄生噪声信号。为了实现滤除所有或部分这些寄生信号所需的间隔，本发明控制上述方程式中的一个或多个参数。

最初控制∑-Δ调制器的调制比以实现所需频率间隔度。这可以参考方程式(2)的小数部分以经验为主地理解，其对应于所需频率f_vco和一阶寄生信号f_sp1之间的频偏(Δf)(该偏移也可以存在于相邻阶的寄生信号本身之间)。

当∑-Δ调制器的调制比

增加时，频偏(或寄生信号和所需输出频率之间的间隔距离)变得更大。因此在方程式(2)的小数部分中包括项

确保了预定阶的寄生信号f_sp足以远离所需输出频率f_out而形成，它们可以由沿信号路径的环路滤波器23去除。这可以例如通过使方程式(2)中的小数部分以及更具体地说，使N_∑Δ和D_∑Δ之比较大来实现。这影响值P和S，而最终导致调整PLL的吞脉冲反馈分频器的值。

为了实现完全的噪声抑制，方程式(2)的小数部分被设置为足够大以确保一阶寄生信号被移到低于环路滤波器的截止频率。然而，如果需要，可以将小数部分设置成其他适当值以滤除高阶寄生信号。当在这种情况下实现稍小的噪声抑制度时，可以满足其他系统要求，从而使本发明成为适当的解决方案。

图4示出如何调整值N_∑Δ和D_∑Δ能导致抑制PLL的输出中的寄生噪声信号。在该示例性实例中，f_vco对应于PLL的所需输出频率，f_cutoff对应于环路滤波器的截止频率，以及环路带宽对应于f_vco和f_cutoff之间的差值。根据本发明，计算方程式(2)的小数部分特别是N_∑Δ和D_∑Δ的比率为足够大，以便将寄生噪声信号f_sp1、f_sp2、…f_spn移出环路带宽，从而在这种情况下低于截止频率f_cutoff，这样能通过环路滤波器来去除它们。该偏移由频偏Δf来示出。

可以控制参考调制器20的N_mod和D_mod的比率以进一步调整间隔度。更具体地说，尽管该参考调制器被认为是本发明的可选特征(例如，可以仅通过调整N_∑Δ和D_∑Δ之间形成的调制比，来实现用于寄生噪声抑制所需的频率间隔)，也可以作为在方程式(2)的小数部分中执行的微调寄生信号偏移的方式，来控制N_mod和D_mod之比。最好基于参考调制器的设计来确定N_mod和D_mod的值。

表1提供了当输入方程式(2)时生成足以将寄生噪声信号移出PLL的环路带宽的频率间隔Δf的值的例子。这些值在图4中被反映以示例说明本发明的优越性能。

f<sub>vco</sub>	f<sub>ref</sub>	R	N<sub>mod</sub>	D<sub>mod</sub>	K	P	S	N<sub>∑Δ</sub>	D<sub>∑Δ</sub>
										905.29MHz	19.68MHz	1	8	9	4	12	3	11817	15744

表1

在表1中，N_∑Δ和D_∑Δ值分别被设置成11817和15744以及参考信号调制器的调制比为8/9。将这些值插入方程式(2)，将PLL的输出频率f_vco计算为905.29MHz。对应于该方程式的小数部分的值显示了本发明对该实例的优越性能：

$f_{\mathrm{ref}}\·\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}\·\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}=19.68\·\frac{8}{9}\·\frac{11817}{15744}=13.13\mathrm{MHz}---\left(3\right)$

如方程式(3)所示，将在与计算为13.13MHz的方程式(2)的小数部分重合的频率处出现由PLL中的不匹配产生的寄生噪声信号。因此，输出频率和一阶寄生噪声信号f_sp1之间的频率间隔Δf将为6.55MHz。(该数是通过从调制输入参考信号(19.68＊8/9)的频率减去13.13MHz获得的)。使用这些值，∑-Δ调制器将一阶寄生信号移出PLL的环路带宽，从而允许环路滤波器的截止频率f_cutoff从输出频率中去除这些和高阶噪声信号。尽管在该实例中使用调制比8/9以及提供精细分辨率调整，可以看出通过其他参考调制比可以实现更宽的频率间隔。

在上述实例中，可以基于包括对于相位噪声和寄生信号抑制的要求的系统具体应用要求，来确定截止频率和/或环路带宽。如所示，当频率偏差(Δf)随载波f_vco的增加而增加时，由环路滤波器产生更大的寄生信号f_sp抑制。当可选时，可有利地使用参考调制来增加该频率偏移。

而且，在上述实例中，至少部分地通过将∑-Δ调制器的调制比设置成较大值来实现频率间隔。为了比较目的，注意到该比率的小值将不能实现噪声抑制所需的间隔。例如，如果 $\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}=1/1968$ 以及P和S值分别为11和12，那么对于使用未调制参考频率的相同K和f_ref值，最终频率间隔将为10KHz。该间隔在大多数应用中将位于PLL的环路带宽内，因而将不能被环路滤波器抑制。

另外或者，在控制∑-Δ调制器的值的过程中，可以将分子N_∑Δ调整为远离分母D_∑Δ的子谐波。这意味着例如，如果∑-Δ调制器的分子和分母之比

接近D_∑Δ/2、D_∑Δ/4和D_∑Δ/8，则参考调制可以降低或去除寄生信号。

本发明以实际上提高信噪比的方式，从而有效地抑制频率发生器，诸如PLL中的噪声。通过将本发明与其他电路进行比较这是显而易见的。例如，在图1(a)的相关技术系统中，寄生噪声信号和PLL输出频率之间的频率间隔等于10KHz，其显示为位于电路的环路带宽内(见图2)。因为寄生信号位于该带宽内，图1(a)的PLL的环路滤波器将不能从输出频率中去除寄生噪声信号。结果，该电路的输出将具有比许多应用所需的更低信噪比。

相反，通过基于PLL的环路带宽，将N_∑Δ和D_∑Δ参数的至少一个设置成适当值，然后通过

可选地调制输入参考频率以执行微调，本发明确保了由环路不匹配生成的寄生噪声远离PLL的输出频率形成，从而使得它们被环路滤波器抑制。

除了实现更大的噪声抑制外，本发明的系统能够实现更快的锁定时间，同时使用与已经提出的其他系统相比更宽的环路带宽。这可以通过认识到PLL锁定时间与环路带宽成反比来理解。因此，通过更宽的环路带宽进行操作将允许本发明实现与其他PLL电路相比降低的锁定时间，而同时实现提高的寄生信号抑制度。所有这些优点转换成提高的信噪比，从而更高质量的通信收发信机。

可以用各种方式来实现参考信号的调制。最好，调制参考频率f_ref以确保f_mod不接近原始参考频率f_ref的谐波。期望用这种方式执行调制以便避免在PLL的输出中重新出现寄生噪声信号的可能性，尽管由∑-Δ调制器来执行调制。这可以参考下述例子来理解。

图5(a)和5(b)是分别表示原始参考频率和根据本发明的一个例子生成的调制参考频率的谐波的图。在图5(a)中，原始参考频率的谐波表示为N·f_ref，(N+1)·f_ref，(N+2)·f_ref等等。在图5(b)中，基于调制比 $\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}=5/6$ 而生成调制参考信号。因此，调制输入参考频率的谐波出现在频率N·(5/6)f_ref，(N+1)·(5/6)f_ref，(N+2)·(5/6)f_ref等。

在该实例中，假定N为整数并最好是6的倍数，以及调制参考频率和原始参考信号的谐波重合的区域用X来表示。在该区域中，本发明可以证明是无效的，因为调制参考频率不能够抑制PLL的输出中的寄生信号。这些原理可以用作用于定义本发明的∑-Δ受控PLL的操作范围的基础。更具体地说，如图5(a)和5(b)所示，调制参考频率可以用作输入到相位与频率检测器的比较频率，而不是原始参考频率，直到调制参考频率的谐波变得等于原始参考频率的谐波。

如果在芯片区域上无限制条件存在，则N_mod和D_mod的各个值可以用于指定频率信道。例如，对于一个信道期望5/6的N_mod/D_mod来实现寄生信号抑制，而对于另一信道则期望8/9的N_mod/D_mod。除此之外，对于任何指定信道，两种调制比均是可接受的。通过改变N_mod/D_mod的值，可以实现各种可接受的频偏用于寄生信号抑制目的。可以选择最与系统兼容的一个(例如，指定硬件复杂度)。

图6示出能实现上述灵活度的本发明的参考调制器的一种类型。该调制器由两个参考调制器51和52形成，并可以包括一个选择器53来选择适当调制比N_mod/D_mod用于可用信道。第一调制器具有5/6的调制比以及第二调制器具有8/9的比率。尽管示出了两个调制器，但本领域的技术人员将意识到本发明的参考调制器可以包括两个以上的调制器，例如，可以为通信系统中的每个信道或信道组提供一个调制器。在这种情况下，每个调制器可以具有特别选择并最好对于那个信道或信道组最佳的调制比。对于不具有寄生音的信道，可以省略或限制参考调制器，以及参考时钟可以直接被馈送到内部PLL块。

图7示出可以构造本发明的参考调制器以实现这些结果的另一方式。该调制器包括第一占空比校正器70、倍频器71、第二占空比校正器72、分数分频器(fractional divider)73、第三占空比校正器74以及另一分数分频器75。将分数分频器设置成将它们的输入信号乘以2/3。然而，本领域的技术人员能意识到如果需要，也可以使用其他分数值。

图8(a)-8(g)是示出图7所示的参考调制器的每个元件处理信号的方式的图。图8(a)示出输入到参考调制器的原始参考频率f_ref。图8(b)示出第一占空比校正器处理原始参考频率，通过从其中去除子谐波分量而产生纯净信号。图8(c)示出倍频器将从第一占空比校正器输出的信号的频率加倍。这导致使信号的周期变成一半。图8(d)示出第二占空比校正器通过去除子谐波而清理倍频器的输出。图8(e)示出将从第二占空比校正器输出的信号乘以预定分数，在该实例中为2/3。

图8(f)示出第三占空比校正器通过去除子谐波而清理第一分数分频器的输出。这使得信号的周期增加与第一分数分频器所执行的除法相当的量。

图8(g)示出将从第三占空比校正器输出的信号乘以预定分数，在该实例中也为2/3。结果产生调制参考频率。一旦处理该信号以去除谐波，则产生最终的调制参考信号，其周期增加与第二分数分频器所执行的除法相当的量。

在参考调制器的上述实施例中，参考调制器的分子应当不同于1，以便增加PLL的操作范围同时防止再形成寄生信号。实际上，最好使用高数值的分子。可以修改分数分频器和倍频器来生成该类型的分子。

例如，在上述实例中，使用一个倍频器和两个分数分频器来生成调制参考信号，等于 $f_{\mathrm{mod}}=\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}{f}_{\mathrm{ref}}=\frac{8}{9}{f}_{\mathrm{ref}}.$ 同样，使用一个倍频器和两个分数分频器来生成调制参考频率，两个分频器使用相同的分数2/3。尽管这些值是优选的，本领域的技术人员将意识到，可以使用任意数目的倍频和分频电路，只要实现所需分数分频比

图9示出了可以构造本发明的参考频率调制器的另一种方式。该调制器包括连接到混频器81的多个分频器80。分频器将原始参考频率f_ref乘以当输入到混频器中时生成所需分数频率的值。例如，分频器可以输出等于4/9f_ref的信号。然后，混频器将输出等于8/9f_ref的信号。在混频后，使用带通滤波器82来滤出由混频器生成的不期望谐波。然后使用限幅器83来产生数字脉冲形式的调制参考频率。

例子

表2示出了根据本发明可使用的示例值。为了实现可接受的寄生信号减小度，将比

选择为大以便将寄生信号移出截止频率。而且，由

比调制参考频率f_ref，确保f_mod的谐波不接近原始参考频率f_ref的谐波。

用于F<sub>VCO</sub>/Fref的最近N	Fvco	Fref	Fvco/Fref	R	K	P	S	N	D	N/D	Nmod	Dmod
													4647484950515253545556575859	905.29924.97944.65964.38984.011003.71023.41043.11062.71082.11102.11121.8141.5161.1	19.6819.6819.6819.6819.6819.6819.6819.6819.6819.6819.6819.6819.6819.68	46.0005147.0005148.0005149.0005150.0005151.0005152.0005153.0005154.0005155.0005156.0005157.0005158.0005159.00051	11111111111111	44444444444444	1111121212121313131314141414	23012301230123	11111111111111	19681968196819681968196819681968196819681968196819681968	0.00050810.00050810.00050810.00050810.00050810.00050810.00050810.00050810.00050810.00050810.00050810.00050810.00050810.0005081	88888888888888	99999999999999
最坏情况寄生信号举例

用于F<sub>VCO</sub>/Fref的最近N	FrefxNmod/Dmod	F<sub>vco</sub>/(FrefxNmod/Dmod)	R	K	P	S	Nnew	Dnew	Nnew/Dnew
											4647484950515253545556575859	17.49817.49817.49817.49817.49817.49817.49817.49817.49817.49817.49817.49817.49817.498	51.75152.87654.00155.12656.25157.37658.50159.62660.75161.87663.00164.12665.25166.376	11111111111111	44444444444444	1213131314141414151515161616	30230123013012	118171378591977394559137881984911817137859197739455913	1574415744157441574415744157441574415744157441574415744157441574415744	0.7505720.8755720.0005720.1255720.2505720.3755720.5005720.6255720.7505720.8755720.0005720.1255720.2505720.375572	如图5a、5b所示的Frefx9范围
Nnew/Dnew比远离0或1

表2

在表2中，使用 $\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}=8/9$ 以及N_new和D_new分别对应于∑-Δ调制器值N_∑Δ和D_∑Δ。最坏情况的寄生信号被示出存在于905.29MHz和1161.13MHz之间。(N和D列组成对应于最坏情况寄生信号的N/D比，例如N/D＝1/1968。不包括N/D＝1967/1968的比率，因为它具有表2所示的相同特性)。最坏情况寄生信号接近参考时钟频率的倍数。作为例子，从46f_ref到59f_ref列出它们。而且，使用8/9参考调制作为举例。注意，根据f_vco或如图5中的参考时钟的倍数，∑-Δ调制比

比具有循环关系，例如，

并非表2中的所有值均是最佳的。例如，在f_vco＝944.65的情况下，

当使用参考调制比 $\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}=8/9$ 时，这产生10KHz的频率间隔。在一些实例中，该10KHz间隔可以证明不足以实现寄生信号抑制的目的。在这种情况下，可以改变参考信号调制比，以便产生足以实现可接受寄生信号抑制度的频率间隔。在考虑的实例中，这可以通过设置 $\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}=5/6$ 来实现。对于这些调制比获得的比较结果如表3所示。

用于F<sub>VCO</sub>/Fref的最近N	Fvco	Fref	Fvco/Fref	R	K	P	S	N	D	N/D	Nmod	Dmod
													48	944.66	19.68	48.00051	1	4	12	0	1	1968	0.0005081	8	9
48	944.66	19.68	48.00051	1	4	12	0	1	1968	0.0005081	5	6
													最坏情况寄生信号举例

用于F<sub>VCO</sub>/Fref的最近N	FrefxNmod/Dmod	Fvco/(FrefxNmod/Dmod)	R	K	P	S	Nnew	Dnew	Nnew/Dnew
												4848	17.49816.400	54.00157.601	11	44	1314	21	95910	157449840	0.0005720.600610	Frefz9Frefx9	范围范围
Nnew/Dnew比远离0或1

表3

使用5/6而不是8/9的调制比，获得下述频偏：

f_ref*(N_mod/D_mod)*(N_new/D_new)＝19.68*(5/6)*(5910/9840)＝9.85MHz。该偏移远大于使用8/9调制比获得的10KHz，以及实际上，在该实例中，足够大使得寄生噪声移出环路滤波器的截止频率，从而实现寄生信号抑制。根据该实例，因此，可以控制

的至少一个以及最好是两者来抑制寄生信号从而提高通信接收机中的信噪比是很显然的。

对本领域的技术人员来说，从上述公开内容，本发明的其他修改和变化是显而易见的。因此，尽管在此仅具体描述了本发明的某些实施例，很显然，在不背离本发明的精神和范围的情况下，可以做出各种改进。

Claims (39)

1.一种噪声抑制方法，包括：

基于参考信号，由PLL生成一频率信号；和

通过将PLL的反馈环路中的吞脉冲分频器设置为将预定阶的寄生信号移出PLL的环路带宽的值，从所述频率信号中去除噪声，其中，设置所述吞脉冲分频器包括：

基于∑-Δ调制器的调制比来设置所述吞脉冲分频器中的吞没计数器和程序计数器的至少一个的值，以及控制用于所述吞没和程序计数器的至少一个的值以生成将所述预定阶的寄生信号移出PLL的环路带宽的值。

2.如权利要求1所述的方法，其中，由PLL中的环路滤波器的截止频率来定义环路带宽。

3.如权利要求1所述的方法，其中，所述环路带宽对应于位于由PLL生成的所述频率信号和PLL中的环路滤波器的截止频率之间的频率范围。

4.如权利要求1所述的方法，其中，通过下述方式来去除所述噪声：

将吞没计数器和程序计数器中的至少一个调整为将一阶寄生信号移出PLL的环路带宽的值。

5.如权利要求1所述的方法，其中，由∑-Δ调制器来设置所述吞没计数器和程序计数器中的至少一个。

6.如权利要求5所述的方法，进一步包括：

基于PLL的环路带宽来计算所述∑-Δ调制器的调制比；以及

基于计算的∑-Δ调制器的调制比，设置所述吞没计数器和程序计数器中的至少一个的值。

7.如权利要求1所述的方法，其中，由与检测的相位与频率以及PLL的电荷泵的至少一个有关的不匹配，生成所述寄生信号。

8.如权利要求1所述的方法，其中，由于PLL中的电荷泵和相位/频率检测器的至少一个中的不匹配，生成所述寄生信号。

9.如权利要求8所述的方法，其中，所述电荷泵中的不匹配包括上行和下行电流源之间的不匹配。

10.如权利要求8所述的方法，其中，由所述相位/频率检测器中的上行和下行信号路径之间的不匹配，生成所述寄生信号。

11.如权利要求1所述的方法，其中，基于∑-Δ调制器的调制比来设置吞脉冲分频器的值以去除所述寄生信号。

12.如权利要求1所述的方法，进一步包括：

将所述参考信号偏移为一分数固定值以输入到PLL的相位/频率检测器中，所述分数固定值进一步偏移所述预定阶的寄生信号。

13.如权利要求1所述的方法，其中，调整所述吞没计数器和程序计数器两者，以将预定阶的寄生信号移出PLL的环路带宽。

14.如权利要求13所述的方法，其中，基于所述∑-Δ调制器的调制比来控制用于吞没和程序计数器的值，控制用于吞没和程序计数器的所述值以生成将所述预定阶的寄生信号移出PLL的环路带宽的所述值。

15.如权利要求14所述的方法，其中，根据下述方程式生成PLL的频率信号(f_vco)：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)),$

其中，f_ref是所述参考信号，R是参考信号分频器的值，P是程序计数器的值，S是吞没计数器的值，N_∑Δ和D_∑Δ是所述∑-Δ调制器的调制比，以及K是吞脉冲分频器中的预定标器的值。

16.如权利要求14所述的方法，进一步包括：

调制输入到PLL中的所述参考信号。

17.如权利要求16所述的方法，其中，根据下述方程式生成PLL的频率信号(f_vco)：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)\left(\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)),$

其中，f_ref是所述参考信号，R是参考信号分频器的值，N_mod和D_mod定义用于参考信号的调制比，P是程序计数器的值，S是吞没计数器的值，N_∑Δ和D_∑Δ是所述∑-Δ调制器的调制比，以及K是吞脉冲分频器中的预定标器的值。

18.如权利要求16所述的方法，进一步包括：

使用所述调制参考信号作为用于PLL的比较信号，只要所述调制参考信号和未调制参考信号的谐波不重合。

19.如权利要求1所述的方法，其中，调制比的分子N_∑Δ为调制比的分母D_∑Δ的至少50％。

20.如权利要求1所述的方法，进一步包括：

用参考调制器来调制参考信号进入PLL，其中，所述参考调制器具有一个调制比N_mod/D_mod，使得N_mod为D_mod的至少50％。

21.一种频率发生器，包括：

锁相环，基于参考信号而生成频率信号；和

噪声抑制器，将预定阶的寄生信号移出PLL的环路带宽，其中，所述噪声抑制器包括所述锁相环中的反馈环路中的吞脉冲分频器以及控制器，将所述吞脉冲分频器的值设置为将所述预定阶的寄生信号移出锁相环的环路带宽的值，以及

其中，所述吞脉冲分频器包括吞没计数器和程序计数器，以及其中，基于∑-Δ调制器的调制比来控制用于吞没和程序计数器的值，控制用于吞没和程序计数器的所述值以生成将所述预定阶的寄生信号移出锁相环的环路带宽的所述值。

22.如权利要求21所述的频率发生器，其中，所述锁相环包括环路滤波器，以及由所述环路滤波器的截止频率来定义环路带宽。

23.如权利要求21所述的频率发生器，其中，所述锁相环包括环路滤波器，以及环路带宽对应于位于由PLL生成的频率信号和所述环路滤波器的截止频率之间的频率范围。

24.如权利要求21所述的频率发生器，其中，控制用于吞没和程序计数器的所述值，以将一阶寄生信号移出锁相环的环路带宽。

25.如权利要求21所述的方法，其中，所述PLL根据下述方程式生成所述频率信号(f_vco)：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)),$

其中，f_ref是所述参考信号，R是参考信号分频器的值，P是程序计数器的值，S是吞没计数器的值，N_∑Δ和D_∑Δ是所述∑-Δ调制器的调制比，以及K是吞脉冲分频器中的预定标器的值。

26.如权利要求21所述的频率发生器，进一步包括：

调制器，调制输入到锁相环的参考信号。

27.如权利要求26所述的频率发生器，其中，所述PLL根据下述方程式生成频率信号：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)\left(\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)),$

其中，f_ref是参考信号，R是参考信号分频器的值，N_mod和D_mod定义用于参考信号的调制比，P是程序计数器的值，S是吞没计数器的值，N_∑Δ和D_∑Δ是∑-Δ调制器的调制比，以及K是吞脉冲分频器中的预定标器的值。

28.如权利要求26所述的频率发生器，其中，将调制参考信号用作用于PLL的比较信号，只要调制参考信号的谐波和未调制参考信号的谐波不重合。

29.如权利要求26所述的频率发生器，其中，由与PLL的相位与频率检测器和电荷泵的至少一个有关的不匹配生成所述寄生信号。

30.如权利要求21所述的频率发生器，进一步包括：

移频器，将所述参考信号偏移为一分数固定值以输入到PLL的相位/频率检测器中，所述分数固定值进一步偏移所述预定阶的寄生信号。

31.一种用于控制PLL的系统，包括：

吞脉冲分频器，分频从PLL输出的频率信号；以及

控制器，将所述吞脉冲分频器设置成将预定阶的寄生噪声信号移出PLL的环路带宽的值，其中，所述吞脉冲分频器包括吞没计数器和程序计数器，

以及其中，基于∑-Δ调制器的调制比来控制用于吞没和程序计数器的值，控制用于吞没和程序计数器的所述值以生成将所述预定阶的寄生信号移出锁相环的环路带宽的所述值。

32.如权利要求31所述的系统，其中，由PLL的环路滤波器的截止频率来定义所述环路带宽。

33.如权利要求31所述的系统，其中，所述环路带宽对应于位于所述频率信号和PLL中的环路滤波器的截止频率之间的频率范围。

34.如权利要求31所述的系统，其中，所述吞没和程序计数器的所述值将一阶寄生信号移出锁相环的环路带宽。

35.如权利要求31所述的系统，其中，所述控制器根据下述方程式，控制PLL生成输出频率信号：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)),$

其中，f_ref是所述参考信号，R是参考信号分频器的值，P是程序计数器的值，S是吞没计数器的值，N_∑Δ和D_∑Δ是所述∑-Δ调制器的调制比，以及K是吞脉冲分频器中的预定标器的值。

36.如权利要求31所述的系统，其中，所述控制器包括：

调制器，调制PLL的参考信号。

37.如权利要求36所述的系统，其中，所述控制器根据下述方程式，控制PLL生成输出频率信号：

$f_{\mathrm{vco}}=\left(\frac{f_{\mathrm{ref}}}{R}\right)\left(\frac{N_{\mathrm{mod}}}{D_{\mathrm{mod}}}\right)((K\·P+S)+\left(\frac{N_{\mathrm{\Σ\Δ}}}{D_{\mathrm{\Σ\Δ}}}\right)),$

其中，f_ref是参考信号，R是参考信号分频器的值，N_mod和D_mod定义用于参考信号的调制比，P是程序计数器的值，S是吞没计数器的值，N_∑Δ和D_∑Δ是∑-Δ调制器的调制比，以及K是吞脉冲分频器中的预定标器的值。

38.如权利要求36所述的系统，其中，将所述调制参考信号用作PLL的比较信号，只要调制参考信号的谐波与未调制参考信号的谐波不重合。

39.如权利要求31所述的系统，其中，由与PLL的相位与频率检测器和电荷泵的至少一个有关的不匹配生成寄生噪声信号。

Images