CN1278970A - 用于控制锁相环的经后滤波的△∑调制器 - Google Patents

用于控制锁相环的经后滤波的△∑调制器 Download PDF

Info

Publication number
CN1278970A
CN1278970A CN98811162A CN98811162A CN1278970A CN 1278970 A CN1278970 A CN 1278970A CN 98811162 A CN98811162 A CN 98811162A CN 98811162 A CN98811162 A CN 98811162A CN 1278970 A CN1278970 A CN 1278970A
Authority
CN
China
Prior art keywords
signal
phase
frequency
modulator
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98811162A
Other languages
English (en)
Inventor
P·W·登特
K·B·古斯塔夫松
H·B·艾利森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1278970A publication Critical patent/CN1278970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2003—Modulator circuits; Transmitter circuits for continuous phase modulation
    • H04L27/2007—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained
    • H04L27/2017—Modulator circuits; Transmitter circuits for continuous phase modulation in which the phase change within each symbol period is constrained in which the phase changes are non-linear, e.g. generalized and Gaussian minimum shift keying, tamed frequency modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种频率合成器，有一个锁相环，一个△∑调制器和一个滤波器、锁相环包括一个分频器,该分频器控制锁相环输出信号的频率。△∑调制器的输出传送给滤波器,滤波器的输出用于控制分频器中的分频因子。可以在△∑调制器的输入端进行补偿以便补偿在△∑调制器和分频器之间进行的滤波。滤波器可以用来降低分频器输入中的量化噪声,并因此降低锁相环输出中的相位噪声。

Description

用于控制锁相环的经后滤波的Δ∑调制器
本发明涉及所有其中Δ∑受控锁相环(PLL)用做频率合成器和＼或用来产生相位调制信号的领域。例如，本发明也适用于通过利用Δ∑调制器来控制PLL中的分频因子，进而利用PLL产生连续相位调制(CPM)，移频键控(FSK)或正交幅度调制(QAM)。这种技术，例如，可以用于蜂窝、无绳卫星终端和基站中。
收发机中连续相位调制的实现传统上依赖于使用正交调制器。如图1表示的，数字信号处理单元101接收要通过信号100发送的信息，并产生该信号的同相分量和正交分量。这些分量被利用数模转换器102a和102b，低通滤波器103a和103b转换成模拟信号。每个滤波器的输出被利用乘法器104a和104b以相位相差90度的两个载波105a和105b中的一个来调制。乘法器的输出在加法器106中相加以形成将被放大并传送的信号107。
最近，基于利用Δ∑调制器控制N级锁相环的分频因子的连续相位调制由Rilev等人在“简化的连续相位调制技术(ASimplified ContinuousPhrase Modulation Technique)”IEEE Transaction on Circuits andSystems—2：Analog and Digital Signal Processing，卷41，第321—326页，1994年5月中提出。锁相环频率合成是一种众所周知的用于根据频率可变压控振荡器(VCO)产生很多相关信号中一个的技术。在锁相环(PLL)中，来自VCO的输出信号被连接到可编程分频器，该分频器利用一个选出数字(分频因子)将PLL输出的频率分频来产生分频后的信号，该信号被提供到相位检测器的一个输入端。相位检测器将分频信号与另一个固定频率振荡器提供的参考信号相比，该频率振荡器常常被选择用于在时间和环境改变时保持频率的稳定。分频信号和参考信号之间的相位差由与环路滤波器连接的相位检测器输出，并以下面的方式传递给VCO：使VCO的输出信号随频率变化从而分频信号和参考信号之间的相位误差变的最小。采用常数分频因子的情况下，输出频率幅度被限制为等于参考信号频率。在采用锁相环的情况下，必须在锁定时间需求，输出频率步长，噪声性能和伪信号产生之间作出折衷。
为了克服PLL的限制，已经开发了能够有效进行非整数分频的可编程分频器。在保持较高的参考频率和较宽的环路带宽的同时，可以得到为参考信号频率的一个分数部分的输出频率步长。这些合成器已知为N分之一频率合成器。此外，Δ∑调制器可以用来控制锁相环的分频器。Δ∑调制器的特性是使得其输出处的量化噪声趋于频谱的高端。Δ∑调制器是一种量化器，该量化器利用反馈来降低受限频率波段中的量化噪声。对于该应用，Δ∑调制器应该最好在调制波段中具有较低的量化噪声。
如图2中给出的，传统的Δ∑受控锁相环可以描述为包括两部分：Δ∑调制器201和PLL202。Δ∑调制器201的输出用于控制PLL202中分频器的分频因子。传统Δ∑受控锁相环调制器更详细的图在图3中给出。频率为fref的周期性参考信号301连同分频器306输出的相位一起被传送给相位检测器302。相位检测器302的输出是涉及参考信号和分频器306输出之间的相位差的脉冲。相位检测器302的输出通过环路滤波器303被滤波并被传递给压控振荡器304。由于锁相环中的反馈，VC0304的输出305的频率趋于等于参考频率乘以分频器306的分频因子。因此，VC0304输出的频率和相位可以通过控制分频因子来控制。在Δ∑受控锁相环调制器中，分频因子是通过使用Δ∑调制器310来产生的。分频器的分频因子可以在参考频率的每个周期中变化一次，基于信息信号300，波发生器307产生到Δ∑调制器310的输入。可以通过在加法器308中将偏移309加入Δ∑调制器310的输入中而进行信道选择。Δ∑调制器310的输出可以用来控制分频器306中的分频因子。
波型发生器的输出为被参考频率分频并以参考频率采样的期望调制信号的瞬时频率。Δ∑受控锁相环调制器的过采样因子η为：η=fref／码元率
Δ∑调制器的输入是以采样率fref采样的期望调制信号的瞬时频率。参考频率fref被选择的足够高，并且PLL的带宽被选择的足够宽以实现调制上的频谱和／或相位噪声要求。
因为锁相环是低通滤波器，根据瞬时频率，锁相环可以看做为重构期望的调制信号的重构装置。通过为期望的调制选择足够宽的锁相环带宽以使期望的调制通过，VCO的输出包括对应于期望的瞬时频率的信号以及对应于Δ∑调制器的量化噪声的相位噪声。该相位噪声可以通过提高过采样因子或通过提高锁相环执行的滤波的波动来降低。在不危害锁相环的稳定裕量的情况下，后者是很困难的，因此，以前的系统必须依赖于使用较高的过采样因子。然而，Δ∑受控锁相环调制器有很多好处。例如，它使得得以实现成本和空间的有效实现，并保证调制中的连续相位以及信道选择可以用纯粹直接和数字的方式来控制。
在无绳蜂窝和卫星通讯系统的移动站以及终端中，或者在任何其它的电源供给有限的设备中，最好的是使PLL的过采样因子尽可能的低。然而，采用有限的过采样因子，Δ∑受控PLL调制技术将不能满足调制中的频谱和／或相位噪声要求。这是因为PLL进行的滤波不能在调制不失真的情况下充分地过滤量化噪声。这样，需要一种方法和装置用于降低从Δ∑调制器中加于分频器的信号中的量化噪声。
本发明包括对Δ∑调制器的输出滤波并利用滤波后的输出控制锁相环的分频因子。对Δ∑调制器的输出滤波降低了用于控制分频器的信号中的量化噪声。反过来，这将降低锁相环输出中的相位噪声。根据本发明的实施方案，包括锁相环，Δ∑调制器和滤波器的频率合成器被描述。Δ∑调制器的输出被输入到滤波器，滤波器的输出被用来控制分频器中的分频因子。
在本发明的另一个方面中，会在Δ∑调制器的输入处进行补偿以便补偿在Δ∑调制器和分频器之间进行的滤波。
根据本发明的另一个实施方案，描述了一种连续相位调制器。连续相位调制器包括一个锁相环，该锁相环包括检测装置，这些检测装置响应参考信号和相位控制信号以产生一个控制信号，该控制信号根据参考信号和相位控制信号之间的相位差而改变。响应该控制信号的装置产生一个输出信号，该信号的频率依据控制信号而改变。分频装置将输出信号分频以给出相位控制信号，其中的分频装置有一个控制输入，并能够依据应用于所述控制输入的比例控制信号来改变其分频率。Δ∑调制器装置响应信息信号以及偏移信号以提供比例控制信号。滤波器装置将来自Δ∑调制器的比例控制信号滤波以降低比例控制信号中的量化噪声，其中，滤波后的比例控制信号调整分频器的分频比例。调整装置在信息信号被提供给Δ∑调制器装置之前调整该信号，因此这种调整补偿了滤波装置的动作。
下面将参考附图详细描述本发明，其中：
图1说明了以前技术的正交调制器；
图2说明了以前技术的Δ∑受控锁相环；
图3说明了用于产生CPM的以前技术的Δ∑受控锁相环；
图4说明了根据本发明的一个实施方案用于控制锁相环的经后滤波的Δ∑调制器；以及
图5说明了根据本发明的一个实施方案用于控制锁相环的经后滤波的Δ∑调制器。
本发明涉及所有其中Δ∑受控锁相环(PLL)被用做频率合成器和＼或产生相位调制信号的所有领域。例如，通过利用Δ∑调制器来控制PLL中的分频因子，进而利用PLL来产生连续相位调制(CPM)，移频键控(FSK)或正交幅度调制(QAM)时，本发明也适用。例如，该技术可以用于蜂窝，无绳卫星终端和基站。
图4中给出了用于控制锁相环的经后滤波的Δ∑调制器，在Δ∑调制器401和锁相环403之间引入了数字滤波器402。通过对Δ∑调制器401的输出滤波，Δ∑调制器401产生的输出信号中的量化噪声可以在某些频率域中降低。量化噪声的降低等价于降低的过采样率和／或降低的相位噪声。这使得Δ∑受控调制器调制能够以有限的过采样因子来使用。
根据本发明，可以利用图5描述的经后滤波的Δ∑受控锁相环调制器来增强收发机。该锁相环包括相位检测器502，环路滤波器503，压控振荡器504和分频器506。频率为fref的周期性参考信号501连同分频器506输出的相位一起被传送给相位检测器502。相位检测器502的输出为一个脉冲，该脉冲涉及参考信号和分频器506输出之间的相位差值。相位检测器502的输出通过环路滤波器503滤波，并传递给压控振荡器(VCO)504。由于锁相环中的反馈，VCO504输出的频率趋于等于参考频率乘以分频器506中的分频因子。因此，压控振荡器504的频率可以通过控制分频因子来控制。
在Δ∑受控锁相环调制器中，通过利用其输出在提供给分频器506之前首先被数字滤波器513滤波的Δ∑调制器510，可以产生分频因子。数字滤波器513的目的是降低Δ∑调制器510产生的输出信号在某些频率域中的量化噪声。Δ∑调制器510可以是任何类型的Δ∑调制器，例如StevenR Northsworthy，Richard Schrier和Gabaor Temes在“Δ—∑数据转换器原理、设计及仿真(Delta—Sigma Data Converters，Theory，Designand Simulation，IEEE Press 1997)”中描述的一种。根据该示例实施方案，锁相环被设计成能够充分过滤相位噪声以便实现调制中的频谱和／或相位噪声要求。波型发生器507接收信息信号500并为Δ∑调制器510产生输入信号。然而，在提供给Δ∑调制器510之前，所产生的输入信号首先被提供给预滤波器511，该滤波器预先使所产生的输入信号失真，使得补偿数字滤波器513造成的失真。这种预失真可以通过使Δ∑调制器的输入，即期望的瞬时频率失真而实现，或通过利用波型发生器来实现这种预失真，其中期望的预失真如调制方案定义的那样影响脉冲形状。
下面将给出几个例子来说明用于设计滤波器513的技术。首先考虑一种情况，其中Δ∑受控PLL被用来根据欧洲GSM标准产生用于移动通讯系统的调制。在这种情况中，波型发生器507应该进行高斯滤波。PLL的输出将是一个高斯最小移位键控(GMSK)调制信号，该信号因导致相位噪声的PLL中产生的量化噪声而失真。实现GSM规则的最关键的部分是相位噪声应该在±400KHz处小于—60dBc／Hz。因此，在400KHz处降低量化噪声是很重要的。本发明提供针对该问题的一种简单解决方案，如下所述：
考虑常常用于GSM的fref=13MHz的参考信号。滤波器513可以选择为使得其脉冲响应为，例如
h(k)=δ(k)+δ(k—16)            (1)
其中δ(0)=1并且对于所有k≠0，δ(k)=0。那么数字滤波器513将在13／30MHz处有一个凹口。该滤波器将在400KHz处有大约为12dB的衰减以及6dB的直流增益。在调制波段中，预滤波器511应该是h(k)的反向滤波器。对于上面描述的情况，对于预滤波器511来说足以用包括仅一个等于1／2的抽头的预滤波器来补偿DC增益。当然，预滤波器511可以包括在波型发生器507的滤波器过程中。
作为另一个例子，考虑一种情况，其中，在相邻频率信道中降低频率合成器PLL的相位噪声是很重要的。对于GSM来说，这对应于使数字滤波器513在例如±200KHz，±400KHz，±800KHz处具有一个凹口。此处参考信号501的采样率为13MHz，这可以近似由具有下述脉冲响应的数字滤波器513来实现：
h(k)=δ(k)+δ(k—31)
预滤波器511可以是增益为1／2的一个抽头的滤波器。
注意到数字滤波器513的系数被选择为使得只要数字滤波器513的输入为整数那麽其输出也为整数。这是一个重要的特征，因为分频器506只能处理整数的分频因子。输出的范围为输入范围的两倍。当设计分频器时，这一点是必须考虑的。
根据上面的两个例子，可以得出以下结论：本发明给出一种简单的方法以在某些频率域内降低PLL中的相位噪声。与调制器相比容易实现并消耗较小功率的简单数字滤波器513能明显降低PLL中的相位噪声。
至于预滤波器511中的数字滤波，一般可以由以下关系式描述：N(n)=b1x(k)+b2x(k—1)+…+bk+1x(k—n)
—a2N(k—1)—…—am+1N(k—m)
其中N(n)是用于控制锁相环中分频器的滤波器的输出，x(n)是Δ∑调制器的输出。参数m，n，a1，a2…am，am+1和b1，b2…bm，bm+1可以选择为给予量化噪声某些特性或降低量化噪声。然而，注意到，参数的选择必须使得输出对应于锁相环的分频器中正确的分频因子。
可以通过加法器508将偏移509加入Δ∑调制器510的输入中来进行信道选择。量化噪声的降低等价于降低的过采样率和／或减小的相位噪声，这样，使得Δ∑受控锁相环调制可以在有限过采样因子的情况下使用。
Δ∑调制器的选择依据于期望的应用。可以使用以多级(级联)结构实现的高阶Δ∑调制器。为了在较宽的范围上实现信道选择，Δ∑调制器最好以多级Δ∑调制器实现。参考信号501最好是一个周期信号。VCO的输出形成了将要由收发机放大并发送的信号505。
可以应用本发明的收发机在图6中给出。参考振荡器601给出一个参考信号fref，该信号在频率上基本不随时间变化，并且在极端环境中也不会改变。该信号连同将要发送的信息一起被施加给Δ∑受控锁相环603。Δ∑受控锁相环603的输出被接收机605和发送机607用来分别产生本地振荡器信号和被调制的发送信号。特另的，Δ∑受控锁相环603为发送器607提供一个相位调制信号，为接收机605提供一个载波信号。在另一可选的实施方案中，当例如用到QAM时，幅度调制可以附加包括在发送器607中。在这种情况中，将要发送的信息也应该提供给发送机607。在任何情况下，由控制逻辑电路609给出对接收机的功能控制，例如工作频率信道的控制。
对于该领域的技术人员来说将很明白的是，在不偏离本发明的思想和基本特征的前提下，本发明可以其它特定的形式来实现。所描述的本发明意于说明各个方面而不是限制。本发明的范围由附加的权利要求设定而不是由前面的描述设定，所有遵守等价物含义和范围的变化将遵从权利要求。

Claims (11)

1．一种频率合成器，包括
包括分频器的锁相环；
用于调制输入信号的Δ∑调制器；以及
滤波器装置，其中Δ∑调制器的输出被传送给滤波器，该滤波器的输出被用于控制分频器中分频因子。
2．根据权利要求1的频率合成器，其中在Δ∑调制器的输入处进行了补偿以便补偿在Δ∑调制器和分频器之间进行的滤波。
3．根据权利要求1的频率合成器，其中所述滤波器装置降低了分频器输入中的量化噪声，并因此降低了锁相环输出中的相位噪声。
4．一种连续相位调制器，包括：
一个锁相环，包括：
响应参考信号和相位控制信号用于产生根据参考信号和相位控制信号之间的相位差值而变化的控制信号的检测器装置；
响应所述控制信号用于产生根据控制信号改变频率的输出信号的装置；以及
用于将输出信号分频以提供相位控制信号的装置，所述分频装置有一个控制输入并能够根据施加给所述控制输入的比例控制信号而改变其分频比例。
响应信息信号以给出比例控制信号的Δ∑调制器装置。以及
用于从所述Δ∑调制器装置中过滤所述比例控制信号以降低所述比例控制信号中量化噪声的装置，其中所述滤波后的比例控制信号调整分频器的分频比例。
5．根据权利要求4的连续相位调制器，还包括：
在信息信号被提供给Δ∑调制器装置之前调整该信号的装置，其中的调整补偿了滤波装置的操作。
6．根据权利要求4的连续相位调制器，其中所述的滤波装置降低了分频装置输入中的量化噪声，并因此降低了锁相环输出中的相位噪声。
7．根据权利要求4的连续相位调制器，其中的信道选择是通过在Δ∑调制器输入中加入偏移来执行的。
8．根据权利要求4的连续相位调制器，其中所述Δ∑调制器装置是一个多级Δ∑调制器，该调制器允许在较宽的频率范围上进行信道选择。
9．合成频率信号的方法，包括以下步骤：
利用锁相环产生信号，其中信号的频率由锁相环中的分频器控制；
利用Δ∑调制器产生调制信号；
通过将调制信号滤波来产生滤波后的信号；以及
利用滤波后的信号来控制分频器中的分频因子。
10．权利要求9的方法，还包括以下步骤：
为Δ∑调制器提供一个被补偿的输入信号，其中补偿后的输入信号是用来补偿对调制信号的滤波的。
11．权利要求9的方法，还包括以下步骤：产生一个滤波后的信号来降低分频器输入中的量化噪声，并因此降低锁相环输出中的相位噪声。
CN98811162A 1997-09-16 1998-09-11 用于控制锁相环的经后滤波的△∑调制器 Pending CN1278970A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/931,430 US6047029A (en) 1997-09-16 1997-09-16 Post-filtered delta sigma for controlling a phase locked loop modulator
US08/931,430 1997-09-16

Publications (1)

Publication Number Publication Date
CN1278970A true CN1278970A (zh) 2001-01-03

Family

ID=25460777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98811162A Pending CN1278970A (zh) 1997-09-16 1998-09-11 用于控制锁相环的经后滤波的△∑调制器

Country Status (10)

Country Link
US (1) US6047029A (zh)
EP (1) EP1048110B1 (zh)
JP (1) JP4246380B2 (zh)
KR (1) KR100532899B1 (zh)
CN (1) CN1278970A (zh)
AU (1) AU746796B2 (zh)
BR (1) BR9812224A (zh)
EE (1) EE200000134A (zh)
MY (1) MY116771A (zh)
WO (1) WO1999014859A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362743C (zh) * 2002-10-25 2008-01-16 Gct半导体公司 用于抑制锁相环电路中的噪声的系统和方法
CN102067453A (zh) * 2008-05-06 2011-05-18 赫梯特微波公司 集成电路芯片上的集成斜坡，扫描分数频率合成器
CN104330789A (zh) * 2014-11-04 2015-02-04 成都锐新科技有限公司 一种宽范围微波雷达测距装置
CN108736894A (zh) * 2017-04-18 2018-11-02 博通集成电路（上海）股份有限公司 分数n频率合成器及其方法
CN111164895A (zh) * 2017-09-29 2020-05-15 马维尔亚洲私人有限公司 具有逐通道数据速率独立性的串行器/解串器（serdes）通道

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ338097A (en) * 1999-09-29 2001-05-25 Tait Electronics Ltd Digitally controlled envelope elimination and restoration phase lock loop radio frequency amplifier
GB9918732D0 (en) * 1999-08-10 1999-10-13 Koninkl Philips Electronics Nv Fractional - N frequency synthesiser
WO2001024415A1 (en) 1999-09-27 2001-04-05 Parthus Technologies Plc Method and apparatus for offset cancellation in a wireless receiver
CA2294404C (en) * 2000-01-07 2004-11-02 Tadeuse A. Kwasniewski Delta-sigma modulator for fractional-n frequency synthesis
FR2809890B1 (fr) * 2000-05-31 2002-08-16 Matra Nortel Communications Synthetiseur a modulation numerique
AU2002218798A1 (en) 2000-07-10 2002-01-21 Silicon Laboratories, Inc. Digital phase detector circuit and method therefor
DE60125299T2 (de) * 2000-09-29 2007-10-04 Koninklijke Philips Electronics N.V. Frequenzsynthesizer und Verfahren zur Frequenzsynthese mit geringem Rauschen
KR100346839B1 (ko) * 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
EP1235403B1 (en) * 2001-02-22 2012-12-05 Panasonic Corporation Combined frequency and amplitude modulation
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
EP1493231A2 (en) * 2001-08-29 2005-01-05 Koninklijke Philips Electronics N.V. Improved frequency divider with reduced jitter and transmitter based thereon
US6710951B1 (en) 2001-10-31 2004-03-23 Western Digital Technologies, Inc. Phase locked loop employing a fractional frequency synthesizer as a variable oscillator
US7095819B2 (en) * 2001-12-26 2006-08-22 Texas Instruments Incorporated Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
US7545865B2 (en) * 2002-12-03 2009-06-09 M/A-Com, Inc. Apparatus, methods and articles of manufacture for wideband signal processing
EP1550280A1 (en) * 2002-10-08 2005-07-06 M/A-Com, Inc. Apparatus, methods and articles of manufacture for pre-emphasis filtering of a modulated signal
KR100498463B1 (ko) * 2002-11-22 2005-07-01 삼성전자주식회사 프랙셔널-ｎ 주파수 합성기 및 이를 구성하는 시그마-델타변조기
JP4629310B2 (ja) * 2003-01-29 2011-02-09 ルネサスエレクトロニクス株式会社 位相同期回路
US7352249B2 (en) * 2003-10-03 2008-04-01 Analog Devices, Inc. Phase-locked loop bandwidth calibration circuit and method thereof
US7912145B2 (en) * 2003-12-15 2011-03-22 Marvell World Trade Ltd. Filter for a modulator and methods thereof
JP4625030B2 (ja) * 2004-01-21 2011-02-02 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 通信システム
US7706495B2 (en) 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
DE102004025711B4 (de) * 2004-05-26 2008-12-11 Schreiner Group Gmbh & Co. Kg Etikett mit Anfasslasche und Verfahren zur Herstellung desselben
KR100666479B1 (ko) * 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법
JP4214098B2 (ja) 2004-09-09 2009-01-28 株式会社ルネサステクノロジ シグマデルタ送信回路及びそれを用いた送受信機
US7741918B1 (en) 2005-06-30 2010-06-22 Cypress Semiconductor Corporation System and method for an enhanced noise shaping for spread spectrum modulation
US7912109B1 (en) 2005-06-30 2011-03-22 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with first order accumulation for frequency profile generation
US7701297B1 (en) 2005-06-30 2010-04-20 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with improved frequency shape by adjusting the length of a standard curve used for spread spectrum modulation
US7813411B1 (en) 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US7405629B2 (en) 2005-06-30 2008-07-29 Cypress Semiconductor Corp. Frequency modulator, circuit, and method that uses multiple vector accumulation to achieve fractional-N frequency synthesis
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US7714666B2 (en) * 2006-06-15 2010-05-11 Mediatek Inc. Phase locked loop frequency synthesizer and method for modulating the same
US7535311B2 (en) * 2006-11-30 2009-05-19 Infineon Technologies Ag Direct wideband modulation of a frequency synthesizer
KR100919836B1 (ko) * 2007-11-16 2009-10-01 한국과학기술원 양자화 잡음을 감소시킨 올 디지털 피엘엘 및 이를 이용한양자화 잡음이 감소된 발진 신호 발생 방법
DE102011053121B4 (de) * 2011-08-30 2016-02-04 Imst Gmbh Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
US9641113B2 (en) 2014-02-28 2017-05-02 General Electric Company System and method for controlling a power generation system based on PLL errors
CN105072069B (zh) * 2015-08-07 2018-07-31 株洲南车时代电气股份有限公司 一种fsk调制电路
US10050634B1 (en) * 2017-02-10 2018-08-14 Apple Inc. Quantization noise cancellation for fractional-N phased-locked loop
JP2022104345A (ja) * 2020-12-28 2022-07-08 セイコーエプソン株式会社 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2026268B (en) * 1978-07-22 1982-07-28 Racal Communcations Equipment Frequency synthesizers
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
WO1986005045A1 (en) * 1985-02-21 1986-08-28 Plessey Overseas Limited Improvement in or relating to synthesisers
WO1986005046A1 (en) * 1985-02-21 1986-08-28 Plessey Overseas Limited Improvement in or relating to synthesisers
GB8907316D0 (en) * 1989-03-31 1989-09-13 Plessey Co Plc Fractional'n'synthesisers
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
GB2238434B (en) * 1989-11-22 1994-03-16 Stc Plc Frequency synthesiser
US5038117A (en) * 1990-01-23 1991-08-06 Hewlett-Packard Company Multiple-modulator fractional-N divider
CA2019297A1 (en) * 1990-01-23 1991-07-23 Brian M. Miller Multiple-modulator fractional-n divider
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5093632A (en) * 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
DE69118372T2 (de) * 1991-07-17 1996-11-14 Ibm Dezimationsfilter für Sigma Delta Konverter und Datenendeinrichtung mit einem solchen Filter
DE69114129T2 (de) * 1991-07-17 1996-06-13 Ibm Dezimationsfilter für Sigma-Delta Konverter und Datenendeinrichtung mit einem solchen Filter.
IT1252241B (it) * 1991-12-10 1995-06-05 Alcatel Italia Metodo e sistema per la riduzione del jitter di una struttura a pll (phase loked loop) caratterizzato da un rapporto razionale tra le le frequenze d`ingresso e di uscita.
JPH09502847A (ja) * 1993-09-13 1997-03-18 アナログ・ディバイセス・インコーポレーテッド 不均等サンプル率を用いるアナログ／ディジタル変換

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100362743C (zh) * 2002-10-25 2008-01-16 Gct半导体公司 用于抑制锁相环电路中的噪声的系统和方法
CN102067453A (zh) * 2008-05-06 2011-05-18 赫梯特微波公司 集成电路芯片上的集成斜坡，扫描分数频率合成器
CN102067453B (zh) * 2008-05-06 2015-05-20 赫梯特微波公司 集成电路芯片上的集成斜坡,扫描分数频率合成器
CN104330789A (zh) * 2014-11-04 2015-02-04 成都锐新科技有限公司 一种宽范围微波雷达测距装置
CN108736894A (zh) * 2017-04-18 2018-11-02 博通集成电路（上海）股份有限公司 分数n频率合成器及其方法
CN108736894B (zh) * 2017-04-18 2021-08-06 博通集成电路（上海）股份有限公司 分数n频率合成器及其方法
CN111164895A (zh) * 2017-09-29 2020-05-15 马维尔亚洲私人有限公司 具有逐通道数据速率独立性的串行器/解串器（serdes）通道
US11757609B2 (en) 2017-09-29 2023-09-12 Marvell Asia Pte, Ltd. Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
CN111164895B (zh) * 2017-09-29 2023-11-14 马维尔亚洲私人有限公司 具有逐通道数据速率独立性的串行器/解串器（serdes）通道

Also Published As

Publication number Publication date
EP1048110B1 (en) 2003-11-26
EP1048110A1 (en) 2000-11-02
BR9812224A (pt) 2000-07-18
KR20010024037A (ko) 2001-03-26
KR100532899B1 (ko) 2005-12-05
AU746796B2 (en) 2002-05-02
US6047029A (en) 2000-04-04
JP2001517013A (ja) 2001-10-02
WO1999014859A1 (en) 1999-03-25
JP4246380B2 (ja) 2009-04-02
EE200000134A (et) 2001-02-15
AU9101898A (en) 1999-04-05
MY116771A (en) 2004-03-31

Similar Documents

Publication Publication Date Title
CN1278970A (zh) 用于控制锁相环的经后滤波的△∑调制器
US5986512A (en) Σ-Δ modulator-controlled phase-locked-loop circuit
US6011815A (en) Compensated ΔΣ controlled phase locked loop modulator
US7899422B1 (en) Sigma delta modulated phase lock loop with phase interpolation
US7095819B2 (en) Direct modulation architecture for amplitude and phase modulated signals in multi-mode signal transmission
US7907016B2 (en) Method and system of jitter compensation
US7015738B1 (en) Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
EP1062725B1 (en) Phase locked loop circuit
US20030043950A1 (en) Phase-locked loop frequency synthesizer with two-point modulation
CN1178394C (zh) N分频合成器
WO1992020144A1 (en) Digital frequency synthesizer having afc and modulation applied to frequency divider
US4737968A (en) QPSK transmission system having phaselocked tracking filter for spectrum shaping
CN100539435C (zh) 包括累加增量调制器的设备和生成累加增量调制器中的量化信号的方法
Vankka Digital frequency synthesizer/modulator for continuous-phase modulations with slow frequency hopping
WO2004062107A1 (ja) Pll回路のσδ変調器
KR100656138B1 (ko) 두 개의 위상 동기 루프를 이용한 직교 변조 송신기
Yang et al. Close-in Phase Noise of a Digitally Tuned VCO
MXPA00005515A (en) Sd modulator-controlled phase-locked-loop circuit and associated method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1033506

Country of ref document: HK