DE102011053121B4 - Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung - Google Patents

Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung Download PDF

Info

Publication number
DE102011053121B4
DE102011053121B4 DE102011053121.1A DE102011053121A DE102011053121B4 DE 102011053121 B4 DE102011053121 B4 DE 102011053121B4 DE 102011053121 A DE102011053121 A DE 102011053121A DE 102011053121 B4 DE102011053121 B4 DE 102011053121B4
Authority
DE
Germany
Prior art keywords
delta
circuit
signal
sigma modulator
modulator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011053121.1A
Other languages
English (en)
Other versions
DE102011053121A1 (de
Inventor
Dr. Lauer Andreas
Gernot Wistuba
Sybille Haas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IMST GmbH
Original Assignee
IMST GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IMST GmbH filed Critical IMST GmbH
Priority to DE102011053121.1A priority Critical patent/DE102011053121B4/de
Publication of DE102011053121A1 publication Critical patent/DE102011053121A1/de
Application granted granted Critical
Publication of DE102011053121B4 publication Critical patent/DE102011053121B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Delta-Sigma-Tau-Modulatorschaltung, welche umfasst: eine Delta-Sigma-Modulatorschaltung (23) umfassend ein Eingangsrechenwerk (13) mit einem Steuersignaleingang (104) für ein Steuersignal (Df) und mit einem Feedbacksignaleingang (105) für ein Feedbacksignal (Dn') und eine mit dem Eingangsrechenwerk verbundene innere Delta-Sigma-Modulatorschaltung (14) zur Verarbeitung des Ausgangssignals des Eingangsrechenwerks; und eine mit dem Ausgang der Delta-Sigma-Modulatorschaltung verbundene Tau-Korrekturschaltung (24) zur Modifikation des Ausgangssignals der Delta-Sigma-Modulatorschaltung, wobei die Tau-Korrekturschaltung umfasst: einen ersten Signaleingang (101) für das Ausgangssignal der Delta-Sigma-Modulatorschaltung, einen zweiten Signaleingang (102) für das Steuersignal (Df) der Delta-Sigma-Modulatorschaltung und eine Signalverarbeitungsschaltung, die konfiguriert ist, (i) einen Vorhersagewert (tau1) zu berechnen auf Grundlage von Signalen, welche das Ausgangssignal der Delta-Sigma-Modulatorschaltung (Dn1) und das Steuersignal (Df) der Delta-Sigma-Modulatorschaltung umfassen, (ii) den berechneten Vorhersagewert mit einem ersten Schwellenwert (Dcp) zu vergleichen und (iii) das Ausgangssignal der Delta-Sigma-Modulatorschaltung zu modifizieren, wenn der berechnete Vorhersagewert den ersten Schwellenwert unterschreitet; und wobei der Ausgang der Tau-Korrekturschaltung mit dem Feedbacksignaleingang (105) des Eingangsrechenwerks der Delta-Sigma-Modulatorschaltung verbunden ist, um das modifizierte Ausgangssignal auf die Delta-Sigma-Modulatorschaltung zurückzuführen.

Description

  • [TECHNISCHES GEBIET DER ERFINDUNG]
  • Ausführungsformen der vorliegenden Erfindung betreffen eine Erweiterung eines Delta-Sigma-Modulators, vorliegend Delta-Sigma-Tau-Modulator genannt, insbesondere volldigitale Schaltungen dieser Art. Ausführungsformen beziehen sich auch auf Fraktionale-N-PLL-Frequenzsynthesizer-Schaltungen mit solchen Delta-Sigma-Tau-Modulatoren und auf Verfahren zum Modifizieren des Ausgangssignals einer Delta-Sigma-Modulatorschaltung, insbesondere für die Steuerung einer Fraktional-N-PLL-Frequenzsynthesizer-Schaltung.
  • [HINTERGRUND DER ERFINDUNG]
  • Frequenzsynthesizer müssen heutzutage oft beliebige sinusförmige Signale z. B. im Frequenzbereich von 8,0 GHz bis 12,0 GHz in Schritten von z. B. 0.001 Hz aus einem Referenzsignal mit einer Frequenz von z. B. 100 MHz ableiten.
  • Für die Frequenzsynthese werden seit langer Zeit üblicherweise Schaltungen mit Ganzzahl-Teiler-Phasenregelschleifen (Integer-N-PLL) verwendet. So beschreibt bereits die DD 283 880 A5 aus dem Jahr 1983 eine solche Schaltung.
  • Mit einem Integer-N-PLL wird ein Vergleichssignal mit einer Vergleichsfrequenz fortlaufend mit dem von einem Ganzzahl-Teiler geteilten Ausgangssignal mit Hilfe eines Phasendetektors bzw. Frequenz-Phasendetektors verglichen, wobei letzterer eine Weiterentwicklung des Phasendetektors darstellt. Nachfolgend wird zur besseren Übersichtlichkeit nur noch von einem Phasendetektor gesprochen, wobei dieser Begriff auch die Frequenz-Phasendetektoren umfassen soll. Alle Ausführungsformen können also einen Phasendetektor oder aber einen Frequenz-Phasendetektor aufweisen. Der Phasendetektor vergleicht die zeitliche Abfolge z. B. der ansteigenden Flanken der beiden oben genannten Digitalsignale. Entspricht das Ausgangssignal genau dem ganzzahligen Vielfachen des Vergleichssignals, dann sind die Flankenzeitpunkte identisch. In diesem Fall ist die Ladungspumpe des Frequenzsynthesizers inaktiv und das Schleifenfilter liefert eine konstante Spannung an den spannungsgesteuerten Oszillator, der infolgedessen seine Frequenz exakt beibehält.
  • Wenn der spannungsgesteuerte Oszillator beispielsweise durch Erwärmung seine Frequenz ändert, so stellt der Phasendetektor eine Abweichung im jeweiligen Zeitpunkt der steigenden Flanken der Digitalsignale fest und aktiviert die Ladungspumpe.
  • Durch entsprechenden Ladungstransport in das Schleifenfilter bzw. durch Abtransport von Ladungen aus dem Schleifenfilter wird die Steuerspannung am Ausgang des Filters so eingestellt, dass der spannungsgesteuerte Oszillator hinsichtlich seiner Signalfrequenz nachgeregelt wird.
  • Durch eine Änderung des Teilerverhältnisses kann jederzeit eine entsprechend andere Ausgangsfrequenz des spannungsgesteuerten Oszillators eingestellt werden. Durch die oben beschriebene Rückkopplung wird die Steuerspannung für den spannungsgesteuerten Oszillator solange variiert, bis das von ihm erzeugte Ausgangssignal erneut genau dem nun geänderten ganzzahligen Vielfachen des Vergleichssignals entspricht. Eine solche Anordnung kann also Ausgangsfrequenzen im Raster des ganzzahligen Vielfachen der Vergleichsfrequenz erzeugen.
  • Will man jedoch beispielsweise bei Signalfrequenzen im Bereich einiger Gigahertz eine Schrittweite der Ausgangsfrequenz im Bereich von beispielsweise 0.001 Hz erreichen, müssten bei den oben beschriebenen Schaltungen mit Ganzzahl-Teiler-Phasenregelschleifen (Integer-N-PLL) Referenzoszillatoren, bzw. diesen nachgeschaltete Referenzfrequenzteilerschaltungen eine Vergleichsfrequenz von 0.001 Hz bereitstellen. Dies würde aber die Regelschleife äußerst langsam machen. Integer-N-PLL-Schaltungen sind für solche Aufgabenstellung daher unbrauchbar.
  • Abhilfe bietet für diesen Problembereich die Gebrochenzahlige-Teiler-Phasenregelschleife (Fraktional-N-PLL). Solche Schaltungen sind bereits bekannt und beispielweise in der DE 698 29 166 T2 beschrieben.
  • Bei Fraktionalen-N-PLL-Frequenzsynthesizer Schaltungen wird das Teilungsverhältnis N des Hauptteilers nach einem festgelegten Schema beispielsweise um 1 erhöht. Deshalb spricht man auch von einen N/N + 1-Teiler. Dadurch wird im zeitlichen Mittel ein gebrochenzahliges Teilungsverhältnis erzielt. Wäre beispielsweise das Teilungsverhältnis N = 10 und würde bei jedem zweiten Takt das Teilungsverhältnis um 1 erhöht werden, also dann durch N = 11 geteilt werden, so würde im zeitlichen Mittel durch die Zahl 10,5 geteilt werden.
  • Zwar werden die zugehörigen Schleifenfilter so ausgelegt, dass das durch die kontinuierlichen Umschaltungen erzeugte Rauschen im Ausgangssignal nach Möglichkeit eliminiert wird, doch es verbleiben sehr störende parasitäre spektrale Anteile, die ihre Ursache im kontinuierlichen Umschaltung des Teilerverhältnisses finden.
  • Eine Verbesserung für diesen Problembereich wird durch die Verwendung zusätzlicher Delta-Sigma-Modulatoren im Zusammenhang mit Gebrochenzahlige-Teiler-Phasenregelschleifen-Schaltungen (Fraktional-N-PLL-Schaltungen) erzielt.
  • Auch solche Schaltungen sind bereits bekannt und beispielweise in der US 2008/0024240 A1 beschrieben. Durch die Verwendung von Delta-Sigma-Modulatoren zum Ansteuern des fraktionalen Hauptteilers erfolgen die Umschaltungen des Teilerbausteins wesentlich verträglicher. Außerdem finden die Umschaltzeitpunkte nicht bei einem periodisch festgelegten Zeitpunkt statt, sondern werden durch die den Delta-Sigma-Modulator statistisch verteilt. Dadurch werden die störenden Spektralanteile in einen Frequenzbereich verschoben, in dem sie sich einfacher ausfiltern lassen.
  • Trotzdem verbleiben auch bei den verbesserten Schaltungen noch störende Spektralanteile, die mit zunehmend gehobenen Ansprüchen an die Schaltungen je nach Anwendungsfall unerwünschte Auswirkungen haben können.
  • Eine gewisse Abhilfe bieten für diesen Problembereich die Fraktional-N-PLL-Schaltungen mit Delta-Sigma-Modulatoren höherer Ordnungen.
  • Auch solche Schaltungen sind bereits bekannt und beispielweise in der DE 101 49 593 A1 beschrieben. Durch die Verwendung von Delta-Sigma-Modulatoren mit bis z. B. zur vierten Ordnung zum Ansteuern des fraktionalen Hauptteilers werden die störenden Spektralanteile weiter reduziert.
  • In der DE 101 62 565 A1 ist eine Sigma-Delta-Modulatorschaltung beschrieben, die einen Prädiktor umfasst, durch dessen Mittelung benachbarter Eingangswerte das Quantisierungsrauschen reduziert. In der US 2008/0157823 A1 wird die Steuerung eines PLL-Frequenzsynthesizers durch einen Sigma-Delta-Modulator und einen Hilfsmodulator beschrieben. Die WO 2008/041216 beschreibt eine weitere Variante einer Sigma-Delta-Modulatorschaltung.
  • Trotz aller getroffener Schaltungsmaßnahmen werden jedoch immer wieder störende Spektralanteile im Frequenzspektrum des synthetisierten Ausgangssignals beobachtet, die sich durch von Delta-Sigma-Modulatoren noch so hoher Ordnung und trotz aller sorgfältigen Filtermaßnahmen nicht beseitigen lassen.
  • Demzufolge besteht Bedarf an einer verbesserten Schaltung, insbesondere einer Modifikation oder Erweiterung eines Delta-Sigma-Modulators, der auch diese störenden Spektralanteile weiter unterdrücken oder gar eliminieren kann. Ebenso besteht Bedarf an einem verbesserten Fraktional-N-PLL-Frequenzsynthesizer, der eine solche erweiterte Delta-Sigma-Modulator-Schaltung zu seiner Steuerung umfasst und ein reineres Frequenzspektrum im synthetisierten Ausgangssignal bereitstellen kann.
  • [ZUSAMMENFASSUNG DER ERFINDUNG]
  • Gemäß einer Ausführungsform der Erfindung wird eine Delta-Sigma-Tau-Modulatorschaltung bereitgestellt. Diese umfasst eine Delta-Sigma-Modulatorschaltung und eine Tau-Korrekturschaltung. Die Delta-Sigma-Modulatorschaltung umfasst ein Eingangsrechenwerk mit einem Ansteuersignaleingang für ein Steuersignal und mit einem Feedbacksignaleingang für ein Feedbacksignal und eine mit dem Eingangsrechenwerk verbundene innere Delta-Sigma-Modulatorschaltung zur Verarbeitung des Ausgangssignals des Eingangsrechenwerks. Die Tau-Korrekturschaltung ist mit dem Ausgang der Delta-Sigma-Modulatorschaltung verbunden. Die Tau-Korrekturschaltung ist zur Modifikation des Ausgangssignals der Delta-Sigma-Modulatorschaltung geeignet. Die Tau-Korrekturschaltung umfasst einen ersten Signaleingang für das Ausgangssignal der Delta-Sigma-Modulatorschaltung, einen zweiten Signaleingang für das Steuersignal der Delta-Sigma-Modulatorschaltung und eine Signalverarbeitungsschaltung. Die Signalverarbeitungsschaltung ist konfiguriert, einen Vorhersagewert zu berechnen auf Grundlage von Signalen, welche das Ausgangssignal der Delta-Sigma-Modulatorschaltung und das Steuersignal der Delta-Sigma-Modulatorschaltung umfassen, den berechneten Vorhersagewert mit einem ersten Schwellwert zu vergleichen und das Ausgangssignal der Delta-Sigma-Modulatorschaltung zu modifizieren, wenn der berechnete Vorhersagewert den ersten Schwellwert unterschreitet. Der Ausgang der Tau-Korrekturschaltung ist mit dem Feedbacksignaleingang des Eingangsrechenwerks der Delta-Sigma-Modulatorschaltung verbunden, um das modifizierte Ausgangssignal auf die Delta-Sigma-Modulatorschaltung zurückzuführen.
  • Gemäß einer weiteren Ausführungsform wird ein Pseudo-Zufallsfolgenerzeuger mit schwellwertabhängiger Modifikation des Ausgangssignals bereitgestellt. Der Pseudo-Zufallsfolgenerzeuger umfasst eine Pseudo-Zufallsfolgenerzeugungseinheit. Die Pseudo-Zufallsfolgenerzeugungseinheit umfasst einen Ansteuersignaleingang für ein Steuersignal und einen Feedbacksignaleingang für ein Feedbacksignal. Die Pseudo-Zufallsfolgenerzeugungseinheit ist eingerichtet zur Erzeugung eines pseudo-zufälligen Ausgangssignals basierend auf dem Steuersignal und dem Feedbacksignal. Der Pseudo-Zufallsfolgenerzeuger umfasst weiter eine mit dem Ausgang der Pseudo-Zufallsfolgenerzeugungseinheit verbundene Tau-Korrekturschaltung zur schwellwertabhängigen Modifikation des Ausgangssignals der Pseudo-Zufallsfolgenerzeugungseinheit. Die Tau-Korrekturschaltung umfasst einen ersten Signaleingang für das Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit, einen zweiten Signaleingang für das Steuersignal der Pseudo-Zufallsfolgenerzeugungseinheit und eine Signalverarbeitungsschaltung. Die Signalverarbeitungsschaltung ist konfiguriert, einen Vorhersagewert auf Grundlage von Signalen zu berechnen, welche das Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit und das Steuersignal der Pseudo-Zufallsfolgenerzeugungseinheit umfassen, den berechneten Vorhersagewert mit einem ersten Schwellenwert zu vergleichen und das Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit zu modifizieren, wenn der berechnete Vorhersagewert den ersten Schwellwert unterschreitet. Der Ausgang der Tau-Korrekturschaltung ist mit dem Feedbacksignaleingang der Pseudo-Zufallsfolgenerzeugungseinheit verbunden, um das modifizierte Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit zuzuführen.
  • Weitere Ausführungsformen beziehen sich auf einen Gebrochenzahlige-Teiler-Phasenregelschleifen-Frequenzsynthesizer (Fraktional-N-PLL-Frequenzsynthesizer). Dieser umfasst eine Delta-Sigma-Tau-Modulatorschaltung oder einen Pseudo-Zufallsfolgenerzeuger gemäß hierin beschriebenen Ausführungsformen. Weitere Ausführungsformen beziehen sich auf einen integrierten Schaltkreis, der einen Fraktional-N-PLL-Frequenzsynthesizer gemäß hierin beschriebenen Ausführungsformen umfasst. Dabei kann der integrierte Schaltkreis pinkompatibel, funktionskompatibel und/oder softwarekompatibel zu existierenden integrierten Schaltkreisen sein. Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Modifizieren des Ausgangssignals einer Delta-Sigma-Modulatorschaltung oder eines Pseudo-Zufallsfolgenerzeugers bereitgestellt. Dabei kann die Delta-Sigma-Modulatorschaltung, beziehungsweise der Pseudo-Zufallsfolgenerzeuger, gemäß hierin beschriebenen Ausführungsformen ausgestaltet sein. Das Verfahren umfasst das Berechnen eines Vorhersagewerts auf Grundlage von Signalen, welche das Ausgangssignal und ein Steuersignal der Delta-Sigma-Modulatorschaltung oder des Pseudo-Zufallsfolgenerzeugers umfassen. Das Verfahren umfasst weiter das Vergleichen des berechneten Vorhersagewerts mit einem ersten Schwellenwert und das Erzeugen eines Modifikationssignals. Das Erzeugen des Modifikationssignals umfasst das Modifizieren des Ausgangssignals der Delta-Sigma-Modulatorschaltung oder des Pseudo-Zufallsfolgenerzeugers, wenn der berechnete Vorhersagewert den ersten Schwellenwert unterschreitet.
  • Weitere Ausführungsformen beziehen sich auf Verfahren zum Steuern eines Fraktional-N-PLL-Frequenzsynthesizers, welche Verfahren zum Modifizieren des Ausgangssignals einer Delta-Sigma-Modulatorschaltung oder eines Pseudo-Zufallsfolgenerzeugers gemäß hierin beschriebenen Ausführungsformen umfassen.
  • [KURZBESCHREIBUNG DER ABBILDUNGEN]
  • Zur Erläuterung der oben erwähnten und weiterer Aspekte sind Zeichnungen gegeben, die im Folgenden näher beschrieben werden.
  • 1 zeigt schematisch den typischen Aufbau einer Fraktional-N-PLL-Frequenzsynthesizerschaltung mit volldigitaler Delta-Sigma-Modulatorschaltung gemäß dem Stand der Technik;
  • 2 zeigt einen beispielhaften Verlauf der effektiven Ladestromstärke eines elektronischen Ladungspumpenbausteins in Abhängigkeit von der vom Phasendetektor bzw. Frequenz-Phasendetektor ermittelten Zeitdifferenz τ zwischen den Zeiten der Flanken des Referenzsignals und des geteilten Ausgangssignals (Feedbacksignals);
  • 3 zeigt den Aufbau einer Fraktional-N-PLL-Frequenzsynthesizerschaltung mit einer volldigitalen Delta-Sigma-Tau-Modulatorschaltung gemäß einer hierin beschriebenen Ausführungsform; und
  • 4 zeigt den Aufbau einer Timing-Korrekturschaltung gemäß einer hierin beschriebenen Ausführungsform.
  • [DETAILLIERTE BESCHREIBUNG]
  • Innerhalb von Beschreibungen der Abbildungen beziehen sich gleiche Referenzzeichen auf gleiche oder ähnliche Komponenten. Im Allgemeinen werden nur die Unterschiede zwischen einzelnen Ausführungsformen beschrieben. Die Abbildungen sind nicht notwendigerweise maßstabsgetreu und dienen der Illustration.
  • Zur Erläuterung ist in 1 schematisch der typische Aufbau einer volldigitalen Delta-Sigma (DD-DSM) Fraktional-N-PLL-Frequenzsynthesizerschaltung dargestellt, wie er dem derzeitigen Stand der Technik entspricht.
  • Eine frequenzstabile Oszillatorschaltung (1), welche beispielsweise durch einen Schwingquarz stabilisiert sein kann, erzeugt ein kontinuierlich wechselndes Ausgangssignal, welches exakt periodisch zwischen einem maximalen Spannungswert (”High”) und einem minimalen Spannungswert (”Low”) variiert und daher als digitales Signal betrachtet werden kann.
  • Eine Referenzfrequenzteilerschaltung (2), teilt das hochfrequente Signal durch einen fest eingestellten ganzzahligen Wert R, wobei der Wert R alle natürlichen Zahlen umfassen und prinzipiell beliebig gewählt werden kann.
  • Als Bezugssignal für die bestimmungsgemäße Funktion der Schaltung wird ein digitales Vergleichssignal (8) mit prinzipiell beliebiger Frequenz benötigt, welches entweder direkt aus der frequenzstabilen Oszillatorschaltung (1) oder aus der der frequenzstabilen Oszillatorschaltung (1) nachgeschalteten Referenzfrequenzteilerschaltung (2) bezogen werden kann. Dieses digitale Vergleichssignal (8) wird einer Phasendetektor-Schaltung (3) als ein erstes von zwei digitalen Eingangssignalen zugeführt.
  • Weiterhin ist eine spannungsgesteuerte frequenzvariable Oszillatorschaltung (6) vorhanden, die auch VFO (Variable Frequency Oscillator) genannt wird, welche ein kontinuierliches hochfrequentes Ausgangssignal (9) erzeugt, welches das eigentliche Nutzsignal der gesamten Schaltung repräsentiert. Das Ausgangssignal dieser spannungsgesteuerten frequenzvariablen Oszillatorschaltung (6) wird nun auf zwei Pfade aufgeteilt.
  • Der überwiegende Anteil dieses Signals wird zur bestimmungsgemäßen elektronischen Weiterverarbeitung verwendet. Ein geringer Teil dieses Signals wird beispielsweise über ein Dämpfungsglied in die Schaltung zurückgeführt und zur Überwachung der Signalfrequenz verwendet. Dazu gelangt dieses Signal zunächst auf eine Frequenzteilerschaltung (7), die das kontinuierliche hochfrequente Ausgangssignal (9) durch einen veränderbaren ganzzahligen Wert N teilen kann, wobei der Wert für N zunächst prinzipiell alle natürlichen Zahlen umfassen kann. Dieser Teiler kann nach Ablauf einer Zeitperiode auf einen anderen Wert N umgeschaltet werden.
  • Der jeweils aktuelle Wert für N wird durch eine Digitalzahl bestimmt, die durch einen digitalen Datenbus (21) der Frequenzteilerschaltung (7) zugeführt wird und beliebig bestimmungsgemäß eingestellt werden kann.
  • Dadurch wird das kontinuierliche hochfrequente Ausgangssignal (9) durch den jeweiligen Wert für N geteilt und dient als digitales Bezugssignal (10). Es wird als ein zweites von zwei digitalen Eingangssignalen der Phasendetektor-Schaltung (3) zugeführt.
  • Aus dem Vergleich der zeitlichen Abfolge der Flanken der beiden Eingangssignale erzeugt nun die Phasendetektor-Schaltung (3) ein Ausgangssignal zur Ansteuerung einer Ladungspumpe (4). Abhängig von der speziellen Beschaffenheit des Aufbaus der Schaltung sind nun verschiedene Szenarien möglich. Eine typische Schaltungsanordnung würde beispielsweise bewirken, dass die Ladungspumpe (4) in Abhängigkeit vom Zeitunterschied beider Flanken mehr Ladung in das angeschlossene Schleifenfilter (5) liefert, wodurch die Spannung zur Steuerung der Frequenz des frequenzvariablen Oszillatorschaltung (6) zu einem bestimmten Wert zunehmend hin variiert wird. Beispielsweise würde die Spannung zur Steuerung der Frequenz der frequenzvariablen Oszillatorschaltung (6) ansteigen, wenn die Signalflanke des digitalen Bezugssignals (10), d. h. des Feedbacksignals, zu einem späteren Zeitpunkt von ”Low” zu „High” wechselt als bei dem digitalen Vergleichssignal (8).
  • Umgekehrt würde eine typische Schaltungsanordnung beispielsweise bewirken, dass die Ladungspumpe (4) in Abhängigkeit vom umgekehrten Zeitunterschied beider Flanken negative Ladung in das angeschlossene Schleifenfilter (5) liefert (oder Ladung abzieht), wodurch die Spannung zur Steuerung der Frequenz der frequenzvariablen Oszillatorschaltung (6) zu einem bestimmten Wert abnehmend hin variiert wird, also beispielsweise würde die Spannung zur Steuerung der Frequenz der frequenzvariablen Oszillatorschaltung (6) abfallen, wenn die Signalflanke des digitales Bezugssignals (10) zu einem früheren Zeitpunkt von „Low” zu „High” wechselt als bei dem digitalen Vergleichssignal (8).
  • Die beschriebenen Schaltungsbausteine sind dergestalt beschaltet, dass durch das Zusammenwirken dieser Schaltungsbausteine ein in sich geschlossener Regelkreis entsteht, welcher bewirkt, dass die Frequenz des kontinuierlichen hochfrequenten Ausgangssignals (9) auf einem Wert konstant gehalten wird, der durch das jeweilige Teilerverhältnis der Frequenzteilerschaltung (7) und damit vom jeweilige Wert der Digitalzahl N, die durch einen digitalen Datenbus (21) der Frequenzteilerschaltung (7) zugeführt wird, bestimmt wird.
  • Das Schleifenfilter (5) wirkt dabei wie ein Tiefpassfilter und verhindert, dass sich die Spannung zur Steuerung der Frequenz der frequenzvariablen Oszillatorschaltung (6) abrupt ändern kann. Somit wirkt es integrierend auf den ansonsten sprunghaften Spannungsverlauf, der sich durch das ständige Umschalten der Stromrichtung in der Ladungspumpe (4) ergeben würde.
  • Zur Erzielung von beliebigen Teilerverhältnissen der Frequenzteilerschaltung (7) wird der jeweilige Wert der Digitalzahl N fortlaufend variiert. Dadurch wird letztendlich im zeitlichen Mittel das einzustellende Teilerverhältnis D erzielt.
  • Bei einfacheren Versionen von Fraktionalen-N-PLL-Frequenzsynthesizer-Schaltungen wird das Teilungsverhältnis N des Hauptteilers nach einem festgelegten Schema bewirkt, beispielsweise durch Erhöhung/Verminderung um den Wert 1. Deshalb spricht man in diesem Fall auch von einen N/N + 1-Teiler.
  • Bei modernen Versionen von volldigitalen Delta-Sigma-Modulator Fraktional-N-PLL-Frequenzsynthesizer-Schaltungen stellt der Hauptteiler einen Multi-Modulus-Teiler dar, der im Normalbetrieb die unterschiedlichsten Teilerverhältnisse annimmt, also beispielsweise von N0 – 7 bis N0 + 8.
  • Dies hängt mit den speziellen Eigenschaften der volldigitalen Delta-Sigma-Modulatorschaltung (23) zusammen und wird nachfolgend beispielhaft erörtert.
  • Zunächst wird das einzustellende Teilerverhältnis D als beliebige digitale Festkommazahl oder Gleitkommazahl über einen Datenbus (15) einer Zahlenaufteiler-Schaltung (11) zugeführt, welche den Vorkommaanteil Di dieser Zahl über einen Datenbus (17) direkt dem Teileraddierer (12) zuführt, weil es sich als vorteilhaft erwiesen hat, nur den gebrochenzahligen Nachkommaanteil Df zur Ansteuerung der volldigitalen Delta-Sigma-Modulatorschaltung (23) zu verwenden.
  • Der Nachkommaanteil Df dieser Zahl wird über einen Datenbus (16) dem digitalen Eingangsrechenwerk (13) der volldigitalen Delta-Sigma-Modulatorschaltung (23) zugeführt.
  • Das über einen Ausgangs-Datenbus (18) für den Ausgangswert bereitgestellte Ausgangssignal Dn der volldigitalen Delta-Sigma-Modulatorschaltung (23) wird dann – bei herkömmlichen, über einen volldigitalen Delta-Sigma-Modulator (DD-DSM) gesteuerten Fraktionalen-N-PLL-Frequenzsynthesizer – sowohl einerseits über den Teiler-Datenbus (19) dem Teileraddierer (12) zugeführt, der den Vorkommaanteil Di und das Ausgangssignal Dn zum Wert N des einzustellenden Teilerverhältnisses addiert und dann über den Datenbus (21) an die Frequenzteilerschaltung (7) übergibt, und parallel dazu über einen Rückkopplungs-Datenbus (20) dem invertierenden Eingang des digitalen Eingangsrechenwerks (13) der volldigitalen Delta-Sigma-Modulatorschaltung (23) zugeführt, der den digitalen Differenzwert über einen Datenbus (22) zu einer digitalen inneren Delta-Sigma-Modulatorschaltung (14) weiterführt. Dabei kann diese innere Delta-Sigma-Modulatorschaltung (14) z. B. eine Delta-Sigma-Modulatorschaltung erster Ordnung, zweiter Ordnung, dritter Ordnung oder höherer Ordnung sein.
  • Durch das Zusammenwirken des invertierenden Einganges des digitalen Eingangsrechenwerks (13) mit dem Datenbus (22), der digitalen inneren Delta-Sigma-Modulatorschaltung (14), dem Ausgangs-Datenbus (18) für den Ausgangswert und dem Rückkopplungs-Datenbus (20) ergibt sich eine geschlossenen Regelschleife für die volldigitale Delta-Sigma-Modulatorschaltung (23). Diese Regelschleife ist dergestalt, dass der über den Ausgangs-Datenbus (18) für den Ausgangswert bereitgestellte digitale Zahlenwert Dn der volldigitalen Delta-Sigma-Modulatorschaltung (23) im zeitlichen Mittel zwar dem über den Datenbus (16) zugeführten Nachkommaanteil Df im Zahlenwert exakt entspricht, jedoch der jeweilige Augenblickswert während kurzer Zeiträume in schneller Reihenfolge variiert. Dadurch kann die Frequenzteilerschaltung (7) im zeitlichen Mittel jedes beliebige Teilerverhältnis realisieren.
  • Die volldigitale Delta-Sigma-Modulatorschaltung (23) setzt somit den Nachkommaanteil Df in eine Pseudo-Zufallsfolge ganzer Zahlen um, die das Ausgangssignal Dn bilden. Dabei ergibt sich der Nachkommaanteil Df als auf die Zahl der Iterationsschritte normierte Gesamtsumme aller Werte Dn.
  • Durch diese Maßnahme werden die durch das Umschalten des Teilerverhältnisses verursachten Störungen im Ausgangsspektrum des kontinuierlichen hochfrequenten Ausgangssignals (9) wegen der speziellen Schaltfolge der Delta-Sigma-Modulatorschaltung (23) in einen Frequenzbereich verschoben, in dem sie sich vom Schleifenfilter (5) ausfiltern lassen.
  • Um den hier relevanten Stand der Technik zu verdeutlichen, soll an dieser Stelle noch einmal zusammengefasst werden, dass das einzustellende Teilerverhältnis D in einen Vorkommaanteil Di und einen Nachkommaanteil Df aufgespalten wird. Das Teilerverhältnis N der Frequenzteilerschaltung (7) wird mittels eines Pseudo-Zufallsignals, welches von der Delta-Sigma-Modulatorschaltung (23) geliefert wird, kontinuierlich umgeschaltet.
  • Dabei wird ein statistischer Mittelwert des einzustellende Teilerverhältnis D von D = Di + Df mit einer Variation des Nachkommaanteils Df im Bereich z. B. von –0,999... bis 0,999... oder 0 bis 0,999... angestrebt, um beliebige Teilerverhältnisse realisieren zu können. Die Umschaltung des Zahlenwertes für die Frequenzteilerschaltung (7) findet dazu letztendlich wieder im Zahlenbereich natürlicher Zahlen statt. Bei einem Vier-Bit-Bus wäre beispielsweise dieser Zahlenbereich von N = Di + 8 bis N = Di – 7.
  • Nun zeigt sich in der Praxis ein großes Problem insbesondere für spezielle zu realisierende Teilerverhältnisse. Für ein einzustellendes Teilerverhältnis D mit betragskleinem Nachkommaanteil Df, also beispielsweise Df = 0,0005 ergeben sich sehr häufig signifikante, stark störende parasitäre Spektrallinien im Frequenzspektrum des kontinuierlichen hochfrequenten Ausgangssignals (9).
  • Eine Analyse des Problems hat die Aufmerksamkeit auf die Ladungspumpe (4) gelenkt, die nachfolgend näher erläutert werden soll. Die Ladungspumpe (4) ist ein zentraler Baustein mit einem realen, d. h. typischerweise nichtidealen Betriebsverhalten.
  • Die 2 zeigt schematisch als Stand der Technik den beispielhaften Verlauf der effektiven Ladestromstärke einer elektronischen Ladungspumpe (4) in Abhängigkeit von der vom Phasendetektor ermittelten Zeitdifferenz zwischen den Zeiten der Flanken des Vergleichssignals (8) und des geteilten Ausgangssignals (10). Dabei sind in dieser Abbildung zur Erläuterung die typischen Verhältnisse für eine relativ schlechte Ladungspumpe (4) bei einer Bezugsfrequenz von 100 MHz dargestellt, um die Problematik zu verdeutlichen. Auf der Abszissenachse ist die Zeitdifferenz τ zwischen den Zeiten der Flanken des Vergleichssignals und des geteilten Ausgangssignals in Nanosekunden dargestellt. Auf der Ordinatenachse ist die effektive Ladestromstärke, also die Ladungsmenge Q, welche die Ladungspumpe (4) pro Zeitdifferenz τ zum Schleifenfilter (5) transportiert, in Milliampere aufgetragen. Die Sollstromstärke ist hier bei diesem Beispiel mit einem Milliampere vorgegeben. Im Bereich kleiner Werte für die Zeitdifferenz τ zeigt sich eine Zone mit stark ausgeprägtem nichtlinearen Verhalten. Insbesondere ist bei diesem Beispiel ein starkes Fehlverhalten im Bereich kleiner Werte für die Zeitdifferenz τ festzustellen.
  • Dieses nichtlineare Verhalten der Ladungspumpe (4) trägt maßgeblich zu unerwünschten Spektralanteilen im Frequenzspektrum des kontinuierlichen hochfrequenten Ausgangssignals (9) bei. In diesem Beispiel ist gut zu erkennen, dass der Bereich für die Zeitdifferenz von τ = –1.0 ns bis τ = +1.0 ns eine nichtlineare Zone der Ladungspumpe (4) ist. Es ist vorteilhaft, diese nichtlineare Zone zu vermeiden, um unerwünschte Spektralanteile im kontinuierlichen hochfrequenten Ausgangssignal (9) zu reduzieren.
  • Die unerwünschten Spektralanteile erklären sich wie folgt:
    Der Anstieg der Signalflanken des digitalen Vergleichssignals (8) folgt den Zeiten tREF,k = k·TREF, wobei k eine natürliche Zahl und wobei TREF die Periodendauer des digitalen Vergleichssignals (8) ist.
  • Der Anstieg der Signalflanken des digitalen Bezugssignals (10) folgt den Zeiten tFB,m = m·TOUT, wobei m eine natürliche Zahl und wobei TOUT die Periodendauer des digitalen Bezugssignals (10) ist.
  • Die Pseudo-Zufallswahl der Teilverhältnisse wählt nun automatisch durch die Regelschleifen in der oben beschriebenen Zusammenschaltung der elektronischen Bausteine zu jeder Zahl k eine Zahl m so, dass im statistischen Mittel die Zeitdifferenz τk = tFB,m – tRFF,k verschwindet.
  • Ist TREF fast, aber nicht genau ein ganzzahliges Vielfaches von TOUT, so verschiebt sich das Raster der möglichen Zeitpunkte tFB,m langsam und deterministisch gegen die Referenzzeiten tRFF,k.
  • Ein gelegentlich zufälliges oder eher seltenes Abtasten der nichtlinearen Zone könnte durch das angeschlossene Schleifenfilter unter Umständen soweit ausgeglichen werden, dass keine nennenswerten Störanteile im hochfrequenten Ausgangssignal (9) entstehen. Wird jedoch der Bereich um τ = 0, d. h. die nichtlineare Zone, immer wieder systematisch abgetastet, erzeugt dies periodisch wiederkehrende Ladungsfehler, welche zu den Störsignalanteilen führen.
  • Das Problem entsteht insbesondere dann, wenn zwei Bedingungen erfüllt sind, nämlich wenn einerseits die Phasenregelschleife eingerastet ist und dadurch der Bereich um τ = 0 statistisch sehr häufig abgetastet wird, weil keine Notwendigkeit zur Frequenzänderung besteht und daher die Ladungspumpe bestimmungsgemäß inaktiv bleiben sollte, und wenn andererseits der den volldigitalen Delta-Sigma-Modulatorschaltung (23) ansteuernde Nachkommaanteil Df selber einen sehr kleinen Zahlenwert darstellt, wodurch die von der volldigitalen Delta-Sigma-Modulatorschaltung (23) ausgegebenen Ausgangswerte Dn ebenfalls im statistischen Mittel nahe bei Null liegen. Speziell bei solchen Konstellationen kommt es zu der kontinuierlichen Abtastung der nichtlinearen Zone der Ladungspumpe (4) und somit zu den unerwünschten und störenden Spektralanteilen.
  • Gemäß Ausführungsformen der Erfindung wird in das Teilerverhältnis solchermaßen eingegriffen, dass bei realen, nichtlinearen Ladungspumpen (4) der nichtlineare Bereich der Ladestromcharakteristik, d. h. der Bereich um τ = 0, gemieden wird.
  • Um das kontinuierliche Abtasten der nichtlinearen Zone der Ladungspumpe (4) zu vermeiden, wird der Regelkreis zwischen dem Ausgangs-Datenbus (18) für den Ausgangswert einerseits und dem damit verbundenen Teilerdatenbus (19) und Rückkopplungsdatenbus (20) andererseits aufgetrennt und an dieser Stelle eine zusätzliche digitale Schaltung, eine Tau- oder Timing-Korrekturschaltung (24), eingefügt. Der Ausgangs-Datenbus (18) für den Ausgangswert Dn wird zunächst in die Timing-Korrekturschaltung (24) geführt.
  • Die 3 zeigt eine Ausführungsform einer Schaltungserweiterung einer Delta-Sigma-Modulatorschaltung (DSM), die nachfolgend Delta-Sigma-Tau-Modulatorschaltung (DSTM) genannt wird. Diese DSTM-Schaltung ist in 3 als volldigitale Schaltung zur Steuerung eines Fraktionalen-N-PLL-Frequenzsynthesizers gezeigt und umfasst als Schaltungserweiterung die Tau- oder Timing-Korrekturschaltung (24).
  • In dem in dieser Abbildung gezeigten Ausführungsbeispiel bezieht die Timing-Korrekturschaltung (24) alle auszuwertenden Signale separat in unaufbereiteter Form. Dazu ist die Timing-Korrekturschaltung (24) neben der Verbindung zur DSM-Schaltung über den Ausgangs-Datenbus (18) mit dem Datenbus (16) für den Nachkommaanteil Df verbunden.
  • Desweiteren umfasst die Timing-Korrekturschaltung (24) mindestens einen Taktsignaleingang für ein Taktsignal. In der 3 sind zwei Taktsignaleingänge gezeigt, über die das Referenzsignal (8) und das Feedbacksignal (10) des Fraktional-N-PLL-Frequenzsynthesizers zugeführt werden. Ein Takteingang für eines der beiden Signale wäre jedoch ausreichend, z. B. ein Taktsignaleingang für das Feedbacksignal (10). Die DSM-Schaltung (23) kann durch dasselbe Taktsignal getaktet werden und einen entsprechenden Takteingang aufweisen (in 3 nicht gezeigt).
  • Durch die Timing-Korrekturschaltung sind Vorhersagen für das bevorstehende Überschreiten oder für das bevorstehende Unterschreiten von festgelegten kritischen Zeitmarken, in dem oben diskutierten Beispiel wäre das ein Bereich von etwa 1 Nanosekunde, z. B. mit Hilfe von in der Timing-Korrekturschaltung (24) befindlichen Registerschaltungen möglich.
  • Würde also der als Schwellwert festgelegte Wert von 1 Nanosekunde unterschritten, so würde von der Timing-Korrekturschaltung (24) eine Notwendigkeit zur Vermeidung unerwünschter Betriebszustände der Ladungspumpe (4) detektiert werden und der ursprüngliche augenblickliche Zahlenwert des Ausgangwertes Dn würde bei bestehender Notwendigkeit zur Vermeidung unerwünschter Betriebszustände der Ladungspumpe (4), durch Addition oder durch Subtraktion einer digital einstellbaren Korrekturzahl, das wären im einfachsten Fall die Zahlen +1 oder –1, verändert werden. Dadurch würde der unerwünschte Betriebszustand der Ladungspumpe dann nicht abgerufen.
  • Würde aber der als Schwellwert festgelegte Wert von 1 Nanosekunde nicht unterschritten, so würde von der Timing-Korrekturschaltung (24) keine Notwendigkeit zur Vermeidung unerwünschter Betriebszustände der Ladungspumpe (4) detektiert werden und der ursprüngliche augenblickliche Zahlenwert des Ausgangwertes Dn würde unverändert bei seinem ursprünglichen Zahlenwert belassen werden.
  • In beiden Fällen, ob verändert oder unverändert, wird der augenblickliche Zahlenwert des Ausgangwertes Dn' anschließend wieder sowohl in den Teiler-Datenbus (19), welcher zum Teileraddierer (12) führt als auch in den Rückkopplungs-Datenbus (20) eingespeist.
  • Durch die Rückkopplungseigenschaften der volldigitalen Delta-Sigma-Modulatorschaltung (23) wird dieser modifizierende Eingriff in den Verlauf der Zahlenfolge kompensiert und hat keine nachteiligen Auswirkungen auf das bestimmungsgemäße Verhalten der volldigitalen Delta-Sigma-Tau-Modulatorschaltung (DD-DSTM) oder auf den davon gesteuerten Fraktionalen-N-PLL-Frequenz synthesizer.
  • Nach den jeweiligen charakteristischen Eigenschaften der Ladungspumpe kann eine individuelle Einstellung der Werte sowohl für den zeitlichen Schwellwert als auch für den Wert der Korrekturzahl vorgesehen sein.
  • Dazu kann die Timing-Korrekturschaltung (24) einen Parameter-Datenbus (25) zur Einspeisung des Wertes der Korrekturzahl und/oder der Größe des Schwellwertes besitzen. Dies stellt keinen nennenswert erhöhten Aufwand für diese Schaltung dar.
  • Eine einfache und mit wenig schaltungstechnischem Aufwand verbundene Möglichkeit besteht somit darin, den von der volldigitalen Delta-Sigma-Modulatorschaltung (23) zunächst angelieferten Zahlenwert im Ausgangs-Datenbus (18) durch die Timing-Korrekturschaltung (24) überwachen zu lassen, um durch vorausschauende Prädiktion im Hinblick auf den Schwellwert ein gegebenenfalls mit einer Korrekturzahl modifiziertes Ausgangssignal Dn' zu generieren.
  • Im einfachsten Fall wird dann, wenn dieser von der volldigitalen Delta-Sigma-Modulatorschaltung (23) angelieferte Zahlenwert positiv und unter dem Betrag nach unter dem Schwellwert ist, eine Eins addiert und für den Fall, dass der Zahlenwert negativ und dem Betrag nach unter dem Schwellwert ist, eine Eins subtrahiert. Somit werden Zahlenwerte mit kleinen Beträgen sicher vermieden.
  • Diese Aufgabe wird von der Timing-Korrekturschaltung (24) vorgenommen, die diesen so modifizierten Zahlenwert dann sowohl in den Rückkopplungs-Datenbus (20) als auch in den Teiler-Datenbus (19) einspeist. Auf diese Weise werden unerwünschte Betriebszustände der Ladungspumpe (4) weitgehend ausgeschlossen. Für viele Anwendungsfälle genügt diese Ausführungsform bereits.
  • Für feiner abgestimmte Ausführungsformen kann beispielsweise durch den Parameter-Datenbus (25) der Werte der Korrekturzahl auch von Eins abweichend eingestellt werden. Es ist ebenfalls möglich, die jeweiligen Korrekturzahlen für die Addition und die Subtraktion mit unterschiedlichen Beträgen zu versehen. Dies kann z. B. bei unsymmetrischen Nichtlinearitäten vorteilhaft sein.
  • Das Gleiche gilt für die Wahl der Kriterien der zeitlichen Schwellwerte. Auch hier können jeweils unterschiedliche Schwellwerte festgelegt bzw. einprogrammiert werden, je nachdem ob die aktuelle Zeitdifferenz τk = τFB,m – tRFF,k sich aus positiver oder aus negativer Richtung den jeweils festgelegten Schwellwerten nähert.
  • 4 zeigt eine Ausführungsform einer Timing- oder Tau-Korrekturschaltung 24. In 4 ist die Timing-Korrekturschaltung über einen Eingang 101 mit dem Ausgang eines Delta-Sigma-Modulators 23 verbunden. Der Delta-Sigma-Modulator 23 weist einen Steuersignaleingang 104 und einen Feedbacksignaleingang 105 auf. Die Timing-Korrekturschaltung weist einen invertierenden Eingang 102 auf, der den Nachkommaanteil Df als Eingangssignal empfängt und das Signal –Df ausgibt. Das Ausgangssignal Dn' der Timing-Korrekturschaltung wird als Feedbacksignal 20 dem Feedbacksignaleingang 105 des Delta-Sigma-Modulators zugeführt und steht ansonsten zur Steuerung beispielsweise eines Fraktional-N-PLL-Frequenzsynthesizers zur Verfügung (siehe Signal über Bus 19 in 3).
  • Die Timing-Korrekturschaltung umfasst ein erstes Register 140 zum Speichern des aktuellen Wertes der Zeitdifferenz τ. Dieser Wert ist in Einheiten der Periodendauer TOUT gespeichert. Das erste Register kann zu Beginn initialisiert werden, wobei es insbesondere auf null gesetzt werden kann. Das Ausgangssignal Dn1 des Delta-Sigma-Modulators wird durch einen Addierer 110 mit dem Signal –Df und der aktuellen Zeitdifferenz aus dem ersten Register 140 verrechnet, wobei ein Vorhersagesignal tau1 gebildet wird. Das Vorhersagesignal tau1 wird in einem Komparator 120 mit einem Schwellenwert verglichen. Dieser kann fest vorgeben sein oder durch einen Parametereingang der Timing-Korrekturschaltung eingestellt werden. Der Schwellenwert kann sich auf eine Charakteristik einer Ladungspumpe eines Fraktional-N-PLL-Frequenzsynthesizers beziehen, z. B. auf eine Schwelle von ±1 ns, um die Ansteuerung eines nichtlinearen Bereichs der Ladungspumpe zu vermeiden wie oben dargelegt. Das Vorhersagesignal bzw. die darin enthaltenen Vorhersagewerte werden so genannt, weil darin eine Vorhersage der Zeitdifferenz τ des nächsten Takts bei unmodifiziertem Ausgangssignal getroffen wird und, durch den Vergleich mit dem Schwellenwert, eine Prädiktion möglich ist, die vorausschauend die Erzeugung von unerwünschten Ausgangssignalen vermeiden kann. Insbesondere kann so die Ladepumpe eines Fraktional-N-PLL-Frequenzsynthesizers von ungünstigen Ladezuständen ferngehalten werden. Ist der Wert des Vorhersagesignals tau1 betragsmäßig kleiner als der Schwellenwert, gibt der Komparator 120 ein Korrektursignal ddn aus, das den Wert +1 hat, wenn der Wert des betragsmäßig kleinen Vorhersagesignals positiv war, oder den Wert –1 hat, wenn der Wert des betragsmäßig kleinen Vorhersagesignals negativ war. Andernfalls ist der Wert des Korrektursignals ddn null. Das Korrektursignal ddn wird in einem Addierer 130 zu dem Ausgangssignal dn1 des Delta-Sigma-Modulators addiert. Das Ergebnis kann gegebenenfalls in einem zweiten Register 160 zwischengespeichert werden, um die Taktung des Delta-Sigma-Modulators und der Timing-Korrekturschaltung aneinander anzupassen.
  • Die Timing-Korrekturschaltung gemäß der in 4 gezeigten Ausführungsform weist eine Registeraktualisierungsschaltung auf. Diese umfasst einen Addierer 150, dem das Signal –Df, der aktuelle Registerwert des ersten Registers und das durch das Korrektursignal modifizierte Ausgangssignal zugeführt werden. Die Ausgabe des Addierers 150 wird in das erste Register 140 als neuer aktueller Wert der Zeitdifferenz τ gespeichert. Der neue aktuelle Wert wird im nächsten Takt für die prädiktive Timing-Korrektur verwendet in Wiederholung der oben beschriebenen Schritte. Die Taktung der Timing-Korrekturschaltung erfolgt hier mit der entgegengesetzen Flanke des Taktsignals (8 bzw. 10), das die Taktung des Delta-Sigma-Modulators bestimmt.
  • Auf diese Weise wird unter Ausnutzung der bereits vorhandenen Schaltungsbausteine durch eine wenig aufwendige und kostengünstige Erweiterung der Anordnung eine signifikante Flexibilisierung erzielt. Insbesondere kann mit geringem schaltungstechnischen Aufwand das jeweils zu synthetisierende Ausgangssignal von DD-DSM Fraktionalen-N-PLL-Frequenzsynthesizer Schaltungen signifikant verbessert werden. Durch eine intelligente Auswertung der bereits vorhandenen Signalabläufe, durch nur geringen zusätzlichem schaltungstechnischen Aufwand und nur kleinflächige Erweiterung auf den betreffenden integrierten Schaltungen können so z. B. die von nichtlinearen Ladungspumpen verursachten Probleme eliminiert oder zumindest merklich verbessert werden.
  • Ein weiterer Vorteil besteht darin, dass ein solchermaßen modifizierter Baustein vollständig funktionskompatibel und pinkompatibel realisiert werden kann. Ein modifizierter Baustein kann als Erweiterung in die jeweilige DD-DSM-Regelschleife eingebaut werden, wodurch beispielsweise eine Nachrüstung und damit signifikante Verbesserung der elektrischen Eigenschaften bereits bestehender Produktlinien durch einen einfachen Austausch durch solchermaßen verbesserte Schaltungsbausteine vorgenommen werden kann. Da die Erfindung ohne nennenswerte Mehrkosten in jedem on-chip-PLL zu integrieren ist, kann der wirtschaftliche Nutzen erheblich sein. Dies gilt besonders angesichts der Tatsache, dass der Verbesserung der Linearität der Ladungspumpe physikalische Grenzen gesetzt sind und andere Lösungen (z. B. zwei verschiedene Referenzfrequenzen) Kosten für die Chip-Anwender verursachen.
  • Nach einer Ausführungsform wird ein Pseudo-Zufallsfolgenerzeuger mit schwellenwertabhängiger Modifikation des Ausgangssignals bereitgestellt. Der Pseudo-Zufallsfolgenerzeuger umfasst eine Pseudo-Zufallsfolgenerzeugungseinheit und eine mit dem Ausgang der Pseudo-Zufallsfolgenerzeugungseinheit verbundene Tau-Korrekturschaltung zur schwellenwertabhängigen Modifikation des Ausgabesignals der Pseudo-Zufallsfolgenerzeugungseinheit. Die Pseudo-Zufallsfolgenerzeugungseinheit kann eine Einheit zum Ausgeben einer Ganzzahlfolge sein, z. B. einer Folge aus einem Wertebereich von N – x + 1 bis N + x, wobei N und x ganze Zahlen sind, wobei x z. B. 1, 2, 4, 8, 16 oder eine andere Zweierpotenz sein kann.
  • Die Pseudo-Zufallsfolgenerzeugungseinheit kann eine Delta-Sigma-Modulatorschaltung sein. Diese kann volldigital sein. Im Folgenden wird nur noch von einer Delta-Sigma-Modulatorschaltung gesprochen, ohne dass eine Beschränkung hierauf erfolgen soll. Der Pseudo-Zufallsfolgenerzeuger wird in diesem Fall eine Delta-Sigma-Tau-Modulatorschaltung genannt. Die Delta-Sigma-Tau-Modulatorschaltung kann zum Kontrollieren eines Fraktional-N-PLL-Frequenzsynthesizers eingerichtet sein.
  • Die Delta-Sigma-Modulatorschaltung umfasst einen Ansteuersignaleingang für ein Steuersignal und einen Feedbacksignaleingang für ein Feedbacksignal. Das Steuersignal kann der Nachkommaanteil eines Teilerverhältnisses eines Fraktional-N-PLL-Frequenzsynthesizers sein. Die Delta-Sigma-Modulatorschaltung ist eingerichtet zur Erzeugung eines pseudo-zufälligen Ausgangssignals, insbesondere einer pseudo-zufälligen Ganzzahlfolge, dessen, bzw. deren Erzeugung auf dem Steuersignal und dem Feedbacksignal basiert. Die Delta-Sigma-Modulatorschaltung kann ein Eingangsrechenwerk umfassen. Dieses kann einen Ansteuersignaleingang für das Steuersignal und einen Feedbacksignaleingang für das Feedbacksignal umfassen. Der Feedbacksignaleingang kann invertierend sein. Invertierend bedeutet, dass die algebraischen Vorzeichen der von dem Feedbacksignal repräsentierten Werte umgekehrt werden. Das Eingangsrechenwerk kann in insbesondere in diesem Fall einen Eingangsaddierer umfassen, der eingerichtet ist, das Ansteuersignal und das invertierte Feedbacksignal zu addieren. Alternativ kann der Feedbacksignaleingang nicht invertierend sein und das Eingangsrechenwerk einen Subtrahierer umfassen, der eingerichtet ist, das Feedbacksignal vom Ansteuersignal zu subtrahieren. Die Delta-Sigma-Modulatorschaltung kann eine mit dem Eingangsrechenwerk verbundene innere Delta-Sigma-Modulatorschaltung zur Verarbeitung des Ausgangssignals des Eingangsrechenwerks umfassen. Die innere Delta-Sigma-Modulatorschaltung erzeugt das pseudo-zufällige Ausgangssignal. Die Delta-Sigma-Modulatorschaltung kann einen Taktsignaleingang für ein Taktsignal aufweisen. Das Taktsignal kann insbesondere das Referenzsignal eines Fraktional-N-PLL-Frequenzsynthesizers sein oder das Feedbacksignal eines Fraktional-N-PLL-Frequenzsynthesizers. Die Delta-Sigma-Modulatorschaltung kann eingerichtet sein, mit den steigenden Flanken des Taktsignals getaktet zu werden. Eine Delta-Sigma-Modulatorschaltung ist an sich bekannt, so dass auf eine weitere Beschreibung hier verzichtet werden kann.
  • Die Tau-Korrekturschaltung umfasst einen ersten Signaleingang für das Ausgangssignal der Delta-Sigma-Modulatorschaltung. Die Tau-Korrekturschaltung ist über den ersten Signaleingang mit der Delta-Sigma-Modulatorschaltung verbunden. Die Tau-Korrekturschaltung umfasst einen zweiten Signaleingang für das Steuersignal der Delta-Sigma-Korrekturschaltung, wobei das Steuersignal insbesondere der Nachkommaanteil eines Teilerverhältnisses eines Fraktional-N-PLL-Frequenzsynthesizers sein kann. Der zweite Signaleingang kann invertierend sein. Die Tau-Korrekturschaltung kann einen Taktsignaleingang für ein Taktsignal umfassen. Das Taktsignal kann insbesondere das Referenzsignal eines Fraktional-N-PLL-Frequenzsynthesizers sein oder das Feedbacksignal eines Fraktional-N-PLL-Frequenzsynthesizers. Die Tau-Korrekturschaltung kann auch einen ersten und einen zweiten Taktsignaleingang umfassen, z. B. für das Referenzsignal und das Feedbacksignal eines Fraktional-N-PLL-Frequenzsynthesizers. Die Tau-Korrekturschaltung kann eingerichtet sein, aus dem Taktsignal oder den Taktsignalen eine von der Delta-Sigma-Modulatorschaltung verschiedene Taktung zu beziehen oder kann eingerichtet sein, aus dem Taktsignal oder den Taktsignalen eine der Delta-Sigma-Modulatorschaltung entsprechende Taktung zu beziehen. Die Tau-Korrekturschaltung kann eingerichtet sein, mit den fallenden Flanken des Taktsignals getaktet zu werden. Alternativ kann die Tau-Korrekturschaltung eingerichtet sein, mit den steigenden Flanken des Taktsignals getaktet zu werden.
  • Die Tau-Korrekturschaltung umfasst weiter eine Signalverarbeitungsschaltung. Die Signalverarbeitungsschaltung ist eingerichtet, einen Vorhersagewert (oder Vergleichswert) zu berechnen. Dabei umfasst die Bedeutung von „einen Vorhersagewert berechnen” insbesondere das Berechnen eines Vorhersagewerts pro Takt. Unter die Berechnung eines Vorhersagewerts fällt auch die wiederholte Berechnung in mehreren Takten, wobei ein Vorhersagewertsignal erzeugt wird. Die Berechnung erfolgt auf Grundlage von Signalen, welche das Ausgangssignal der Delta-Sigma-Modulatorschaltung und das Steuersignal der Delta-Sigma-Modulatorschaltung umfassen.
  • Die Signalverarbeitungsschaltung kann eine erste Speichereinheit umfassen zum Speichern eines Speicherwertes. Die erste Speichereinheit kann ein erstes Register sein. Der Speicherwert kann der aktuelle Wert der Zeitdifferenz τ zwischen den Flanken eines Referenzsignals und eines Feedbacksignals eines Fraktional-N-PLL-Frequenzsynthesizers sein. Der Speicherwert kann in Einheiten der Periodendauer TOUT des Feedbacksignals des Fraktional-N-PLL-Frequenzsynthesizers gespeichert sein. Die erste Speichereinheit kann eingerichtet sein, initialisiert zu werden. Insbesondere kann die erste Speichereinheit auf null initialisierbar sein, z. B. zum Beginn einer Tätigkeit der Delta-Sigma-Tau-Modulatorschaltung. Die Signalverarbeitungsschaltung kann konfiguriert sein, den Vorhersagewert aus dem Ausgangssignal der Delta-Sigma-Modulatorschaltung, dem Steuersignal der Delta-Sigma-Modulatorschaltung und dem Speicherwert zu berechnen. Ist die erste Speichereinheit im initialisierten Zustand, kann auch eine Berechnung nur aus dem Ausgangssignal der Delta-Sigma-Modulatorschaltung und dem Steuersignal der Delta-Sigma-Modulatorschaltung in Frage kommen. Die Signalverarbeitungsschaltung kann also eingerichtet sein, den Vorhersagewert zumindest aus dem Ausgangssignal der Delta-Sigma-Modulatorschaltung und dem Steuersignal der Delta-Sigma-Modulatorschaltung zu berechnen. Die Signalverarbeitungsschaltung kann einen ersten Addierer umfassen, der eingerichtet ist, das Ausgangssignal der Delta-Sigma-Modulatorschaltung, das invertierte Steuersignal der Delta-Sigma-Modulatorschaltung und den Speicherwert in jedem Takt zu addieren, um den Vorhersagewert zu berechnen.
  • Die Signalverarbeitungsschaltung ist konfiguriert, den berechneten Vorhersagewert mit einem ersten Schwellenwert zu vergleichen. Das Vergleichen kann das Vergleichen des Betrags des Vorhersagewerts mit dem Schwellenwert umfassen. Die Signalverarbeitungsschaltung kann konfiguriert sein, den berechneten Vorhersagewert mit einem zweiten Schwellenwert zu vergleichen. Die Signalverarbeitungsschaltung kann einen Komparator aufweisen, der eingerichtet ist, den oder die Vergleiche durchzuführen. Der erste Schwellenwert kann in Abhängigkeit einer Ladecharakteristik einer Ladungspumpe des Fraktional-N-PLL-Frequenzsynthesizers gewählt sein. Die Ladecharakteristik kann die effektive Ladestromstärke als Funktion der Zeitdifferenz des Referenz- und des Feedbacksignals des Fraktional-N-PLL-Frequenzsynthesizers sein. Der erste Schwellwert kann als Grenzwert eines nichtlinearen Bereichs der effektiven Ladestromstärke gewählt sein. Der zweite Schwellwert kann als zweiter Grenzwert des nichtlinearen Bereichs der effektiven Ladestromstärke gewählt sein. Der Komparator kann den Betrag des Vorhersagewerts mit dem ersten Schwellwert vergleichen. Alternativ kann der Komparator den Vorhersagewert mit dem ersten und dem zweiten Schwellwert vergleichen.
  • Der Komparator ist eingerichtet, einen Korrekturwert, bzw. ein Korrektursignal als Abfolge von Korrekturwerten, auszugeben. Im Fall, dass der Komparator den Betrag des Vorhersagewerts mit dem ersten Schwellwert vergleicht, kann der Korrekturwert ein erster festgelegter Wert sein, wenn der Betrag des Vorhersagewertes kleiner als der erste Schwellenwert ist und der Vorhersagewert positiv ist, kann ein zweiter festgelegter Wert sein, wenn der Betrag des Vorhersagewertes kleiner als der erste Schwellenwert ist und der Vorhersagewert negativ ist, wobei der erste und zweite festgelegte Wert gleich oder verschieden sein können, und kann null sein, wenn der Betrag des Vorhersagewertes größer als der erste Schwellenwert ist. Im Fall, dass der Komparator den Vorhersagewert mit dem ersten und dem zweiten Schwellwert vergleicht, wobei der erste Schwellenwert positiv, der zweite negativ ist, kann der Korrekturwert ein erster festgelegter Wert sein, wenn der Vorhersagewert kleiner als der erste Schwellenwert ist und der Vorhersagewert positiv ist, kann ein zweiter festgelegter Wert sein, wenn der Vorhersagewert größer als der zweite Schwellenwert ist und der Vorhersagewert negativ ist, wobei der erste und zweite festgelegte Wert gleich oder verschieden sein können, und kann null sein, wenn der Vorhersagewert größer als der erste Schwellenwert oder kleiner als der zweite Schwellenwert ist. Der erste und/oder zweite festgelegte Wert können so dimensioniert sein, dass bei Korrektur des Ausgangssignals der Delta-Sigma-Modulatorschaltung mit dem entsprechenden Korrekturwert das auf diese Weise modifizierte Ausgangssignal betragsmäßig größer als der erste Schwellwert ist, bzw. außerhalb des Bereichs zwischen dem zweiten und dem ersten Schwellwert liegt, wenn ein zweiter Schwellwert verwendet wird.
  • Die Signalverarbeitungsschaltung kann konfiguriert sein, die Korrektur des Ausgangssignals der Delta-Sigma-Modulatorschaltung durch den Korrekturwert, bzw. das Korrektursignal, vorzunehmen. Die Signalverarbeitungsschaltung kann konfiguriert sein, das Ausgangssignal der Delta-Sigma-Modulatorschaltung zu modifizieren, wenn der berechnete Vorhersagewert den ersten Schwellenwert unterschreitet. Die Signalverarbeitungsschaltung kann einen zweiten Addierer umfassen, der eingerichtet ist, das Ausgangssignal der Delta-Sigma-Modulatorschaltung und das Korrektursignal zu addieren, d. h. in jedem Takt die entsprechenden Werte des Ausgangssignals und des Korrektursignals zu addieren. Dabei erzeugt der zweite Addierer ein modifiziertes Signal oder Modifikationssignal. Dieses gilt auch dann als modifiziert, wenn ein Korrekturwert oder mehrere Korrekturwerte im Signalverlauf des Korrektursignals null sind („bewusstes Addieren von null”), nicht jedoch, wenn kein Korrekturwert von null verschieden ist. In letzterem Fall würde schließlich keine Tau-Korrektur stattfinden.
  • Die Tau-Korrekturschaltung kann einen Parametereingang für die Einstellung des ersten Schwellenwerts umfassen oder mindestens einen Parametereingang für die Einstellung des ersten und zweiten Schwellenwerts umfassen. Der oder die Parametereingänge können auch zur Einstellung des ersten und/oder zweiten festgelegten Wertes dienen. Der Komparator kann einen Speicher umfassen, in dem die betreffenden Parameter gespeichert sind.
  • Die Signalverarbeitungsschaltung kann eine Speichereinheitsaktualisierungsschaltung umfassen, z. B. eine Aktualisierungsschaltung für das erste Register. Die Aktualisierungsschaltung ist eingerichtet, aus dem modifizierten Ausgangssignal, dem Steuersignal der Delta-Sigma-Modulatorschaltung und dem gegenwärtigen Speicherwert einen aktualisierten Speicherwert zu berechnen und den aktualisierten Speicherwert in der Speichereinheit zu speichern. Die Aktualisierungsschaltung kann einen dritten Addierer umfassen, der eingerichtet ist, das modifizierte Ausgangssignal, das invertierte Steuersignal der Delta-Sigma-Modulatorschaltung und den gegenwärtigen Speicherwert zu addieren und einen aktualisierten Speicherwert auszugeben. Dabei kann die Speichereinheitsaktualisierungsschaltung eingerichtet sein, den aktualisierten Speicherwert in der Speichereinheit zu speichern. Die Speichereinheit kann den aktualisierten Speicherwert im nächsten Takt zur Berechnung des Vorhersagewerts zur Verfügung stellen.
  • Die Tau-Korrekturschaltung kann eine zweite Speichereinheit umfassen, z. B. ein zweites Register, die bzw. das eingerichtet ist, das modifizierte Ausgangssignal für eine vorbestimmte Verzögerungszeit zwischenzuspeichern.
  • Der Ausgang der Tau-Korrekturschaltung, z. B. der Ausgang des zweiten Addierers oder der Ausgang der zweiten Speichereinheit, ist mit dem Feedbacksignaleingang des Eingangsrechenwerks der Delta-Sigma-Modulatorschaltung verbunden. So kann das modifizierte Ausgangssignal der Delta-Sigma-Modulatorschaltung zur Regelung zugeführt werden. Die Tau-Korrekturschaltung kann eingerichtet sein, das modifizierte Ausgangssignal zur Steuerung einer Schaltung, typischerweise eines Fraktional-N-PLL-Frequenzsynthesizer, bereitzustellen.
  • Eine weitere Ausführungsform bezieht sich auf eine Steuerschaltung für einen Fraktional-N-PLL-Frequenzsynthesizer. Die Steuerschaltung umfasst eine Delta-Sigma-Tau-Modulatorschaltung bzw. einen Pseudo-Zufallsfolgenerzeuger gemäß hierin beschriebenen Ausführungsformen. Die Steuerschaltung umfasst weiter einen Hauptaddierer, einen Zahlenaufteiler, der eingerichtet ist, das Teilerverhältnis des Fraktional-N-PLL-Frequenzsynthesizers in einen Vorkommaanteil und einen Nachkommaanteil aufzuteilen, wobei der Zahlenaufteiler mit dem Delta-Sigma-Modulator oder mit der Pseudo-Zufallsfolgenerzeugungseinheit verbunden ist, um den Nachkommaanteil als das Steuersignal dem Ansteuersignaleingang der Delta-Sigma-Modulatorschaltung oder der Pseudo-Zufallsfolgenerzeugungseinheit zuzuführen, der Zahlenaufteiler mit dem Hauptaddierer verbunden ist, um den Vorkommaanteil dem Hauptaddierer zuzuführen, und die Tau-Korrekturschaltung mit dem Hauptaddierer verbunden ist, um das modifizierte Ausgangssignal der Tau-Korrekturschaltung dem Hauptaddierer zuzuführen. Der Hauptaddierer ist eingerichtet, als Ausgangssignal ein Steuersignal für den Fraktional-N-PLL-Frequenzsynthesizer, insbesondere für die Frequenzteilerschaltung des Fraktional-N-PLL-Frequenzsynthesizers, zur Verfügung zu stellen. Die Steuerung kann bevorzugt in dem Feedbacksignalschaltkreis erfolgen, kann alternativ aber auch in dem Referenzsignalschaltkreis erfolgen.
  • Nach einer weiteren Ausführungsform wird ein Fraktional-N-PLL-Frequenzsynthesizer bereitgestellt. Dieser umfasst eine Steuerschaltung gemäß hierin beschriebenen Ausführungsformen. Der Fraktional-N-PLL-Frequenzsynthesizer umfasst weiter eine Frequenzteilerschaltung, die mit Steuerschaltung, insbesondere dem Hauptaddierer, verbunden ist, um das Steuersignal zu empfangen. Die Frequenzteilerschaltung kann bevorzugt in dem Feedbacksignalschaltkreis angeordnet sein, kann alternativ aber auch in dem Referenzsignalschaltkreis angeordnet sein. Der Fraktional-N-PLL-Frequenzsynthesizer umfasst weiter eine Referenzsignalschaltung, die eingerichtet ist, ein Referenzsignal des Fraktional-N-PLL-Frequenzsynthesizers bereitzustellen. Die Referenzsignalschaltung kann eine frequenzstabile Oszillatorschaltung umfassen. Die Referenzsignalschaltung kann eine Referenzfrequenzteilerschaltung umfassen, welche eingerichtet ist, das Oszillatorsignal der frequenzstabilen Oszillatorschaltung zu teilen, insbesondere in einem Ganzzahlverhältnis zu teilen. Der Fraktional-N-PLL-Frequenzsynthesizer umfasst weiter eine Phasendetektorschaltung oder Phasenfrequenzdetektorschaltung, die über einen ersten Eingang mit der Referenzsignalschaltung verbunden ist, eine Ladungspumpe, die mit dem Ausgang der Phasendetektorschaltung verbunden ist, ein Schleifenfilter, das mit der Ladungspumpe verbunden ist und eine frequenzvariable Oszillatorschaltung, die mit dem Schleifenfilter verbunden ist und die eingerichtet ist, ein Nutzsignal auszugeben. Dabei ist der Frequenz-N-PLL-Frequenzsynthesizer eingerichtet, der Frequenzteilerschaltung ein aus dem Nutzsignal abgeleitetes Signal zuzuführen, wobei die Frequenzteilerschaltung eingerichtet ist, ein Feedbacksignal des Fraktional-N-PLL-Frequenzsynthesizers einem zweiten Eingang des Phasendetektors zuzuführen. Der erste Schwellenwert, bzw. der erste und der zweite Schwellenwert, der Tau-Korrekturschaltung ist bzw. sind in Abhängigkeit einer Charakteristik des effektiven Ladestroms der Ladungspumpe gewählt.
  • Weitere Ausführungsformen beziehen sich auf ein Verfahren zum Modifizieren des Ausgangssignals einer Delta-Sigma-Modulatorschaltung bzw. eines Pseudo-Zufallsfolgenerzeugers und auf ein Verfahren zum Steuern eines Fraktional-N-PLL-Frequenzsynthesizers. Dabei können die Delta-Sigma-Modulatorschaltung bzw. der Pseudozufallsfolgenerzeuger und der Fraktional-N-PLL-Frequenzsynthesizer gemäß hierein beschriebenen Ausführungsformen ausgestaltet sein. Jedoch können die von den Komponenten dieser Schaltungen ausgeführten Funktionen auch von anderen als den hierin beschriebenen Komponenten ausgeführt werden und können daher als Verfahrensschritte unabhängig und abstrakt von den beschriebenen Komponenten aufgefasst werden, wodurch weitere Ausführungsformen bereitgestellt werden. Weitere Ausführungsformen beziehen sich auf die Verwendung einer Delta-Sigma-Tau-Modulatorschaltung, bzw. eines Pseudo-Zufallsfolgenerzeugers mit schwellenwertabhängiger Modifikation des Ausgangssignals, zur Steuerung eines Fraktional-N-PLL-Frequenzsynthesizers. Die genannten Schaltungen können dabei gemäß hierin beschriebenen Ausführungsformen ausgestaltet sein.
  • Nach einer weiteren Ausführungsform wird ein Verfahren bereitgestellt zur Vermeidung der nichtlinearen Zone der Ladungspumpe in Frequenzsynthesizern mit Hilfe einer Digitalschaltung, mit einer frequenzstabilen Oszillatorschaltung (1), welche ein kontinuierlich wechselndes digitales Ausgangssignal erzeugt, mit einer Referenzfrequenzteilerschaltung (2), welche ein hochfrequentes Signal durch einen fest eingestellten Wert R teilen kann, wobei der Wert für R alle natürlichen Zahlen umfassen kann, mit einem digitalen Vergleichssignal (8) mit beliebiger Frequenz, welches entweder direkt aus der frequenzstabilen Oszillatorschaltung (1) bezogen wird oder aus der der frequenzstabilen Oszillatorschaltung (1) nachgeschalteten Referenzfrequenzteilerschaltung (2) bezogen wird, wobei dieses digitale Vergleichssignal (8) einer Phasendetektor-Schaltung (3) als ein erstes von zwei digitalen Eingangssignalen zugeführt wird, mit einer spannungsgesteuerten frequenzvariablen Oszillatorschaltung (6), welche ein kontinuierliches hochfrequentes Ausgangssignal (9) erzeugt, welches auf zwei Pfade aufgeteilt wird, wobei dieses Signal zu einem Teil zur bestimmungsgemäßen elektronischen Weiterverarbeitung verwendet wird und wobei dieses Signal zu einem anderen Teil auf eine Frequenzteilerschaltung (7) zurückgeführt wird, welches das kontinuierliche hochfrequente Ausgangssignal (9) durch einen veränderbaren Wert N teilen kann, wobei der Wert für N alle natürlichen Zahlen umfassen kann, wobei der jeweils aktuelle Wert für N durch eine Digitalzahl, die durch einen digitalen Datenbus (21) der Frequenzteilerschaltung (7) zugeführt wird, beliebig bestimmungsgemäß eingestellt werden kann, wodurch das kontinuierliche hochfrequente Ausgangssignal (9) durch den jeweiligen Wert für N geteilt als digitales Bezugssignal (10) erzeugt wird und als ein zweites von zwei digitalen Eingangssignalen der Phasendetektor-Schaltung (3) zugeführt wird, wobei die Phasendetektor-Schaltung (3) aus dem Vergleich der zeitlichen Abfolge der Flanken der beiden Eingangssignale ein Ausgangssignal zur Ansteuerung einer Ladungspumpe (4) generiert, wodurch die Ladungspumpe (4) in Abhängigkeit vom Zeitunterschied beider Flanken mehr Ladung in das angeschlossene Schleifenfilter (5) liefert, wodurch die Spannung zur Steuerung der Frequenz des frequenzvariablen Oszillatorschaltung (6) zu einem bestimmten Wert zunehmend hin variiert wird, oder wodurch die Ladungspumpe (4) in Abhängigkeit vom umgekehrten Zeitunterschied beider Flanken weniger Ladung in das angeschlossene Schleifenfilter (5) liefert, wodurch die Spannung zur Steuerung der Frequenz des frequenzvariablen Oszillatorschaltung (6) zu einem bestimmten Wert abnehmend hin variiert wird, wobei die beschriebenen Schaltungsbausteine dergestalt beschaltet sind, dass durch das Zusammenwirken dieser Schaltungsbausteine ein in sich geschlossener Regelkreis entsteht welcher bewirkt, dass die Frequenz des kontinuierlichen hochfrequenten Ausgangssignals (9) auf einem Wert konstant gehalten wird, der durch das jeweilige Teilerverhältnis der Frequenzteilerschaltung (7) und damit vom jeweilige Wert der Digitalzahl N, die durch einen digitalen Datenbus (21) der Frequenzteilerschaltung (7) zugeführt wird, bestimmt wird, wobei zur Erzielung von beliebigen Teilerverhältnissen der Frequenzteilerschaltung (7) der jeweilige Wert der Digitalzahl N fortlaufend variiert wird, um im zeitlichen Mittel das einzustellende Teilerverhältnis D zu erzielen, wobei das einzustellende Teilerverhältnis D als beliebige digitale Festkommazahl oder Gleitkommazahl über einen Datenbus (15) einer Zahlenaufteiler-Schaltung (11) zugeführt wird, welche den Vorkommaanteil Di dieser Zahl über einen Datenbus (17) direkt dem Teileraddierer (12) zuführt und den Nachkommaanteil Df dieser Zahl über einen Datenbus (16) auf den digitalen Eingangsaddierer (13) der volldigitalen Delta-Sigma-Modulatorschaltung (23) zuführt, wobei das über einen Ausgangs-Datenbus (18) für den Ausgangswert bereitgestellte Ausgangssignal Dn der volldigitalen Delta-Sigma-Modulatorschaltung (23), einerseits über den Teiler-Datenbus (19) dem Teileraddierer (12) zugeführt wird, der den Vorkommaanteil Di und das Ausgangssignal Dn zum ursprünglichen Wert des einzustellenden Teilerverhältnisses addiert und über den Datenbus (21) an die Frequenzteilerschaltung (7) übergibt und parallel dazu über einen Rückkopplungs-Datenbus (20) auf den invertierenden Eingang des digitalen Eingangsaddierers der volldigitalen Delta-Sigma-Modulatorschaltung (23) zuführt, der den digitalen Differenzwert über einen Datenbus (22) zu einer digitalen inneren Delta-Sigma-Modulatorschaltung (14) weiterführt, wobei diese innere Delta-Sigma-Modulatorschaltung eine Delta-Sigma-Modulatorschaltung erster Ordnung, zweiter Ordnung, dritter Ordnung oder höherer Ordnung sein kann, wodurch sich durch das Zusammenwirken des invertierenden Einganges des digitalen Eingangsaddierers (13) mit dem Datenbus (22), der digitalen inneren Delta-Sigma-Modulatorschaltung (14), dem Ausgangs-Datenbus (18) für den Ausgangswert und dem Rückkopplungs-Datenbus (20) eine geschlossenen Regelschleife für die volldigitale Delta-Sigma-Modulatorschaltung (23) dergestalt ergibt, dass der über den Ausgangs-Datenbus (18) für den Ausgangswert bereitgestellte digitale Zahlenwert Dn der volldigitalen Delta-Sigma-Modulatorschaltung (23) im zeitlichen Mittel zwar dem über den Datenbus (16) zugeführten Nachkommaanteil Df im Zahlenwert exakt entspricht, jedoch der jeweilige Augenblickswert für während kurzer Zeiträume in schneller Reihenfolge variiert, wodurch die Frequenzteilerschaltung (7) im zeitlichen Mittel jedes beliebige Tellerverhältnis realisieren kann, wobei die durch das Umschalten des Teilerverhältnisses verursachten Störungen im Ausgangsspektrum des kontinuierlichen hochfrequenten Ausgangssignals (9) wegen der speziellen Schaltfolge der Delta-Sigma-Modulatorschaltung (23) in einen Frequenzbereich verschoben werden, in dem sie sich durch das Schleifenfilter (5) leicht ausfiltern lassen, wobei die geschlossene Regelschleife der volldigitalen Delta-Sigma-Modulatorschaltung (23) aufgetrennt wird, wodurch der Ausgangs-Datenbus (18) für den Ausgangswert Dn nicht mehr unmittelbar mit dem Teiler-Datenbus (19), welcher zum Teileraddierer (12) führt und auch nicht mehr unmittelbar mit Rückkopplungs-Datenbus (20) verbunden ist und wobei der Ausgangs-Datenbus (18) für den Ausgangswert Dn zunächst in eine Timing-Korrekturschaltung (24) geführt wird, wobei diese Timing-Korrekturschaltung (24) die zeitlichen Abfolge des Ausgangssignals der Phasendetektor-Schaltung (3) kontinuierlich überwacht und dadurch erkennen kann, ob unerwünschte Betriebszustände der Ladungspumpe (4) aufgrund des zeitlichen Verlaufs des Ausgangssignals der Phasendetektor-Schaltung (3) abgerufen werden sollen, wobei nach Unterschreitung eines Schwellwertes von der Timing-Korrekturschaltung (24) eine Notwendigkeit zur Vermeidung unerwünschter Betriebszustände der Ladungspumpe (4) detektiert wird und der ursprüngliche augenblicklichen Zahlenwert des Ausgangswertes Dn bei bestehender Notwendigkeit zur Vermeidung unerwünschter Betriebszustände der Ladungspumpe (4), durch Addition oder durch Subtraktion einer digital einstellbaren Korrekturzahl verändert wird, wodurch der unerwünschte Betriebszustand der Ladungspumpe dann nicht abgerufen werden kann, oder aber, wenn keine Notwendigkeit zur Vermeidung unerwünschter Betriebszustände der Ladungspumpe (4) besteht, unverändert bei seinem ursprünglichen Zahlenwert belassen wird und in beiden Fällen anschließend wieder sowohl in den Teiler-Datenbus (19), welcher zum Teileraddierer (12) führt als auch in den Rückkopplungs-Datenbus (20) eingespeist wird. Die Timing-Korrekturschaltung (24) kann einen Parameter-Datenbus (25) zur Einspeisung des Wertes der Korrekturzahl und der Größe des Schwellwertes besitzen. Die Timing-Korrekturschaltung (24) kann mit dem Datenbus (16) für den Nachkommaanteil Df und sowohl mit dem Signalpfad für das digitale Vergleichssignal (8) als auch mit dem Signalpfad für das digitale Bezugssignal (10) verbunden sein. Anstelle einer Phasendetektor-Schaltung (3) kann eine Frequenz-Phasendetektor-Schaltung verwendet werden.
  • Während sich obige Erläuterungen auf einzelne Ausführungsformen der Erfindung beziehen, können andere und weitere Ausführungsformen der Erfindung ersonnen werden, insbesondere durch Kombination der hierin beschriebenen Ausführungsformen oder ihrer Bestandteile, ohne von dem Schutzumfang der Erfindung abzuweichen, welcher durch die nachfolgenden Patentansprüche festgelegt ist.

Claims (15)

  1. Delta-Sigma-Tau-Modulatorschaltung, welche umfasst: eine Delta-Sigma-Modulatorschaltung (23) umfassend ein Eingangsrechenwerk (13) mit einem Steuersignaleingang (104) für ein Steuersignal (Df) und mit einem Feedbacksignaleingang (105) für ein Feedbacksignal (Dn') und eine mit dem Eingangsrechenwerk verbundene innere Delta-Sigma-Modulatorschaltung (14) zur Verarbeitung des Ausgangssignals des Eingangsrechenwerks; und eine mit dem Ausgang der Delta-Sigma-Modulatorschaltung verbundene Tau-Korrekturschaltung (24) zur Modifikation des Ausgangssignals der Delta-Sigma-Modulatorschaltung, wobei die Tau-Korrekturschaltung umfasst: einen ersten Signaleingang (101) für das Ausgangssignal der Delta-Sigma-Modulatorschaltung, einen zweiten Signaleingang (102) für das Steuersignal (Df) der Delta-Sigma-Modulatorschaltung und eine Signalverarbeitungsschaltung, die konfiguriert ist, (i) einen Vorhersagewert (tau1) zu berechnen auf Grundlage von Signalen, welche das Ausgangssignal der Delta-Sigma-Modulatorschaltung (Dn1) und das Steuersignal (Df) der Delta-Sigma-Modulatorschaltung umfassen, (ii) den berechneten Vorhersagewert mit einem ersten Schwellenwert (Dcp) zu vergleichen und (iii) das Ausgangssignal der Delta-Sigma-Modulatorschaltung zu modifizieren, wenn der berechnete Vorhersagewert den ersten Schwellenwert unterschreitet; und wobei der Ausgang der Tau-Korrekturschaltung mit dem Feedbacksignaleingang (105) des Eingangsrechenwerks der Delta-Sigma-Modulatorschaltung verbunden ist, um das modifizierte Ausgangssignal auf die Delta-Sigma-Modulatorschaltung zurückzuführen.
  2. Delta-Sigma-Tau-Modulatorschaltung nach Anspruch 1, wobei die Signalverarbeitungsschaltung eine erste Speichereinheit (140) umfasst zum Speichern eines Speicherwertes und wobei die Signalverarbeitungsschaltung konfiguriert ist, den Vorhersagewert (tau1) auf der Grundlage von Signalen zu berechnen, welche das Ausgangssignal (Dn1) der Delta-Sigma-Modulatorschaltung, das Steuersignal (Df) der Delta-Sigma-Modulatorschaltung und den Speicherwert umfassen.
  3. Delta-Sigma-Tau-Modulatorschaltung nach Anspruch 2, wobei die Signalverarbeitungsschaltung eine Speichereinheitsaktualisierungsschaltung umfasst, die eingerichtet ist, aus dem modifizierten Ausgangssignal (Dn'), dem Steuersignal der Delta-Sigma-Modulatorschaltung (Df) und dem Speicherwert einen aktualisierten Speicherwert zu berechnen und den aktualisierten Speicherwert in der Speichereinheit (140) zu speichern.
  4. Delta-Sigma-Tau-Modulatorschaltung nach einem der vorhergehenden Ansprüche, wobei die Delta-Sigma-Modulatorschaltung einen Taktsignaleingang für ein Taktsignal (8, 10) umfasst und die Tau-Korrekturschaltung einen dritten Signaleingang für das Taktsignal (8, 10) umfasst.
  5. Delta-Sigma-Tau-Modulatorschaltung nach einem der vorhergehenden Ansprüche, wobei die Tau-Korrekturschaltung eine zweite Speichereinheit (160) umfasst, die eingerichtet ist, das modifizierte Ausgangssignal für eine vorbestimmte Verzögerungszeit zwischenzuspeichern, um es nachfolgend auf den Feedbacksignaleingang der Delta-Sigma-Modulatorschaltung zurückzuführen.
  6. Delta-Sigma-Tau-Modulatorschaltung nach einem der vorhergehenden Ansprüche, wobei die Tau-Korrekturschaltung einen Parametereingang für die Einstellung des ersten Schwellenwerts umfasst.
  7. Delta-Sigma-Tau-Modulatorschaltung nach einem der vorhergehenden Ansprüche, wobei die Delta-Sigma-Tau-Modulatorschaltung eingerichtet ist zum Steuern eines Fraktional-N-PLL-Frequenzsynthesizers, wobei das Steuersignal der Nachkommaanteil des Teilerverhältnisses (D) des Fraktional-N-PLL-Frequenzsynthesizers ist und der erste Schwellenwert in Abhängigkeit einer Ladecharakteristik einer Ladungspumpe des Fraktional-N-PLL-Frequenzsynthesizers gewählt ist.
  8. Pseudo-Zufallsfolgenerzeuger mit schwellenwertabhängiger Modifikation des Ausgangssignals, wobei der Pseudo-Zufallsfolgenerzeuger umfasst: eine Pseudo-Zufallsfolgenerzeugungseinheit umfassend einen Ansteuersignaleingang für ein Steuersignal (Df) und einen Feedbacksignaleingang für ein Feedbacksignal, wobei die Pseudo-Zufallsfolgenerzeugungseinheit eingerichtet ist zur Erzeugung eines pseudo-zufälligen Ausgangssignals basierend auf dem Steuersignal und dem Feedbacksignal, eine mit dem Ausgang der Pseudo-Zufallsfolgenerzeugungseinheit verbundene Tau-Korrekturschaltung (T-KS) zur schwellenwertabhängigen Modifikation des Ausgangssignals der Pseudo-Zufallsfolgenerzeugungseinheit, wobei die Tau-Korrekturschaltung umfasst: einen ersten Signaleingang für das Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit, einen zweiten Signaleingang für das Steuersignal (Df) der Pseudo-Zufallsfolgenerzeugungseinheit und eine Signalverarbeitungsschaltung, die konfiguriert ist, (i) einen Vorhersagewert (tau1) zu berechnen auf Grundlage von Signalen, welche das Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit (Dn1) und das Steuersignal (Df) der Pseudo-Zufallsfolgenerzeugungseinheit umfassen, (ii) den berechneten Vorhersagewert mit einem ersten Schwellenwert zu vergleichen und (iii) das Ausgangssignal der Pseudo-Zufallsfolgenerzeugungseinheit zu modifizieren, wenn der berechnete Vorhersagewert den ersten Schwellenwert unterschreitet; und wobei der Ausgang der Tau-Korrekturschaltung mit dem Feedbacksignaleingang der Pseudo-Zufallsfolgenerzeugungseinheit verbunden ist, um das modifizierte Ausgangssignal an die Pseudo-Zufallsfolgenerzeugungseinheit zurückzuführen.
  9. Fraktional-N-PLL-Frequenzsynthesizer, umfassend eine Delta-Sigma-Tau-Modulatorschaltung nach einem der Ansprüche 1 bis 7 oder einen Pseudo-Zufallsfolgenerzeuger nach Anspruch 8; einen Addierer (21); einen Zahlenaufteiler (11), der eingerichtet ist, das Teilerverhältnis des Fraktional-N-PLL-Frequenzsynthesizers in einen Vorkommaanteil (Di) und einen Nachkommaanteil (Df) aufzuteilen, wobei der Zahlenaufteiler mit dem Delta-Sigma-Modulator (23) oder mit der Pseudo-Zufallsfolgenerzeugungseinheit verbunden ist, um den Nachkommaanteil als das Steuersignal dem Ansteuersignaleingang der Delta-Sigma-Modulatorschaltung oder der Pseudo-Zufallsfolgenerzeugungseinheit zuzuführen, der Zahlenaufteiler mit dem Addierer (21) verbunden ist, um den Vorkommaanteil dem Addierer zuzuführen, und die Tau-Korrekturschaltung mit dem Addierer verbunden ist, um das Ausgangssignal (Dn') der Tau-Korrekturschaltung dem Addierer zuzuführen; eine Frequenzteilerschaltung (7), die mit dem Addierer (21) verbunden ist, um das Ausgangssignal des Addierers als Steuersignal zu empfangen, eine Referenzsignalschaltung (1, 2), die eingerichtet ist, ein Referenzsignal des Fraktional-N-PLL-Frequenzsynthesizers bereitzustellen; eine Phasendetektorschaltung (3), die über einen ersten Eingang mit der Referenzsignalschaltung (1, 2) verbunden ist; eine Ladungspumpe (4), die mit dem Ausgang der Phasendetektorschaltung (5) verbunden ist; ein Schleifenfilter (5), das mit der Ladungspumpe verbunden ist; eine frequenzvariable Oszillatorschaltung (6), die mit dem Schleifenfilter verbunden ist und die eingerichtet ist, ein Nutzsignal (9) auszugeben, wobei der Fraktional-N-PLL-Frequenzsynthesizer eingerichtet ist, der Frequenzteilerschaltung (7) ein aus dem Nutzsignal abgeleitetes Signal zuzuführen, und die Frequenzteilerschaltung eingerichtet ist, ein Rückkopplungssignal des Fraktional-N-PLL-Frequenzsynthesizers einem zweiten Eingang des Phasendetektors zuzuführen, wobei der erste Schwellenwert in Abhängigkeit einer Charakteristik des Ladestroms der Ladungspumpe (4) gewählt ist.
  10. Verfahren zum Modifizieren des Ausgangssignals einer Delta-Sigma-Modulatorschaltung, umfassend: Berechnen eines Vorhersagewerts auf Grundlage von Signalen, welche das Ausgangssignal der Delta-Sigma-Modulatorschaltung und ein Steuersignal (Df) der Delta-Sigma-Modulatorschaltung umfassen, Vergleichen des berechneten Vorhersagewerts mit einem ersten Schwellenwert (Dcp) und Erzeugen eines Modifikationssignals, wobei das Erzeugen des Modifikationssignals das Modifizieren des Ausgangssignals der Delta-Sigma-Modulatorschaltung umfasst, wenn der berechnete Vorhersagewert den ersten Schwellenwert unterschreitet.
  11. Verfahren nach Anspruch 10, weiter umfassend: Zurückführen des Modifikationssignals an einen Eingang der Delta-Sigma-Modulatorschaltung.
  12. Verfahren nach einem der Ansprüche 10 bis 11, wobei das Berechnen des Vorhersagewertes auf der Grundlage von Signalen erfolgt, die das Ausgangssignal der Delta-Sigma-Modulatorschaltung, das Steuersignal (Df) der Delta-Sigma-Modulatorschaltung und einen Speicherwert umfasst.
  13. Verfahren nach einem der Ansprüche 10 bis 12, weiter umfassend: Aktualisieren des Speicherwerts durch Berechnung eines aktualisierten Speicherwerts aus dem modifizierten Ausgangssignal, dem Steuersignal der Delta-Sigma-Modulatorschaltung und dem Speicherwert.
  14. Verfahren nach einem der Ansprüche 10 bis 13, weiter umfassend: Takten der Delta-Sigma-Modulatorschaltung mit einer ersten Taktung und Takten des Verfahrens zum Modifizieren des Ausgangssignals der Delta-Sigma-Modulatorschaltung mit einer zweiten Taktung.
  15. Verfahren zum Steuern eines Fraktional-N-PLL-Frequenzsynthesizers, umfassend: das Verfahren zum Modifizieren des Ausgangssignals einer Delta-Sigma-Modulatorschaltung nach einem der Ansprüche 10 bis 14, wobei das Steuersignal der Nachkommaanteil des Teilerverhältnisses (D) des Fraktional-N-PLL-Frequenzsynthesizers ist und der erste Schwellenwert in Abhängigkeit einer Charakteristik des Ladestroms einer Ladungspumpe des Fraktional-N-PLL-Frequenzsynthesizers gewählt ist; und Steuern eines Frequenzteilers des Fraktional-N-PLL-Frequenzsynthesizers durch das Modifikationssignal.
DE102011053121.1A 2011-08-30 2011-08-30 Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung Expired - Fee Related DE102011053121B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102011053121.1A DE102011053121B4 (de) 2011-08-30 2011-08-30 Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011053121.1A DE102011053121B4 (de) 2011-08-30 2011-08-30 Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung

Publications (2)

Publication Number Publication Date
DE102011053121A1 DE102011053121A1 (de) 2013-02-28
DE102011053121B4 true DE102011053121B4 (de) 2016-02-04

Family

ID=47664799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011053121.1A Expired - Fee Related DE102011053121B4 (de) 2011-08-30 2011-08-30 Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung

Country Status (1)

Country Link
DE (1) DE102011053121B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107769771A (zh) * 2016-08-23 2018-03-06 英飞凌科技股份有限公司 锁相环

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784651B2 (en) * 2021-10-27 2023-10-10 Nxp B.V. Circuitry and methods for fractional division of high-frequency clock signals

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD283880A5 (de) * 1988-06-03 1990-10-24 ������@���Kk�� Frequenzsynthesizer mit stoerkompensation
US6047029A (en) * 1997-09-16 2000-04-04 Telefonaktiebolaget Lm Ericsson Post-filtered delta sigma for controlling a phase locked loop modulator
DE10149593A1 (de) * 2000-10-10 2002-06-20 Samsung Electronics Co Ltd Einzelbit-sigma-delta-modulierter Bruch-N-Frequenz-Synthesizer
DE10162565A1 (de) * 2001-12-19 2003-07-17 Siemens Ag Breitbandiger Sigma-Delta-Modulator
DE69829166T2 (de) * 1997-12-22 2006-02-16 Koninklijke Philips Electronics N.V. Fractional-n-frequenzsynthetisierer mit jitterkompensation
US20080024240A1 (en) * 2006-07-28 2008-01-31 Mstar Semiconductor, Inc. Delta-sigma modulated fractional-n pll frequency synthesizer
WO2008041216A1 (en) * 2006-10-04 2008-04-10 University College Cork - National University Of Ireland, Cork; A sigma-delta modulator
US20080157823A1 (en) * 2006-12-28 2008-07-03 Mediatek Inc. Phase locked loop frequency synthesizer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD283880A5 (de) * 1988-06-03 1990-10-24 ������@���Kk�� Frequenzsynthesizer mit stoerkompensation
US6047029A (en) * 1997-09-16 2000-04-04 Telefonaktiebolaget Lm Ericsson Post-filtered delta sigma for controlling a phase locked loop modulator
DE69829166T2 (de) * 1997-12-22 2006-02-16 Koninklijke Philips Electronics N.V. Fractional-n-frequenzsynthetisierer mit jitterkompensation
DE10149593A1 (de) * 2000-10-10 2002-06-20 Samsung Electronics Co Ltd Einzelbit-sigma-delta-modulierter Bruch-N-Frequenz-Synthesizer
DE10162565A1 (de) * 2001-12-19 2003-07-17 Siemens Ag Breitbandiger Sigma-Delta-Modulator
US20080024240A1 (en) * 2006-07-28 2008-01-31 Mstar Semiconductor, Inc. Delta-sigma modulated fractional-n pll frequency synthesizer
WO2008041216A1 (en) * 2006-10-04 2008-04-10 University College Cork - National University Of Ireland, Cork; A sigma-delta modulator
US20080157823A1 (en) * 2006-12-28 2008-07-03 Mediatek Inc. Phase locked loop frequency synthesizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107769771A (zh) * 2016-08-23 2018-03-06 英飞凌科技股份有限公司 锁相环
CN107769771B (zh) * 2016-08-23 2021-03-05 英飞凌科技股份有限公司 锁相环

Also Published As

Publication number Publication date
DE102011053121A1 (de) 2013-02-28

Similar Documents

Publication Publication Date Title
DE19840241C1 (de) Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer
AT402246B (de) Bruchteils-n-synthese mit verriegelten speicherwerken und mit verringerung des restfehlers
EP1290800B1 (de) Digitaler phasenregelkreis
DE102008008050B4 (de) Auf digitaler Verzögerungsleitung basierender Frequenz-Synthesizer
DE102009052053B4 (de) Schaltung mit Mehrphasenoszillator
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE10149593B4 (de) Einzelbit-sigma-delta-modulierter Bruch-N-Frequenz-Synthesizer
DE60217164T2 (de) Kaskadierte verzögerungs-regelkreis-schaltung
DE102004006995B4 (de) Digitaler Phasenregelkreis für Sub-µ-Technologien
DE60122970T2 (de) Frequenzsynthesizer mit gebrochenem Teilverhältnis und Verfahren zur Phasenfehlerunterdrückung dafür
DE102004037162A1 (de) Verfahren und Vorrichtung zur Erzeugung eines Taktsignals
DE60309772T2 (de) Analoge Implementierung von Spreizspektrumfrequenzmodulation in einem programmierbaren Phasenregelkreis
DE102006050881B3 (de) Phasen-/Frequenzvergleicher, Phasenregelkreis, Verfahren zur Phasen-/Frequenzdetektion und Verfahren zum Erzeugen eines Oszillatorsignals
DE112014006322T5 (de) Ladungspumpen-Kalibrierung für eine Zweiwege-Phasenregelungsschleife
DE60225426T2 (de) Fraktional-n-frequenzsynthesizer mit fraktional-kompensationsverfahren
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE4325728A1 (de) Störreduktion für eine auf mehreren Modulatoren basierende Synthese
DE3826006C1 (de)
DE102011053121B4 (de) Erweiterte Delta-Sigma-Tau-Modulatorschaltung für eine Fraktional-N-PLL-Frequenzsynthesizer-Schaltung
DE60002233T2 (de) Phasenregelkreis und Frequenzmodulationsverfahren zu dessen Nutzung
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
EP1050126A1 (de) Digital gesteuerte schaltung zur verringerung der phasenmodulation eines signals
EP1588483A1 (de) Vorrichtung und verfahren zur frequenzsynthese
DE10393732B4 (de) Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
WO2000028666A1 (de) Frequenzsynthesizer, verfahren zum betreiben eines frequenzsynthesizers und integrierte schaltung mit einem frequenzsynthesizer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R163 Identified publications notified
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee