DE60122970T2

DE60122970T2 - Frequenzsynthesizer mit gebrochenem Teilverhältnis und Verfahren zur Phasenfehlerunterdrückung dafür

Info

Publication number: DE60122970T2
Application number: DE60122970T
Authority: DE
Inventors: Morihito Kasugai-shi Hasegawa
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2000-06-15
Filing date: 2001-05-09
Publication date: 2006-12-21
Anticipated expiration: 2021-05-10
Also published as: EP1164701A3; EP1164701B1; US6515525B2; JP4198303B2; US20010052804A1; DE60122970D1; EP1164701A2; JP2001358584A

Description

Die vorliegende Erfindung bezieht sich auf einen Frequenzsynthesizer und insbesondere auf einen fraktionellen N-PLL-Frequenzsynthesizer und ein Phasenfehler-Aufhebungsverfahren für diesen.
Neuere mobile Kommunikationsanordnungen verwenden einen fraktionellen Teilungs- (fraktionellen N-) Frequenzsynthesizer, der eine ausgezeichnete Fähigkeit aufweist, Kanäle schnell umzuschalten. Der fraktionelle N-PLL-Frequenzsynthesizer 50, wie in 1 gezeigt, enthält einen Phasenkomparator 51, eine Ladungspumpe 52, ein Tiefpassfilter (LPF) 53, einen spannungsgesteuerten Oszillator (VCO) 54, einen variablen Frequenzteiler 55a und einen Akkumulator 55b.
Der Phasenkomparator 51 vergleicht die Phase eines Referenzsignals fr mit der Phase eines Vergleichssignals fp und liefert die erhaltenen Phasendifferenzsignale ΦR und ΦP an die Ladungspumpe 52. Die Ladungspumpe 52 generiert ein Spannungssignal Do gemäß den Phasendifferenzsignalen ΦR und ΦP und liefert das Spannungssignal Do an das LPF 53. Das LPF 53 glättet das Spannungssignal Do von der Ladungspumpe 52 und liefert an den VCO 54 ein Steuerspannungssignal, aus dem eine Hochfrequenzkomponente entfernt wurde.
Der VCO 54 generiert ein Frequenzsignal fvco gemäß dem Spannungswert des Steuerspannungssignals und liefert das Frequenzsignal fvco an den variablen Frequenzteiler 55a. Der variable Frequenzteiler 55a frequenzteilt das Frequenzsignal fvco, wobei das Frequenzteilungsverhältnis von einer M Teilung auf eine M + 1 Teilung geändert wird, jedesmal wenn ein Überlaufsignal OVF vom Akkumulator 55b zugeführt wird, und liefert das Vergleichssignal fp an den Phasenkomparator 51.
Der fraktionelle N-PLL-Frequenzsynthesizer 50 kann das Frequenzsignal fvco in feinere Schritte teilen als das Referenzsignal fr. Da jedoch der fraktionelle N-PLL-Frequenzsynthesizer 50 eine fraktionelle Teilung (Mittelbildung eines frequenzgeteilten Werts) auf eine äquivalente Weise vornimmt, wird ein Phasenfehler generiert. 2 ist ein Zeitdiagramm des Referenzsignals fr und des Vergleichssignals fp. In diesem Beispiel nimmt der fraktionelle N-PLL-Frequenzsynthesizer eine Frequenzteilung von 1/8 vor und wird verriegelt. Das Referenzsignal fr hat 200 kHz und das Frequenzsignal fvco hat 800,025 MHz.
Sogar in dem verriegelten Zustand, wie aus 2 hervorgeht, werden Phasenfehler Δt0 bis Δt7 zwischen dem Referenzsignal fr und Vergleichssignal fp in einem Zyklus von 25 kHz generiert. Spezifisch wird davon ausgegangen, dass der Phasenfehler Δt0 zwischen dem Referenzsignal fr und dem Vergleichssignal fp, deren Phasen miteinander übereinstimmen, 0,000 Nanosekunden (ns) beträgt. Der erste Phasenfehler Δt1 zwischen dem folgenden Referenzsignal fr und Vergleichssignal fp beträgt 1,094 ns, der zweite Phasenfehler Δt2 zwischen dem nächsten Referenzsignal fr und Vergleichssignal fp beträgt 0,938 ns, der dritte Phasenfehler Δt3 zwischen dem nächsten Referenzsignal fr und Vergleichssignal fp beträgt 0,782 ns, der vierte Phasenfehler Δt4 zwischen dem nächsten Referenzsignal fr und Vergleichssignal fp beträgt 0,626 ns, der fünfte Phasenfehler Δt5 zwischen dem nächsten Referenzsignal fr und Vergleichssignal fp beträgt 0,470 ns, der sechste Phasenfehler Δt6 zwischen dem nächsten Referenzsignal fr und Vergleichssignal fp beträgt 0,314 ns, und der siebente Phasenfehler Δt7 zwischen dem nächsten Referenzsignal fr und Vergleichssignal fp beträgt 0,158 ns. Dann stimmen die Phasen des nächsten Referenzsignals fr und Vergleichssignals fp miteinander überein, so dass der Phasenfehler Δt0 auf 0,000 ns zurückkehrt. Danach werden die Phasenfehler Δt0 bis Δt7 zwischen dem Referenzsignal fr und dem Vergleichssignal fp zyklisch generiert.
Wenn der fraktionelle N-PLL-Frequenzsynthesizer 50 ver riegelt wird, veranlassen die Phasenfehler Δt0 bis Δt7, dass die Impulsbreiten der Phasendifferenzsignale ΦP und ΦR, die vom Phasenkomparator 51 an die Ladungspumpe 52 geliefert werden, voneinander verschieden sind. Auch wenn die Ladungspumpe 52 verriegelt wird, variiert als Ergebnis das Spannungssignal Do. Die Variation in dem Spannungssignal Do kann durch das LPF 53 nicht aufgehoben werden, das eine relativ kleine Zeitkonstante aufweist. Daher fällt der Störpegel des aus dem VCO 54 ausgegebenen Frequenzsignals fvco. Das heißt, die Phasenfehler Δt0 bis Δt7, die zyklisch generiert werden, erhöhen den Störpegel (Fehler) in dem Frequenzsignal fvco.
Um den Störpegel zu unterdrücken, hat der fraktionelle N-PLL-Frequenzsynthesizer 50 eine Störungsaufhebungsschaltung 56, wie in 1 gezeigt. Die Störungsaufhebungsschaltung 56 generiert ein Aufhebungssignal, das eine Phase entgegengesetzt zu jener des Spannungssignals Do aufweist, wobei das letztere mit den Phasenfehlern Δt0 bis Δt7 variiert. Spezifischer empfängt ein Digital-Analog-Wandler (nicht gezeigt) der Störungsaufhebungsschaltung 56 ein Digitalsignal, das durch Skalieren der Phasenfehler Δt0 bis Δt7 erfasst wurde, vom Akkumulator 55b und generiert das Aufhebungssignal durch das Vornehmen einer Digital-Analog-Wandlung an dem Digitalsignal. Der Grund für die Verwendung des Digitalsignals des Akkumulators 55b ist, dass das Digitalsignal zu den Phasenfehlern Δt0 bis Δt7 proportional ist.
Eine Variation in dem Spannungssignal Do wird aufgehoben, indem das Aufhebungssignal von der Störungsaufhebungsschaltung 56 über das Spannungssignal Do gelegt wird. Das Spannungssignal Do mit der aufgehobenen Variation wird dann über das LPF 53 dem VCO 54 zugeführt. Auch wenn die Phasenfehler Δt0 bis Δt7 zyklisch generiert werden, wird als solches ein störungsreduziertes Frequenzsignal fvco aus dem VCO 54 ausgegeben.
Da jedoch die Störungsaufhebungsschaltung 56 einen Digital-Analog-Wandler und eine Analogschaltung aufweist, ist sie von der Zufuhrspannung und Temperatur abhängig. Daher ist die Störungsaufhebungsschaltung 56 für Variationen in der Zufuhrspannung und Temperatur empfindlich, und daher kann sie kein Aufhebungssignal generieren, das den Störpegel des Frequenzssignals fvco effektiv reduziert.
Ferner erhöhen der Digital-Analog-Wandler und die Analogschaltung der Störungsaufhebungsschaltung 56 unweigerlich die Schaltungsfläche und den Energieverbrauch des Systems.
Die EP-1 005 164-A beschreibt einen variablen Frequenzteiler. In einem variablen Frequenzteiler, der eine N + 1/2 Frequenzteilung durchführen kann, frequenzteilt ein programmierbarer Frequenzteiler abwechselnd ein Eingangssignal durch ein Frequenzteilungsverhältnis N (wobei N eine ganze Zahl ist) oder durch ein Frequenzteilungsverhältnis N + 1. Eine erste Signalgeneratorschaltung generiert ein erstes Signal synchron mit einem Ausgangssignal der programmierbaren Frequenzteilungsschaltung. Eine zweite Signalgeneratorschaltung generiert ein zweites Signal, das mit dem ersten Signal identisch ist, jedoch um eine halbe Periode des Eingangssignals verzögert ist. Eine Ausgangsschaltung wählt abwechselnd das erste und das zweite Signal aus, und gibt das ausgewählte Signal als frequenzgeteiltes Signal aus. Eine Verzögerungsschaltung gibt ein verzögertes Signal aus, das mit dem ersten Signal identisch ist, jedoch um eine Periode des Eingangssignals verzögert ist. Eine Voreinstellungs-Signalgeneratorschaltung wählt abwechselnd das verzögerte Signal und das erste Signal aus, und stellt im Voraus in der programmierbaren Frequenzteilungsschaltung das ausgewählte Signal ein. Der verwendete programmierbare Frequenzteiler kann mit derselben Geschwindigkeit operieren wie bei der N-Frequenzteilung.
Die US-5 521 948-A offenbart einen Frequenzsynthesizer, der einen spannungsgesteuerten Oszillator, Frequenzteilungsschaltungen, eine Signalquelle, Phasenkomparatorschaltungen, eine Additionsschaltung, eine Konvertierungsschaltung und eine gesteuerte Schaltung enthält. Die Frequenzteilungsschaltungen teilen einen diesen vom spannungsgesteuerten Oszillator zugeführten Ausgang mit Frequenzteilungsverhältnissen von 1/N und 1/(N + 1), wobei N eine willkürliche ganze Zahl ist. Die Signalquelle gibt ein Referenzfrequenzsignal aus. Die Phasenvergleichsschaltungen phasenvergleichen ein Signal geteilt durch N, das diesen von einer Frequenzteilungsschaltung zugeführt wird, und ein Signal geteilt durch (N + 1), das diesen von einer anderen Frequenzteilungsschaltung zugeführt wird, und ein Referenzfrequenzsignal von der Signalquelle. Die Additionsschaltung addiert ein Signal, das aus dem Phasenvergleich des aus der Phasenvergleichsschaltung ausgegebenen Referenzfrequenzsignals und des Signals geteilt durch N resultiert, und ein Signal, das aus dem Phasenvergleich des aus der Phasenvergleichsschaltung ausgegebenen Referenzfrequenzsignals und des Signals geteilt durch (N + 1) resultiert. Die Konvertierungsschaltung konvertiert einen Ausgang aus der Additionsschaltung in ein GS-Signal und führt selbiges dem spannungsgesteuerten Oszillator zu. Die Steuerschaltung steuert Frequenzteilungsverhältnisse der Frequenzteilungsschaltungen. Die Steuerschaltung ändert zyklisch die Frequenzteilungsverhältnisse der Frequenzteilungsschaltungen auf 1/N oder 1/(N + 1).
Patent Abstracts of Japan Vol. 1998, Nr. 14, 31. Dezember 1998, und JP 10 256908 A beschreibt einen Frequenzsynthesizer mit einem Modus, wo ein Phasensynchronisiersignal wie es ist gesendet wird, und einem Modus, wo Impulse des Phasensynchronisiersignals verdünnt werden. Wenn ein Phasenregelkreis nicht in dem Verriegelungszustand ist, wird das Phasensynchronisiersignal wie es ist zu einem spannungsgesteuerten Oszillator gesendet; und wenn der Phasenregelkreis in dem Verriegelungszustand ist, werden Impulse des Phasensynchronisiersignals durch eine Ausgangssignal-Filterschaltung verdünnt. So wird das Phasensynchronisiersignal wie es ist gesendet, um den Phasenregelkreis rascher in den Verriegelungszustand zu ziehen, wenn der Kreis nicht in dem Verriegelungszustand ist, und Impulse des Phasensynchronisiersignals werden verdünnt, um das Phasenrauschen durch die Entfernung von Störgeräuschen zu reduzieren, wenn der Phasenregelkreis in dem Verriegelungszustand ist.
Patent Abstracts of Japan Vol. 017, Nr. 706 (E-1483), 22. Dezember 1993, und JP 05 243 994 A beschreibt eine Störungsaufhebungsschaltung für einen fraktionellen N-Synthesizer. Der fraktionelle N-Synthesizer ist so zusammengesetzt, dass das Frequenzteilungsverhältnis eines Zählers geändert wird, der den Ausgang eines spannungsgesteuerten Oszillators zählt und den gezählten Ausgang als anderen Eingangsimpuls des Phasenkomparators zur Zeit des Überlaufs eines Eingangsdaten akkumulierenden Akkumulators ausgibt. Der fraktionelle N-Synthesizer ist versehen mit einem Binärzähler, der einen Mastertakt binär zählt, einem Größenkomparator, der einen Ausgang generiert, wenn der Ausgang des Akkumulators größer ist als jener des Binärzählers, einem Kondensator, der zwischen dem Größenkomparator und Erde angeschlossen ist, einem Impulsgenerator, der von einem Referenzfrequenzimpuls ausgelöst wird und einen vorgeschriebenen Impuls generiert, und einem Schalter ein/aus, der vom Ausgang aus dem Impulsgenerator gesteuert wird und den Ausgang des Größenkomparators mit dem Ausgang des Phasenkomparators zur Zeit von ein addiert, so dass der D/A-Wandler nicht notwendig ist.
Die US-5 180 993-A beschreibt einen fraktionellen N- Frequenzsynthesizer, bei dem das Phasenfehlersignal mit einem Faktor N vor dem Addieren oder Subtrahieren des Korrekturwerts verstärkt wird. Dieser Vorgang ist einfacher als der Vorgang des Multiplizierens des Korrekturwerts mit dem Faktor 1/N. Beispielsweise kann das Phasenfehlersignal in einer getrennten Einrichtung verstärkt werden, wie einem Analogvervielfacher oder einem multiplizierenden Digital-Analog-Wandler. Die Verstärkung kann auch in Verbindung mit der Formung des Phasenfehlersignals bewirkt werden, z.B. durch das Verstärken von Strömen in einer sogenannten Ladungspumpe. Die Verstärkung des Phasenfehlersignals bietet auch den Vorteil, dass die Schleifenverstärkung, der Schleifendämpfungsfaktor und die Schleifenbandbreite konstant gehalten werden. Diese Parameter wären sonst von 1/N abhängig, als Ergebnis des Variierens der Frequenz. Die obige Technik kann auch in Verbindung mit einer weiteren Technik angewendet werden, die das Variieren der Schleifenbandbreite des Frequenzsynthesizers ermöglicht. Proportionale und integrale Steuerströme werden erzeugt und hinsichtlich einer fraktionellen N-Welligkeit kompensiert und werden an verschiedene Eingangspunkte auf einem Schleifenfilter angelegt, um eine Ausgangsspannung zu erhalten, um die Frequenz eines spannungsgesteuerten Oszillators zu steuern.
Demgemäß ist es eine Überlegung der vorliegenden Erfindung, einen fraktionellen N-PLL-Frequenzsynthesizer vorzusehen, welcher den Störpegel des Frequenzsignals fvco reduziert, der durch einen Phasenfehler verursacht wird, wenn er verriegelt ist.
Die vorliegende Erfindung ist in den beigeschlossenen unabhängigen Ansprüchen definiert, auf die nun Bezug zu nehmen ist. Ferner sind bevorzugte Merkmale in den rückbezogenen Unteransprüchen zu finden.
Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Aufheben einer Vielzahl von Phasenfehlern vorgesehen, die zwischen einem Referenzsignal und einem Vergleichssignal generiert werden, wenn ein fraktioneller N-PLL-Frequenzsynthesizer verriegelt wird. Zuerst wird ein Referenzphasenfehler aus der Vielzahl von Phasenfehlern bestimmt. Dann wird ein beliebiges Phasenfehlersignal aufgehoben, das gleich dem oder kleiner als der Referenzphasenfehler ist.
In einer Ausführungsform der vorliegenden Erfindung ist ein alternatives Verfahren zum Aufheben einer Vielzahl von Phasenfehlern vorgesehen, die zwischen einem Referenzsignal und einem Vergleichssignal generiert werden, wenn ein fraktioneller N-PLL-Frequenzsynthesizer verriegelt wird. Zuerst wird ein Referenzphasenfehler aus der Vielzahl von Phasenfehlern bestimmt. Als Zweites wird eine Vielzahl von Phasendifferenzsignalen gemäß den Phasenfehlern generiert, die gleich dem oder kleiner als der Referenzphasenfehler sind, wobei jedes Phasendifferenzsignal eine Impulswellenform aufweist. Als Drittes wird ein beliebiger Phasenfehler, der gleich dem oder kleiner als der Referenzphasenfehler ist, aufgehoben, indem die Impulswellenformen der Vielzahl von Phasendifferenzsignalen aufgehoben werden.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein fraktioneller N-PLL-Frequenzsynthesizer vorgesehen. Der Synthesizer enthält einen ersten Phasenkomparator zum Generieren eines Phasendifferenzsignals durch das Vergleichen eines Referenzsignals mit einem Vergleichssignal, und eine Ladungspumpe zum Empfangen des Phasendifferenzsignals vom Phasenkomparator und Konvertieren des Phasendifferenzsignals in ein Spannungssignal. Ein Tiefpassfilter ist mit der Ladungspumpe verbunden, um das Spannungssignal so zu glätten, dass ein Spannungssteuersignal generiert wird. Ein spannungsgesteuerter Oszillator ist mit dem Tiefpassfilter verbunden, um ein Frequenzsignal mit einer Frequenz gemäß dem Spannungssteuersignal zu generieren. Ein variabler Frequenzteiler ist mit dem spannungsgesteuerten Oszillator verbunden, um das Frequenzsignal frequenzzuteilen, um das Vergleichssignal zu generieren. Eine Vielzahl von Phasenfehlern, die einen vorherbestimmten Referenzphasenfehler enthalten, wird zwischen dem Referenzsignal und dem Vergleichssignal generiert, wenn der fraktionelle N-PLL-Frequenzsynthesizer verriegelt wird. Eine Aufhebungsschaltung ist mit dem variablen Frequenzteiler verbunden, um ein beliebiges Phasenfehlersignal aufzuheben, das gleich dem vorherbestimmten oder kleiner als der vorherbestimmte Referenzphasenfehler ist.
In einer Ausführungsform der vorliegenden Erfindung ist ein alternativer fraktioneller N-PLL-Frequenzsynthesizer vorgesehen. Der Synthesizer enthält einen ersten Phasenkomparator zum Generieren eines ersten Phasendifferenzsignals durch das Vergleichen eines Referenzsignals mit einem Vergleichssignal, und eine Ladungspumpe zum Empfangen des ersten Phasendifferenzsignals vom Phasenkomparator und Konvertieren des ersten Phasendifferenzsignals in ein Spannungssignal. Ein Tiefpassfilter ist mit der Ladungspumpe verbunden, um das Spannungssignal zu glätten, um ein Spannungssteuersignal zu generieren. Ein spannungsgesteuerter Oszillator ist mit dem Tiefpassfilter verbunden, um ein Frequenzsignal mit einer Frequenz gemäß dem Spannungssteuersignal zu generieren. Ein variabler Frequenzteiler ist mit dem spannungsgesteuerten Oszillator verbunden, um das Frequenzsignal frequenzzuteilen, um so das Vergleichssignal zu generieren. Eine Vielzahl von Phasenfehlern, die einen vorherbestimmten Referenzphasenfehler enthalten, wird zwischen dem Referenzsignal und dem Vergleichssignal generiert, wenn der fraktionelle N-PLL-Frequenzsynthesizer verriegelt wird.
Vorzugsweise umfasst die Aufhebungsschaltung: eine Auswahlschaltung, die mit dem variablen Frequenzteiler und dem ersten Phasenkomparator verbunden ist, um einen ersten Satz eines Referenzsignals und eines Vergleichssignals, die keinen Phasenfehler dazwischen aufweisen, und einen zweiten Satz eines Referenzsignals und eines Vergleichssignals, die einen Phasenfehler gleich dem vorherbestimmten oder kleiner als der vorherbestimmte Phasenfehler dazwischen aufweisen, zu verteilen, wobei der erste Satz von Referenz- und Vergleichssignalen an den ersten Phasenkomparator geliefert wird; und einen zweiten Phasenkomparator, der mit der Auswahlschaltung verbunden ist, um den zweiten Satz von Referenz- und Vergleichssignalen zu empfangen und ein zweites Phasendifferenzsignal mit einer Impulswellenform zu generieren; und eine Filterschaltung, die mit dem zweiten Phasenkomparator und der Ladungspumpe verbunden ist, um die Impulswellenform des zweiten Phasendifferenzsignals zu löschen und das zweite Phasendifferenzsignal mit der gelöschten Impulswellenform an die Ladungspumpe zu liefern.
Nun erfolgt eine detaillierte Beschreibung der vorliegenden Erfindung anhand von Beispielen mit Bezugnahme auf die beigeschlossenen Zeichnungen, in denen:-
1 ein schematisches Blockbild eines bekannten fraktionellen N-PLL-Frequenzsynthesizers ist;
2 ein Zeitdiagramm eines Referenzsignals und eines Vergleichssignals in dem bekannten Synthesizer von 1 ist;
3 ein schematisches Blockbild eines fraktionellen N-PLL-Frequenzsynthesizers gemäß einem Beispiel einer Ausführungsform der vorliegenden Erfindung ist;
4 ein Zeitdiagramm individueller Signale in dem fraktionellen N-PLL-Frequenzsynthesizer von 3 ist; und
5 ein Wellenformdiagramm von Phasendifferenzsigna len in dem fraktionellen N-PLL-Frequenzsynthesizer von 3 ist.
Ein fraktioneller N-PLL-Frequenzsynthesizer 100 gemäß einem Beispiel einer Ausführungsform der vorliegenden Erfindung, wie in 3 gezeigt, enthält eine Auswahlschaltung 10, einen ersten Phasenkomparator 11, einen zweiten Phasenkomparator 12, eine Logikschaltung 13a, eine Filterschaltung 13b, eine Ladungspumpe 14, ein Tiefpassfilter (LPF) 15, einen spannungsgesteuerten Oszillator (VCO) 16, einen variablen Frequenzteiler 17a, einen Akkumulator 17b, und eine Steuersignal-Generatorschaltung 18. Die Auswahlschaltung 10, der zweite Phasenkomparator 12 und die Filterschaltung 13b bilden eine Aufhebungsschaltung. Der Frequenzsynthesizer 100 kann auf einem einzelnen Halbleitersubstrat gebildet sein.
Die Auswahlschaltung 10 empfängt ein Referenzsignal fr und ein Vergleichssignal fp, und liefert das Referenzsignal fr und das Vergleichssignal fp entweder an den ersten Phasenkomparator 11 oder den zweiten Phasenkomparator 12 in Übereinstimmung mit einem Steuersignal CNT von der Steuersignal-Generatorschaltung 18. Spezifisch werden das Referenzsignal fr und das Vergleichssignal fp an den ersten Phasenkomparator 11 geliefert, wenn das Steuersignal CNT einen Hochpotentialpegel (Hochpegel) hat, und werden an den zweiten Phasenkomparator 12 geliefert, wenn das Steuersignal CNT einen Niederpotentialpegel (Niederpegel) hat.
Das Referenzsignal fr wird von einem Referenzfrequenzteiler (nicht gezeigt) generiert. Der Referenzfrequenzteiler generiert das Referenzsignal fr durch das Frequenzteilen eines Taktsignals, das von einem Oszillator (nicht gezeigt) generiert wird, gemäß einem vorherbestimmten Frequenzteilungsverhältnis. Das Vergleichssignal fp wird vom variablen Frequenzteiler 17a generiert.
Die Auswahlschaltung 10 enthält vier UND-Schaltungen 21 bis 24 und eine Inverterschaltung 25. Die erste UND-Schaltung 21 ist eine UND-Schaltung mit 2 Eingängen, die das Referenzsignal fr und das Steuersignal CNT empfängt. Die erste UND-Schaltung 21 liefert das Referenzsignal fr an den ersten Phasenkomparator 11, wenn das Steuersignal CNT einen Hochpegel hat. Die erste UND-Schaltung 21 stoppt die Lieferung des Referenzsignals fr an den ersten Phasenkomparator 11, wenn das Steuersignal CNT einen Niederpegel hat.
Die zweite UND-Schaltung 22 ist eine UND-Schaltung mit 2 Eingängen, die das Vergleichssignal fp und das Steuersignal CNT empfängt. Die zweite UND-Schaltung 22 liefert das Vergleichssignal fp an den ersten Phasenkomparator 11, wenn das Steuersignal CNT einen Hochpegel hat. Die zweite UND-Schaltung 22 stoppt die Lieferung des Vergleichssignals fp an den ersten Phasenkomparator 11, wenn das Steuersignal CNT einen Niederpegel hat.
Die dritte UND-Schaltung 23 ist eine UND-Schaltung mit 2 Eingängen, die das Referenzsignal fr und das Steuersignal CNT empfängt, das von der Inverterschaltung 25 invertiert wurde. Die dritte UND-Schaltung 23 liefert das Referenzsignal fr an den zweiten Phasenkomparator 12, wenn das Steuersignal CNT einen Niederpegel hat. Die dritte UND-Schaltung 23 stoppt die Lieferung des Referenzsignals fr an den zweiten Phasenkomparator 12, wenn das Steuersignal CNT einen Hochpegel hat.
Die vierte UND-Schaltung 24 ist eine UND-Schaltung mit 2 Eingängen, die das Vergleichssignal fp und das Steuersignal CNT empfängt, das von der Inverterschaltung 25 invertiert wurde. Die vierte UND-Schaltung 24 liefert das Vergleichssignal fp an den zweiten Phasenkomparator 12, wenn das Steuersignal CNT einen Niederpegel hat. Die vierte UND-Schaltung 24 stoppt die Lieferung des Vergleichssignals fp an den zweiten Phasenkomparator 12, wenn das Steuersignal CNT einen Hochpegel hat.
Der erste Phasenkomparator 11 generiert Phasendifferenzsignale ΦR1 und ΦP1, die Impulswellenformen gemäß der Phasendifferenz zwischen dem Referenzsignal fr und dem Vergleichssignal fp aufweisen. Wenn keine Phasendifferenz zwischen dem Referenzsignal fr und dem Vergleichssignal fp vorliegt, fallen und steigen spezifisch die Phasendifferenzsignale ΦR1 und ΦP1 zur gleichen Zeit wie das Referenz- und Vergleichssignal fr und fp. Wenn die Phase des Vergleichssignals fp der Phase des Referenzsignals fr voreilt, fällt das Phasendifferenzsignal ΦP1 früher als das Phasendifferenzsignal ΦR1 um eine Zeit, die der Phasendifferenz entspricht. Die Phasendifferenzsignale ΦR1 und ΦP1 steigen dennoch gleichzeitig. Wenn die Phase des Referenzsignals fr der Phase des Vergleichssignals fp voreilt, fällt das Phasendifferenzsignal ΦR1 früher als das Phasendifferenzsignal ΦP1 um eine Zeit, die der Phasendifferenz entspricht, und die Phasendifferenzsignale ΦR1 und ΦP1 steigen auch gleichzeitig. Der erste Phasenkomparator 11 hält die Phasendifferenzsignale ΦR1 und ΦP1 auf Hochpegeln, wenn die Vergleichsoperation nicht vorgenommen wird.
Der zweite Phasenkomparator 12 generiert Phasendifferenzsignale ΦR2 und ΦP2, die Impulswellenformen gemäß der Phasendifferenz zwischen dem Referenzsignal fr und dem Vergleichssignal fp aufweisen. Wenn keine Phasendifferenz zwischen dem Referenzsignal fr und dem Vergleichssignal fp vorliegt, fallen und steigen spezifisch die Phasendifferenzsignale ΦR2 und ΦP2 zur gleichen Zeit wie das Referenz- und Vergleichssignal fr und fp. Wenn die Phase des Vergleichssignals fp der Phase des Referenzsignals fr voreilt, fällt das Phasendifferenzsignal ΦP2 früher als das Phasendifferenzsignal ΦR2 um eine Zeit, die der Phasendifferenz entspricht, und die Phasendifferenzsignale ΦR2 und ΦP2 steigen gleich zeitig. Wenn die Phase des Referenzsignals fr der Phase des Vergleichssignals fp voreilt, fällt das Phasendifferenzsignal ΦR2 früher als das Phasendifferenzsignal ΦP2 um eine Zeit, die der Phasendifferenz entspricht, und die Phasendifferenzsignale ΦR2 und ΦP2 steigen gleichzeitig. Der zweite Phasenkomparator 12 hält die Phasendifferenzsignale ΦR2 und ΦP2 auf Hochpegeln, wenn keine Vergleichsoperation vorgenommen wird.
Die Phasendifferenzsignale ΦR1 und ΦP1 von dem ersten Phasenkomparator 11 werden an die Logikschaltung 13a geliefert, und die Phasendifferenzsignale ΦR2 und ΦP2 von dem zweiten Phasenkomparator 12 werden über die Filterschaltung 13b an die Logikschaltung 13a geliefert.
Die Logikschaltung 13a enthält eine UND-Schaltung 26 mit 2 Eingängen, die das Phasendifferenzsignal ΦR1 von dem ersten Phasenkomparator 11 und das Phasendifferenzsignal ΦR2 von dem zweiten Phasenkomparator 12 empfängt, und eine UND-Schaltung 27 mit 2 Eingängen, die das Phasendifferenzsignal ΦP1 von dem ersten Phasenkomparator 11 und das Phasendifferenzsignal ΦP2 von dem zweiten Phasenkomparator 12 empfängt. Die UND-Schaltung 26 liefert an die Ladungspumpe 14 ein Niederpegel-Phasendifferenzsignal ΦR1 von dem ersten Phasenkomparator 11, oder ein Phasendifferenzsignal ΦR2, dessen Impulswellenform von der Filterschaltung 13b gelöscht (herausgefiltert) wurde. Die UND-Schaltung 27 liefert an die Ladungspumpe 14 ein Niederpegel-Phasendifferenzsignal ΦP1 von dem ersten Phasenkomparator 11, oder ein Phasendifferenzsignal ΦP2, dessen Impulswellenform von der Filterschaltung 13b gelöscht wurde.
Die Filterschaltung 13b, die zwischen der Logikschaltung 13a und dem zweiten Phasenkomparator 12 angeschlossen ist, enthält zwei Kondensatoren C1 und C2.
Der Kondensator C1 ist zwischen Erde und einem Knoten zwischen dem zweiten Phasenkomparator 12 und der UND-Schaltung 26 angeschlossen. Der Kondensator C1 absorbiert die Impulswellenform des aus dem zweiten Phasenkomparator 12 ausgegebenen Phasendifferenzsignals ΦR2. Das heißt, eine Niederpegel-Impulswellenform des Phasendifferenzsignals ΦR2 (in 5 durch eine doppelt strichpunktierte Linie angezeigt) wird von dem Kondensator C1 gelöscht (herausgefiltert). Daher wird das auf einem Hochpegel gehaltene Phasendifferenzsignal ΦR2 an die UND-Schaltung 26 geliefert.
Der Kondensator C2 ist zwischen Erde und einem Knoten zwischen dem zweiten Phasenkomparator 12 und der UND-Schaltung 27 angeschlossen. Der Kondensator C2 absorbiert die Impulswellenform des aus dem zweiten Phasenkomparator 12 ausgegebenen Phasendifferenzsignals ΦP2. Das heißt, eine Niederpegel-Impulswellenform des Phasendifferenzsignals ΦP2 (in 5 durch eine gestrichelte Linie angezeigt) wird von dem Kondensator C2 gelöscht (herausgefiltert). Daher wird das auf einem Hochpegel gehaltene Phasendifferenzsignal ΦP2 an die UND-Schaltung 27 geliefert.
Die Ladungspumpe 14 empfängt die Niederpegel-Phasendifferenzsignale ΦR1 und ΦP1, oder die Phasendifferenzsignale ΦR2 und ΦP2 mit der gelöschten Impulswellenform von der Logikschaltung 13a, und liefert ein Spannungssignal Do gemäß den Phasendifferenzsignalen ΦP1 und ΦR1 (oder den Phasendifferenzsignalen ΦP2 und ΦR2) an das LPF 15. Das LPF 15 glättet das Spannungssignal Do von der Ladungspumpe 14 und liefert ein Steuerspannungssignal an den VCO 16.
Der VCO 16 generiert ein Frequenzsignal fvco, das der Spannung des Spannungssteuersignals entspricht, und liefert das Frequenzsignal fvco an eine externe Schaltung (nicht gezeigt) und den variablen Frequenzteiler 17a. Der variable Frequenzteiler 17a frequenzteilt das Frequenzssignal fvco, wobei das Frequenzteilungsverhältnis von einer M Teilung zu einer M + 1 Teilung geändert wird, jedesmal wenn er ein Überlaufsignal OVF vom Akkumulator 17b empfängt, wodurch das Vergleichssignal fp generiert wird. Der Akkumulator 17b zählt das Vergleichssignal fp und liefert das Überlaufsignal OVF an den variablen Frequenzteiler 17a, jedesmal wenn der Zählwert überläuft.
Der variable Frequenzteiler 17a und der Akkumulator 17b haben im wesentlichen dieselben Konfigurationen wie der variable Frequenzteiler 55a und der Akkumulator 55b des in 1 gezeigten fraktionellen N-PLL-Frequenzsynthesizers 50. Daher kann der fraktionelle N-PLL-Frequenzsynthesizer 100 das Frequenzsignal fvco in feineren Schritten ändern als das Referenzsignal fr. Da der fraktionelle N-PLL-Frequenzsynthesizer 100 eine fraktionelle Teilung (Mittelbildung eines frequenzgeteilten Werts) auf eine äquivalente Weise vornimmt, werden Phasenfehler Δt0 bis Δt7 zwischen dem Referenzsignal fr und dem Vergleichssignal fp zyklisch generiert.
Die Kondensatoren C1 und C2 der Filterschaltung 13b haben Kapazitäten, welche groß genug sind, um die Impulswellenformen der Phasendifferenzsignale ΦR2 und ΦP2 absorbieren zu können, die mit dem größten Phasenfehler Δt1 (1,094 ns) assoziiert sind. Die Kondensatoren C1 und C2 absorbieren daher alle Impulswellenformen der Phasendifferenzsignale ΦR2 und ΦP2, welche mit einem beliebigen der Phasenfehler Δt1 bis Δt7 assoziiert sind, die gleich dem oder kleiner als der Phasenfehler Δt1 (1,094 ns) sind, der nun als Referenzphasenfehler dient.
Das aus dem variablen Frequenzteiler 17a ausgegebene Vergleichssignal fp generiert zyklisch die Phasenfehler Δt0 bis Δt7. Der Akkumulator 17b erfasst die Zeit der Generierung jedes der Phasenfehler Δt0 bis Δt7 auf der Basis des Vergleichssignals fp vom variablen Frequenzteiler 17a, und liefert ein Generierungszeitsignal, das eine solche Zeit anzeigt, an die Steuersignal-Generatorschaltung 18. Die Steuersignal-Generatorschaltung 18 generiert das der Auswahlschaltung 10 zugeführte Steuersignal CNT in Übereinstimmung mit dem Generierungszeitsignal.
Auf der Basis des Vergleichssignals fp liefert die Steuersignal-Generatorschaltung 18 ein Hochpegel-Steuersignal CNT an die Auswahlschaltung 10, so dass das Referenzsignal fr und das Vergleichssignal fp, die einen Phasenfehler Δt0 (0,000 ns) aufweisen, an den ersten Phasenkomparator 11 geliefert werden. Ferner liefert die Steuersignal-Generatorschaltung 18 ein Niederpegel-Steuersignal CNT an die Auswahlschaltung 10, so dass das Referenzsignal fr und das Vergleichssignal fp, die einen beliebigen der Phasenfehler Δt1 bis Δt7 aufweisen, dem zweiten Phasenkomparator 12 zugeführt werden. Das heißt, wie in 4 gezeigt, die Steuersignal-Generatorschaltung 18 generiert das Hochpegel-Steuersignal CNT, wenn das Referenzsignal fr und das Vergleichssignal fp den Phasenfehler Δt0 (0,000 ns) aufweisen. Die Steuersignal-Generatorschaltung 18 generiert das Niederpegel-Steuersignal CNT, wenn das Referenzsignal fr und das Vergleichssignal fp einen beliebigen der Phasenfehler Δt1 bis Δt7 aufweisen.
Die Steuersignal-Generatorschaltung 18 generiert das Hochpegel-Steuersignal CNT, nachdem der variable Frequenzteiler 17a das Vergleichssignal fp zum Generieren des Phasenfehlers Δt7 (0,158 ns) ausgibt, und bevor er das Vergleichssignal fp zum Generieren des Phasenfehlers Δt0 (0,000 ns) ausgibt. Ferner generiert die Steuersignal-Generatorschaltung 18 das Niederpegel-Steuersignal CNT, nachdem der variable Frequenzteiler 17a das Vergleichssignal fp zum Generieren des Phasenfehlers Δt0 ausgibt, und bevor er das Vergleichssignal fp zum Generieren des Phasenfehlers Δt1 (1,094 ns) ausgibt.
Nun wird der Betrieb des fraktionellen N-PLL-Frequenzsynthesizers 100 von 3 beschrieben.
Es wird davon ausgegangen, dass der fraktionelle N-PLL-Frequenzsynthesizer 100 verriegelt wird, und das Vergleichssignal fp, das die zyklischen Phasenfehler Δt0 bis Δt7 in Bezug auf das Referenzsignal fr generiert (wie in 4 gezeigt), aus dem variablen Frequenzteiler 17a ausgegeben wird. In dieser Situation liefert die Steuersignal-Generatorschaltung 18 ein Hochpegel-Steuersignal CNT an die Auswahlschaltung 10 während einer Periode von der Zeit, wenn das Vergleichssignal fp zum Generieren des Phasenfehlers Δt7 (in Bezug auf das Referenzsignal fr) ausgegeben wurde, bis zu der Zeit, bevor das Vergleichssignal fp zum Generieren des Phasenfehlers Δt1 ausgegeben wird. Mit anderen Worten, die Steuersignal-Generatorschaltung 18 generiert ein Hochpegel-Steuersignal CNT zwischen einer ersten Zeit und einer zweiten Zeit. Die erste Zeit wird definiert ab dem Punkt, wenn das Vergleichssignal fp zum Generieren des Phasenfehlers Δt7 (in Bezug auf das Referenzsignal fr) ausgegeben wurde, bis zu dem Punkt, bevor das Vergleichssignal fp zum Generieren des Phasenfehlers Δt0 ausgegeben wird. Die zweite Zeit wird definiert ab dem Punkt, wenn des Vergleichssignal fp zum Generieren des Phasenfehlers Δt0 ausgegeben wurde, bis zu der Zeit, bevor das Vergleichssignal fp zum Generieren des Phasenfehlers Δt1 ausgegeben wird.
Die erste und die zweite UND-Schaltung 21 und 22 der Auswahlschaltung 10 liefern das Referenzsignal fr und das Vergleichssignal fp an den ersten Phasenkomparator 11 in Übereinstimmung mit dem Hochpegel-Steuersignal CNT. Das heißt, die Auswahlschaltung 10 liefert das Referenzsignal fr und das Vergleichssignal fp (fp1), die keinen Phasenfehler dazwischen aufweisen, an den ersten Phasenkomparator 11. Daher, wie in 5 gezeigt, gibt der erste Phasenkompara tor 11 die Niederpegel-Phasendifferenzsignale ΦR1 und ΦP1 aus, die zur gleichen Zeit fallen und steigen.
Wenn das Steuersignal CNT auf dem Hochpegel ist, werden das Referenzsignal fr und das Vergleichssignal fp, die keinen Phasenfehler dazwischen aufweisen, von der dritten und vierten UND-Schaltung 23 und 24 nicht an den zweiten Phasenkomparator 12 geliefert. Daher gibt der zweite Phasenkomparator 12 die Niederpegel-Phasendifferenzsignale ΦR2 und ΦP2 nicht aus.
Die Niederpegel-Phasendifferenzsignale ΦR1 und ΦP1, die aus dem ersten Phasenkomparator 11 ausgegeben werden, werden über die UND-Schaltungen 26 und 27 der Logikschaltung 13a an die Ladungspumpe 14 geliefert. Das heißt, die Ladungspumpe 14 empfängt die Niederpegel-Phasendifferenzsignale ΦR1 und ΦP1, wenn das Referenzsignal fr und das Vergleichssignal fp den Phasenfehler Δt0 (0,000 ns) aufweisen.
Als Nächstes liefert die Steuersignal-Generatorschaltung 18 ein Niederpegel-Steuersignal CNT an die Auswahlschaltung 10 während einer Periode ab der Zeit, bevor das Vergleichssignal fp zum Generieren des Phasenfehlers Δt1 (in Bezug auf das Referenzsignal fr) ausgegeben wird, bis zu der Zeit, bevor das Vergleichssignal fp zum Generieren des Phasenfehlers Δt0 ausgegeben wird. Mit anderen Worten, die Steuersignal-Generatorschaltung 18 generiert ein Niederpegel-Steuersignal CNT zwischen einer dritten Zeit und einer vierten Zeit. Die dritte Zeit wird definiert ab dem Punkt, wenn das Vergleichssignal fp zum Generieren des Phasenfehlers Δt0 (in Bezug auf das Referenzsignal fr) ausgegeben wurde, bis zu dem Punkt, bevor das Vergleichssignal fp zum Generieren des Phasenfehlers Δt1 ausgegeben wird. Die vierte Zeit wird definiert ab dem Punkt, wenn das Vergleichssignal fp zum Generieren des Phasenfehlers Δt7 ausgegeben wurde, bis zu der Zeit, bevor das Vergleichssignal fp zum Generie ren des Phasenfehlers Δt0 ausgegeben wird.
Die dritte und die vierte UND-Schaltung 23 und 24 der Auswahlschaltung 10 liefern das Referenzsignal fr und liefern das Vergleichssignal fp an den zweiten Phasenkomparator 12 in Übereinstimmung mit dem Niederpegel-Steuersignal CNT. Das heißt, die Auswahlschaltung 10 liefert das Referenzsignal fr und das Vergleichssignal fp (fp2), die einen beliebigen der Phasenfehler Δt1 bis Δt7 dazwischen aufweisen, an den zweiten Phasenkomparator 12. Daher gibt der zweite Phasenkomparator 12 die Niederpegel-Phasendifferenzsignale ΦR2 und ΦP2 aus, die zu verschiedenen Zeiten fallen und gleichzeitig steigen.
Wenn das Steuersignal CNT auf dem Niederpegel ist, werden das Referenzsignal fr und das Vergleichssignal fp, die einen beliebigen der Phasenfehler Δt1 bis Δt7 dazwischen aufweisen, von der ersten und der zweiten UND-Schaltung 21 und 22 der Auswahlschaltung 10 nicht an den ersten Phasenkomparator 11 geliefert. Daher gibt der erste Phasenkomparator 11 die Niederpegel-Phasendifferenzsignale ΦR1 und ΦP1 nicht aus, die dieselben Wellenformen aufweisen wie jene der Niederpegel-Phasendifferenzsignale ΦR2 und ΦP2 (in 5 durch zwei gestrichelte Linien angezeigt).
Die Impulswellenformen der Phasendifferenzsignale ΦR2 und ΦP2, die aus dem zweiten Phasenkomparator 12 ausgegeben werden, werden von den Kondensatoren C1 und C2 der Filterschaltung 13b absorbiert, so dass die Hochpegel-Phasendifferenzsignale ΦR2 und ΦP2 der Ladungspumpe 14 über die UND-Schaltungen 26 und 27 der Logikschaltung 13a zugeführt werden. Das heißt, die Impulswellenformen der Niederpegel-Phasendifferenzsignale ΦR2 und ΦP2 (in 5 durch zwei gestrichelte Linien angezeigt), welche auf dem Referenzsignal fr und dem Vergleichssignal fp basieren, die die Phasenfehler Δt1 bis Δt7 generieren, werden von den Kondensa toren C1 und C2 gelöscht (herausgefiltert). Mit anderen Worten, alle Impulswellenformen der Phasendifferenzsignale ΦR2 und ΦP2, welche den Phasenfehlern Δt1 bis Δt7 entsprechen, die gleich dem oder kleiner als der Phasenfehler Δt1 (1,094 ns) sind, werden aufgehoben.
Demgemäß werden nur die Niederpegel-Phasendifferenzsignale ΦP1 und ΦR1 vom ersten Phasenkomparator 11 an die Ladungspumpe 14 geliefert, und die Niederpegel-Phasendifferenzsignale ΦP2 und ΦR2 vom zweiten Phasenkomparator 12 werden nicht zugeführt, so dass das Spannungssignal Do nicht variiert. Das heißt, auch wenn die zyklischen Phasenfehler Δt0 bis Δt7 in dem verriegelten Zustand generiert werden, gibt die Ladungspumpe 14 ein Spannungssignal Do aus, das nicht variiert.
Das LPF 15 glättet das Spannungssignal Do von der Ladungspumpe 14 und liefert das Steuerspannungssignal an den VCO 16. Der VCO 16 generiert das Frequenzsignal fvco, das der Spannung des Steuerspannungssignals entspricht, und liefert das Frequenzsignal fvco an die externe Schaltung und den variablen Frequenzteiler 17a. Auch wenn die Phasenfehler Δt1 bis Δt7 generiert werden, gibt als solches der VCO 16 das störungsreduzierte Frequenzsignal fvco aus. Der variable Frequenzteiler 17a frequenzteilt das Frequenzsignal fvco, wobei das Frequenzteilungsverhältnis in Übereinstimmung mit dem Überlaufsignal OVF vom Akkumulator 17b geändert wird, und liefert das Vergleichssignal fp an die Auswahlschaltung 10. Derselbe Betrieb wie oben diskutiert wird in dem verriegelten Zustand wiederholt.
Der fraktionelle N-PLL-Frequenzsynthesizer 100 gemäß der vorliegenden Erfindung hat die folgenden Vorteile.

(1) Die Kondensatoren C1 und C2 der Filterschaltung 13b haben Kondensatoren, welche groß genug sind, um die Impulswellenformen der Phasendifferenzsignale ΦR2 und ΦP2 aufzu heben (herauszufiltern), die auf dem Referenzsignal fr und dem Vergleichssignal fp mit dem größten Phasenfehler Δt1 basieren. Das heißt, die Kondensatoren C1 und C2 heben alle Impulswellenformen der Phasendifferenzsignale ΦR2 und ΦP2 auf (filtern diese heraus), die auf dem Referenzsignal fr und dem Vergleichssignal fp mit einem beliebigen der Phasenfehler Δt1 bis Δt7 basieren. Im Gegensatz zum Stand der Technik muss die vorliegende Erfindung kein Aufhebungssignal mit einer Wellenform zum Aufheben jedes Phasenfehlers generieren, und kann daher die Phasenfehler auf einfache und effektive Weise aufheben.
(2) In dem verriegelten Zustand werden das Referenzsignal fr und das Vergleichssignal fp, die keinen Phasenfehler (Phasenfehler Δt0 (0,000 ns)) dazwischen aufweisen, als Phasendifferenzsignale ΦR1 und ΦP1 über den ersten Phasenkomparator 11 an die Ladungspumpe 14 geliefert. Das Referenzsignal fr und das Vergleichssignal fp, die einen beliebigen der Phasenfehler Δt1 bis Δt7 dazwischen aufweisen, werden von der Auswahlschaltung 10 an den zweiten Phasenkomparator 12 geliefert. Die aus dem zweiten Phasenkomparator 12 ausgegebenen Phasendifferenzsignale ΦR2 und ΦP2 werden von den Kondensatoren C1 und C2 der Filterschaltung 13b aufgehoben. Auch wenn die Phasenfehler Δt1 bis Δt7 in dem verriegelten Zustand zyklisch generiert werden, empfängt als solches die Ladungspumpe 14 die Phasendifferenzsignale ΦR1 und ΦP1, welche auf dem Referenzsignal fr und dem Vergleichssignal fp basieren, die keinen Phasenfehler dazwischen aufweisen, und gibt das Spannungssignal Do aus, das nicht variiert. Als Ergebnis gibt der VCO 16 ein störungsreduziertes Frequenzsignal fvco aus, auch wenn die Phasenfehler Δt1 bis Δt7 generiert werden.
(3) Die Filterschaltung 13b mit den Kondensatoren C1 und C2 hat eine äußerst geringe Produktionsvariation und ist von der Zufuhrspannung und Temperatur verglichen mit der bekannten Störungsaufhebungsschaltung 56 wenig abhängig. Der Störpegel des Frequenzsignals fvco kann daher effektiv reduziert werden, ohne von einer Produktionsvariation, einer Variation in der Zufuhrspannung oder einer Variation der Temperatur beeinflusst zu werden.
(4) Die Auswahlschaltung 10, der zweite Phasenkomparator 12 und die Filterschaltung 13b haben insgesamt eine kleinere Schaltungsfläche und einen geringeren Energieverbrauch als die Störungsaufhebungsschaltung 56 im Stand der Technik, da letztere einen Digital-Analog-Wandler und eine Analogschaltung aufweist.
(5) Die Ausbildung der Logikschaltung 13a ermöglicht, dass eine einzige Ladungspumpe 14 das Spannungssignal Do erzeugt, was die Schaltungsfläche reduziert.

Für Fachleute ist klar, dass die vorliegende Erfindung in vielen alternativen Formen ausgeführt werden kann. Insbesondere ist klar, dass die Erfindung in den folgenden Formen verkörpert sein kann.

(a) Die Filterschaltung 13b kann variable Kondensatoren anstelle der Festkondensatoren C1 und C2 verwenden. Jeder der Phasenfehler Δt1 bis Δt7 wird durch den Status des PLL-Frequenzsynthesizers bestimmt, wie Variationen in dem Referenzsignal fr, der Divisor des Frequenzteilungsverhältnisses, und/oder die Verriegelungsfrequenz. Der Störpegel kann daher effektiver reduziert werden, indem die Kapazitäten der variablen Kondensatoren in Übereinstimmung mit dem Status des PLL-Frequenzsynthesizers geändert werden. Die variablen Kondensatoren können unter Verwendung einer Vielzahl parallelgeschalteter Kondensatoren und eines Analogschalters zum Auswählen der Kondensatoren konfiguriert sein.
(b) Das Referenzsignal fr und das Vergleichssignal fp, die beispielsweise den Phasenfehler Δt0 und den Phasenfehler Δt7 generieren, können an den ersten Phasenkomparator 11 geliefert werden. Das Referenzsignal fr und das Vergleichssignal fp, die die Phasenfehler Δt1 bis Δt6 generieren, können an den zweiten Phasenkomparator 12 geliefert werden.
(c) Die Steuersignal-Generatorschaltung 18 kann das Steuersignal in Übereinstimmung mit einem Zeitdetektionssignal von einer Schaltung generieren, die die Zeit der Generierung jedes der Phasenfehler Δt0 bis Δt7 detektiert, anstelle des vom Akkumulator 17b erzeugten Zeitsignals.
(d) Die Aufhebungsschaltung ist nicht auf jene beschränkt, die den zweiten Phasenkomparator 12 und die Filterschaltung 13b enthält, sondern kann eine beliebige Schaltung sein, die einen beliebigen Phasenfehler aufhebt, der gleich dem oder als der Referenzphasenfehler ist, wenn der fraktionelle N-PLL-Frequenzsynthesizer verriegelt wird.

Daher sind die vorliegenden Beispiele und Ausführungsformen als veranschaulichend und nicht als einschränkend anzusehen.

Claims

Verfahren zum Aufheben einer Vielzahl von Phasenfehlern, die zwischen einem Referenzsignal und einem Vergleichssignal generiert werden, wenn ein fraktioneller N-PLL-Frequenzsynthesizer verriegelt wird, welcher Frequenzsynthesizer einen ersten Phasenkomparator zum Generieren eines ersten Phasendifferenzsignals durch das Vergleichen eines Referenzsignals mit einem Vergleichssignal und eine Ladungspumpe zum Konvertieren des ersten Phasendifferenzsignals in ein Spannungssignal enthält, wobei das Spannungssignal verwendet wird, um das Vergleichssignal zu generieren, welches Verfahren gekennzeichnet ist durch die Schritte: Bestimmen eines Referenzphasenfehlers aus der Vielzahl von Phasenfehlern; und Aufheben aller der Vielzahl von Phasenfehlern gleich dem oder kleiner als der Referenzphasenfehler; bei welchem der Phasenfehler-Aufhebungsschritt enthält: Verteilen eines ersten Satzes der Referenz- und Vergleichssignale, die keinen Phasenfehler dazwischen aufweisen, und eines zweiten Satzes der Referenz- und Vergleichssignale, die einen Phasenfehler gleich dem vorherbestimmten oder kleiner als der vorherbestimmte Referenzphasenfehler dazwischen aufweisen, zu dem ersten Phasenkomparator bzw. einem zweiten Phasenkomparator; Generieren eines zweiten Phasendifferenzsignals mit einer Impulswellenform unter Verwendung des zweiten Satzes der Referenz- und Vergleichssignale am zweiten Phasenkomparator; und Löschen der Impulswellenform des zweiten Phasendifferenzsignals durch Filtern des zweiten Phasendifferenzsignals und Liefern des zweiten Phasendifferenzsignals mit der gelöschten Impulswellenform an die Ladungspumpe.
Verfahren nach Anspruch 1, gekennzeichnet durch einen Schritt des Generierens eines Phasendifferenzsignals gemäß einer Phasendifferenz zwischen dem Referenzsignal und dem Vergleichssignal; bei welchem der Phasenfehler-Aufhebungsschritt das Aufheben einer Vielzahl von Phasendifferenzsignalen enthält, die gemäß Phasenfehlern gleich dem oder kleiner als der Referenzphasenfehler generiert werden.
Verfahren nach Anspruch 1, gekennzeichnet durch einen Schritt des Generierens einer Vielzahl von Phasendifferenzsignalen gemäß Phasenfehlern gleich dem oder kleiner als der Referenzphasenfehler, wobei jedes Phasendifferenzsignal eine Impulswellenform aufweist; bei welchem der Phasenfehler-Aufhebungsschritt das Aufheben beliebiger der Vielzahl von Phasenfehlern gleich dem oder kleiner als der Referenzphasenfehler durch das Aufheben von Impulswellenformen der Vielzahl von Phasendifferenzsignalen enthält.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Phasenfehler-Aufhebungsschritt das Aufheben beliebiger der Vielzahl von Phasenfehlern gleich dem oder kleiner als der Referenzphasenfehler durch das Löschen der Impulswellenformen der Vielzahl von Phasendifferenzsignalen unter Verwendung eines Kondensators enthält.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Referenzphasenfehler ein größter Phasenfehler unter der Vielzahl von Phasenfehlern ist.
Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch einen Schritt des Änderns des Referenzphasen fehlers in Übereinstimmung mit einem Zustand des fraktionellen N-PLL-Frequenzsynthesizers.
Fraktioneller N-PLL-Frequenzsynthesizer, mit einem ersten Phasenkomparator (11) zum Generieren eines ersten Phasendifferenzsignals durch das Vergleichen eines Referenzsignals mit einem Vergleichssignal, welches Phasendifferenzsignal eine Vielzahl serieller Phasenfehler umfasst, die einen vorherbestimmten Referenzphasenfehler enthalten, der zwischen dem Referenzsignal und dem Vergleichssignal generiert wird, wenn der fraktionelle N-PLL-Frequenzsynthesizer verriegelt wird, einer Ladungspumpe (14) zum Empfangen des ersten Phasendifferenzsignals vom Phasenkomparator und Konvertieren des ersten Phasendifferenzsignals in ein Spannungssignal, einem Tiefpassfilter (15), das mit der Ladungspumpe verbunden ist, zum Glätten des Spannungssignals, um ein Spannungssteuersignal zu generieren, einem spannungsgesteuerten Oszillator (16), der mit dem Tiefpassfilter verbunden ist, zum Generieren eines Frequenzsignals mit einer Frequenz gemäß dem Spannungssteuersignal, einem variablen Frequenzteiler (17a), der mit dem spannungsgesteuerten Oszillator verbunden ist, zum Frequenzteilen des Frequenzsignals, um das Vergleichssignal zu generieren, welcher fraktionelle N-PLL-Frequenzsynthesizer gekennzeichnet ist durch eine Aufhebungsschaltung (10, 12, 13b), die mit dem variablen Frequenzteiler verbunden ist, zum Aufheben aller der Vielzahl serieller Phasenfehler gleich dem vorherbestimmten oder kleiner als der vorherbestimmte Referenzphasenfehler, wobei die Aufhebungsschaltung enthält: eine Auswahlschaltung (10), die mit dem variablen Frequenzteiler und dem ersten Phasenkomparator verbunden ist, zum Verteilen eines ersten Satzes der Referenz- und Ver gleichssignale, die keinen Phasenfehler dazwischen aufweisen, und eines zweiten Satzes der Referenz- und Vergleichssignale, die einen Phasenfehler gleich dem vorherbestimmten oder kleiner als der vorherbestimmte Referenzphasenfehler dazwischen aufweisen, wobei der erste Satz der Referenz- und Vergleichssignale an den ersten Phasenkomparator geliefert wird; einen zweiten Phasenkomparator (12), der mit der Auswahlschaltung verbunden ist, zum Empfangen des zweiten Satzes der Referenz- und Vergleichssignale und Generieren eines zweiten Phasendifferenzsignals mit einer Impulswellenform; und eine Filterschaltung (13b), die mit dem zweiten Phasenkomparator und der Ladungspumpe verbunden ist, zum Löschen der Impulswellenform des zweiten Phasendifferenzsignals und Liefern des zweiten Phasendifferenzsignals mit der gelöschten Impulswellenform an die Ladungspumpe.
Fraktioneller N-PLL-Frequenzsynthesizer nach Anspruch 7, dadurch gekennzeichnet, dass die Filterschaltung (13b) einen Kondensator (C1, C2) enthält.
Fraktioneller N-PLL-Frequenzsynthesizer nach Anspruch 8, dadurch gekennzeichnet, dass der Kondensator eine Kapazität aufweist, die groß genug ist, um die Impulswellenform des zweiten Phasendifferenzsignals zu löschen, das dem Referenzphasenfehler entspricht.
Fraktioneller N-PLL-Frequenzsynthesizer nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass der Kondensator ein variabler Kondensator ist.
Fraktioneller N-PLL-Frequenzsynthesizer nach Anspruch 10, dadurch gekennzeichnet, dass die Kapazität des variablen Kondensators in Übereinstimmung mit einem Zustand des fraktionellen N-PLL-Frequenzsynthesizers geändert wird.
Fraktioneller N-PLL-Frequenzsynthesizer nach einem der Ansprüche 7 bis 11, gekennzeichnet durch eine Logikschaltung (13a), die mit der Filterschaltung und zwischen dem Phasenkomparator und der Ladungspumpe verbunden ist, zum selektiven Liefern des Phasendifferenzsignals und des zweiten Phasendifferenzsignals mit der gelöschten Impulswellenform an die Ladungspumpe.
Fraktioneller N-PLL-Frequenzsynthesizer nach einem der Ansprüche 7 bis 12, gekennzeichnet durch eine Steuersignal-Generatorschaltung (18), die mit der Auswahlschaltung verbunden ist, zum Generieren eines Steuersignals, so dass der erste Satz der Referenz- und Vergleichssignale und der zweite Satz der Referenz- und Vergleichssignale in Übereinstimmung mit Zeiten des Generierens der Vielzahl von Phasenfehlern verteilt werden, und zum Liefern des Steuersignals an die Auswahlschaltung.
Fraktioneller N-PLL-Frequenzsynthesizer nach Anspruch 13, gekennzeichnet durch einen Akkumulator (17b), der mit der Steuersignal-Generatorschaltung und dem variablen Frequenzteiler verbunden ist, zum Empfangen des Vergleichssignals von dem variablen Frequenzteiler, Erfassen von Generierungszeiten der Vielzahl von Phasenfehlern auf der Basis des Vergleichssignals, und Liefern eines Signals, das die Generierungszeiten anzeigt, an die Steuersignal-Generatorschaltung.