KR100684053B1 - 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 - Google Patents

시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 Download PDF

Info

Publication number
KR100684053B1
KR100684053B1 KR20050012014A KR20050012014A KR100684053B1 KR 100684053 B1 KR100684053 B1 KR 100684053B1 KR 20050012014 A KR20050012014 A KR 20050012014A KR 20050012014 A KR20050012014 A KR 20050012014A KR 100684053 B1 KR100684053 B1 KR 100684053B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
output
sigma
control signal
Prior art date
Application number
KR20050012014A
Other languages
English (en)
Other versions
KR20060091145A (ko
Inventor
유화열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050012014A priority Critical patent/KR100684053B1/ko
Priority to JP2005166021A priority patent/JP4623509B2/ja
Priority to US11/177,131 priority patent/US7369001B2/en
Priority to DE102006007715A priority patent/DE102006007715B4/de
Publication of KR20060091145A publication Critical patent/KR20060091145A/ko
Application granted granted Critical
Publication of KR100684053B1 publication Critical patent/KR100684053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011—Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/04—Supports for telephone transmitters or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
    • H04R1/1091—Details not provided for in groups H04R1/1008 - H04R1/1083
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Acoustics & Sound (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

시그마-델타 변조기(Sigma-Delta Modulator)의 입력 비트(Bit)수의 증가 없이 가변 펄스 폭을 갖는 주기적인 펄스 입력 신호의 평균값으로 출력 주파수의 해상도를 변화시키는 시그마 델타 변조 장치(Sigma-Delta Modulating Device), 이를 이용한 분수 분주 주파수 합성기(Fractional-N Frequency Synthesizer) 및 분수 분주 주파수 합성 방법이 개시된다. 시그마-델타 변조기의 입력 비트수가 증가 하지 않으므로 큰 면적을 차지하는 시그마-델타 변조기의 코아(Core) 사이즈를 줄일 수 있다. 또한 입력 비트수의 증가 없이 출력 주파수의 해상도를 향상시킬 수 있으므로, 다중 밴드 지원시의 주파수 플랜(Frequency Plan) 및 채널 스페이스(Channel Space)등의 제약 사항들을 효율적으로 극복할 수 있다.

Description

시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법{Frequency Synthesizer using Sigma-Delta Modulator, and Fractional-N Frequency Synthesizing Method}
도 1은 본 발명의 일실시예에 따른 주파수 합성기의 블록도이다.
도 2는 도 1의 시그마-델타 변조기의 블록도이다.
도 3은 주파수 합성기의 정수 분주 주파수와 분수 분주 주파수와의 관계를 도시한 그래프이다.
도 4는 본 발명의 일실시예에 따른 주파수 해상도의 변화를 설명하는 그래프이다.
도 5는 본 발명의 일실시예에 따른 펄스 발생기의 회로도이다.
도 6은 본 발명의 일실시예에 따른 도 5의 주파수 해상도의 변화를 설명하기 위한 개념도이다.
도 7은 본 발명의 또 다른 실시예에 따른 분수 분주 주파수 합성 방법을 설명하는 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 위상/주파수 검출기 110 : 차지 펌프
120 : 루프 필터 130 : 전압 제어 발진기(VCO)
140 : 주파수 체배기 150 : 분주기
160 : 시그마-델타 변조기 170 : 펄스 발생기
본 발명은 RF(Radio Frequency)시스템의 주파수 합성기에 관한 것으로, 더욱 상세하게는 입력 비트 수의 증가 없이 출력 주파수의 해상도를 향상시킬 수 있는 시그마 델타 변조 장치를 이용한 분수 분주 주파수 합성기에 관한 것이다.
최근에는, 무선 통신을 이용하는 사용자들에 의해 실시간 멀티미디어 데이터 서비스에 대한 요구가 급증하고 있는데, 사용자들은 이동 통신 단말기를 이용하여 고속 인터넷 접속뿐만 아니라 보다 많은 양의 영상 데이터를 보다 빠른 속도로 실시간 송 수신하고자 한다.
이러한 추세에 따라 개발된 CDMA(Code Division Multiple Access) 2000에서는 종래의 CDMA/PCS(Personal Communication System) 대역인 144kbps에서도 고속 데이터 서비스가 가능하게 되었다. 이와 같은 고속 데이터 서비스를 위해 사용되는 주파수 합성기는 500㎲ 이하의 셋팅(setting) 시간, 10KHz 간격의 정확한 주파수 해상도, 1MHz 오프셋 주파수 부근에서 -135dBc/Hz 이하의 위상 노이즈를 동시에 만 족해야 한다. 특히, 500㎲ 이하의 셋팅 시간의 요구를 충족시키기 위해서, 주파수 합성기는 적어도 10KHz 이상의 PLL 루프 대역폭을 가진다.
일반적으로, CDMA 또는 PCS 등의 이동 단말 시스템에서는 정수-N 주파수 합성기가 널리 사용된다. 여기서, 정수-N 주파수 합성기는 기준 주파수와 채널 대역폭이 같아야 하는 구조적 제약을 갖는다. 주파수 합성기에서 채널 대역폭은 정확한 채널 선택을 위한 주파수 해상도로 정의될 수 있다. 즉, 채널 대역폭이 각각 30KHz/10KHz로 비교적 낮은 CDMA/PCS와 같은 이동 단말 시스템에서는 루프 대역폭이 30KHz/10KHz 보다 훨씬 낮게 사용되어야 한다. 이로 인해, 정수-N의 주파수 합성 장치는 수 ㎳이하의 고속 정착 시간을 필요로 하는 시스템에는 사용될 수 없는 제한점이 있다.
또한, 종래에는 정수-N 주파수 합성기뿐만 아니라, 분수-N(fractional-N) 주파수 합성기도 사용된다. 상기 분수-N 주파수 합성기에는 시그마 델타 변조를 위한 시그마 델타 변조기가 사용되는데, 상기 시그마 델타 변조기는 다중 밴드의 채널 주파수 간격을 모두 만족해야 하므로, 이를 위하여 수 Hz의 주파수 해상도를 갖도록 설계되어야 한다.
이처럼, 시그마 델타 변조기가 수 Hz의 주파수 해상도를 갖기 위해서는 주파수 해상도 설정을 위한 외부 입력신호의 비트수가 커지고, 이로 인하여 시그마 델타 변조기의 하드웨어 크기가 커지는 문제점이 있다.
한편, 시그마 델타 변조기의 하드웨어 크기를 줄이기 위하여, 외부 입력신호의 비트 수를 감소시키면, 이로 인해 주파수 해상도가 감소하여(채널 주파수들 사 이의 간격이 넓어짐) 다중 밴드의 채널 주파수 간격을 모두 만족시킬 수 없는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 시그마-델타 변조기의 입력 비트 수의 증가 없이 다중 밴드의 채널 주파수 간격을 모두 만족 시킬 수 있는 시그마 델타 변조 장치를 제공하는 것이다.
또한, 본 발명의 제2 목적은 상기 시그마 델타 변조 장치를 이용한 주파수 합성기를 제공하는 것이다.
또한, 본 발명의 제3 목적은 시그마-델타 변조기의 입력 비트 수의 증가 없이 다중 밴드의 채널 주파수 간격을 모두 만족 시킬 수 있는 분수 분주 주파수 합성 방법을 제공하는 것이다.
삭제
삭제
상기 제2 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 가변 듀티비를 가지는 적어도 하나의 주기적인 펄스 신호를 갖는 멀티-비트의 주파수 해상도 제어 신호에 기초하여 랜덤 디지털 코드를 생성하는 시그마-델타 변조기; 상기 랜덤 디지털 코드에 기초하여 전압 제어 발진 주파수 신호를 분주하기 위한 분주기; 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호간의 위상 및 주파수 차이를 검출하는 위상/주파수 검출기; 상기 위상/주파수 검출기의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 차지 펌프; 상기 차지 펌프의 출력 신호의 저역 주파수 성분을 필터링하는 루프 필터; 및 상기 루프 필터의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진기를 구비하고, 상기 전압 제어 발진 주파수 신호는 다중 밴드를 지원하는 출력 주파수 신호로 사용되는 것을 특징으로 하는 주파수 합성기가 제공된다.
상기 제2 목적을 달성하기 위한 본 발명의 또 다른 특징에 의하면, 상기 주파수 합성기는 펄스 폭과 주기를 지정하는 펄스 발생 제어 신호에 응답하여 상기 주파수 해상도 제어신호의 각 비트의 펄스 폭의 크기를 각각 변경 하기 위한 펄스 발생기를 더 포함하고, 주기적인 상기 주파수 해상도 제어 신호의 평균값에 의해 상기 출력 주파수 신호가 소정 구간 쉬프터 되는 것을 특징으로 하는 주파수 합성기가 제공된다.
상기 제3 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 가변 듀티비를 가지는 적어도 하나의 주기적인 펄스 신호를 갖는 멀티-비트의 주파수 해상도 제어 신호에 기초하여 랜덤 디지털 코드를 생성하는 시그마-델타 변환 단계; 상기 랜덤 디지털 코드에 기초하여 전압 제어 발진 주파수 신호를 분주하는 단계; 기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호간의 위상 및 주파수 차이를 검출하는 위상/주파수 검출 단계; 상기 위상/주파수 검출 단계의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 단계; 상기 차지 또는 펌핑 단계의 출력 신호의 저역 주파수 성분을 필터링하는 단계; 및 상기 필터링 단계의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진 단계를 구비하고, 상기 전압 제어 발진 주파수 신호는 다중 밴드를 지원하는 출력 주파수 신호로 사용되는 것을 특징으로 하는 분수 분주 주파수 합성 방법이 제공된다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 주파수 합성기의 블록도이다.
도 1을 참조하면, 본 발명에 따른 주파수 합성기는 위상/주파수 검출기(100), 차지 펌프(110), 루프 필터(120), 전압 제어 발진기(130, Voltage Controlled Oscillator, VCO), 주파수 체배기(140), 분주기(150), 시그마-델타 변조기(160) 및 펄스 발생기(170)로 구성된다.
도 1의 주파수 합성기는 전압 제어 발진기(130)로부터 출력되는 전압제어 발진 주파수 신호(fVCO)를 분주기(150)에서 분주하여 분주된 전압제어 발진 주파수 신호(fVCO)와 기준 주파수 신호(fref)와의 위상/주파수 차이를 검출하고, 그 결과에 의해 록(Lock) 상태가 되도록 제어하여 원하는 전압제어 발진 주파수 신호(fVCO)를 생성하는 PLL 형태를 갖는다.
위상/주파수 검출기(100)는 분주기(150)에서 결정되는 소정의 분주비에 의해 분주된 전압제어 발진 주파수 신호(fvco)와 기준 주파수 신호(fref)와의 위상 및 주파수 차이를 검출하고, 상기 두 신호의 검출된 위상 및 주파수를 비교하여 그에 따른 위상 및 주파수 차에 상응하는 펄스신호를 생성한다.
차지 펌프(110)는 위상/주파수 검출기(100)의 펄스 신호에 따른 전하량을 차징(charging) 또는 펌핑(pumping)하고, 차징 또는 펌핑된 결과를 출력한다.
루프 필터(120)는 차지 펌프(110)에서 출력되는 신호의 저역 성분을 필터링하고, 필터링된 직류 전류에 상응하는 전압을 전압 제어 발진기(130)로 출력한다.
전압 제어 발진기(130)는 루프 필터(120)로부터 입력되는 전압에 상응하여 발진하는 전압제어 발진 주파수 신호(fvco)를 생성한다.
시그마 델타 변조기(160)는 펄스 발생기(170)에서 인가되는 멀티-비트의 주파수 해상도 제어 신호(Nmsb, Nmsb-1,…,N0)와 내부에서 설정되는 소정 피드백 계수(bi)에 응답하여 시그마-델타 변조하며, 그 결과로서 분수 형태의 분주비에 상응하는 랜덤 디지털 코드를 분수 형태의 분주비 신호(SDM_OUT)로서 생성하여 분주기(150)로 출력한다.
분주기(150)는 시그마 델타 변조기(160)에서 출력되는 분수 분주비 신호(SDM_OUT)에 기초하여 메인 카운팅 값과, 스왈로우(swallow) 카운팅 값을 변화시키 고, 변화된 카운팅 값에 의해 모듈러스 제어를 수행한다. 따라서, 모듈러스 제어에 의해 정수 및 분수 형태로 표현되는 전압제어 발진 주파수 신호(fvco)의 분주비(N)가 결정된다. 이러한 동작을 위해, 분주기(150)는 프리 스케일러(Pre-scaler)(154), 모듈러스 제어부(156), 메인 카운터(152) 및 스왈로우 카운터(158)를 구비한다.
여기서, 분주기(150)의 모듈러스 제어부(156)는 메인 카운터(152)의 카운팅 값과, 스왈로우 카운터(158)의 카운팅 값에 응답하여 프리 스케일러(154)의 분주비를 선택하기 위한 모듈러스 제어신호(Modulus control)를 생성한다.
프리 스케일러(154)는 모듈러스 제어신호에 응답하여 분주비(P 또는 P+1) 중 하나를 선택하고, 선택된 분주비에 의해 전압제어 발진 주파수 신호(fvco)를 분주한다. 예를 들어, 프리 스케일러(154)는 모듈러스 제어신호가 하이 레벨인 경우 P+1이 선택되고, 로우 레벨인 경우 P가 선택되도록 구현된다.
메인 카운터(152) 및 스왈로우 카운터(158)는 프리 스케일러(154)에서 분주된 신호에 응답하여 카운팅하고, 시그마 델타 변조기(160)에서 생성된 분수 분주비 신호(SDM_OUT)를 카운팅 시에 반영한다. 여기서, 메인 카운터(152)와 스왈로우 카운터(158)는 프로그래머블 카운터(Programmable counter)로서, 초기에 소정의 정수 분주비 값으로 설정되어 있고, 프리 스케일러(154)의 출력 신호에 응답하여 정수 분주비의 초기 설정값으로부터 다운 카운팅을 시작한다. 일반적으로, 메인 카운터(152)의 값이 스왈로우 카운터(158)의 값보다 크기 때문에, 스왈로우 카운터(158)의 카운팅 값이 먼저 0이 되고, 스왈로우 카운터(158)는 카운팅 동작을 중지한다. 이후에, 메인 카운터(152)의 다운 카운팅 값이 0이 되면, 상기 정수 분주비의 초기 설정값이 로드(load)되며, 메인 카운터(152)와 스왈로우 카운터(158)는 다시 카운팅 동작을 수행한다. 스왈로우 카운터(158)가 동작하는 경우(스왈로우 카운터(158)의 카운팅 값이 0이 될 때까지) P+1 분주비에 의해 전압제어 발진 주파수 신호(fvco)를 분주하고, 스왈로우 카운터(158)의 다운 카운팅 값이 0이 된 이후부터 메인 카운터(152)의 다운 카운팅 값이 0이 될 때까지는 P 분주비에 의해 전압제어 발진 주파수 신호(fvco)를 분주한다.
한편, 주파수 체배부(140)는 다중 밴드를 지원하기 위하여 전압 제어 발진기(130)로부터 출력되는 전압제어 발진 주파수 신호(fvco)에 다중의 체배 인자를 곱하여 다중 밴드의 주파수 신호를 생성한다. 예를 들어, 주파수 체배부(140)는 전압제어 발진 주파수 신호(fvco)에 M을 곱하여 PCS 서비스를 위한 제1 주파수 신호(fPCS)를 생성하고, 전압제어 발진 주파수 신호(fvco)에 N을 곱하여 셀룰러 서비스를 위한 제2 주파수 신호(fcell)를 생성한다.
펄스 발생기(170)는 펄스 폭 제어 신호(Qmsb, Qmsb-1,…,Q0) 및 주기 제어 신호(Pperiod)에 응답해서 멀티-비트의 주파수 해상도 제어 신호(Nmsb, Nmsb-1,… ,N0)를 생성한다.
펄스 폭 제어 신호(Qmsb, Qmsb-1, …,Q0)의 각 비트는 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 각 비트에 해당되며, 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 해당 비트의 펄스 폭의 크기를 각각 지정 할 수 있다. 예를 들면, 펄스 폭 제어 신호의 Qmsb 비트는 주파수 해상도 제어 신호의 Nmsb 비트의 펄스 폭의 크기를 지정 할 수 있다. Nmsb 비트의 펄스 폭의 크기 변경은 Qmsb 비트의 입력 신호로 서로 다른 이진 디지털 코드를 이용함으로써 가능하다. 예를 들면, Qmsb 비트의 입력이“11111”일때와 “00000”일때 서로 다른 펄스 폭의 크기를 갖는 Nmsb 비트 신호를 생성한다. 펄스 발생기(170)에 의한 이러한 펄스 폭의 크기 변경은 다양하게 변경하여 구현 가능한데, 한 비트의 펄스 폭 제어 신호만을 사용하여 주파수 해상도 제어 신호의 모든 비트(Nmsb, Nmsb-1, …,N0) 혹은 일부 비트의 펄스 폭을 동일하게 조절 할 수도 있고, 주파수 해상도 제어 신호의 비트 수 보다 작은 비트 수를 사용하여 주파수 해상도 제어 신호의 모든 비트(Nmsb, Nmsb-1, …,N0) 혹은 일부 비트의 펄스 폭을 서로 동일하게 혹은 서로 다르게 조절 할 수 도 있다.
주기 제어 신호(Pperiod)는 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 각 비트의 주기를 지정하기 위한 신호로 펄스 폭 제어 신호((Qmsb, Qmsb-1,…,Q0)와 동일한 방법으로 주파수 해상도 제어 신호의 모든 비트(Nmsb, Nmsb-1, …,N0) 혹은 일부 비트의 주기를 서로 동일하게 혹은 서로 다르게 조절 할 수 있다.
도 2는 도 1의 시그마 델타 변조기를 설명하기 위한 회로도이다.
도 2에 도시된 바와 같이, 시그마-델타 변조기(160)는 제1 내지 제4 변조부들(210, 220, 230, 240)로 이루어진 변조부(200), 오버플로우 검출기(OFD, 250) 및 양자화기(QTZ, 260)를 포함하는 4차 시그마-델타 변조기이다. 또한 각 변조부는 가산기(212), 누산기(216), 피드백 계수를 위한 장치(214) 및 가중치 계수를 위한 장 치(222)로 구성된다.
시그마-델타 변조부들(210, 220, 230, 240)은 멀티-비트의 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0) 및 소정의 피드백 계수들(b1, b2, b3, b4)에 기초하여 시그마-델타 변조하고, 오버플로우 검출기(OFD, 250)는 변조 과정에서 오버플로우가 발생할 시 각 변조부의 누산기를 리셋시킨다. 양자화기(QTZ, 260)는 변조부(240)의 출력 신호에 응답하여 소정의 피드백 계수들(b1, b2, b3, b4)을 변조부들(210, 220, 230, 240)로 부 혹은 정 궤환시키고, 시그마-델타 변조된 결과를 출력 신호(SDM_OUT)로 출력한다. 출력 신호(SDM_OUT)는 분주기(150)에 미리 설정된 값과 가산되어 정수 및 분수 형태의 전압 제어 발진기(130)의 분주비를 결정한다. 이러한 분주비는 수학식 1과 같이 나타내어 진다.
Figure 112005007656216-pat00001
여기서 BP+A는 메인 카운터(152), 스왈로우 카운터(158) 및 프리 스케일러(154)에 의해 결정되는 정수부의 분주비이고, k/(b1*0.25)는 시그마-델타 변조기(160)에 의해 도출되는 분수 분주비를 나타낸다. 또한 분수 분주비에서 0.25 값은 3-비트의 양자화기(QTZ)를 사용 했을 때의 상수 값이며, k는 멀티-비트의 주파수 해상도 제어 신호(Nmsb, Nmsb-1,…,N0)에 의해 결정되는 십진수 값이다. 또한, 분수 형태의 유효한 분주비는 수학식 2로 나타내어 진다.
Figure 112005007656216-pat00002
수학식 1 및 2에 의해서 유도되는 주파수 해상도는 수학식 3과 같다.
Figure 112005007656216-pat00003
따라서 분수-N 주파수 합성기의 출력 주파수는 정수 분주에 의한 주파수에서 분수 분주에 의한 값만큼 출력 주파수가 쉬프트(Shift)한다.
시그마-델타 변조기(160)의 입력 신호인 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 입력이 다음과 같을 때, 이러한 분수 분주비에 의해 쉬프트된 주파수의 양을 △f라고 하면 수학식 4와 같이 나타내어 진다.
Figure 112005007656216-pat00004
도 3은 수학식 4에 따른 주파수 합성기의 정수 분주 주파수와 분수 분주 주파수와의 관계를 도시한 그래프이다.
도 3을 참조하면, CN과 CN+1은 정수 분주에 의한 주파수이며, CN+1/A는 최하위 비트(LSB)인 M0(or N0) 비트만 1이고 나머지 비트는 0일 때 최소 주파수 해상도 만큼 주파수가 쉬프트된 것을 나타내며, CN+2/A는 두번째 하위 비트인 M1(or N1) 비트만 1이고 나머지 비트는 0일 때 최소 주파수 해상도의 2배 만큼 주파수가 쉬프트된 것을 나타낸다. 여기서, A는 시그마-델타 변조기(160)의 입력 범위(Input Range)를 나타낸다.
수학식 4에서 Mn을 Qn/Pn으로 치환하면, 수학식 5와 같이 되고, Pn 값과 Qn값에 따라 주파수 해상도(fresolution)를 조절할 수 있다. Qn은 1에서 Pn까지의 가변 정수값이다.
Figure 112005007656216-pat00005
도 4는 본 발명의 일실시예에 따른 주파수 해상도의 변화를 설명하는 그래프이다.
도 4를 참조하면, 수학식 5의 Qn/Pn이 펄스 신호로 구현되는데, P는 입력 펄스의 주기이며, Q는 입력 펄스 주기내의 펄스 폭을 나타낸다. 즉 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 각 비트를 주기적인 펄스 형태로 입력함으로써, 주기적인 펄스 신호의 펄스 폭과 주기의 비(Q/P), 즉 듀티비에 따라 출력 주파수 신호의 주파수 해상도(fresolution)를 변화 시킬 수 있다. 주기(P)의 값은 구체적인 제품 특성에 의존하는 값으로 시그마-델타 변조기의 특성을 고려한 시뮬레이션 등을 통해 최적의 주기(P)값을 정할 수 있다. 도 4에서 최하위 비트(LSB)인 M0(N0) 비트를 수학식 5에 적용한 결과가 나타나 있다. 최하위 비트(N0, M0)의 P0 값을 P로 설정하고 Q0 값을 0에서 부터 P로 변화 시켰을 때의 주파수들이 나타나 있으며, 도 4에서의 주파수 해상도(fresolution)는 도 3의 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)로써 DC적인 입력 신호들로 고정됐을 경우보다 1/P만큼 향상 되었음을 알 수 있다.
즉, 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)로써 DC적인 입력 신호들만이 인가 될 경우, 시그마-델타 변조기(160)는 이진의 랜덤 디지털 코드를 발생시키며, 이러한 랜덤 디지털 코드의 일정 구간 동안 평균값은 도 3에서 보여지는 주파수(CN, CN+1/A, CN+2/A, …, CN+(A-1)/A, CN+1)를 출력할 수 있는 분수 분주비를 생성한다. 반면에, 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)로써 가변 펄스 폭(또는 듀티비)을 갖는 주기 P의 펄스 입력 신호가 인가 될 경우, 시그마-델타 변조기(160)는 펄스 입력 신호에 따른 이진의 랜덤 디지털 코드를 발생시키며, 랜덤 디지털 코드의 일정 구간 동안 평균값은 도 4에서 보여지는 봐와 같이 더 세분화된 주파수(CN, CN+1/PA, CN+2/PA, …, CN+(P-1)/PA, CN+1/A)를 출력할 수 있는 분수 분주비를 생성한다. 즉 시그마-델타 변조기(160)의 펄스 입력 신호 변화의 평균값이 시그마-델타 변조기(160)에 반영되어 랜덤 디지털 코드의 평균값으로 출력된다.
도 5는 본 발명의 일실시예에 따른 펄스 발생기의 회로도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 펄스 발생기(570)는 인버터들(I1, I2, I3), 먹스(MUX) 및 낸드 게이트(N1)로 구성되며, 펄스 폭과 주기 를 지정하는 펄스 발생 제어 신호(Control_PG)에 응답하여 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 하위 4-비트(N3, N2, N1, N0)의 각 비트의 펄스 폭과 주기를 지정한다. 본 실시예에 따른 펄스 발생기(570)는 셀룰러 서비스를 위한 주파수 해상도에서 AMPS(Advanced Mobile Phone System)모드 서비스를 위한 주파수 해상도로 변환하는 것이 가능하다. 즉 모드 선택 신호(AMPS_mode)에 응답하여 AMPS 모드에서만 펄스 입력 신호(N3, N2, N1, N0)가 시그마-델타 변조기(160)로 입력 되게 한다.
도 6은 본 발명의 일실시예에 따른 도 5의 주파수 해상도의 변화를 설명하기 위한 개념도이다.
주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)는 기본적으로 셀룰러(Cellular) 서비스를 지원하기 위해서 3.84MHz의 기준 주파수(fref)에서 수학식 3을 참조하면 주파수 해상도(fresolution) 3.75kHz(= 3.84 MHz x 1 / (0.25 x 4096) )를 갖는다. 3.75kHz의 주파수 해상도를 16배 하면 60kHz 단위의 주파수 합성이 가능하며, 이러한 60kHz 단위의 주파수를 1/2배 하여 LO(Local Oscillator) 주파수로 사용함으로써 30kHz의 셀룰러 채널 스페이스를 지원이 가능하다.
AMPS 모드를 지원하기 위해서는 셀룰러 모드에서 주파수를 12kHz 쉬프트 시켜야 하며, 전압 제어 발진기(130)의 주파수를 1/2배 하여 LO(Local Oscillator) 주파수로 사용할 경우 전압 제어 발진기의 주파수는 24kHz(=12kHz X 2)를 사용하고, 주파수 해상도 제어 신호(Nmsb, Nmsb-1, …,N0)의 하위 4-비트(N3, N2, N1, N0)를 도 6과 같이 변화 시켜 24kHz의 주파수를 쉬프트 시킬 수 있다.
도 6을 참조하면, 하위 4-비트(N3, N2, N1, N0)는 "1000", "0110"," 0110","0110","0110" 값들로 입력되는데, 각 비트가 펄스 형태로 주기적으로 입력됨을 알 수 있다. 즉 시그마-델타 변조기(160)의 펄스 입력 신호의 평균값이 시그마-델타 변조기(160)의 출력의 평균값으로 나타나며, 결국 전압 제어 발진기의 출력 주파수는 24kHz가 된다.
도 7은 본 발명의 또 다른 실시예에 따른 분수 분주 주파수 합성 방법을 설명하는 순서도이다.
도 7을 참조하면, 먼저 적어도 하나의 주기적인 펄스 신호를 갖는 멀티-비트의 주파수 해상도 제어 신호에 기초해서 분수 분주비에 상응하는 랜덤 디지털 코드(SDM_OUT)를 생성하는 시그마-델타 변환 단계를 수행한다(S701). 예를 들어, 상기 멀티-비트의 주파수 해상도 제어 신호는 N3, N2, N1, N0 4개의 비트를 포함한다.
랜덤 디지털 코드에 응답하여 전압 제어 발진 주파수 신호(fvco)를 분주하여 분주된 전압 제어 발진 주파수 신호(fvco)를 생성 한다(S703).
기준 주파수 신호(fref)와 분주된 전압 제어 발진 주파수 신호(fvco)간의 위상 및 주파수 차이를 검출하는 위상/주파수 검출 단계를 수행한다(S705).
상기 위상/주파수 검출 단계(S705)의 출력 신호에 따른 전하량을 차징 또는 펌핑한다(S707).
상기 차지 또는 펌핑 단계(S707)의 출력 신호의 저역 주파수 성분을 필터링한다(S709).
상기 필터링 단계(S709)의 출력 신호에 응답하여 발진하는 전압 제어 발진 주파수 신호(fvco)를 생성한다(S711). 여기서, 전압 제어 발진 주파수 신호(fvco)는 다중 밴드를 지원하는 출력 주파수 신호로 사용된다.
시그마-델타 변환 단계는 상기 멀티-비트의 주파수 해상도 제어 신호의 적어도 하나의 주기적인 펄스 신호의 펄스 폭과 주기의 비(Q/P; 듀티비)에 따라 분수 분주비를 변화시킴으로써 출력 주파수 신호의 주파수 해상도를 변화 시키는 랜덤 디지털 코드를 생성한다.
이러한 단계들의 자세한 동작은 도 1 내지 6의 실시예의 동작과 동일하며, 따라서 편의상 자세한 설명은 생략하기로 한다.
상기와 같은 본 발명에 따르면, 입력 비트(Bit)수의 증가 없이 가변 펄스 폭을 갖는 주기적인 펄스 입력 신호의 평균값으로 출력 주파수의 해상도를 변화시킴으로써 시그마-델타 변조기의 코아(Core) 사이즈를 줄일 수 있고, 또한 출력 주파수의 해상도를 증가(출력 주파수 의 간격이 좁아짐)시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 가변 듀티비를 가지는 적어도 하나의 주기적인 펄스 신호를 갖는 멀티-비트의 주파수 해상도 제어 신호에 기초하여 랜덤 디지털 코드를 생성하는 시그마-델타 변조기;
    상기 랜덤 디지털 코드에 기초하여 전압 제어 발진 주파수 신호를 분주하기 위한 분주기;
    기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호간의 위상 및 주파수 차이를 검출하는 위상/주파수 검출기;
    상기 위상/주파수 검출기의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 차지 펌프;
    상기 차지 펌프의 출력 신호의 저역 주파수 성분을 필터링하는 루프 필터; 및
    상기 루프 필터의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진기를 구비하고, 상기 전압 제어 발진 주파수 신호는 다중 밴드를 지원하는 출력 주파수 신호로 사용되는 것을 특징으로 하는 주파수 합성기.
  8. 제 7항에 있어서, 상기 시그마-델타 변조기는 상기 적어도 하나의 주기적인 펄스 신호의 펄스 폭과 주기의 비에 따라 상기 출력 주파수 신호의 주파수 해상도를 변화 시키는 상기 랜덤 디지털 코드를 생성 하는 것을 특징으로 하는 주파수 합성기.
  9. 제 8항에 있어서, 상기 주파수 해상도 제어 신호는 상기 출력 주파수 신호의 상기 주파수 해상도를 결정하는 이진 디지털 코드이며, 상기 적어도 하나의 주기적인 펄스 신호가 사용될 때의 상기 주파수 해상도는 상기 주파수 해상도 제어 신호로써 DC적인 입력 신호들만을 인가 하여 결정되는 상기 주파수 해상도 보다 증가되는 것을 특징으로 하는 주파수 합성기.
  10. 제 9항에 있어서, 상기 적어도 하나의 주기적인 펄스 신호에 의한 상기 시그마-델타 변조기의 입력 신호 변화의 평균값이 상기 시그마-델타 변조기의 출력 신호인 상기 랜덤 디지털 코드의 평균값으로 출력되는 것을 특징으로 하는 주파수 합성기.
  11. 제 10항에 있어서, 상기 시그마-델타 변조기는
    상기 주파수 해상도 제어 신호 및 소정의 피드백 계수들에 응답해서 시그마-델타 변조하기 위한 변조부;
    상기 변조부의 출력에서 오버플로우가 발생되는지를 검출하는 오버플로우 검출기; 및
    상기 변조부의 출력 신호에 응답하여 상기 소정의 피드백 계수들을 상기 변조부에 부 궤환 또는 정 궤환시키고, 상기 랜덤 디지털 코드를 출력하는 양자화기를 포함하는 것을 특징으로 하는 주파수 합성기.
  12. 제 10항에 있어서, 상기 주파수 합성기는
    펄스 폭의 크기를 지정하는 적어도 하나의 펄스 폭 제어 신호 및 주기를 지정하는 주기 제어 신호에 응답해서 상기 가변 듀티비를 가지는 적어도 하나의 주기적인 펄스 신호를 갖는 멀티-비트의 상기 주파수 해상도 제어 신호를 생성하는 펄스 발생기; 및
    상기 전압 제어 발진 주파수 신호에 다중의 체배 인자를 곱하여 최종적인 다중 밴드 출력 주파수 신호를 생성하는 주파수 체배기를 더 포함하는 것을 특징으로 하는 주파수 합성기.
  13. 제 7항에 있어서, 상기 주파수 합성기는
    펄스 폭과 주기를 지정하는 펄스 발생 제어 신호에 응답하여 상기 주파수 해상도 제어신호의 각 비트의 펄스 폭의 크기를 각각 변경 하기 위한 펄스 발생기를 더 포함하고, 주기적인 상기 주파수 해상도 제어 신호의 평균값에 의해 상기 출력 주파수 신호가 소정 주파수만큼 쉬프팅되는 것을 특징으로 하는 주파수 합성기.
  14. 가변 듀티비를 가지는 적어도 하나의 주기적인 펄스 신호를 갖는 멀티-비트의 주파수 해상도 제어 신호에 기초하여 랜덤 디지털 코드를 생성하는 시그마-델타 변환 단계;
    상기 랜덤 디지털 코드에 기초하여 전압 제어 발진 주파수 신호를 분주하는 단계;
    기준 주파수 신호와 상기 분주된 전압 제어 발진 주파수 신호간의 위상 및 주파수 차이를 검출하는 위상/주파수 검출 단계;
    상기 위상/주파수 검출 단계의 출력 신호에 따른 전하량을 차징 또는 펌핑하는 단계;
    상기 차지 또는 펌핑 단계의 출력 신호의 저역 주파수 성분을 필터링하는 단계; 및
    상기 필터링 단계의 출력 신호에 응답하여 발진하는 상기 전압 제어 발진 주파수 신호를 생성하는 전압 제어 발진 단계를 구비하고, 상기 전압 제어 발진 주파수 신호는 다중 밴드를 지원하는 출력 주파수 신호로 사용되는 것을 특징으로 하는 분수 분주 주파수 합성 방법.
  15. 제 14항에 있어서, 상기 시그마-델타 변환 단계는 상기 적어도 하나의 주기적인 펄스 신호의 펄스 폭과 주기의 비에 따라 상기 출력 주파수 신호의 주파수 해상도를 변화 시키는 상기 랜덤 디지털 코드를 생성 하는 것을 특징으로 하는 분수 분주 주파수 합성 방법.
  16. 제 14항에 있어서, 상기 분수 분주 주파수 합성 방법은 펄스 폭과 주기를 지정하는 펄스 발생 제어 신호에 응답하여 상기 주파수 해상도 제어신호의 각 비트의 펄스 폭의 크기를 각각 변경 하기 위한 펄스 발생 단계를 더 포함 하고, 상기 시그마-델타 변환 단계는 주기적인 상기 주파수 해상도 제어 신호의 평균값에 따라 상기 출력 주파수 신호가 소정 주파수 만큼 쉬프팅되도록 상기 랜덤 디지털 코드를 생성하는 것을 특징으로 하는 분수 분주 주파수 합성 방법.
  17. 제 14항에 있어서, 상기 멀티-비트의 주파수 해상도 제어 신호의 하위 4 비트에 상응하는 주기적인 펄스 신호의 듀티비를 변경하여 상기 출력 주파수 신호의 주파수 해상도를 변경시키는 것을 특징으로 하는 분수 분주 주파수 합성 방법.
KR20050012014A 2005-02-14 2005-02-14 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 KR100684053B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20050012014A KR100684053B1 (ko) 2005-02-14 2005-02-14 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
JP2005166021A JP4623509B2 (ja) 2005-02-14 2005-06-06 シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法
US11/177,131 US7369001B2 (en) 2005-02-14 2005-07-08 Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses
DE102006007715A DE102006007715B4 (de) 2005-02-14 2006-02-14 Frequenzsynthesizer und Bruchteil-N-Frequenzsyntheseverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050012014A KR100684053B1 (ko) 2005-02-14 2005-02-14 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법

Publications (2)

Publication Number Publication Date
KR20060091145A KR20060091145A (ko) 2006-08-18
KR100684053B1 true KR100684053B1 (ko) 2007-02-16

Family

ID=36990825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050012014A KR100684053B1 (ko) 2005-02-14 2005-02-14 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법

Country Status (3)

Country Link
JP (1) JP4623509B2 (ko)
KR (1) KR100684053B1 (ko)
DE (1) DE102006007715B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964857B1 (ko) * 2007-02-20 2010-06-21 후지쯔 세미컨덕터 가부시키가이샤 분수 분주 ｐｌｌ 장치 및 그 제어 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955873B1 (ko) * 2007-12-20 2010-05-04 한국과학기술원 스퍼를 감소시킨 올-디지털 피엘엘 및 이를 이용한 발진신호 발생 방법
KR101018092B1 (ko) * 2008-12-04 2011-02-25 한국과학기술원 저전력 주파수 합성기
KR101193344B1 (ko) 2009-06-23 2012-10-26 삼성전기주식회사 분수-분주 주파수 합성기 및 그 방법
KR101286769B1 (ko) 2009-12-15 2013-07-16 한국전자통신연구원 계수 평균화 기법을 적용한 계수 곱셈기 및 이를 이용한 디지털 델타-시그마 변조기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358584A (ja) 2000-06-15 2001-12-26 Fujitsu Ltd Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ
KR100346839B1 (ko) * 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
KR20040041065A (ko) * 2002-11-07 2004-05-13 다이얼로그 세미컨덕터 게엠베하 3개의 물리적 레벨들에 의한 다중-레벨 ｄ급 증폭기
US20040207437A1 (en) 2003-01-29 2004-10-21 Yoshiyuki Shibahara Phase locked loop
KR20040105443A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825253A (en) * 1997-07-15 1998-10-20 Qualcomm Incorporated Phase-locked-loop with noise shaper
JP4037212B2 (ja) * 2002-08-19 2008-01-23 富士通株式会社 半導体装置
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
JP4085774B2 (ja) * 2002-10-24 2008-05-14 松下電工株式会社 フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法
JP3792706B2 (ja) * 2002-12-26 2006-07-05 富士通株式会社 Ｐｌｌ回路のσδ変調器
KR100666479B1 (ko) * 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358584A (ja) 2000-06-15 2001-12-26 Fujitsu Ltd Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ
KR100346839B1 (ko) * 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
KR20040041065A (ko) * 2002-11-07 2004-05-13 다이얼로그 세미컨덕터 게엠베하 3개의 물리적 레벨들에 의한 다중-레벨 ｄ급 증폭기
US20040207437A1 (en) 2003-01-29 2004-10-21 Yoshiyuki Shibahara Phase locked loop
KR20040105443A (ko) * 2003-06-09 2004-12-16 삼성전자주식회사 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국등록특허 1003468390000

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964857B1 (ko) * 2007-02-20 2010-06-21 후지쯔 세미컨덕터 가부시키가이샤 분수 분주 ｐｌｌ 장치 및 그 제어 방법

Also Published As

Publication number Publication date
DE102006007715A1 (de) 2006-10-26
KR20060091145A (ko) 2006-08-18
JP2006229921A (ja) 2006-08-31
DE102006007715B4 (de) 2011-05-12
JP4623509B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
EP1458100B1 (en) Phase-error compensation in a fractional-N PLL frequency synthesizer
US6836526B2 (en) Fractional-N synthesizer with two control words
US7274231B1 (en) Low jitter frequency synthesizer
US6236703B1 (en) Fractional-N divider using a delta-sigma modulator
JP2650492B2 (ja) 変調スプリアス補償を有する分数ｎシンセサイザ
US7369001B2 (en) Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses
US7279990B2 (en) Sigma-delta modulator for PLL circuits
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US7973606B2 (en) Fractional-N frequency synthesizer and method thereof
KR20020028418A (ko) 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
US7961833B2 (en) Fractional-type phase-locked loop circuit with compensation of phase errors
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
KR20080027975A (ko) 투-포인트 모듈레이션 장치 및 방법
US6943598B2 (en) Reduced-size integrated phase-locked loop
US6822593B2 (en) Digital to digital Sigma-Delta modulator and digital frequency synthesizer incorporating the same
KR100684053B1 (ko) 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
KR100801034B1 (ko) 지연된 클럭 신호들을 이용하여 시그마-델타 변조시노이즈을 줄이는 방법과 이를 이용한 프랙셔널 분주 방식의위상고정루프
US7187313B1 (en) Fractional-N frequency synthesizer with sigma-delta modulator for variable reference frequencies
EP1297619B1 (en) Linear dead-band-free digital phase detection
TWI795035B (zh) 小數-n鎖相環及其電荷泵控制方法
US11424748B1 (en) Modified PID loop filter to suppress high frequency noise in digital phase locked loop
KR100513383B1 (ko) 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기
CN117639769A (zh) 锁相回路以及产生具有减少的抖动的输出时钟的方法
KR100638894B1 (ko) Σ△ 변조를 이용한 프로그램가능 주파수 분주기
TWI412233B (zh) 非整數n型鎖相迴路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 14