KR100513383B1 - 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기 - Google Patents

최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기 Download PDF

Info

Publication number
KR100513383B1
KR100513383B1 KR10-2003-0036819A KR20030036819A KR100513383B1 KR 100513383 B1 KR100513383 B1 KR 100513383B1 KR 20030036819 A KR20030036819 A KR 20030036819A KR 100513383 B1 KR100513383 B1 KR 100513383B1
Authority
KR
South Korea
Prior art keywords
frequency
band
sigma delta
calculating
common
Prior art date
Application number
KR10-2003-0036819A
Other languages
English (en)
Other versions
KR20040105443A (ko
Inventor
유화열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0036819A priority Critical patent/KR100513383B1/ko
Publication of KR20040105443A publication Critical patent/KR20040105443A/ko
Application granted granted Critical
Publication of KR100513383B1 publication Critical patent/KR100513383B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
    • G11B31/02—Arrangements for the associated working of recording or reproducing apparatus with related apparatus with automatic musical instruments
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/60—Solid state media
    • G11B2220/61—Solid state media wherein solid state memory is used for storing A/V content

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

최소 입력 신호 비트를 갖기 위한 최적 계수 산출 방법 및 이에 따른 최적 계수를 갖는 시그마 델타 변조기가 개시된다. 본 발명의 최적 계수 산출방법은 다중 밴드별 주파수 해상도를 산출하는 단계, 산출된 다중 밴드별 주파수 해상도를 이용하여 다중 밴드별 기준 주파수의 최소 공배수를 산출하는 단계, 산출된 다중 밴드별 기준 주파수의 최소 공배수를 이용하여 다중 밴드에 적합한 주파수 해상도의 최대 공약수를 산출하는 단계, 산출된 주파수 해상도의 최대 공약수에 의해 시그마 델타 변조기의 시그마 델타 변조를 위한 최적의 피드백 계수를 산출하는 단계를 포함한다. 따라서, 입력 신호의 비트수를 증가시키지 않고 다중 밴드를 만족시키는 피드백 계수를 산출할 수 있고, 이에 따라 시그마 델타 변조기의 하드웨어 크기를 감소시킬 수 있다.

Description

최적 계수 산출방법 및 이에 따른 최적 계수를 갖는 시그마 델타 변조기{METHOD FOR CALCULATING OPTIMUM COEFFICIENT AND SIGMA DELTA MODULATOR HAVING OPTIMUM COEFFICIENT}
본 발명은 시그마 델타 변조기에 관한 것으로서, 최소 입력 신호 비트를 갖기 위한 최적 계수 산출 방법 및 이에 따른 최적 계수를 갖는 시그마 델타 변조기에 관한 것이다.
최근에는, 무선 통신을 이용하는 사용자들에 의해 실시간 멀티미디어 데이터 서비스에 대한 요구가 급증하고 있다. 즉, 사용자들은 이동 통신 단말기를 이용하여 고속 인터넷 접속뿐만 아니라 영상 데이터를 실시간으로 수신하고자 하는 욕구를 가진다.
이러한 추세에 따라 최근에 개발된 CDMA(Code Division Multiple Access) 2000에서는 종래의 CDMA/PCS(Personal Communication System) 대역인 144kbps에서도 고속 데이터 서비스가 가능하게 되었다. 이와 같은 고속 데이터 서비스를 위해 사용되는 주파수 합성기(Frequency Synthesizer)는 500㎲ 이하의 셋팅(setting) 시간, 10KHz 간격의 정확한 주파수 해상도, 1MHz 오프셋 주파수 부근에서 -135dBc/Hz 이하의 위상 노이즈를 동시에 만족해야 한다. 특히, 500㎲ 이하의 셋팅 시간의 요구를 충족시키기 위해서, 주파수 합성기는 적어도 10KHz 이상의 PLL 루프 대역폭을 가진다.
일반적으로, CDMA 또는 PCS 등의 이동 단말 시스템에서는 정수-N 주파수 합성기가 널리 사용된다. 여기서, 정수-N 주파수 합성기는 기준 주파수와 채널 대역폭이 같아야 하는 구조적 제약을 갖는다. 주파수 합성기에서 채널 대역폭은 정확한 채널 선택을 위한 주파수 해상도로 정의될 수 있다. 즉, 채널 대역폭이 각각 30KHz/10KHz로 비교적 낮은 CDMA/PCS와 같은 이동 단말 시스템에서는 루프 대역폭이 30KHz/10KHz 보다 훨씬 낮게 사용되어야 한다. 이로 인해, 정수-N의 주파수 합성 장치는 수 ㎳이하의 고속 정착 시간을 필요로 하는 시스템에는 사용될 수 없는 제한점이 있다.
또한, 종래에는 정수-N 주파수 합성기뿐만 아니라, 분수-N(fractional-N) 주파수 합성기도 사용된다. 상기 분수-N 주파수 합성기에는 시그마 델타 변조를 위한 시그마 델타 변조기가 사용되는데, 상기 시그마 델타 변조기는 다중 밴드의 채널 주파수 간격을 모두 만족해야 하므로, 이를 위하여 수 Hz의 주파수 해상도를 갖도록 설계되어야 한다.
이처럼, 시그마 델타 변조기가 수 Hz의 주파수 해상도를 갖기 위해서는 외부 입력신호의 비트수가 커지고, 이로 인하여 시그마 델타 변조기의 하드웨어 크기가 커지는 문제점이 있다.
한편, 시그마 델타 변조기의 하드웨어 크기를 줄이기 위하여, 외부 입력신호의 비트수를 감소시키면, 이로 인해 주파수 해상도가 증가하여 다중 밴드의 채널 주파수 간격을 모두 만족시킬 수 없는 문제점이 있다.
따라서, 본 발명은 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 외부 입력신호의 비트수를 증가시키지 않으면서 낮은 주파수 해상도를 갖기 위한 피드백 계수를 산출하기 위한 최적 계수 산출방법을 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은 상기 최적 계수 산출방법에 의해 산출된 피드백 계수에 따른 시그마 델타 변조를 수행하는 시그마 델타 변조기를 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 최적 계수 산출 방법은 다중 밴드별 주파수 해상도를 산출하는 단계, 산출된 다중 밴드별 주파수 해상도를 이용하여 다중 밴드별 기준 주파수의 최소 공배수를 산출하는 단계, 산출된 다중 밴드별 기준 주파수의 최소 공배수를 이용하여 다중 밴드에 적합한 주파수 해상도의 최대 공약수를 산출하는 단계, 산출된 주파수 해상도의 최대 공약수에 의해 시그마 델타 변조기의 시그마 델타 변조를 위한 최적의 피드백 계수를 산출하는 단계를 포함한다.
또한, 본 발명에 따른 시그마 델타 변조기의 변조부는 외부로부터 입력되는 입력 신호와 소정의 피드백 계수에 의해 시그마 델타 변조하고, 오버플로우 검출기는 변조부의 출력에서 오버플로우가 발생되는지를 검출하며, 양자화기는 변조부의 출력 신호에 따라 소정의 피드백 계수를 변조부에 부궤환 또는 정궤환시키는데, 여기서, 소정의 피드백 계수는 다중 밴드별 주파수 해상도를 산출하고, 산출된 다중 밴드별 주파수 해상도를 이용하여 다중 밴드별 기준 주파수의 최소 공배수를 산출하며, 산출된 다중 밴드별 기준 주파수의 최소 공배수를 이용하여 다중 밴드에 적합한 주파수 해상도의 최대 공약수를 산출하고, 산출된 주파수 해상도의 최대 공약수에 의해 구해진 상수값이다.
이러한, 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는 시그마 델타 변조기에 의하면, 입력 신호의 비트수를 증가시키지 않고 다중 밴드를 만족시키는 피드백 계수를 산출할 수 있고, 이에 따라 시그마 델타 변조기의 하드웨어 크기를 감소시킬 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 시스마 델타 변조기의 최적 계수 산출방법을 첨부 도면을 참조하여 상세히 설명한다.
도 1은 다중 밴드를 지원하는 시그마 델타 변조기를 갖는 주파수 합성장치의 구성을 나타낸 블록도이고, 도 2는 도 1의 시그마 델타 변조기의 상세 회로도이다.
도 1에 도시된 바와 같이, 주파수 합성장치는 기준 카운터(100), 분주기(110), 시그마 델타 변조기(120), 위상/주파수 검출기(130), 차지 펌프(140), 루프 필터(150), 전압 제어 발진기(160) 및 주파수 체배부(170)를 포함한다.
도 1의 주파수 합성장치는 기준 주파수 신호(fref)와 전압 제어 발진기(160)로부터 출력되는 전압제어 발진 주파수 신호(fVCO)와의 위상/주파수 검출하고, 그 결과에 의해 록(Lock) 상태가 되도록 제어하여 원하는 전압제어 발진 주파수 신호(fVCO)를 생성하는 PLL 형태를 갖는다.
즉, 기준 카운터(100)는 외부에서 인가되는 기준 주파수 신호(fref)를 소정 분주비로 분주하고, 분주된 결과를 위상/주파수 검출기(130)로 출력한다. 예를 들어, 분주비는 R로 설정될 수 있으며, 기준 카운터(100)의 출력 신호는 비교 주파수 신호(fr)로 나타낸다.
위상/주파수 검출기(130)는 비교 주파수 신호(fr) 및 분주기(110)에서 결정되는 소정의 분주비에 의해 분주된 전압제어 발진 주파수 신호(fvco)의 위상 및 주파수를 검출하고, 상기 두 신호의 검출된 위상 및 주파수를 비교하여 그에 따른 위상 및 주파수 차에 상응하는 펄스신호를 생성한다.
차지 펌프(140)는 위상/주파수 검출기(130)의 펄스 신호에 따른 전하량을 차징(charging) 또는 펌핑(pumping)하고, 차징 또는 펌핑된 결과를 출력한다. 루프 필터(150)는 차지 펌프(140)에서 출력되는 신호의 저역 성분을 필터링하고, 필터링된 직류 전류에 상응하는 전압을 전압 제어 발진기(160)로 출력한다.
전압 제어 발진기(160)는 루프 필터(150)로부터 입력되는 전압에 상응하여 발진하는 전압제어 발진 주파수 신호(fvco)를 생성한다.
시그마 델타 변조기(120)는 외부에서 인가되는 다수 비트의 입력 신호(IN(m))와 내부에서 설정되는 소정 피드백 계수(bi)에 응답하여 시그마-델타 변조하며, 그 결과로서 분수 형태의 분주비 신호를 생성하여 분주기(110)로 출력한다.
분주기(110)는 시그마 델타 변조기(120)에서 출력되는 분주비 신호에 응답하여 메인 카운팅 값과, 스왈로우(swallow) 카운팅 값을 변화시키고, 변화된 카운팅 값에 의해 모듈러스 제어를 수행한다. 따라서, 모듈러스 제어에 의해 정수 및 부수 형태로 표현되는 전압제어 발진 주파수 신호(fvco)의 분주비(N)가 결정된다. 이러한 동작을 위해, 분주기(110)는 프리 스케일러(Pre-scaler)(112), 모듈러스 제어부(114), 메인 카운터(116) 및 스왈로우 카운터(118)를 구비한다.
여기서, 분주기(110)의 모듈러스 제어부(114)는 메인 카운터(116)의 카운팅 값과, 스왈로우 카운터(118)의 카운팅 값에 응답하여 프리 스케일러(112)의 분주비를 선택하기 위한 모듈러스 제어신호를 생성한다.
프리 스케일러(112)는 모듈러스 제어신호에 응답하여 분주비(P 또는 P+1) 중 하나를 선택하고, 선택된 분주비에 의해 전압제어 발진 주파수 신호(fvco)를 분주한다. 예를 들어, 프리 스케일러(112)는 모듈러스 제어신호가 하이 레벨인 경우 P+1이 선택되고, 로우 레벨인 경우 P가 선택되도록 구현된다.
메인 카운터(116) 및 스왈로우 카운터(118)는 프리 스케일러(112)에서 분주된 신호에 응답하여 카운팅하고, 시그마 델타 변조기(120)에서 생성된 분주비 신호를 카운팅 시에 반영한다. 여기서, 메인 카운터(116)와 스왈로우 카운터(118)는 프로그래머블 카운터(Programmable counter)로서, 초기에 소정 값으로 설정되어 있고, 프리 스케일러(112)의 출력 신호에 응답하여 초기 설정값으로 다운 카운팅을 시작한다. 일반적으로, 메인 카운터(116)의 값이 스왈로우 카운터(118)의 값보다 크기 때문에, 스왈로우 카운터(118)의 카운팅 값이 먼저 0이 되고, 스왈로우 카운터(118)는 카운팅 동작을 중지한다. 이후에, 메인 카운터(116)의 다운 카운팅 값이 0이 되면, 데이터 값이 로드(load)되며, 메인 카운터(116)와 스왈로우 카운터(118)는 다시 카운팅 동작을 수행한다.
한편, 주파수 체배부(170)는 다중 밴드를 지원하기 위하여 전압 제어 발진기(160)로부터 출력되는 전압제어 발진 주파수 신호(fvco)에 다중의 체배 인자를 곱하여 다중 밴드의 주파수 신호를 생성한다. 예를 들어, 주파수 체배부(170)는 전압제어 발진 주파수 신호(fvco)에 M을 곱하여 PCS 서비스를 위한 제1 주파수 신호(fPCS)를 생성하고, 전압제어 발진 주파수 신호(fvco)에 N을 곱하여 셀룰러 서비스를 위한 제2 주파수 신호(fcell)를 생성한다.
도 2는 도 1의 시그마 델타 변조기를 설명하기 위한 회로도이다.
도 2에 도시된 바와 같이, 시그마 델타 변조기는 4차 변조기이고, 제1 내지 제4 변조부(200,210,220,230), 오버플로우 검출기(240) 및 양자화기(250)를 포함한다.
여기서, 제1 내지 제4 변조부(200,210,220,230)는 서로 직렬 연결되며, 외부로부터 입력되는 다수 비트의 외부 입력신호(IN(m))와 소정의 피드백 계수(bi, i=1~4)에 의해 시그마 델타 변조한다. 여기서, 피드백 계수(bi)는 양자화기(250)의 출력신호에 의해 선택된 값이다. 제1 변조부(200)는 제1 가산기(202), 제1 멀티 플렉서(204) 및 제1 누산기(206)로 구성된다. 즉, 제1 가산기(202)는 정(+) 입력신호로서 외부 입력신호(IN(m))를 인가받고, 부(-) 입력신호로서 제1 멀티플렉서(204)의 출력 신호인 제1 피드백 계수(b1)를 인가받으며, 인가받은 두 신호를 가산한다.
이때, 외부 입력신호(IN(m))는 일정 범위 내에 존재하는 상수들을 나타내며, 프로그래머블한 값이다. 또한, 제1 피드백 계수(b1)는 양자화기(250)에서 출력되는 최상위 1비트 값에 의해 부 궤환되도록 선택되는 정 또는 부의 상수로 표현되며, 고정된 값이다. 제1 누산기(206)는 제1 가산기(202)의 출력신호를 입력받아 이전의 누산된 값과 더하고, 누산된 출력은 제2 변조부(210)의 제1 가중기(212)로 입력된다.
제2 변조부(210)는 제1 가중기(212), 제2 가산기(214), 제2 누산기(216) 및 제2 멀티 플렉서(218)를 포함한다. 여기서, 제1 가중기(212)는 제1 변조부(200)로부터 입력된 데이터를 소정수(a2) 만큼 가중(weighting)시킨다. 예를 들어, 제1 가중기(212)는 승산기(multiplier)를 이용하지 않고 쉬프트 레지스터로 간단히 구현될 수 있다.
제2 변조부(210)의 제2 가산기(214)는 제1 가중기(212)에서 출력된 데이터와 제2 멀티 플렉서(218)에서 선택되는 제2 피드백 계수(b2)의 값을 가산 또는 감산한다. 즉, 제2 변조부(210)의 동작은 제1 변조부(200)의 동작과 유사하다. 그러나, 제2 멀티플렉서(218)에서 선택되는 제2 피드백 계수(b2)의 값은 제1 피드백 계수(b1)와 동일하거나 또는 다르게 설정될 수 있다.
제3 변조부(220)는 제2 가중기(222), 제3 가산기(224), 제3 멀티플렉서(226) 및 제3 누산기(228)로 구성된다. 또한, 제4 변조부(230)는 제3 가중기(232), 제4 가산기(234), 제4 멀티플레서(236) 및 제4 누산기(238)로 구성된다. 여기서, 제3 변조부(220) 및 제4 변조부(230)를 구성하는 각 구성 요소들의 동작은 제2 변조부(210)의 구성 요소들과 유사하므로, 이에 대한 상세한 설명은 생략하기로 한다. 단지, 제3 멀티플렉서(226) 및 제4 멀티플렉서(236)에서 선택되는 제3 피드백 계수(b3) 및 제4 피드백 계수(b4) 값이 제1 피드백 계수(b1) 및 제2 피드백 계수(b2) 값과 서로 다르게 설정될 수 있다.
오버플로우 검출기(240)는 제4 변조부(230)의 제4 누산기(238)의 출력에서 오버플로우가 발생되는지를 검출하고, 검출된 결과에 의해 제1 내지 제4 누산기(200,210,220,230)를 리셋(reset)시키기 위한 리셋신호를 생성한다. 양자화기(250)는 제4 변조부(230)의 제4 누산기(238)의 출력신호를 입력받아 최상위 비트를 0 또는 1로 출력한다.
본 발명은 상기한 바와 같은 구성을 갖는 시그마 델타 변조기의 주파수 해상도를 수 Hz로 만들기 위하여, 다중 밴드의 채널 주파수를 생성하는 주파수 체배부(170)의 공통 체배인수를 찾아 시그마 델타 변조기의 최적화된 피드백 계수를 산출하기 위한 방법에 관한 것이다.
여기서, 본 발명의 일 실시예에 따른 최적의 피드백 계수 산출방법을 다음의 수학식들을 참조하여 설명한다.
도 2와 같은 구성의 시그마 델타 변조기를 갖는 주파수 합성장치의 분주기(110)에서 출력되는 신호는 수학식 1과 같다.
여기서, BP+A는 정수부의 분주비를 나타내고, k/(b1*0.25)는 시그마 델타 변조기에 의해 산출되는 분수 분주비를 나타내며, k는 외부 입력신호를 나타내고, fref는 기준 주파수 신호를 나타낸다.
수학식 2는 분수 형태의 유효 분주비(Nf)를 산출하기 위한 수학식이다. 이때, k의 범위는 양자화기(250)의 비트수에 의해 정의되는데, 도 2에 도시된 시그마 델타 변조기에는 3비트 양자화기가 사용되므로, 안정적인 동작을 위해 k의 범위는 -0.125b1에서 0.125b1 사이로 제한된다.
상기의 수학식 1 및 수학식 2에 의해 유도되는 주파수 해상도(fresoultion)는 수학식 3과 같다.
여기서, 피드백 계수인 b1은 고정된 값으로 이를 조절함으로써, 주파수 해상도를 결정할 수 있다. 따라서, 본 발명은 상기 b1값을 조절함에 따라 다중 밴드를 지원하는 주파수 합성기에서 원하는 주파수 해상도를 산출할 수 있다.
본 발명은 두 개의 서비스 밴드 즉, PCS 서비스를 위한 PCS 밴드와 셀룰러 서비스를 위한 셀룰러 밴드를 지원하는 주파수 합성 장치를 예로 들어 설명한다.
먼저, PCS 밴드의 국부 주파수 신호(fPCS)와 전압 제어 발진기(160)의 전압제어 발진 주파수 신호(fvco)와의 관계는 수학식 4와 같다.
여기서, M은 PCS 밴드의 체배 인수이다.
이때, PCS 밴드의 주파수 해상도(fresol-PCS)는 수학식 5와 같다.
한편, 셀룰러 밴드의 국부 주파수 신호(fcell)와 전압 제어 발진기(160)의 전압제어 발진 주파수 신호(fvco)와의 관계 및 주파수 해상도(fresol-cell)는 수학식 6 및 수학식 7과 같다.
여기서, N은 셀룰러 밴드의 체배 인수이다.
상기한 바와 같이, PCS 밴드 및 셀룰러 밴드에서의 채널 주파수 간격을 만족하기 위한 주파수 해상도는 두 밴드의 주파수 해상도의 공약수 중 하나가 되어야 한다.
상기 PCS 밴드와 셀룰러 밴드의 최대 공약수(Greatest Common Measure)(fresol-GCM)는 수학식 8과 같다.
여기서, fref-LCM은 PCS 밴드 및 셀룰러 밴드 각각의 체배 인자와 기준 주파수의 곱인 fref*M과 fref*N의 최소 공배수(Least Common Measure)이다. 또한, fref-LCM 와 정수(L)의 곱은 PCS 밴드 및 셀룰러 밴드의 fref*M과 fref*N의 공배수이다.
수학식 8은 PCS 밴드와 셀룰러 밴드를 지원하는 시그마 델타 변조기의 최적 계수 산출을 위한 수학식이고, 다중 밴드를 지원하는 시그마 델타 변조기의 최적 계수 산출을 위한 식은 다음과 같다.
여기서, N은 양자화기의 비트수에 따라 결정되는 변수로써, 3비트 양자화기인 경우에는 0.25, 2비트 양자화기인 경우에는 0.5이다. 또한, fref-LCM은 다중 밴드의 주파수 체배 인수와 기준 주파수 신호와의 곱들의 최소 공배수이고, fresol-GCM은 다중 밴드의 채널 주파수 간격들의 최대 공약수이다.
상기 수학식 9에서 피드백 계수 b1과 정수 L을 적절히 조절하여 상기 두 밴드를 동시에 만족하는 주파수 해상도를 얻을 수 있다. 또한, b1의 값은 시그마 델타 변조기의 외부 입력신호의 크기를 직접적으로 결정하므로, 조건에 맞는 b1의 최소값을 산출함으로써, 외부 입력신호의 입력 비트의 크기를 최소화 할 수 있다.
상기의 수학식들에 PCS 밴드 및 셀룰러 밴드를 지원하는 주파수 합성기의 시그마 델타 변조기의 실제 설계 예를 적용하여 설명하면 다음과 같다.
즉, 기준 주파수 신호(fref)가 906MHz이고, PCS 밴드의 국부 주파수 신호(fPCS)는 전압 제어 발진기(160)의 전압제어 발진 주파수 신호(fvco)의 5/4값이며, 셀룰러 밴드의 국부 주파수 신호(fcell)는 전압 제어 발진기(160)의 전압제어 발진 주파수 신호(fvco)의 5/8값이다. 이때, 상기의 두 밴드를 동시에 만족하는 주파수 해상도는 10kHz이다.
여기서, PCS 밴드의 국부 주파수 신호(fPCS) 및 셀룰러 밴드의 국부 주파수 신호(fcell)는 수학식 10 및 수학식 11과 같다.
따라서, PCS 밴드 및 셀룰러 밴드의 주파수 체배 인수와 기준 주파수 신호(fref)의 곱은 12(=9.6*5/4) 및 6(=9.6*5/8)이고, 상기 두 수의 최소 공배수는 12가 된다.
이때, L이 10인 경우, 상기의 두 밴드에 대한 주파수 해상도를 구하면 수학식 12와 같다.
따라서, 수학식 12에 의해 b1은 48000이 된다.
그러므로, 상기의 조건에 의해 구현된 시그마 델타 변조기의 주파수 해상도는 800Hz이고, PCS 밴드에서의 주파수 해상도는 1000Hz이며, 셀룰러 밴드에서의 주파수 해상도는 500Hz이다.
이때, PCS 밴드 및 셀룰러 밴드를 동시에 만족하는 주파수 해상도를 10kHz로 가정하였으므로, PCS 밴드는 외부 입력이 10의 배수가 될 때, 셀룰러 밴드는 외부 입력이 20의 배수가 될 때 10kHz의 정확한 주파수 해상도를 갖는다.
상기한 바와 같이, b1을 48000으로 설계하고, 3비트의 양자화기가 사용되는 경우, 종래 기술에서는 23비트의 외부 입력 비트수가 필요한데 반하여, 본 발명은 14비트의 외부 입력 비트수가 필요하게 된다. 이러한, 외부 입력 비트수의 감소는 비례적으로 시그마 델타 변조기를 구성하는 가산기 및 누산기의 크기가 감소한다. 그러므로, 하기의 표 1에 나타난 바와 같이, 시그마 델타 변조기의 하드웨어 크기는 종래 기술에 비하여 감소됨을 알 수 있다. 즉, 시그마 델타 변조기의 하드웨어 크기는 외부 입력 비트수에 비례적으로 감소하는데, 표 1에 나타난 바와 같이, 본 발명은 종래 기술에 비하여 약 40% 정도 하드웨어 크기가 감소된다.
종래 기술 본 발명
주파수 해상도(Cell/PCS) 3.46Hz/1.73Hz 1kHz/500Hz
주파수 오차 3.46Hz(1.73Hz) 이하 상존 0Hz
외부 입력 비트수 23비트 14비트
하드웨어 크기 570*410(㎛2) 370*430(㎛2)
본 발명의 일 실시예에 따른 다중 밴드를 지원하는 주파수 합성기에서 시그마 델타 변조기의 최적 계수를 산출하는 방법을 첨부도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 시그마 델타 변조기의 최적 계수 산출을 수행하기 위한 플로우챠트이다.
먼저, 다중 밴드의 각 밴드별 주파수 해상도를 산출한다(S300). 여기서, 각 밴드별 주파수 해상도는 기준 주파수(fref)와 체배 인자의 곱을 분수 분주비의 분모로 나눔에 의해 산출된다.
위의 단계(S300)에서 산출된 각 밴드별 주파수의 최소 공배수(fref-LCM)를 산출한다(S302).이때, 각 밴드별 주파수의 최소 공배수는 기준 주파수(fref)와 각 밴드별 체배 인자의 곱에 따른 최소 공배수를 구함에 의해 산출된다.
이어, 산출된 최소 공배수(fref-LCM)를 이용하여 다중 밴드를 만족시키는 주파수 해상도의 최대 공약수(fresol-GCM)를 구한다(S304). 즉, 다중 밴드를 만족시키는 주파수 해상도의 최대 공약수는 상기 최소 공배수(fref-LCM)에 정수가 곱해진 값을 시그마 델타 변조기(120)에 의해 결정되는 분수 분주비의 분모로 나눔에 의해 구해진다. 이때, 분수 분주비의 분모는 양자화기의 비트수에 의해 결정되는 변수 N과 피드백 계수 b1의 곱에 의해 결정되는 값이다.
위의 단계(S304)에서 구해진 주파수 해상도의 최대 공약수(fresol-GCM)에 의해 외부 입력신호의 비트수를 증가시키기 않고 낮은 주파수 해상도를 갖기 위한 피드백 계수(b1)를 산출한다(S306).
상술한 바와 같이, 본 발명에 따른 시그마 델타 변조기는 기준 주파수와 다중 밴드의 각 밴드별 체배 인자의 곱에 따른 최소 공배수를 구하고, 구해진 최소 공배수를 이용하여 다중 밴드를 만족하는 주파수 해상도의 최대 공약수를 구함에 따라 최적의 피드백 계수를 산출한다.
그러므로, 본 발명은 다중 밴드를 만족시키는 주파수 해상도를 갖도록 최적의 피드백 계수를 산출할 수 있어, 외부 입력 비트수를 증가시키지 않고도 다중 밴드를 만족시킬 수 있는 주파수 해상도를 가질 수 있다.
따라서, 본 발명은 다중 밴드를 만족시킬 수 있는 주파수 해상도를 얻기 위한 외부 입력신호의 비트수가 종래에 비하여 현저히 감소됨에 따라 시그마 델타 변조기의 하드웨어 크기가 현저히 감소되는 효과가 있다.
또한, 본 발명은 산출된 피드백 계수에 의해 다중 밴드를 만족시키는 주파수 해상도를 정확히 얻을 수 있어, 주파수 오차가 발생하는 것을 방지할 수 있는 효과도 있다.
본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 다중 밴드를 지원하는 시그마 델타 변조기를 갖는 주파수 합성장치의 구성을 나타낸 블록도이다.
도 2는 도 1의 시그마 델타 변조기의 상세 회로도이다.
도 3은 본 발명의 일 실시예에 따른 시그마 델타 변조기의 최적 계수 산출을 수행하기 위한 플로우챠트이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 메인 카운터 110 : 분주기
120 : 시그마 델타 변조기 130 : 위상/주파수 검출기
140 : 차지 펌프 150 : 루프 필터
160 : 전압 제어 발진기 170 : 주파수 체배부

Claims (7)

  1. 소정 비트의 양자화기를 갖는 시그마 델타 변조기를 포함하는 다중 밴드의 주파수 합성장치에서 상기 시그마 델타 변조기의 최적 계수 산출방법에 있어서,
    상기 다중 밴드별 주파수 해상도를 산출하는 단계;
    상기 산출된 다중 밴드별 주파수 해상도를 이용하여 상기 다중 밴드별 기준 주파수의 최소 공배수를 산출하는 단계;
    상기 산출된 다중 밴드별 기준 주파수의 최소 공배수를 이용하여 상기 다중 밴드에 적합한 주파수 해상도의 최대 공약수를 산출하는 단계; 및
    상기 산출된 최대 공약수를 이용하여 상기 시그마 델타 변조기의 시그마 델타 변조를 위한 최적의 피드백 계수를 산출하는 단계를 포함하는 것을 특징으로 하는 최적 계수 산출방법.
  2. 제1항에 있어서, 상기 다중 밴드별 주파수 해상도는 상기 기준 주파수 신호에 상기 다중 밴드별 체배 인자가 곱해진 신호에 상기 시그마 델타 변조기에 의해 산출되는 분수 분주비의 분모가 곱해진 신호임을 특징으로 하는 최적 계수 산출방법.
  3. 제2항에 있어서, 상기 분수 분주비의 분모는 상기 피드백 계수와 상기 양자화기의 비트수에 따라 설정되는 상수값의 곱임을 특징으로 최적 계수 산출방법.
  4. 제2항에 있어서, 상기 다중 밴드별 기준 주파수의 최소 공배수는 상기 기준 주파수 신호와 상기 다중 밴드별 체배 인자가 곱해진 신호들의 최소 공배수임을 특징으로 하는 최적 계수 산출방법.
  5. 제1항에 있어서, 상기 시그마 델타 변조를 위한 최적의 피드백 계수
    이고,
    여기서, 상기 fref-LCM은 상기 다중 밴드별 기준 주파수의 최소 공배수이고, 상기 fref-GCM은 다중 밴드별 주파수 해상도의 최대 공약수이며, 상기 N은 상기 양자화기의 비트수에 의해 결정되는 상수이고, 상기 L은 정수임을 특징으로 하는 최적 계수 산출방법.
  6. 다중 밴드를 지원하는 주파수 합성장치의 시그마 델타 변조기에 있어서,
    외부로부터 입력되는 입력 신호와 소정의 피드백 계수에 의해 시그마 델타 변조하는 변조부;
    상기 변조부의 출력에서 오버플로우가 발생되는지를 검출하는 오버플로우 검출기; 및
    상기 변조부의 출력신호에 따라 상기 소정의 피드백 계수를 상기 변조부에 부궤환 또는 정궤환시키는 양자화기를 포함하고,
    상기 소정의 피드백 계수는
    상기 다중 밴드별 주파수 해상도를 산출하고, 상기 산출된 다중 밴드별 주파수 해상도를 이용하여 상기 다중 밴드별 기준 주파수의 최소 공배수를 산출하며, 상기 산출된 다중 밴드별 기준 주파수의 최소 공배수를 이용하여 상기 다중 밴드에 적합한 주파수 해상도의 최대 공약수를 산출하고, 상기 산출된 주파수 해상도의 최대 공약수에 의해 구해진 상수값임을 특징으로 하는 시그마 델타 변조기.
  7. 제6항에 있어서, 상기 시그마 델타 변조를 위한 최적의 피드백 계수
    이고,
    여기서, 상기 fref-LCM은 상기 다중 밴드별 기준 주파수의 최소 공배수이고, 상기 fref-GCM은 다중 밴드별 주파수 해상도의 최대 공약수이며, 상기 N은 상기 양자화기의 비트수에 의해 결정되는 상수이고, 상기 L은 정수임을 특징으로 하는 시그마 델타 변조기.
KR10-2003-0036819A 2003-06-09 2003-06-09 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기 KR100513383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0036819A KR100513383B1 (ko) 2003-06-09 2003-06-09 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0036819A KR100513383B1 (ko) 2003-06-09 2003-06-09 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기

Publications (2)

Publication Number Publication Date
KR20040105443A KR20040105443A (ko) 2004-12-16
KR100513383B1 true KR100513383B1 (ko) 2005-09-07

Family

ID=37380499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0036819A KR100513383B1 (ko) 2003-06-09 2003-06-09 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기

Country Status (1)

Country Link
KR (1) KR100513383B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369001B2 (en) 2005-02-14 2008-05-06 Samsung Electronics Co., Ltd. Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses
KR100684053B1 (ko) * 2005-02-14 2007-02-16 삼성전자주식회사 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법

Also Published As

Publication number Publication date
KR20040105443A (ko) 2004-12-16

Similar Documents

Publication Publication Date Title
KR100346839B1 (ko) 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
US6236703B1 (en) Fractional-N divider using a delta-sigma modulator
JP2650492B2 (ja) 変調スプリアス補償を有する分数ｎシンセサイザ
US7274231B1 (en) Low jitter frequency synthesizer
EP1458100B1 (en) Phase-error compensation in a fractional-N PLL frequency synthesizer
US7279990B2 (en) Sigma-delta modulator for PLL circuits
US6836526B2 (en) Fractional-N synthesizer with two control words
US7898343B1 (en) Frequency-locked loop calibration of a phase-locked loop gain
US7369001B2 (en) Frequency synthesizer having variable frequency resolution, and fractional-N frequency synthesizing method using sigma-delta modulation of frequency control pulses
WO1999022450A1 (en) Digital frequency synthesis by sequential fraction approximations
US7636018B2 (en) Phase locked loop with phase shifted input
KR100964857B1 (ko) 분수 분주 ｐｌｌ 장치 및 그 제어 방법
JP2001513304A (ja) ジッター補償されたｎ分周周波数シンセサイザー
US6873213B2 (en) Fractional N frequency synthesizer
KR100684053B1 (ko) 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
US7187313B1 (en) Fractional-N frequency synthesizer with sigma-delta modulator for variable reference frequencies
US7388438B2 (en) ΣΔ modulator for PLL circuit
US7081798B2 (en) Variable frequency synthesizer comprising a sigma-delta modulator
KR100513383B1 (ko) 최적 계수 산출방법 및 이에 따른 최적 계수를 갖는시그마 델타 변조기
EP1297619B1 (en) Linear dead-band-free digital phase detection
TWI795035B (zh) 小數-n鎖相環及其電荷泵控制方法
JP3548557B2 (ja) フラクショナルｎ周波数シンセサイザ
US7508244B2 (en) Tuning of a phase-locked loop, and an electronic device
KR100698862B1 (ko) 시그마-델타 변조기를 포함하는 가변 주파수 합성기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee