JP4085774B2 - フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 - Google Patents
フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 Download PDFInfo
- Publication number
- JP4085774B2 JP4085774B2 JP2002310017A JP2002310017A JP4085774B2 JP 4085774 B2 JP4085774 B2 JP 4085774B2 JP 2002310017 A JP2002310017 A JP 2002310017A JP 2002310017 A JP2002310017 A JP 2002310017A JP 4085774 B2 JP4085774 B2 JP 4085774B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- waveform shape
- waveform
- determination data
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いた無線通信方法に関するものである。
【０００２】
【従来の技術】
フラクショナルＮＰＬＬシンセサイザーは、設定可能な出力周波数間隔が基準信号の周波数と一致するインテジャーＮＰＬＬシンセサイザーと違い、基準信号の周波数よりも小さな周波数間隔で出力信号の周波数を制御できるもので、その構成は図１０に示すように、位相比較器１と、低域通過フィルタ２と、電圧制御発振器３と、可変分周器４と、分周比制御回路１５とから構成される。
【０００３】
位相比較器１は、基準信号Ｆｒと可変分周器４の出力信号との位相差を検出して、検出結果を出力する回路である。低域通過フィルタ２は、位相比較器１の出力を平均化する回路である。電圧制御発振器３は、低域通過フィルタ２の出力電圧に応じた周波数の信号Ｆｖｃｏを発振する回路である。可変分周器４は、電圧制御発振器３が出力する信号Ｆｖｃｏの周波数を分周する回路である。分周比制御回路１５は、キャリア周波数の設定信号と変調信号とを入力されて、可変分周器４の分周比を制御する回路である。
【０００４】
ここで、分周比制御回路１５は可変分周器４の分周比を時間的に変化させ、平均値として整数でなく分数の精度で分周比を制御することを実現できるものである。この特性を利用し、電圧制御発振器３の出力信号Ｆｖｃｏの周波数をキャリア周波数から所望の周波数偏移で発振させるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調が可能となる。一般的に、図２（ａ）に示す１，０，１からなる変調信号を分周比制御回路１５に入力すると、出力信号Ｆｖｃｏの周波数偏移は図２（ｂ）の様な正の周波数偏移と負の周波数偏移とを交互に行う矩形波になる。（例えば、特許文献１参照。）。
【０００５】
このように直接、ＦＳＫ変調をかける事ができるフラクショナルＮＰＬＬシンセサイザーにおいては、変調をかけた時の発振周波数帯域を制限する為、分周比制御回路１５に変調信号を入力する際、フィルターを介して入力しており、そのときの出力信号Ｆｖｃｏの周波数偏移は図２（ｃ）の破線の様に図２（ｂ）の矩形波に比べて鈍った波形となる。
【０００６】
【特許文献１】
特開２００１−２９８３６３号公報（５頁左欄第３１行〜第４４行、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら上述の構成、方法では、特にフラクショナルＮＰＬＬシンセサイザーの同チップ内にフィルタを構成する場合、チップ面積が増大して、コスト上昇の原因となってしまうという問題があった。
【０００８】
本発明は、上記事由に鑑みてなされたものであり、その目的は、必要な回路を減らして、小サイズ低コストで実現できるフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて送受信する信号の最適な波形形状を自動的に選択する事が可能になる無線通信方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入 力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする。
【００１０】
請求項２の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする。
【００１１】
請求項３の発明は、請求項１または２において、記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１３】
（参考例１）
本参考例のフラクショナルＮＰＬＬシンセサイザは図１にその構成を示され、従来例を示す図１０と同様の構成には同一の符号を付して説明は省略する。本参考例では、図２（ｃ）の破線に示す、変調信号にフィルタをかけたときの出力信号Ｆｖｃｏの周波数偏移の波形と同等な、図２（ｃ）の実線に示す周波数偏移を２段階に行う波形を実現する。
【００１４】
分周比制御回路５は、レジスタ５１，５２と、制御回路５３と、スイッチ５４，５５と、加算器５６とを備えており、アキュムレータを１段用いた簡単な例を示している。まず、出力信号ＦｖｃｏをＮ分周している可変分周器４の出力をクロックにして、レジスタ５１，５２は各々に設定された値分までカウントし、そのカウント値を各々、Ｋ、ΔＫとする。加算器５６では、このカウント値の和Ｋ’＝Ｋ＋ΔＫが設定されたＭ値を超えると、オーバーフローして可変分周器４において分周比Ｎ＋１を選択、実行し、最初に戻る。これを繰り返して［数１］の様に、所望の周波数偏移を持った電圧制御発振器３の出力信号Ｆｖｃｏを得ている。
【００１５】
【数１】
【００１６】
ここでレジスタ５２は２つのレジスタ５２１，５２２からなっており、そのカウント値を各々、αΔＫ，βΔＫとする。ここで、αとβはΔＫの係数であり、αとβの和は１である。また、それぞれにレジスタ５１と接続・切断するためのスイッチ５４，５５が接続されており、スイッチ５４，５５は制御回路５３によってオン，オフされる。
【００１７】
そして、図２（ａ）に示す変調速度１／Ｔ１が既知である変調信号が制御回路５３に入ってきたときの出力信号Ｆｖｃｏの周波数偏移を図２（ｃ）に示す。変調信号のデータ１が制御回路５３に入ってくると、変調信号の立ち上がりエッジＡ１でトリガーがかかり、まずスイッチ５４をオンする。すると、カウント値αΔＫによって可変分周器４の分周比が増加して、結果として出力信号Ｆｖｃｏには、キャリア周波数に対して＋ｆ１の周波数偏移（αΔＫ分の周波数偏移）がかかる。同時に制御回路５３内のタイマー（図示せず）が作動して、Ｔ２（＜Ｔ１／２）の時間が経過するまでスイッチ５４がオンした状態となり、出力信号Ｆｖｃｏはこの間、＋ｆ１の周波数偏移がかかった状態となる。
【００１８】
次に、Ｔ１−２・Ｔ２の時間が経過するまでスイッチ５４と共にスイッチ５５がオンすると、カウント値αΔＫ＋βΔＫによって可変分周器４の分周比がさらに増加して、出力信号Ｆｖｃｏには、キャリア周波数に対して、＋（ｆ１＋ｆ２）の周波数偏移（αΔＫ＋βΔＫ分の周波数偏移）がかかった状態となる。
【００１９】
スイッチ５５がオンしてからＴ１−２・Ｔ２の時間が経過すると、スイッチ５５がオフし、レジスタ５２２のカウント値βΔＫは遮断される。スイッチ５５がオフしてからＴ２の時間が経過するまでスイッチ５４はオンのままで、可変分周器４の分周比はカウント値βΔＫ分減少して、出力信号Ｆｖｃｏは、キャリア周波数に対して＋ｆ１の周波数偏移がかかった状態になる。その状態で立ち下がりエッジＡ２を検出しない場合は同じ極性のデータが続くということなので、上記動作を繰り返す。
【００２０】
以上、変調信号のデータ１が入力された場合を説明したが、変調信号のデータ０が入力された場合や変調信号のデータ１が入力された後に立ち下がりエッジＡ２を検出した時は、同様の動作でキャリア周波数を挟んで逆に周波数偏移がかかる。
【００２１】
このようにして、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行うことで、図２（ｃ）破線のように高域成分を減衰させるためにフィルタをかけた信号波形と同等な、図２（ｃ）実線のように発振周波数が２段階に偏移した信号波形を実現できる。ここでは、カウンタ値αΔＫとβΔＫの２段で説明したが、例えばさらにカウンタ値γΔＫを増やせば、３段に、さらに増やせば４段と可能であるのは明らかである。また、総合してΔＫを実現するそれぞれのαΔＫ，βΔＫ，．．．と、それらをオン，オフするスイッチと、各スイッチを制御する制御回路があれば、分周比制御回路５は、アキュムレータ多段で構成されていても、ΣΔモジュレーターで構成されていても、分周比を制御する回路であればよい。
【００２２】
また、図１に示すレジスタ５２内に構成されるレジスタ５２１とレジスタ５２２のカウンタ値の係数αとβのその和を１に保つ条件下で、係数α，βの各値を制御回路５３経由で再設定することによって段階毎に変化する分周比を各々設定して、発振周波数が偏移する周波数を段階毎に任意に設定可能となる。偏移する段数が３段、４段などに増えても同様である。
【００２３】
さらに、制御回路５３において、スイッチ５４，５５のいずれをオンするかオフするかを制御することによって分周比が変化する段数を設定して、レジスタ５２内に構成されるレジスタ５２１，５２２の中から使用するレジスタを選択すると同時に、上記α，β等の係数を再設定することにより、１段階に変化させるのか、２段階に変化させるのか、あるいはさらに多くのレジスタを備えて３段階、４段階、．．．に変化させるのか等、その段数を任意に設定可能となる。
【００２４】
そして、制御回路５３内のタイマー（図示せず）において、例えば図２に示すＴ２の設定を変えることで、周波数偏移を段階的に変化させている時間を任意に設定可能となる。偏移する段数が３段、４段などに増えても同様である。
【００２５】
このように本参考例では、従来例のように変調信号の経路に別途フィルタを備えることなしに、発振周波数帯域の制限が可能になる。さらにシステムに応じて、発振周波数が偏移する周波数、段数、及び周波数偏移を段階的に変化させている時間を最適に設定することで、より最適な発振周波数帯域の制限が可能になり、目的の発振周波数帯域制限を成し遂げることができる。
【００２６】
（参考例２）
本参考例の分周比制御回路５は図３に示すように、図１の分周比制御回路５にメモリバッファ５７，５８を付加したもので、他の構成は参考例１と同様であり、同様の構成には同一の符号を付して説明は省略する。図４は、制御回路５３、及びメモリバッファ５７，５８の動作を説明するもので、まず、変調信号（送信データ）のビット数は予め判っており、メモリバッファ５７はこのビット数以上に構成されており、分周比制御回路５に入力された送信データを一旦全てバッファする。この送信データを制御回路５３が読み出して、そのビット毎のデータの極性が前のビットあるいは後のビットあるいは前後のビットの極性から変化していればそのビットにフラグＦを付加してから、メモリバッファ５８に格納する。
【００２７】
全ての送信データがメモリバッファ５８に格納されると、制御回路５３はメモリバッファ５８からデータを読み出し、フラグＦが付加されているビットについては参考例１で説明したように、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行う発振周波数帯域制限方法を実施する。
【００２８】
対してフラグＦが付加されていないビットについて発振周波数帯域制限の処理を行わない。例えば、データ１が連続した場合には、レジスタ５２ではレジスタ５２１のカウンタ動作の係数α＝１を設定し且つスイッチ５４をオンさせ、レジスタ５２２のカウンタ動作の係数β＝０を設定し且つスイッチ５５をオフさせることで、出力信号Ｆｖｃｏはデータ１が連続する間、キャリア周波数に対してカウント値ΔＫ分の周波数偏移がかかった状態を維持することができる。
【００２９】
なお、上記のようにレジスタ５２１のみを動作させても、あるいはレジスタ５２２のみ動作させてもよく、レジスタ５２２を動作させるときは、レジスタ５２２のカウンタ動作の係数β＝１を設定し且つスイッチ５５をオンさせ、レジスタ５２１のカウンタ動作の係数α＝０を設定し且つスイッチ５４をオフさせる。また、周波数偏移を３段，４段，．．．とした場合にはレジスタ５２を構成するレジスタ５２１，５２２，．．．のうちいずれかのレジスタを一つだけ動作させればよい。
【００３０】
（参考例３）
本参考例の分周比制御回路５は図５に示すように、図１の分周比制御回路５にメモリバッファ５９を付加したもので、他の構成は参考例１と同様であり、同様の構成には同一の符号を付して説明は省略する。図６は、制御回路５３、及びメモリバッファ５９の動作を説明するもので、まず、メモリバッファ５９は２ビット分用意されており、分周比制御回路５に入力される変調信号（送信データ）を１ビットずつ２ビット分バッファする。
【００３１】
そして、制御回路５３が一つ前のビットのデータと比較しながらデータを１ビットずつ読み出して、そのビットの極性が変化していれば参考例１で説明したように、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行う発振周波数帯域制限方法を実施する。
【００３２】
対して一つ前のデータと極性が同じデータについては発振周波数帯域制限の処理を行わない。例えば、データ１が連続した場合には、レジスタ５２ではレジスタ５２１のカウンタ動作の係数α＝１を設定し且つスイッチ５４はオンし、レジスタ５２２のカウンタ動作の係数β＝０を設定し且つスイッチ５５はオフすることで、出力信号Ｆｖｃｏはデータ１が連続する間、キャリア周波数に対してカウント値ΔＫ分の周波数偏移がかかった状態を維持する。
【００３３】
なお、上記のようにレジスタ５２１のみを動作させても、あるいはレジスタ５２２のみ動作させてもよく、レジスタ５２２を動作させるときは、レジスタ５２２のカウンタ動作の係数β＝１を設定し且つスイッチ５５をオンさせ、レジスタ５２１のカウンタ動作の係数α＝０を設定し且つスイッチ５４をオフさせる。また、周波数偏移を３段，４段，．．．とした場合にはレジスタ５２を構成するレジスタ５２１，５２２，．．．のうちいずれかのレジスタを一つだけ動作させればよい。
【００３４】
（実施形態）
本実施形態では、参考例２，３で説明したフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法について図７〜図９を用いて説明する。図７に示す通信端末ＴＲＸ１，ＴＲＸ２からなるシステムは、互いに無線通信を行うものである。通信端末ＴＲＸ１には分周比制御回路５のみ図示して、他の構成要素である位相比較器１、低域通過フィルタ２、電圧制御発振器３、可変分周器４を含む他の回路ブロックは図示していない。同様に、通信端末ＴＲＸ２には信号処理部７１と波形形状決定データ用メモリ７２のみ図示して、位相比較器１、低域通過フィルタ２、電圧制御発振器３、可変分周器４、分周比制御回路５を含む他の回路ブロックは図示していない。
【００３５】
まず、分周比制御回路５において、制御回路５３には波形形状決定データ用メモリ６０と波形形状メモリ６１とが接続され、波形形状決定データ用メモリ６０には、ある特定の送信データ列、例えば１１０１０１１００など、固有のデータが格納されている。また、波形形状メモリ６１には、参考例２，３の発振周波数帯域制限方法を一つ若しくは複数組み合わせた複数の基本パターン波形形状Ｐ１，Ｐ２，Ｐ３，．．．を格納しており、これらの波形形状は互いに異なるものを用意している。図２（ｃ）の波形もこの基本パターン波形形状の一つである。
【００３６】
図８（ａ）〜（ｃ）に、基本パターン波形形状の例を示す。図８（ａ）は、周波数偏移を２段としたもので矩形波に近く、高調波を多く含んでいる。対して図８（ｂ）は、周波数偏移を多段にし、図８（ｃ）は、周波数偏移を３段としたもので高調波はかなり落とされているが、元の波形である矩形波からすると１または０の情報を伝えている振幅レベル、時間が少ない。送信側が満たさなければならない発振周波数帯域は占有周波数帯幅として電波法で規定されており、例えば小電力セキュリティシステムの無線局の無線設備の占有周波数帯幅は、１６ＫＨｚであり、特定小電力無線局テレメータ用、テレコントロール用及びデータ伝送用無線設備では、８．５ＫＨｚである。送信データが矩形波に近いと占有周波数帯幅も広がり、送信データに高調波が少ないと占有周波数帯幅は狭くなる。
【００３７】
よって、例えば、小電力セキュリティシステム用途には図８（ａ）に近い基本パターン波形形状を選択し、テレメータ用途には規定を守る為に図８（ｃ）に近い波形を選択する。通信端末ＴＲＸ２の波形形状決定データ用メモリ７２には通信端末ＴＲＸ１の波形形状決定データ用メモリ６０にある特定の送信データ列と全く同じものが用意されている。
【００３８】
ここで、図９のフローチャートを用いて、動作例を説明する。まず通信端末ＴＲＸ１，ＴＲＸ２は、最適な波形形状を決定するため、初期設定モードに移行、待機する（ステップＳ１）。通信端末ＴＲＸ１では、ある波形形状Ｐｋを波形形状メモリ６１から選択し（ステップＳ２）、波形形状決定用データを波形形状決定データ用メモリ６０から読み出し、選択した波形形状Ｐｋで送信する（ステップＳ３）。
【００３９】
そして、通信端末ＴＲＸ２はそのデータを受信し（ステップＳ４）、その受信データを信号処理部７１で波形形状決定データ用メモリ７２から読み出したデータと比較する（ステップＳ５）。それらのデータが合致していなければ、通信端末ＴＲＸ１へ再送要求を行い（ステップＳ６）、通信端末ＴＲＸ１では、再送要求にしたがって先に選択した波形形状Ｐｋとは別の波形形状Ｐｊを選択し、再送する（ステップＳ７）。以後ステップＳ４から同様に処理を続け、通信端末ＴＲＸ１では再送要求を受ける度に過去未選択の波形形状を選択して再送し、通信端末ＴＲＸ２では、受信データと波形形状決定データ用メモリ７２から読み出したデータとを比較して、合致した時点の波形形状が通信に用いる波形形状として決定される（ステップＳ８）。
【００４０】
また、送信側の通信端末ＴＲＸ１が満たさなければならない発振周波数帯域が占有周波数帯幅として電波法で決められているので、本実施形態を適用するシステムそれぞれにおいて、送信端末ＴＲＸ１の波形形状メモリ６１に格納されている基本パターン波形形状Ｐ１〜Ｐｎのうち、各々のシステム毎に定められた占有周波数帯幅を満足する複数の基本パターン波形形状に予めフラグを付加しておき、図９のステップＳ２及びステップＳ７の基本パターン波形形状選択時において、フラグが付加されている基本パターン波形形状から優先的に選択するようにしてもよい。
【００４１】
【発明の効果】
請求項１の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理 による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すので、フラクショナルＮＰＬＬシンセサイザに従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができて、そのフラクショナルＮＰＬＬシンセサイザを用いて通信を行う際に、通信媒体環境に対応してフィードバック制御をかけることで、送受信する信号の最適な波形形状を自動的に選択する事が可能になるという効果がある。
【００４２】
請求項２の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すので、フラクショナルＮＰＬＬシンセサイザに従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができて、そのフラクショナルＮＰＬＬシンセサイザを用いて通信を行う際に、通信媒体環境に対応してフィードバック制御をかけることで、送受信する信号の最適な波形形状を自動的に選択する事が可能になるという効果がある。
【００４３】
請求項３の発明は、請求項１または２において、記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されるので、システム毎に有用な波形形状を予め優先的に選択でき、波形形状の決定がすばやくできるという効果がある。
【図面の簡単な説明】
【図１】 本発明の参考例１のフラクショナルＮＰＬＬシンセサイザの構成を示す図である。
【図２】 （ａ）変調信号を示す図である。
（ｂ）従来の周波数偏移を示す図である。
（ｃ）本発明の周波数偏移を示す図である。
【図３】 本発明の参考例２の分周比制御回路の構成を示す図である。
【図４】 同上の制御回路、及びメモリバッファの動作を示す図である。
【図５】 本発明の参考例３の分周比制御回路の構成を示す図である。
【図６】 同上の制御回路、及びメモリバッファの動作を示す図である。
【図７】 本発明の実施形態の通信システムを示す図である。
【図８】 （ａ），（ｂ），（ｃ）同上の基本パターン波形形状を示す図である。
【図９】 同上の通信動作を示すフローチャートである。
【図１０】 従来のフラクショナルＮＰＬＬシンセサイザの構成を示す図である。
【符号の説明】
１ 位相比較器
２ 低域通過フィルタ
３ 電圧制御発振器
４ 可変分周器
５ 分周比制御回路
５１，５２ レジスタ
５３ 制御回路
５４，５５ スイッチ
５６ 加算器
【発明の属する技術分野】
本発明は、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いた無線通信方法に関するものである。
【０００２】
【従来の技術】
フラクショナルＮＰＬＬシンセサイザーは、設定可能な出力周波数間隔が基準信号の周波数と一致するインテジャーＮＰＬＬシンセサイザーと違い、基準信号の周波数よりも小さな周波数間隔で出力信号の周波数を制御できるもので、その構成は図１０に示すように、位相比較器１と、低域通過フィルタ２と、電圧制御発振器３と、可変分周器４と、分周比制御回路１５とから構成される。
【０００３】
位相比較器１は、基準信号Ｆｒと可変分周器４の出力信号との位相差を検出して、検出結果を出力する回路である。低域通過フィルタ２は、位相比較器１の出力を平均化する回路である。電圧制御発振器３は、低域通過フィルタ２の出力電圧に応じた周波数の信号Ｆｖｃｏを発振する回路である。可変分周器４は、電圧制御発振器３が出力する信号Ｆｖｃｏの周波数を分周する回路である。分周比制御回路１５は、キャリア周波数の設定信号と変調信号とを入力されて、可変分周器４の分周比を制御する回路である。
【０００４】
ここで、分周比制御回路１５は可変分周器４の分周比を時間的に変化させ、平均値として整数でなく分数の精度で分周比を制御することを実現できるものである。この特性を利用し、電圧制御発振器３の出力信号Ｆｖｃｏの周波数をキャリア周波数から所望の周波数偏移で発振させるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調が可能となる。一般的に、図２（ａ）に示す１，０，１からなる変調信号を分周比制御回路１５に入力すると、出力信号Ｆｖｃｏの周波数偏移は図２（ｂ）の様な正の周波数偏移と負の周波数偏移とを交互に行う矩形波になる。（例えば、特許文献１参照。）。
【０００５】
このように直接、ＦＳＫ変調をかける事ができるフラクショナルＮＰＬＬシンセサイザーにおいては、変調をかけた時の発振周波数帯域を制限する為、分周比制御回路１５に変調信号を入力する際、フィルターを介して入力しており、そのときの出力信号Ｆｖｃｏの周波数偏移は図２（ｃ）の破線の様に図２（ｂ）の矩形波に比べて鈍った波形となる。
【０００６】
【特許文献１】
特開２００１−２９８３６３号公報（５頁左欄第３１行〜第４４行、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら上述の構成、方法では、特にフラクショナルＮＰＬＬシンセサイザーの同チップ内にフィルタを構成する場合、チップ面積が増大して、コスト上昇の原因となってしまうという問題があった。
【０００８】
本発明は、上記事由に鑑みてなされたものであり、その目的は、必要な回路を減らして、小サイズ低コストで実現できるフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて送受信する信号の最適な波形形状を自動的に選択する事が可能になる無線通信方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入 力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする。
【００１０】
請求項２の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする。
【００１１】
請求項３の発明は、請求項１または２において、記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１３】
（参考例１）
本参考例のフラクショナルＮＰＬＬシンセサイザは図１にその構成を示され、従来例を示す図１０と同様の構成には同一の符号を付して説明は省略する。本参考例では、図２（ｃ）の破線に示す、変調信号にフィルタをかけたときの出力信号Ｆｖｃｏの周波数偏移の波形と同等な、図２（ｃ）の実線に示す周波数偏移を２段階に行う波形を実現する。
【００１４】
分周比制御回路５は、レジスタ５１，５２と、制御回路５３と、スイッチ５４，５５と、加算器５６とを備えており、アキュムレータを１段用いた簡単な例を示している。まず、出力信号ＦｖｃｏをＮ分周している可変分周器４の出力をクロックにして、レジスタ５１，５２は各々に設定された値分までカウントし、そのカウント値を各々、Ｋ、ΔＫとする。加算器５６では、このカウント値の和Ｋ’＝Ｋ＋ΔＫが設定されたＭ値を超えると、オーバーフローして可変分周器４において分周比Ｎ＋１を選択、実行し、最初に戻る。これを繰り返して［数１］の様に、所望の周波数偏移を持った電圧制御発振器３の出力信号Ｆｖｃｏを得ている。
【００１５】
【数１】
ここでレジスタ５２は２つのレジスタ５２１，５２２からなっており、そのカウント値を各々、αΔＫ，βΔＫとする。ここで、αとβはΔＫの係数であり、αとβの和は１である。また、それぞれにレジスタ５１と接続・切断するためのスイッチ５４，５５が接続されており、スイッチ５４，５５は制御回路５３によってオン，オフされる。
【００１７】
そして、図２（ａ）に示す変調速度１／Ｔ１が既知である変調信号が制御回路５３に入ってきたときの出力信号Ｆｖｃｏの周波数偏移を図２（ｃ）に示す。変調信号のデータ１が制御回路５３に入ってくると、変調信号の立ち上がりエッジＡ１でトリガーがかかり、まずスイッチ５４をオンする。すると、カウント値αΔＫによって可変分周器４の分周比が増加して、結果として出力信号Ｆｖｃｏには、キャリア周波数に対して＋ｆ１の周波数偏移（αΔＫ分の周波数偏移）がかかる。同時に制御回路５３内のタイマー（図示せず）が作動して、Ｔ２（＜Ｔ１／２）の時間が経過するまでスイッチ５４がオンした状態となり、出力信号Ｆｖｃｏはこの間、＋ｆ１の周波数偏移がかかった状態となる。
【００１８】
次に、Ｔ１−２・Ｔ２の時間が経過するまでスイッチ５４と共にスイッチ５５がオンすると、カウント値αΔＫ＋βΔＫによって可変分周器４の分周比がさらに増加して、出力信号Ｆｖｃｏには、キャリア周波数に対して、＋（ｆ１＋ｆ２）の周波数偏移（αΔＫ＋βΔＫ分の周波数偏移）がかかった状態となる。
【００１９】
スイッチ５５がオンしてからＴ１−２・Ｔ２の時間が経過すると、スイッチ５５がオフし、レジスタ５２２のカウント値βΔＫは遮断される。スイッチ５５がオフしてからＴ２の時間が経過するまでスイッチ５４はオンのままで、可変分周器４の分周比はカウント値βΔＫ分減少して、出力信号Ｆｖｃｏは、キャリア周波数に対して＋ｆ１の周波数偏移がかかった状態になる。その状態で立ち下がりエッジＡ２を検出しない場合は同じ極性のデータが続くということなので、上記動作を繰り返す。
【００２０】
以上、変調信号のデータ１が入力された場合を説明したが、変調信号のデータ０が入力された場合や変調信号のデータ１が入力された後に立ち下がりエッジＡ２を検出した時は、同様の動作でキャリア周波数を挟んで逆に周波数偏移がかかる。
【００２１】
このようにして、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行うことで、図２（ｃ）破線のように高域成分を減衰させるためにフィルタをかけた信号波形と同等な、図２（ｃ）実線のように発振周波数が２段階に偏移した信号波形を実現できる。ここでは、カウンタ値αΔＫとβΔＫの２段で説明したが、例えばさらにカウンタ値γΔＫを増やせば、３段に、さらに増やせば４段と可能であるのは明らかである。また、総合してΔＫを実現するそれぞれのαΔＫ，βΔＫ，．．．と、それらをオン，オフするスイッチと、各スイッチを制御する制御回路があれば、分周比制御回路５は、アキュムレータ多段で構成されていても、ΣΔモジュレーターで構成されていても、分周比を制御する回路であればよい。
【００２２】
また、図１に示すレジスタ５２内に構成されるレジスタ５２１とレジスタ５２２のカウンタ値の係数αとβのその和を１に保つ条件下で、係数α，βの各値を制御回路５３経由で再設定することによって段階毎に変化する分周比を各々設定して、発振周波数が偏移する周波数を段階毎に任意に設定可能となる。偏移する段数が３段、４段などに増えても同様である。
【００２３】
さらに、制御回路５３において、スイッチ５４，５５のいずれをオンするかオフするかを制御することによって分周比が変化する段数を設定して、レジスタ５２内に構成されるレジスタ５２１，５２２の中から使用するレジスタを選択すると同時に、上記α，β等の係数を再設定することにより、１段階に変化させるのか、２段階に変化させるのか、あるいはさらに多くのレジスタを備えて３段階、４段階、．．．に変化させるのか等、その段数を任意に設定可能となる。
【００２４】
そして、制御回路５３内のタイマー（図示せず）において、例えば図２に示すＴ２の設定を変えることで、周波数偏移を段階的に変化させている時間を任意に設定可能となる。偏移する段数が３段、４段などに増えても同様である。
【００２５】
このように本参考例では、従来例のように変調信号の経路に別途フィルタを備えることなしに、発振周波数帯域の制限が可能になる。さらにシステムに応じて、発振周波数が偏移する周波数、段数、及び周波数偏移を段階的に変化させている時間を最適に設定することで、より最適な発振周波数帯域の制限が可能になり、目的の発振周波数帯域制限を成し遂げることができる。
【００２６】
（参考例２）
本参考例の分周比制御回路５は図３に示すように、図１の分周比制御回路５にメモリバッファ５７，５８を付加したもので、他の構成は参考例１と同様であり、同様の構成には同一の符号を付して説明は省略する。図４は、制御回路５３、及びメモリバッファ５７，５８の動作を説明するもので、まず、変調信号（送信データ）のビット数は予め判っており、メモリバッファ５７はこのビット数以上に構成されており、分周比制御回路５に入力された送信データを一旦全てバッファする。この送信データを制御回路５３が読み出して、そのビット毎のデータの極性が前のビットあるいは後のビットあるいは前後のビットの極性から変化していればそのビットにフラグＦを付加してから、メモリバッファ５８に格納する。
【００２７】
全ての送信データがメモリバッファ５８に格納されると、制御回路５３はメモリバッファ５８からデータを読み出し、フラグＦが付加されているビットについては参考例１で説明したように、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行う発振周波数帯域制限方法を実施する。
【００２８】
対してフラグＦが付加されていないビットについて発振周波数帯域制限の処理を行わない。例えば、データ１が連続した場合には、レジスタ５２ではレジスタ５２１のカウンタ動作の係数α＝１を設定し且つスイッチ５４をオンさせ、レジスタ５２２のカウンタ動作の係数β＝０を設定し且つスイッチ５５をオフさせることで、出力信号Ｆｖｃｏはデータ１が連続する間、キャリア周波数に対してカウント値ΔＫ分の周波数偏移がかかった状態を維持することができる。
【００２９】
なお、上記のようにレジスタ５２１のみを動作させても、あるいはレジスタ５２２のみ動作させてもよく、レジスタ５２２を動作させるときは、レジスタ５２２のカウンタ動作の係数β＝１を設定し且つスイッチ５５をオンさせ、レジスタ５２１のカウンタ動作の係数α＝０を設定し且つスイッチ５４をオフさせる。また、周波数偏移を３段，４段，．．．とした場合にはレジスタ５２を構成するレジスタ５２１，５２２，．．．のうちいずれかのレジスタを一つだけ動作させればよい。
【００３０】
（参考例３）
本参考例の分周比制御回路５は図５に示すように、図１の分周比制御回路５にメモリバッファ５９を付加したもので、他の構成は参考例１と同様であり、同様の構成には同一の符号を付して説明は省略する。図６は、制御回路５３、及びメモリバッファ５９の動作を説明するもので、まず、メモリバッファ５９は２ビット分用意されており、分周比制御回路５に入力される変調信号（送信データ）を１ビットずつ２ビット分バッファする。
【００３１】
そして、制御回路５３が一つ前のビットのデータと比較しながらデータを１ビットずつ読み出して、そのビットの極性が変化していれば参考例１で説明したように、可変分周器４の分周比を段階毎に変化させて出力信号Ｆｖｃｏの周波数偏移を段階毎に行う発振周波数帯域制限方法を実施する。
【００３２】
対して一つ前のデータと極性が同じデータについては発振周波数帯域制限の処理を行わない。例えば、データ１が連続した場合には、レジスタ５２ではレジスタ５２１のカウンタ動作の係数α＝１を設定し且つスイッチ５４はオンし、レジスタ５２２のカウンタ動作の係数β＝０を設定し且つスイッチ５５はオフすることで、出力信号Ｆｖｃｏはデータ１が連続する間、キャリア周波数に対してカウント値ΔＫ分の周波数偏移がかかった状態を維持する。
【００３３】
なお、上記のようにレジスタ５２１のみを動作させても、あるいはレジスタ５２２のみ動作させてもよく、レジスタ５２２を動作させるときは、レジスタ５２２のカウンタ動作の係数β＝１を設定し且つスイッチ５５をオンさせ、レジスタ５２１のカウンタ動作の係数α＝０を設定し且つスイッチ５４をオフさせる。また、周波数偏移を３段，４段，．．．とした場合にはレジスタ５２を構成するレジスタ５２１，５２２，．．．のうちいずれかのレジスタを一つだけ動作させればよい。
【００３４】
（実施形態）
本実施形態では、参考例２，３で説明したフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法について図７〜図９を用いて説明する。図７に示す通信端末ＴＲＸ１，ＴＲＸ２からなるシステムは、互いに無線通信を行うものである。通信端末ＴＲＸ１には分周比制御回路５のみ図示して、他の構成要素である位相比較器１、低域通過フィルタ２、電圧制御発振器３、可変分周器４を含む他の回路ブロックは図示していない。同様に、通信端末ＴＲＸ２には信号処理部７１と波形形状決定データ用メモリ７２のみ図示して、位相比較器１、低域通過フィルタ２、電圧制御発振器３、可変分周器４、分周比制御回路５を含む他の回路ブロックは図示していない。
【００３５】
まず、分周比制御回路５において、制御回路５３には波形形状決定データ用メモリ６０と波形形状メモリ６１とが接続され、波形形状決定データ用メモリ６０には、ある特定の送信データ列、例えば１１０１０１１００など、固有のデータが格納されている。また、波形形状メモリ６１には、参考例２，３の発振周波数帯域制限方法を一つ若しくは複数組み合わせた複数の基本パターン波形形状Ｐ１，Ｐ２，Ｐ３，．．．を格納しており、これらの波形形状は互いに異なるものを用意している。図２（ｃ）の波形もこの基本パターン波形形状の一つである。
【００３６】
図８（ａ）〜（ｃ）に、基本パターン波形形状の例を示す。図８（ａ）は、周波数偏移を２段としたもので矩形波に近く、高調波を多く含んでいる。対して図８（ｂ）は、周波数偏移を多段にし、図８（ｃ）は、周波数偏移を３段としたもので高調波はかなり落とされているが、元の波形である矩形波からすると１または０の情報を伝えている振幅レベル、時間が少ない。送信側が満たさなければならない発振周波数帯域は占有周波数帯幅として電波法で規定されており、例えば小電力セキュリティシステムの無線局の無線設備の占有周波数帯幅は、１６ＫＨｚであり、特定小電力無線局テレメータ用、テレコントロール用及びデータ伝送用無線設備では、８．５ＫＨｚである。送信データが矩形波に近いと占有周波数帯幅も広がり、送信データに高調波が少ないと占有周波数帯幅は狭くなる。
【００３７】
よって、例えば、小電力セキュリティシステム用途には図８（ａ）に近い基本パターン波形形状を選択し、テレメータ用途には規定を守る為に図８（ｃ）に近い波形を選択する。通信端末ＴＲＸ２の波形形状決定データ用メモリ７２には通信端末ＴＲＸ１の波形形状決定データ用メモリ６０にある特定の送信データ列と全く同じものが用意されている。
【００３８】
ここで、図９のフローチャートを用いて、動作例を説明する。まず通信端末ＴＲＸ１，ＴＲＸ２は、最適な波形形状を決定するため、初期設定モードに移行、待機する（ステップＳ１）。通信端末ＴＲＸ１では、ある波形形状Ｐｋを波形形状メモリ６１から選択し（ステップＳ２）、波形形状決定用データを波形形状決定データ用メモリ６０から読み出し、選択した波形形状Ｐｋで送信する（ステップＳ３）。
【００３９】
そして、通信端末ＴＲＸ２はそのデータを受信し（ステップＳ４）、その受信データを信号処理部７１で波形形状決定データ用メモリ７２から読み出したデータと比較する（ステップＳ５）。それらのデータが合致していなければ、通信端末ＴＲＸ１へ再送要求を行い（ステップＳ６）、通信端末ＴＲＸ１では、再送要求にしたがって先に選択した波形形状Ｐｋとは別の波形形状Ｐｊを選択し、再送する（ステップＳ７）。以後ステップＳ４から同様に処理を続け、通信端末ＴＲＸ１では再送要求を受ける度に過去未選択の波形形状を選択して再送し、通信端末ＴＲＸ２では、受信データと波形形状決定データ用メモリ７２から読み出したデータとを比較して、合致した時点の波形形状が通信に用いる波形形状として決定される（ステップＳ８）。
【００４０】
また、送信側の通信端末ＴＲＸ１が満たさなければならない発振周波数帯域が占有周波数帯幅として電波法で決められているので、本実施形態を適用するシステムそれぞれにおいて、送信端末ＴＲＸ１の波形形状メモリ６１に格納されている基本パターン波形形状Ｐ１〜Ｐｎのうち、各々のシステム毎に定められた占有周波数帯幅を満足する複数の基本パターン波形形状に予めフラグを付加しておき、図９のステップＳ２及びステップＳ７の基本パターン波形形状選択時において、フラグが付加されている基本パターン波形形状から優先的に選択するようにしてもよい。
【００４１】
【発明の効果】
請求項１の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理 による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すので、フラクショナルＮＰＬＬシンセサイザに従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができて、そのフラクショナルＮＰＬＬシンセサイザを用いて通信を行う際に、通信媒体環境に対応してフィードバック制御をかけることで、送受信する信号の最適な波形形状を自動的に選択する事が可能になるという効果がある。
【００４２】
請求項２の発明は、入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すので、フラクショナルＮＰＬＬシンセサイザに従来別途設けていた変調信号用のフィルタ回路を削減でき、小サイズ低コストで発振周波数の帯域制限を実現することができて、そのフラクショナルＮＰＬＬシンセサイザを用いて通信を行う際に、通信媒体環境に対応してフィードバック制御をかけることで、送受信する信号の最適な波形形状を自動的に選択する事が可能になるという効果がある。
【００４３】
請求項３の発明は、請求項１または２において、記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されるので、システム毎に有用な波形形状を予め優先的に選択でき、波形形状の決定がすばやくできるという効果がある。
【図面の簡単な説明】
【図１】 本発明の参考例１のフラクショナルＮＰＬＬシンセサイザの構成を示す図である。
【図２】 （ａ）変調信号を示す図である。
（ｂ）従来の周波数偏移を示す図である。
（ｃ）本発明の周波数偏移を示す図である。
【図３】 本発明の参考例２の分周比制御回路の構成を示す図である。
【図４】 同上の制御回路、及びメモリバッファの動作を示す図である。
【図５】 本発明の参考例３の分周比制御回路の構成を示す図である。
【図６】 同上の制御回路、及びメモリバッファの動作を示す図である。
【図７】 本発明の実施形態の通信システムを示す図である。
【図８】 （ａ），（ｂ），（ｃ）同上の基本パターン波形形状を示す図である。
【図９】 同上の通信動作を示すフローチャートである。
【図１０】 従来のフラクショナルＮＰＬＬシンセサイザの構成を示す図である。
【符号の説明】
１ 位相比較器
２ 低域通過フィルタ
３ 電圧制御発振器
４ 可変分周器
５ 分周比制御回路
５１，５２ レジスタ
５３ 制御回路
５４，５５ スイッチ
５６ 加算器
Claims (3)
- 入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を全ビットに亘って蓄積記憶し、蓄積記憶したビット列信号の全ビットに亘って極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、
通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする無線通信方法。 - 入力の周波数を分周した信号を出力する可変分周処理と、前記可変分周処理の分周比を制御する分周比制御処理と、基準信号と前記分周比制御処理による出力信号との位相差を検出して、該検出結果を出力する位相比較処理と、前記位相比較処理による出力を平均化する低域通過フィルタリング処理と、前記低域通過フィルタリング処理による出力に応じた発振周波数を出力すると共に、発振周波数を前記可変分周処理の入力とする電圧制御発振処理とによって発振周波数を生成する際に、周波数偏移をかける対象であるビット列信号を１ビット毎に極性の切り換わりを判別して、極性が切り換わっているときのみ分周比を段階毎に変化させて発振周波数の偏移を段階毎に行う分周比制御処理を行うフラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法を用いて周波数偏移をかけた信号を送受信する無線通信方法において、
通信端末は、送受信される信号の複数の波形形状、及び波形形状決定用データを記憶しており、通信端末のうち送信端末は、記憶している前記複数の波形形状から１つの波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信し、通信端末のうち受信端末は、受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致しなければ波形形状変更要求データを送信端末へ返信し、送信端末は、記憶している前記複数の波形形状から、受信した波形形状変更要求データに基づく波形形状を選択し、選択した波形形状となるように波形形状決定用データに周波数偏移をかけて送信する処理を、受信端末が受信した波形形状決定用データと記憶している波形形状決定用データとを比較して、その一部もしくは全部が合致するまで繰り返すことを特徴とする無線通信方法。 - 記憶している前記複数の波形形状のうち所定の波形形状は、適用されるシステムによって優先して選択されることを特徴とする請求項１または２記載の無線通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310017A JP4085774B2 (ja) | 2002-10-24 | 2002-10-24 | フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310017A JP4085774B2 (ja) | 2002-10-24 | 2002-10-24 | フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007316188A Division JP4453753B2 (ja) | 2007-12-06 | 2007-12-06 | フラクショナルｎｐｌｌシンセサイザ、フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004147106A JP2004147106A (ja) | 2004-05-20 |
| JP4085774B2 true JP4085774B2 (ja) | 2008-05-14 |
Family
ID=32455661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002310017A Expired - Lifetime JP4085774B2 (ja) | 2002-10-24 | 2002-10-24 | フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085774B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684053B1 (ko) * | 2005-02-14 | 2007-02-16 | 삼성전자주식회사 | 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법 |
| US7301404B2 (en) * | 2005-07-21 | 2007-11-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for transceiver frequency synthesis |
| KR100638894B1 (ko) | 2006-01-02 | 2006-10-27 | 삼성전기주식회사 | Σ△ 변조를 이용한 프로그램가능 주파수 분주기 |
| JP2012147080A (ja) * | 2011-01-07 | 2012-08-02 | Panasonic Corp | デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置 |
-
2002
- 2002-10-24 JP JP2002310017A patent/JP4085774B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004147106A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1536565A1 (en) | Signal processing device, signal processing method, delta-sigma modulation type fractional division pll frequency synthesizer, radio communication device, delta-sigma modulation type d/a converter | |
| US7760844B2 (en) | Multi-modulus divider with extended and continuous division range | |
| JPH04505539A (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US20070291173A1 (en) | Phase lock loop and digital control oscillator thereof | |
| JP2002108490A (ja) | クロック供給回路 | |
| EP2009797A1 (en) | Frequency synthesizer, wireless communication system, and semiconductor device | |
| JP2004528768A (ja) | 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体 | |
| JP2004528768A5 (ja) | ||
| JP4085774B2 (ja) | フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法 | |
| US20060012440A1 (en) | Phase locked loop | |
| JP4365814B2 (ja) | 受信機および無線通信装置 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| WO2012093424A1 (ja) | デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置 | |
| JP4453753B2 (ja) | フラクショナルｎｐｌｌシンセサイザ、フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法 | |
| US5903593A (en) | Spread spectrum signal receiver | |
| JP4045978B2 (ja) | デジタル信号送受信機 | |
| US20060176978A1 (en) | FSK signal generator | |
| US7911283B1 (en) | Low noise oscillator and method | |
| JP2010045443A (ja) | 搬送波生成回路 | |
| US4547751A (en) | System for frequency modulation | |
| KR100206462B1 (ko) | 주파수도약방식의 통신시스템을 위한 위상동기루프 | |
| JP3839766B2 (ja) | Ｉｆ復調モジュール | |
| JPH11168405A (ja) | 無線回路とそれを用いた移動無線機 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| KR20080014356A (ko) | 이중 피드 포워드 링 오실레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |