Der
Erfindung liegt die technische Aufgabe zugrunde, eine Vorrichtung
zum Durchführen
einer Sigma-Delta-Modulation, einen Frequenzsynthesizer und ein
Bruchteil-N-Frequenzsyntheseverfahren zur Verfügung zu stellen, die eine Frequenzauflösung der
Ausgangsfrequenz eines Frequenzsynthesizers ohne Erhöhung der
Eingangsbits des Sigma-Delta-Modulators
ermöglichen.
Die
Erfindung löst
dieses Problem durch eine Vorrichtung zum Durchführen einer Sigma-Delta-Modulation
mit den Merkmalen des Anspruchs 1, einen Frequenzsynthesizer mit
den Merkmalen des Anspruchs 7 und ein Bruchteil-N-Frequenzsyntheseverfahren
mit den Merkmalen des Anspruchs 14.
Bevorzugte
Ausführungsformen
der Erfindung sind Gegenstand der Unteransprüche, deren Wortlaut hiermit
durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, um unnötige Textwiederholungen
zu vermeiden.
Ein
Sigma-Delta-Modulator ist zum Modulieren eines Mehrbit-Frequenzauflösungssteuersignals
mit mindestens einem Puls ausgebildet, der eine Periode P und ein
variables Tastverhältnis
aufweist und unter Verwendung eines Pulsgenerators erzeugt wird.
Ein
Bruchteil-N-Frequenzsynthesizer wird ebenfalls zur Verfügung gestellt,
wobei der Synthesizer den Sigma-Delta-Modulator und einen Pulsgenerator
(beispielsweise mit Pulsweitenmodulation) zum Modifizieren der Frequenzauflösung (beabstanden)
des Frequenzsynthesizers verwendet. Der Bruchteil-N-Frequenzsynthesizer
ermöglicht
eine Kanalfrequenzbeabstandung von Mehrband ohne Eingangsbits des
Sigma-Delta-Modulators
zu erhöhen.
Ein
Bruchteil-N-Frequenzsyntheseverfahren wird ebenfalls zur Verfügung gestellt,
wobei eine Kanalfrequenzbeabstandung mit Mehrband ohne Erhöhen von
Eingangsbits des Sigma-Delta-Modulators erzielt werden kann.
Eine
beispielhafte Ausführungsform
stellt eine Vorrichtung zur Verfügung,
mit: einem Pulsgenerator, der zum Erzeugen eines Mehrbit-Frequenzauflösungssteuersignals
mit mindestens einem Puls ausgebildet ist, wobei der mindestens
eine Puls eine Periode P und ein variables Tastverhältnis aufweist
(P ist eine positive ganze Zahl), und einem Sigma-Delta-Modulator,
der zum Erzeugen eines digitalen Zufallscodes durch Modulieren des
Frequenzauflösungssteuersignals
ausgebildet ist. Ein Mehrband-Ausgangsfrequenzsignal, das ein Mehrband
unterstützt,
kann basierend auf dem digitalen Zufallscode erzeugt werden.
In
anderen beispielhaften Ausführungsformen
umfasst ein Frequenzsynthesizer einen Sigma-Delta-Modulator, der
zum Erzeugen eines digitalen Zufallscodes durch Modulieren eines
Mehrbit-Frequenzauflösungs steuersignals
mit mindestens einem Puls ausgebildet ist, wobei der mindestens
eine Puls eine Periode P und ein variables Tastverhältnis aufweist
(P ist eine positive ganze Zahl), einen Frequenzteiler, der zum
Teilen eines spannungsgesteuerten Oszillationsfrequenzsignals basierend
auf dem digitalen Zufallscode ausgebildet ist, einen Phasenfrequenzdetektor,
der zum Detektieren einer Phasendifferenz und einer Frequenzdifferenz
zwischen einem Referenzfrequenzsignal und dem geteilten spannungsgesteuerten
Schwingungsfrequenzsignal ausgebildet ist, eine Ladungspumpe, die
zum Pumpen von Ladungen ausgebildet ist, die zu einem Ausgang des
Phasenfrequenzdetektors gehören,
einen Schleifenfilter, das zum Filtern einer niederfrequenten Komponente
eines Ausgangssignals der Ladungspumpe ausgebildet ist, und einen
spannungsgesteuerten Oszillator, der zum Erzeugen des spannungsgesteuerten
Oszillationsfrequenzsignals basierend auf einem Ausgangssignal des
Schleifenfilters ausgebildet ist. Das spannungsgesteuerte Oszillationsfrequenzsignal
kann vorteilhaft als ein Mehrband-Ausgangsfrequenzsignal verwendet
werden, welches Mehrband unterstützt.
Eine
weitere beispielhafte Ausführungsform
der Erfindung stellt ein Bruchteil-N-Frequenzsyntheseverfahren zur
Verfügung,
bei dem ein digitaler Zufallscode durch Sigma-Delta-Modulieren eines
Mehrbit-Frequenzauflösungssteuersignals
mit mindestens einem Puls erzeugt wird, der eine Periode P und ein
variables Tastverhältnis
(P ist eine positive ganze Zahl) aufweist.
Das
Bruchteil-N-Frequenzsyntheseverfahren kann weiterhin die Schritte
umfassen: Teilen eines spannungsgesteuerten Oszillationsfrequenzsignals
basierend auf dem digitalen Zufallscode, Detektieren einer Phasendifferenz
und einer Frequenzdifferenz zwischen einem Referenzfrequenzsignal
und dem geteilten spannungsgesteuerten Oszillationsfrequenzsignal,
Aufladen (oder Ladungspumpen) entsprechend eines Ausgangssignals
des Detektionsschritts, Filtern einer niederfrequenten Komponente
eines Ausgangssignals des Aufladungs-(oder Ladungspump)-Schritts,
und Erzeugen des spannungsgesteuerten Oszillationsfrequenzsignals
basierend auf einem Ausgangssignal des Filterschritts. Ein Mehrband-Ausgangsfrequenzsignal,
das Mehrband unterstützt,
kann unter Verwendung des spannungsgesteuerten Oszillationsfrequenzsignals
erzeugt werden.
Bevorzugte
Ausführungsformen
der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend
detailliert beschrieben. Hierbei zeigen:
1 ein
Blockdiagramm eines Frequenzsynthesizers gemäß einer beispielhaften Ausführungsform der
vorliegenden Erfindung,
2 ein
Blockdiagramm eines Sigma-Delta-Modulators des Frequenzsynthesizers
von 1,
3A ein
Zeitablaufdiagramm, das die stabilen Zustände der mehreren Bits (Nmsb,
Nmsb-1, ..., N0) eines Frequenzauflösungssteuersignals zeigt, das
in den Sigma-Delta-Modulator von 2 eingegeben
wird.
3B ein
Schaubild der Bruchteil-N-Frequenzauflösung, die sich aus dem Mehrbit-Frequenzauflösungssteuersignal
mit stabilen Zuständen
von 3A ergibt,
4A ein
Zeitablaufdiagramm eines Mehrbit-Frequenz-Auflösungssteuersignals mit variablem
Tastverhältnis
zum Variieren der Bruchteil-N-Frequenzauflösung eines Ausgangsfrequenzsignals,
4B ein
Schaubild der verbesserten Bruchteil-N-Frequenzauflösung, die
sich durch Verwendung des Mehrbit-Frequenzauflösungssteuersignals von 4A mit
variablem Tastverhältnis
ergibt,
5 ein
Schaltbild eines Pulsgenerators gemäß einer beispielhaften Ausführungsform
der vorliegenden Erfindung,
6 ein
Diagramm der Synthese eines Ausgangsfrequenzsignals, das durch den
Pulsgenerator von 5 erzeugt wird, und
7 ein
Flussdiagramm eines Bruchteil-N-Frequenzsyntheseverfahrens gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung
1 ist
ein Blockdiagramm eines Frequenzsynthesizers gemäß einer beispielhaften Ausführungsform
der vorliegenden Erfindung. Bezugnehmend auf 1 umfasst
der Frequenzsynthesizer einen Phasenfrequenzdetektor (PFD) 100,
eine Ladungspumpe 110, einen Schleifenfilter 120,
einen spannungsgesteuerten Oszillator (VCO) 130, einen
Frequenzmultiplizierer 140, einen Frequenzteiler 150,
einen Sigma-Delta-Modulator 160 und
einen Pulsgenerator 170.
Der
Frequenzsynthesizer teilt die Frequenz eines spannungsgesteuerten
Oszillationssignals fVCO durch einen vorbestimmten
Teiler N, detektiert die Phasen-/Frequenzdifferenz zwischen dem
frequenzgeteilten spannungsgesteuerten Oszillationssignal f'VCO und
dem Referenzfrequenzsignal fref und erzeugt
ein gewünschtes
spannungsgesteuertes Schwingungssignal fVCO dadurch,
dass eine Frequenzänderung
des spannungsgesteuerten Oszillationssignals fVCO verursacht
wird, so dass der Phasenfehler zwischen dem frequenzgeteilten spannungsgesteuer ten
Oszillationssignal f'VCO und dem Referenzfrequenzsignal fref minimiert wird.
Der
Phasenfrequenzdetektor 100 detektiert Phasen-/Frequenzdifferenzen
zwischen dem frequenzgeteilten spannungsgesteuerten Oszillationssignal
f'VCO und
dem Referenzfrequenzsignal fref und erzeugt
ein Pulssignal entsprechend der detektierten Phasendifferenz und
der detektierten Frequenzdifferenz.
Die
Ladungspumpe 110 lädt
(oder ladungspumpt) das Pulssignal, das durch den Phasenfrequenzdetektor
(PFD) 100 ausgegeben wird
Der
Schleifenfilter 120 filtert niederfrequente Anteile des
Ausgangssignals der Ladungspumpe 110 und gibt ein Spannungssignal,
entsprechend gefilterter DC-Ladungen, die durch den Phasenfrequenzdetektor 100 ausgegeben
werden, an den spannungsgesteuerten Oszillator 130 aus.
Der
spannungsgesteuerte Oszillator 130 erzeugt das spannungsgesteuerte
Oszillationsfrequenzsignal fVCO entsprechend
dem durch den Schleifenfilter 120 ausgegebenen Spannungssignal.
Der
Sigma-Delta-Modulator 160 führt eine Sigma-Delta-Modulation
basierend auf dem Frequenzauflösungssteuersignal
mit den mehreren Bits Nmsb, Nmsb-1, ..., N0, das durch den Pulsgenerator 170 ausgegeben
wird, und basierend auf einer Anzahl von vorbestimmten Rückkopplungskoeffizienten
bi (siehe 2) aus, und erzeugt einen digitalen
Zufallscode SDM_OUT, der zu einem Bruchteil-Anteil des Teilers N
gehört.
Der
Frequenzteiler 150 generiert und variiert einen Hauptzählerwert
und einen Schwellenzählerwert (Swallow
Counter) basierend auf dem Signal SDM_OUT und führt eine Modulus-Steuerung
unter Verwendung des variierten Hauptzählerwerts und des variierten
Schwellenzählerwerts
durch. Folglich werden ein Bruchteil-Anteil des Teilers N und ein
ganzzahliger Anteil des Teilers N in dem spannungsgesteuerten Oszillationssignal
fVCO durch den Modulus-Steuervorgang bestimmt,
der durch den Frequenzteiler 150 ausgeführt wird.
Eine
Modulus-Steuereinheit 156 erzeugt ein Modulus-Steuersignal
zum Auswählen
eines Teilers D oder D+1 eines Vorteilers 154 in Abhängigkeit
von dem Hauptzählerwert
des Hauptzählers 152 und
des Schwellenzählerwerts
des Schwellenzählers 158.
Der
Vorteiler 154 wählt
einen der Teiler D oder D+1 in Abhängigkeit von dem Modulus-Steuersignal aus
und teilt die Frequenz des spannungsgesteuerten Oszillationsfrequenzsignals
fVCO durch den ausgewählten Teiler D oder D+1. Beispielsweise
wählt der
Vorteiler 154 den Teiler D+1 aus, wenn das Modulus-Steuersignal
einen High-Pegel aufweist, und wählt
den Teiler D aus, wenn das Modulus-Steuersignal einen Low-Pegel aufweist.
Der
Hauptzähler 152 und
der Schwellenzähler 158 führen Zähleroperationen
in Abhängigkeit
von dem ausgewählten
Teiler D oder D+1 basierend auf dem Signal SDM_OUT aus, das durch
den Sigma-Delta-Modulator 160 erzeugt
wird. Beispielsweise sind der Hauptzähler 152 und der Schwellenzähler 158 programmierbare
Zähler
und weisen einen vorbestimmten anfänglichen ganzzahligen Anteil
eines Teilers auf und führen
Abwärtszähloperationen
durch Abwärtszählen beginnend
bei dem anfänglichen
ganzzahligen Anteil des Teilers in Abhängigkeit von dem ausgewählten Teiler
D oder D+1 aus.
Im
Allgemeinen, da der Hauptzählerwert
größer ist
als der Schwellenzählerwert,
erreicht der Schwellenzählerwert
schneller Null als der Hauptzählerwert,
und der Schwellenzähler 158 stoppt
die Abwärtszähl operation,
wenn der Schwellenzählerwert
Null erreicht. Der anfängliche
ganzzahlige Anteil des Teilers wird in den Schwellenzähler 158 und
den Hauptzähler 152 geladen,
wenn der Hauptzählerwert
Null wird, und der Schwellenzähler 158 und
der Hauptzähler 152 starten
ihre Abwärtszähloperation
erneut. Beispielsweise wird die Frequenz des spannungsgesteuerten
Oszillationsfrequenzsignals fVCO durch den
Teiler D+1 geteilt, bis der Schwellenzählerwert Null erreicht, und
die Frequenz des spannungsgesteuerten Oszillationsfrequenzsignals fVCO wird durch den Teiler D geteilt, bis
der Hauptzählerwert
Null erreicht, nachdem der Schwellenzählerwert Null erreicht hat.
Der
Frequenzmultiplizierer 140 multipliziert das spannungsgesteuerte
Schwingungsfrequenzsignal fVCO, das durch
den spannungsgesteuerten Oszillator ausgegeben wird, mit Multiplikationsfaktoren,
um ein Mehrband-Ausgangsfrequenzsignal zu erzeugen. Das Mehrband-Ausgangsfrequenzsignal
unterstützt
Mehrband. Beispielsweise multipliziert der Frequenzmultiplizierer 140 das
spannungsgesteuerte Oszillationsfrequenzsignal fVCO mit
einem Faktor N, um ein erstes Ausgangsfrequenzsignal fPCS zu
erzeugen, und Multipliziert das spannungsgesteuerte Oszillationsfrequenzsignal
fVCO mit einem Faktor N, um ein zweites
Ausgangsfrequenzsignal fcell zu erzeugen.
Der
Pulsgenerator 170 erzeugt ein Frequenzauflösungssteuersignal
mit den mehreren Bits Nmsb, Nmsb-1, ..., N0 basierend auf einem
empfangenen Pulsweitensteuersignal Qmsb, Qmsb-1, ..., Q1 und einem Periodensteuersignal
Pperiod. Das Mehrbit-Frequenzauflösungssteuersignal
Nmsb, Nmsb-1, ..., N0 weist mindestens einen Puls auf. Beispielsweise
kann eine Anzahl der Pulse des Mehrbit-Frequenzauflösungssteuersignals
Nmsb, Nmsb-1, ..., N0 gleich sein wie eine Anzahl der mehreren Bits
Nmsb, Nmsb-1, ..., N0. Eine Periode eines Pulses beträgt P (P
ist eine positive ganze Zahl) und ein Puls weist ein variables Tastverhältnis auf. Eine
Pulsweite eines Pulses variiert basierend auf dem Pulsweitensteuersignal
Qmsb, Qmsb-1, ..., Q1 und die Periode P variiert basierend auf dem
Periodensteuersignal (4 zeigt die
beispielhafte Pulsform von N0 und Nmsb-1 in einer Pulsfolge der
mehreren Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals).
Jedes
Bit des Pulsweitensteuersignals Qmsb, Qmsb-1, ..., Q1 gehört zu einem
jeweiligen Bit der mehreren Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals
und bestimmt eine Pulsweite eines Pulses, der zu einem jeweiligen
Bit der mehreren Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals
gehört.
Beispielsweise bestimmt das höchstwertige
Bit Qmsb des Pulsweitensteuersignals eine Pulsweite eines Pulses,
der zu dem höchstwertigen
Bit Nmsb des Mehrbit-Frequenzauflösungssteuersignals
gehört.
Die Pulsweite des Pulses, der zu dem höchstwertigen Bit Nmsb des Mehrbit-Frequenzauflösungssteuersignals
gehört,
kann durch Anwenden eines variablen binären digitalen Codes auf das
Qmsb-Bit variiert werden. Wenn beispielsweise die Pulsweite des
Pulses, der zu dem Nmsb-Bit gehört,
einen ersten Wert aufweist, wenn „11111" in das Qmsb eingegeben wird, weist
die Pulsweite des Pulses, der zu dem Nmsb-Bit gehört, einen
zweiten Wert auf, der sich von dem ersten Wert unterscheidet, wenn „00000" in das Qmsb eingegeben wird.
Die
Frequenzauflösung
des Ausgangsfrequenzsignals (beispielsweise des ersten Ausgangsfrequenzsignals
fPCS) kann in Abhängigkeit von einem Tastverhältnis (d.h.
Q/P) der periodischen Pulsfolge, die in den Sigma-Delta-Modulator
eingegeben wird, variiert werden. Die Pulsweite der Pulse kann unter
Verwendung verschiedener Verfahren variiert werden. Beispielsweise
kann die Pulsweite der Pulse, die zu allen Bits Nmsb, Nmsb-1, ...,
N0 des Mehrbit-Frequenzsteuersignals gehören, durch Anlegen eines variablen
binären
digitalen Codes an ein Bit des Pulsweitensteuersignals variiert
werden. Alternativ kann die Pulsweite der Pulse, die zu einigen
Bits der mehreren Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals
gehören,
durch Anlegen eines variablen binären digitalen Codes an ein
Bit des Pulsweitensteuersignals variiert werden. Alternativ kann
die Pulsweite von allen Pulsen, die zu allen Bits Nmsb, Nmsb-1,
..., N0 des Mehrbit-Frequenzauflösungssteuersignals
gehören,
durch Anlegen eines variablen binären digitalen Codes an B1-Bits
des Pulsweitensteuersignals variiert werden, wobei B1 kleiner ist
als die Anzahl der Bits Nmsb, Nmsb-1, ..., N0. Alternativ kann die
Pulsweite der Pulse, die zu einigen Bits der mehreren Bits Nmsb,
Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals
gehören,
durch Anlegen eines variablen binären digitalen Codes auf die
B1-Bits des Pulsweitensteuersignals variiert werden. Die Pulsweite
von Pulsen, die zu einigen oder allen Bits der mehreren Bits Nmsb,
Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals
gehören,
können
identische Werte oder unterschiedliche Werte aufweisen.
Das
Periodensteuersignal Pperiod kann die Periode
P eines Pulses bestimmen, der zu einem jeweiligen Bit der mehreren
Bits Nmsb, Nmsb-1,
..., N0 des Frequenzauflösungssteuersignals
gehört.
Das Periodensteuersignal Pperiod kann die
Periode P eines Pulses, der zu allen Bits Nmsb, Nmsb-1, ..., N0
des Mehrbit-Frequenzauflösungssteuersignals
gehört,
in gleicher Weise bestimmen, wie das Pulsweitensteuersignal Qmsb, Qmsb-1,
..., Q1 die Pulsweite eines Pulses bestimmt, der zu allen Bits Nmsb,
Nmsb-1, ..., N0 des Mehrbit-Frequenzauflösungssteuersignals gehört. Das
Periodensteuersignal Pperiod kann die Periode
P eines Pulses, der zu einigen Bits der mehreren Bits Nmsb, Nmsb-1,
..., N0 des Frequenzauflösungssteuersignals
gehört,
in gleicher Weise bestimmen, wie das Pulsweitensteuersignal die
Pulsweite eines Pulses bestimmt, der zu einigen Bits der mehreren
Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals gehört. Die
Periode P der Pulse, die zu einigen oder allen Bits der mehreren
Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals gehören, können identische
Werte oder unterschiedliche Werte aufweisen.
2 zeigt
ein Blockdiagramm eines Sigma-Delta-Modulators des Frequenzsynthesizers
von 1.
Bezugnehmend
auf 2 umfasst der Sigma-Delta-Modulator einen Modulator 200,
einen Überlaufdetektor
(OFD) 250 und einen Quantifizierer (QTZ) 260.
Die Modulatoreinheit 200 umfasst beispielsweise erste,
zweite, dritte und vierte Modulatorstufen 210, 220, 230 und 240.
Jede der Modulatorstufen 210, 220, 230 und 240 umfasst
einen Addierer 212, einen Akkumulator 216, eine
Rückkopplungskoeffizienteneinheit 214 und eine
Gewichtungseinheit 222.
Die
erste, zweite, dritte und vierte Modulatorstufe 210, 220, 230 und 240 führen Sigma-Delta-Modulationen
des Mehrbit-Frequenzauflösungssteuersignals
Nmsb, Nmsb-1, ... und N0 unter Verwendung einer Anzahl von Rückkopplungskoeffizienten
b1, b2, b3 und b4 aus.
Der Überlaufdetektor 250 detektiert
einen Überlauf
eines Ausgangssignals des Modulators 200, um den Akkumulator 216 einer
jeweiligen Modulatorstufe 210, 220, 230 und 240 zurückzusetzen.
Das
quantifizierte Ausgangssignal SDM_OUT des Quantifizierers QTZ 260 wird
positiv oder negativ an die Rückkopplungskoeffizienteneinheiten
b1, b2, b3 und b4 der jeweiligen Modulatorstufen 210, 220, 230 und 240 zurückgekoppelt.
Das quantifizierte Ausgangssignal SDM_OUT (der digitale Zufallscode)
basiert auf dem Ausgangssignal der letzten bzw. vierten Modulatorstufe 240.
Das
Signal SDM_OUT wird zu einem Wert, der durch den Frequenzteiler 150 vorbestimmt
wird, addiert und bestimmt den Teiler N, der einen Bruchteil-Anteil
und einen Ganzzahl-Anteil aufweist.
Der
Teiler N wird durch die Gleichung 1 ausgedrückt. <Gleichung 1 >
Hierbei
wird fVCO durch Multiplizieren von fref mit N erhalten. Der Term (BP+A) repräsentiert
einen Ganzzahl-Anteil des Teilers N und wird durch den Hauptzähler 152,
den Schwellenzähler 158 und
den Vorteiler 154 bestimmt. Der Ausdruck k/(b1 × 0,25)
repräsentiert
einen Bruchteil-Anteil des Teilers N und wird durch den Sigma-Delta-Modulator 160 bestimmt.
Der Term 0,25 des Bruchteil-Anteils repräsentiert
einen konstanten Wert, wenn ein 3-Bit-Quantifizierer (QTZ) in dem
Sigma-Delta-Modulator 160 verwendet wird. Der Term k repräsentiert
eine dezimale Zahl, die zu dem Mehrbit-Frequenzauflösungssteuersignal
Nmsb, Nmsb-1, ..., N0 gehört.
Ein
effektiver Bruchteil-Anteil des Teilers N wird durch Gleichung 2
dargestellt.
Eine
Frequenzauflösung
wird durch Gleichung 3 basierend auf den Gleichungen 1 und 2 dargestellt.
Die
durch den Bruchteil-N-Frequenzsynthesizer ausgegebene Frequenz wird
um eine vorbestimmte Frequenz Δf
ausgehend von einer Frequenz verschoben, die zu einer Ausgangsfrequenz
gehört,
die durch den Ganzzahl-Anteil des Teilers N geteilt wird.
Wenn
ein Signal SDM_input das Mehrbit-Frequenzauflösungssteuersignal Nmsb, Nmsb-1,
..., N0 darstellt, das in den Sigma-Delta-Modulator 160 eingegeben wird,
wird die vorbestimmte Frequenz Δf
durch Gleichung 4 ausgedrückt.
3A zeigt
ein Zeitablaufdiagramm der stabilen Zustände der mehreren Bits Nmsb,
Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals,
das in den Sigma-Delta-Modulator von 2 eingegeben
wird. 3B zeigt ein Schaubild der Bruchteil-N-Frequenzauflösung, die
sich aus den stabilen Zuständen
des Mehrbit-Frequenzauflösungssteuersignals
von 3A ergibt.
Bezugnehmend
auf 3B repräsentieren
Frequenzen CN und CN+1 Frequenzen
des Ausgangsfrequenzsignals, das durch einen ganzzahligen Teiler
N, N+1 geteilt wird. Eine Frequenz CN+1/A repräsentiert
eine Ausgangsfrequenz, die um eine Minimalfrequenz fmin = Δf von der
Frequenz CN verschoben ist (wenn das niederwertigste
Bit (LSB) M0 (oder N0) einen binären
Wert von „1" aufweist und die
anderen Bits (M1, M2, ..., Mmsb) einen binären Wert von „0" aufweisen). Eine
Frequenz CN+2/A repräsentiert eine Ausgangsfrequenz,
die um das Doppelte der Minimal frequenz (2 × fmin) von der Frequenz CN verschoben ist, wenn das M1-Bit (oder das N1-Bit)
einen binären
Wert von „1" und die anderen
Bits (M0, M3, ..., Mmsb) einen binären Wert von „0" aufweisen. Ein Term „A" repräsentiert
den Eingangsbereich des Sigma-Delta-Modulators 160.
Jeder
der Terme Mn der Gleichung 4 wird durch Qn/Pn ersetzt, so dass die
Gleichung 4 durch die Gleichung 5 ersetzt werden kann. Wie aus Gleichung
5 hervorgeht, kann die Frequenzauflösung (Δf = fresolution) durch
Veränderung
des Verhältnisses
Qn/Pn geregelt (beispielsweise erhöht) werden, auch ohne ein Erhöhen der
Eingangsbits des Sigma-Delta-Modulators.
4A zeigt
ein Zeitablaufdiagramm des Mehrbit-Frequenzauflösungssteuersignals mit variablem Tastverhältnis zum
Variieren der Bruchteil-N-Frequenzauflösung eines
Ausgangsfrequenzsignals (beispielsweise des ersten Ausgangsfrequenzsignals
fPCS).
Bezugnehmend
auf 4A wird das Tastverhältnis Qn/Pn der Gleichung 5
durch einen Puls eines jeweiligen Bits der mehreren Bits Nmsb, Nmsb-1,
..., N0 des Frequenzauflösungssteuersignals
dargestellt. P repräsentiert
eine Periode eines Pulses und Q repräsentiert eine Pulsweite eines
Pulses. Da jedes Bit der mehreren Bits Nmsb, Nmsb-1, ..., N0 des
Frequenzauflösungssteuersignals
zu einem periodischen Puls mit einer Periode P und einer Pulsweite
Q gehört,
kann die Frequenzauflösung
des Ausgangsfrequenzsignals (beispielsweise des ersten Ausgangsfrequenzsignals
fPCS) durch Verändern des Tastverhältnisses
(d.h. Q/P) des periodischen Pulses verändert werden. Eine optimale
Periode P kann durch Simulation basierend auf Eigenschaften des
Sigma-Delta-Modulators
bestimmt werden.
4B zeigt
ein Schaubild der verbesserten Bruchteil-N-Frequenzauflösung, die sich aus der Sigma-Delta-Modulation
eines Mehrbit-Frequenzauflösungssteuersignals
mit variablem Tastverhältnis
von 4A ergibt. 4B zeigt
die verfügbaren
Frequenzen des Ausgangsfrequenzsignals, wenn eine Periode (beispielsweise
PO von N0) eines Pulses, der zu dem LSB-Bit M0 (oder N0) gehört, P ist,
und wenn eine Pulsweite (beispielsweise Q0 von N0) des Pulses, der
zu dem LSB-Bit M0
(oder N0) gehört,
von einer Konstanten (beispielsweise P0 = Q0 für N0) auf eine Variable verändert wird.
Das Ergebnis ist eine Vielzahl von verfügbaren Frequenzen zwischen
CN und CN+1/A. 4B ist
in einem anderen Frequenzmaßstab
als 3B dargestellt.
3B zeigt
die Frequenzen des Ausgangsfrequenzsignals, wenn die jeweiligen
Pulse, die zu einem jeweiligen Bit der mehreren Bits Nmsb, Nmsb-1,
..., N0 des Frequenzauflösungssteuersignals
gehören,
einen konstanten (DC) Pegel aufweisen. Wie in 4B gezeigt,
wird die Frequenzauflösung
des Ausgangsfrequenzsignals von 4B im
Vergleich zu der Frequenzauflösung
des Ausgangsfrequenzsignals von 3B verbessert
(oder erhöht).
Wenn
der jeweilige Puls, der zu einem jeweiligen Bit der mehreren Bits
Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals gehört, eine
DC-Pegel aufweist (wie beispielsweise in 3A gezeigt),
entspricht ein Durchschnitt des digitalen Zufallcodes, der durch
den Sigma-Delta-Modulator 160 ausgegeben wird,
einem Bruchteil-Anteil des Teilers N, durch den der Frequenzsynthesizer
die Frequenzen CN, CN+1/A, CN+2/A, ..., CN+(A–1)/A und
CN+1 des Ausgangsfrequenzsignals erzeugt
(wie in 3B gezeigt).
Wenn
andererseits die jeweiligen Pulse, die zu einem jeweiligen Bit der
mehreren Bits Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals
gehören,
periodische Pulse mit einer variablen Pulsweite (oder einem variablen
Tastverhältnis)
sind, entspricht ein Mittelwert des digitalen Zufallscodes, der
durch den Sigma-Delta-Modulator 160 ausgegeben wird, einem
Bruchteil-Anteil des Teilers N, durch den der Frequenzsynthesizer
eine feinere Frequenzauflösung
aufweist und mehr Frequenzen CN, CN+1/PA, CN+2/PA,
..., CN+(P–1)/A und CN+1/A des Ausgangsfrequenzsignals erzeugen
kann.
Folglich
entspricht ein Mittelwert der mehreren Bits, die den in den Sigma-Delta-Modulator 160 eingegebenen
Pulsen entsprechen, einem Mittelwert des digitalen Zufallscodes.
5 zeigt
ein Schaltbild eines beispielhaften Pulsgenerators gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung.
Bezugnehmend
auf 5 umfasst der Pulsgenerator 570 Inverter
I1, I2 und I3, einen Multiplexer MUX und ein NAND-Gatter N1.
Der
Pulsgenerator 570 erzeugt Pulse, die zu niedrigeren vier
Bits N3, N2, N1 und N0 der mehreren Bits Nmsb, Nmsb-1, ..., N0 des
Frequenzauflösungssteuersignals
gehören,
in Abhängigkeit
von dem Pulserzeugungssteuersignal CONTROL_PG, welches die Pulsweite
und die Perioden der Pulse steuert, die zu den niedrigen vier Bits
N3, N2, N1 und N0 gehören.
In einer beispielhaften Ausführungsform
kann der Pulsgenerator 570 die Frequenzauflösung von
einer Frequenzauflösung,
die für
einen zellulären
Telefondienst benötigt wird,
auf eine Frequenzauflösung
umschalten, die für
einen Advanced-Mobile-Phone-System(AMPS)-Modusservices benötigt wird. Beispielsweise kann
der Pulsgenerator 570 die zu den niedrigen vier Bits N3,
N2, N1 und N0 gehörenden
Pulse an den Sigma-Delta-Modulator 160 nur ausgeben, wenn
der AMPS-Modus aktiviert ist.
6 zeigt
ein Schaubild der Veränderung
einer Frequenzauflösung
des Ausgangsfrequenzsignals, das durch Variieren des Ausgangssignals
des Pulsgenerators von 5 erzeugt wird.
Bezugnehmend
auf Gleichung 3 weist das Mehrbit-Frequenzauflösungssteuersignal Nmsb, Nmsb-1, ...,
N0 ca. 3,75 kHz (=3,84 MHz × 1/(0,25 × 4096))
Frequenzauflösung
bei einer Referenzfrequenz von 3,84 MHz auf. Es ist möglich, m × 60kHz
als ein Ergebnis einer Frequenzsynthese zu erzeugen, wenn die Frequenzsynthese
eine Frequenzauflösung
von 16 × 3,75
kHz (=60 kHz) aufweist. Eine lokale Oszillatorfrequenz bzw. Oszillationsfrequenz
eines lokalen Oszillators bei 60 kHz × 1/2 kann zum Unterstützen eines
zellulären
Kanalabstands von 30 kHz verwendet werden.
Um
den AMPS-Modus zu unterstützen,
wird eine Kanalfrequenz des AMPS-Modus um ca. 12 kHz von einer Kanalfrequenz
des zellulären
Modus verschoben. Wenn folglich 1/2 × fVCO (die
durch den lokalen spannungsgesteuerten Oszillator 130 ausgegebene
Frequenz) als lokale Oszillatorfrequenz verwendet wird, erzeugt
der spannungsgesteuerte lokale Oszillator 130 eine Frequenz
von ca. 24 kHz (=12 kHz ×2)
und die niedrigen vier Bits N3, N2, N1 und N0 der mehreren Bits
Nmsb, Nmsb-1, ..., N0 des Frequenzauflösungssteuersignals werden wie
in 6 gezeigt variiert, wodurch sich der Mittelwert
der ausgegebenen Frequenz um ca. 24 kHz verschiebt.
Bezugnehmend
auf 6 werden „1000", „0110", „0110", „0110", „0110" periodisch als Pulse
(als die niedrigen vier Bits N3, N2, N1 und N0 der mehreren Bits
Nmsb, Nmsb-1, ..., N0) des Frequenzauflösungssteuersignals eingegeben.
Ein Mittelwert der mehreren Bits, die den in den Sigma-Delta-Modulator 160 eingegebenen
Pulsen entsprechen, entspricht einem Mittelwert des Ausgangssignals
des Sigma-Delta-Modulators 160.
7 zeigt
ein Flussdiagramm eines Bruchteil-N-Frequenzsyntheseverfahrens gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung.
Bezugnehmend
auf 7 wird in einem Schritt S701 ein digitaler Zufallscode
SDM_OUT basierend auf einem Mehrbit-Frequenzauflösungssteuersignal mit mindestens
einem periodischen Puls mit einem variablen Tastverhältnis erzeugt.
Beispielsweise umfasst das Mehrbit-Frequenzauflösungssteuersignal vier Bits N3,
N2, N1 und N0. Danach wird in einem Schritt S703 ein spannungsgesteuertes
Oszillationsfrequenzsignal fVCO basierend
auf dem digitalen Zufallscode SDM_OUT geteilt und das geteilte spannungsgesteuerte
Oszillationsfrequenzsignal fVCO erzeugt.
In
einem Schritt S705 wird eine Phasendifferenz und eine Frequenzdifferenz
zwischen einem Referenzsequenzsignal fref und
dem geteilten spannungsgesteuerten Oszillationsfrequenzsignal fVCO ermittelt.
Danach
werden in einem Schritt S707 Ladungen gemäß einem Betrag und einem Vorzeichnen
des Ausgangssignals des Ermittlungsschritts S705 gepumpt.
In
einem Schritt S709 werden niederfrequente Komponenten des Ausgangssignals
des Ladungs- oder Pumpschritts S707 gefiltert.
In
einem Schritt S711 wird das spannungsgesteuerte Oszillationsfrequenzsignal
fVCO (beispielsweise durch einen spannungsgesteuerten
Oszillator) basierend auf dem gefilterten Ausgangssignal des Schritts S709
(Filtern des Ausgangssignals des Schritts S707) erzeugt. Das spannungsgesteuerte
Oszillationsfrequenzsignal fVCO ist ein
Ausgangssignal mit variabler Frequenz, welches ein Mehrband unterstützen kann.
Ein
Bruchteil-Anteil eines Teilers N des Bruchteil-N-Frequenzsynthesizers
wird effektiv in Abhängigkeit von
dem Tastverhältnis
Q/P des mindestens einen periodischen Pulses des Mehrbit-Frequenzauflösungssteuersignals
variiert und der digitale Zufallscode zum Variieren der Frequenzauflösung des
Ausgangsfrequenzsignals wird erzeugt.
Bei
dem Frequenzsynthesizer gemäß den beispielhaften
Ausführungsformen
kann die Frequenzauflösung
der Ausgangsfrequenz des Frequenzsynthesizers variiert (beispielsweise
erhöht)
werden (in Abhängigkeit
von dem Mittelwert der mehreren Bits, die zu den periodischen Pulsen
mit einem variablen Tastverhältnis gehören), ohne
dass die Anzahl von Eingangsbits des Sigma-Delta-Modulators erhöht wird.
Folglich kann eine Kerngröße des Sigma-Delta-Modulators
reduziert und die Frequenzauflösung
der Ausgangsfrequenz des Frequenzsynthesizers kann erhöht werden.