KR101018092B1 - 저전력 주파수 합성기 - Google Patents

저전력 주파수 합성기 Download PDF

Info

Publication number
KR101018092B1
KR101018092B1 KR1020080122325A KR20080122325A KR101018092B1 KR 101018092 B1 KR101018092 B1 KR 101018092B1 KR 1020080122325 A KR1020080122325 A KR 1020080122325A KR 20080122325 A KR20080122325 A KR 20080122325A KR 101018092 B1 KR101018092 B1 KR 101018092B1
Authority
KR
South Korea
Prior art keywords
operating current
oscillation
circuit
oscillation signal
circuit section
Prior art date
Application number
KR1020080122325A
Other languages
English (en)
Other versions
KR20100063941A (ko
Inventor
박동민
김응주
조성환
오승민
Original Assignee
한국과학기술원
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 삼성전기주식회사 filed Critical 한국과학기술원
Priority to KR1020080122325A priority Critical patent/KR101018092B1/ko
Publication of KR20100063941A publication Critical patent/KR20100063941A/ko
Application granted granted Critical
Publication of KR101018092B1 publication Critical patent/KR101018092B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 저전력 주파수 합성기에 관한 것으로, 전원단과 동작전류 전달경로 사이에 연결되어, 입력되는 발진신호를 분주하는 분주 회로부; 상기 분주 회로부의 동작전류 전달경로에 연결된 공진 코일을 갖는 인덕턴스 회로부와, 상기 인덕턴스 회로부와 병렬로 연결된 커패시터 회로부와, 상기 인덕턴스 회로부 및 커패시터 회로부에 발진을 위한 부성저항을 공급하는 부성저항 회로부를 포함하는 발진 회로부를 구비하고, 상기 공진 코일의 중간 지점이 상기 동작전류 전달경로에 연결되고, 상기 공진 코일의 양단은 상기 분주 회로부에 연결된 것을 특징으로 한다.
저전력, 주파수 합성기, PLL, 분주기, 발진기, 스택

Description

저전력 주파수 합성기{LOW-POWER FREQUENCY SYNTHESIZER}
본 발명은 고주파 시스템에 적용될 수 있는 저전력 주파수 합성기에 관한 것으로, 특히 DC/DC 컨버터 없이, 분주 회로부와 발진 회로부와의 스택구조에서, 분주 회로부의 동작전류 전달경로를 발진 회로부의 공진 코일에 직접 연결함으로서, 보다 컴팩트하게 구현가능하고 보다 저전력 동작을 달성하는 저전력 주파수 합성기에 관한 것이다.
최근, 전원을 충전하여 사용하는 휴대 기기에 대한 사용도 및 관심이 높아짐에 따라, 휴대 기기의 전원에도 관심이 점차 높아지고 있다.
이러한 휴대폰에는 신호 처리를 위해서 주파수 합성기를 포함하고 있고, 이 주파수 합성기는 발진기와 분주기 등을 포함하여 복수의 회로부를 포함하는데, 이러한 복수의 회로부에 전원을 공급하기 위해서는 종래에는 DC/DC 컨버터를 주로 사용한다.
그러나, 종래 주파수 합성기에 전원을 공급하기 위해서, DC/DC 컨버터를 사용하는 것은, 회로 면적을 많이 차지하고, 제조 비용을 상승시키는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해서 제안된 것으로써, 그 목적은, DC/DC 컨버터 없이, 분주 회로부와 발진 회로부와의 스택구조에서, 분주 회로부의 동작전류 전달경로를 발진 회로부의 공진 코일에 직접 연결함으로서, 보다 컴팩트하게 구현가능하고 보다 저전력 동작을 달성하는 저전력 주파수 합성기를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 하나의 기술적인 측면은, 전원단과 동작전류 전달경로 사이에 연결되어, 입력되는 발진신호를 분주하는 분주 회로부; 상기 분주 회로부의 동작전류 전달경로에 연결된 공진 코일을 갖는 인덕턴스 회로부와, 상기 인덕턴스 회로부와 병렬로 연결된 커패시터 회로부와, 상기 인덕턴스 회로부 및 커패시터 회로부에 발진을 위한 부성저항을 공급하는 부성저항 회로부를 포함하는 발진 회로부를 구비하고, 상기 공진 코일의 중간 지점이 상기 동작전류 전달경로에 연결되고, 상기 공진 코일의 양단은 상기 분주 회로부에 연결된 것을 특징으로 하는 저전력 주파수 합성기를 제안한다.
상기 분주 회로부는, 상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 공진 코일의 양단을 통해 상기 발진 회로부로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러를 포함하는 것을 특징으로 한 다.
상기 분주 회로부는, 상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 공진 코일의 양단을 통해 상기 발진 회로부로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러; 및 상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 프리스케일러로부터의 신호의 주파수를 기설정된 분주비로 분주하는 프로그램 분주기를 포함하는 것을 특징으로 한다.
상기 분주 회로부는, 상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 프로그램 분주기의 분주비를 설정하는 델타 시그마 변조기를 더 포함하는 것을 특징으로 한다.
상기 발진 회로부는, 상기 공진 코일의 양단을 통해 상기 분주 회로부에, 상기 발진신호에 포함되고 역위상 관계에 있는 제1 발진신호 및 제2 발진신호를 출력하는 것을 특징으로 한다.
상기 프리스케일러는, 상기 전원단에 서로 병렬로 연결되어, 상기 제1 발진신호 및 제2 발진신호에 따라 서로 상보적으로 스위칭하는 제1 스위치 쌍 및 제2 스위치 쌍을 갖는 스위치부; 및 상기 스위치부의 제1 스위칭 쌍 및 제2 스위치 쌍 각각의 스위칭에 따라 상기 제1 발진신호 및 제2 발진신호 각각의 위상을 지연하여 제1 분주신호 및 제2 분주신호를 각각 출력하는 제1 위상 지연셀 및 제2 위상 지연셀을 갖는 위상 지연부를 포함하는 것을 특징으로 한다.
이와같은 본 발명에 의하면, DC/DC 컨버터 없이, 분주 회로부와 발진 회로부와의 스택구조에서, 분주 회로부의 동작전류 전달경로를 발진 회로부의 공진 코일에 직접 연결함으로서, 보다 컴팩트하게 구현가능하고 보다 저전력 동작을 달성하는 효과가 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 설명되는 실시예에 한정되지 않으며, 본 발명의 실시예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 1은 본 발명에 따른 저전력 주파수 합성기의 회로 블록도이다.
도 1을 참조하면, 본 발명에 따른 저전력 주파수 합성기는, 분주 회로부(100)와 발진 회로부(200)를 포함한다.
상기 분주 회로부(100)는 전원(VDD)단과 동작전류 전달경로(IPH) 사이에 연결되어, 상기 발진 회로부(200)로부터 입력되는 발진신호를 분주하여 분주 신호를 생성한다.
상기 발진 회로부(200)는, 상기 분주 회로부(100)의 동작전류 전달경로(IPH) 에 연결된 공진 코일(L1)을 갖는 인덕턴스 회로부(210)와, 상기 인덕턴스 회로부(210)와 병렬로 연결된 커패시터 회로부(220)와, 상기 인덕턴스 회로부(210) 및 커패시터 회로부(220)에 발진을 위한 부성저항을 공급하는 부성저항 회로부(230)를 포함한다.
이때, 상기 공진 코일(L1)의 중간 지점(MP)이 상기 동작전류 전달경로(IPH)에 연결되고, 상기 공진 코일(L1)의 양단(LT1,LT2)은 상기 분주 회로부(100)에 연결된다.
상기 분주 회로부(100)는 복수의 회로부를 포함할 수 있으며, 예를 들어 도 2 및 도 3을 참조하여 설명한다.
도 2는 본 발명에 따른 분주 회로부의 제1 구현 예시도이다.
도 1 및 도 2를 참조하면, 상기 분주 회로부(100)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 발진 회로부(200)로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러(110)를 포함할 수 있다.
또한, 상기 분주 회로부(100)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 발진 회로부(200)로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러(110)와, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 프리스케일러(110)로부터의 신호의 주파수를 기설정된 분주비로 분주하는 프로그램 분주기(120)를 포함할 수 있다.
도 3은 본 발명에 따른 분주 회로부의 제2 구현 예시도이다.
도 1 및 도 3을 참조하면, 상기 분주 회로부(100)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 발진 회로부(200)로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러(110)와, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 프리스케일러(110)로부터의 신호의 주파수를 기설정된 분주비로 분주하는 프로그램 분주기(120)와, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 프로그램 분주기(120)의 분주비를 설정하는 델타 시그마 변조기(130)를 포함할 수 있다.
도 4는 본 발명에 따른 발진 회로부 및 프리스케일러의 상세도이다.
도 1 내지 도 4를 참조하면, 상기 프리스케일러(110)는, 스위치부(111)와 위상 지연부(112)를 포함하는 경우, 상기 스위치부(111)는, 상기 전원(VDD)단에 서로 병렬로 연결되어, 상기 제1 발진신호(CKa) 및 제2 발진신호(CKb)에 따라 서로 상보적으로 스위칭하는 제1 스위치 쌍(M11,M12) 및 제2 스위치 쌍(M13,M14)을 포함한 다.
또한, 상기 위상 지연부(112)는, 상기 스위치부(111)의 제1 스위칭 쌍(M12,M12) 및 제2 스위치 쌍(M13,M14) 각각의 스위칭에 따라 상기 제1 발진신호(CKa) 및 제2 발진신호(CKb) 각각의 위상을 지연하여 제1 분주신호(I,
Figure 112010076794963-pat00001
) 및 제2 분주신호(Q,
Figure 112010076794963-pat00002
)를 각각 출력하는 제1 위상 지연셀(112A) 및 제2 위상 지연셀(112B)을 포함한다.
상기 제1 위상 지연셀(112A)은 상기 스위치부(111)의 제1 스위치 쌍(M11,M12) 각각의 소오스에 연결된 드레인을 갖는 제1 및 제2 트랜지스터(M21,M22)와, 상기 제1 및 제2 트랜지스터(M21,M22) 각각의 게이트에 연결된 드레인과 상기 제2 제2 분주신호(Q,
Figure 112008083607321-pat00003
)를 입력받는 게이트를 갖는 제3 및 제4 트랜지스터(M23,M24)를 포함하고, 상기 제1, 제2, 제3 및 제4 트랜지스터(M21~M24)의 소오스는 상기 동작전류 전달경로(IPH)에 연결된다.
상기 제2 위상 지연셀(112B)은 상기 스위치부(111)의 제2 스위치 쌍(M31,M32) 각각의 소오스에 연결된 드레인을 갖는 제5 및 제6 트랜지스터(M31,M32)와, 상기 제5 및 제6 트랜지스터(M31,M32) 각각의 게이트에 연결된 드레인과 상기 제1 분주신호(I,
Figure 112008083607321-pat00004
)를 입력받는 게이트를 갖는 제7 및 제8 트랜지스터(M33,M34)를 포함하고, 상기 제5, 제6, 제7 및 제8 트랜지스터(M31~M34)의 소오 스는 상기 동작전류 전달경로(IPH)에 연결된다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 1 내지 도 4를 참조하여 본 발명에 따른 저전력 주파수 합성기의 동작을 설명하면, 도 1에서, 본 발명의 저전력 주파수 합성기는, 분주 회로부(100)와 발진 회로부(200)를 포함한다.
먼저, 상기 분주 회로부(100)는 전원(VDD)으로부터 동작전월을 공급받아서, 상기 발진 회로부(200)로부터 입력되는 발진신호를 분주하여 분주 신호를 생성한다.
상기 발진 회로부(200)는, 상기 분주 회로부(100)의 동작전류 전달경로(IPH)에 연결된 공진 코일(L1)을 통해 동작전류를 공급받고, 인덕턴스 회로부(210)와 커패시터 회로부(220)에 의해 공진 주파수 신호가 생성되고, 상기 부성저항 회로부(230)는 상기 인덕턴스 회로부(210) 및 커패시터 회로부(220)에 발진을 위한 부성저항을 공급한다.
이와같이, 상기 발진 회로부(200)에의해 생성된 발진신호는 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 분주 회로부(100)에 제공된다.
상기 분주 회로부(100)는 복수의 회로부를 포함할 수 있으며, 예를 들어 도 2 및 도 3을 참조하여 설명한다.
상기 분주 회로부(100)는, 프리스케일러(110)를 포함할 수 있으며, 이 경우, 상기 프리스케일러(110)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 발진 회로부(200)로부터 입력받은 발진 신호의 주파수를 1/2 분주한다.
또한, 도 1 및 도 2를 참조하면, 상기 분주 회로부(100)는, 프리스케일러(110)와 프로그램 분주기(120)를 포함할 수 있으며, 이 경우, 상기 프리스케일러(110)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 발진 회로부(200)로부터 입력받은 발진 신호의 주파수를 1/2 분주한다.
상기 프로그램 분주기(120)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 프리스케일러(110)로부터의 신호의 주파수를 기설정된 분주비로 분주한다.
도 2를 참조하여 예를 들어 설명하면, 상기 프로그램 분주기(120)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 대략 320μA 동작전류를 공급할 수 있고, 상기 프로그램 분주기(120)는 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 대략 180μA 동작전류를 공급할 수 있으며, 이에 따라, 상기 발진 회로부(200)에는 대략 370mV 전압(Vmid)이 공급될 수 있다.
그리고, 도 1 및 도 3을 참조하면, 상기 분주 회로부(100)는, 프리스케일 러(110)와, 프로그램 분주기(120)와, 델타 시그마 변조기(130)를 포함할 수 있으며, 이 경우, 상기 프리스케일러(110)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 공진 코일(L1)의 양단(LT1,LT2)을 통해 상기 발진 회로부(200)로부터 입력받은 발진 신호의 주파수를 1/2 분주한다.
상기 프로그램 분주기(120)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 프리스케일러(110)로부터의 신호의 주파수를 기설정된 분주비로 분주한다.
상기 델타 시그마 변조기(130)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 동작전류를 공급하고, 상기 프로그램 분주기(120)의 분주비를 설정한다.
도 3을 참조하여 예를 들어 설명하면, 상기 프로그램 분주기(120)는, 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 대략 300μA 동작전류를 공급할 수 있고, 상기 프로그램 분주기(120)는 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 대략 170μA 동작전류를 공급할 수 있으며, 또한, 상기 델타 시그마 변조기(130)는 상기 동작전류 전달경로(IPH)를 통해 상기 발진 회로부(200)에 대략 190μA 동작전류를 공급할 수 있으며, 이에 따라, 상기 발진 회로부(200)에는 대략 390mV 전압(Vmid)이 공급될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 프리스케일러(110)는, 스위치 부(111)와 위상 지연부(112)를 포함하는 경우, 상기 스위치부(111)는, 제1 스위치 쌍(M11,M12) 및 제2 스위치 쌍(M13,M14)을 포함하며, 상기 제1 스위치 쌍(M11,M12) 및 제2 스위치 쌍(M13,M14)은 상기 전원(VDD)단에 서로 병렬로 연결되어, 상기 제1 발진신호(CKa) 및 제2 발진신호(CKb)에 따라 서로 상보적으로 스위칭한다.
즉, 상기 스위치부(111)의 제1 스위치 쌍(M11,M12)은 상기 발진 회로부(200)의 공진 코일(L1)을 통해 입력되는 제1 발진신호(CKa)에 따라 스위칭한다. 또한, 상기 스위치부(111)의 제2 스위치 쌍(M13,M14)은 상기 발진 회로부(200)의 공진 코일(L1)을 통해 입력되는 제2 발진신호(CKb)에 따라 스위칭한다.
여기서, 상기 제1 발진신호(CKa)와 제2 발진신호(CKb)는 서로 위상이 180°차이가 나므로, 상기 제1 스위치 쌍(M11,M12) 및 제2 스위치 쌍(M13,M14)는 서로 상보적으로 온 또는 오프 동작한다.
도 1 내지 도 4를 참조하여 상기 위상 지연부(112)에 대해 설명한다.
도 4에서, 상기 위상 지연부(112)는, 제1 위상 지연셀(112A) 및 제2 위상 지연셀(112B)을 포함하고, 상기 제1 위상 지연셀(112A)은, 상기 스위치부(111)의 제1 스위칭 쌍(M12,M12)의 스위칭에 따라 상기 제1 발진신호(CKa)의 위상을 지연하여 제1 분주신호(I,
Figure 112010076794963-pat00005
)를 출력한다.
또한, 상기 제2 위상 지연셀(112B)은, 상기 스위치부(111)의 제2 스위칭 쌍(M13,M14)의 스위칭에 따라 상기 제2 발진신호(CKb)의 위상을 지연하여 제2 분주신호(Q,
Figure 112010076794963-pat00006
)를 출력한다.
전술한 바와 같은 본 발명에서, DC/DC 컨버터 없이, 분주 회로부와 발진 회로부와의 스택구조에서, 분주 회로부의 동작전류 전달경로를 발진 회로부의 공진 코일에 직접 연결함으로서, 보다 컴팩트하게 구현가능하고 보다 저전력 동작을 달성할 수 있다.
도 1은 본 발명에 따른 저전력 주파수 합성기의 회로 블록도.
도 2는 본 발명에 따른 분주 회로부의 제1 구현 예시도.
도 3은 본 발명에 따른 분주 회로부의 제2 구현 예시도.
도 4는 본 발명에 따른 발진 회로부 및 프리스케일러의 상세도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 분주 회로부 110 : 프리스케일러
111 : 스위치부 112 : 위상 지연부
120 : 프로그램 분주기 130 : 델타 시그마 변조기
200 : 발진 회로부 210 : 인덕턴스 회로부
220 : 커패시터 회로부 230 : 부성저항 회로부
VDD : 전원 IPH : 동작전류 전달경로
L1 : 공진 코일 CKa : 제1 발진신호
CKb : 제2 발진신호

Claims (6)

  1. 전원단과 동작전류 전달경로 사이에 연결되어, 입력되는 발진신호를 분주하는 분주 회로부; 및
    상기 분주 회로부의 동작전류 전달경로에 연결된 공진 코일을 갖는 인덕턴스 회로부와, 상기 인덕턴스 회로부와 병렬로 연결된 커패시터 회로부와, 상기 인덕턴스 회로부 및 커패시터 회로부에 발진을 위한 부성저항을 공급하는 부성저항 회로부를 포함하는 발진 회로부를 구비하고,
    상기 공진 코일의 중간 지점이 상기 동작전류 전달경로에 연결되고, 상기 공진 코일의 양단은 상기 분주 회로부에 연결된 것
    을 특징으로 하는 저전력 주파수 합성기.
  2. 제1항에 있어서, 상기 분주 회로부는,
    상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 공진 코일의 양단을 통해 상기 발진 회로부로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러를 포함하는 것을 특징으로 하는 저전력 주파수 합성기.
  3. 제1항에 있어서, 상기 분주 회로부는,
    상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 공진 코일의 양단을 통해 상기 발진 회로부로부터 입력받은 발진 신호의 주파수를 1/2 분주하는 프리스케일러; 및
    상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 프리스케일러로부터의 신호의 주파수를 기설정된 분주비로 분주하는 프로그램 분주기
    를 포함하는 것을 특징으로 하는 저전력 주파수 합성기.
  4. 제3항에 있어서, 상기 분주 회로부는,
    상기 동작전류 전달경로를 통해 상기 발진 회로부에 동작전류를 공급하고, 상기 프로그램 분주기의 분주비를 설정하는 델타 시그마 변조기를 더 포함하는 것을 특징으로 하는 저전력 주파수 합성기.
  5. 제2항 또는 제3항에 있어서, 상기 발진 회로부는,
    상기 공진 코일의 양단을 통해 상기 분주 회로부에, 상기 발진신호에 포함되고 역위상 관계에 있는 제1 발진신호 및 제2 발진신호를 출력하는 것을 특징으로 하는 저전력 주파수 합성기.
  6. 제4항에 있어서, 상기 프리스케일러는,
    상기 전원단에 서로 병렬로 연결되어, 상기 제1 발진신호 및 제2 발진신호에 따라 서로 상보적으로 스위칭하는 제1 스위치 쌍 및 제2 스위치 쌍을 갖는 스위치부; 및
    상기 스위치부의 제1 스위칭 쌍 및 제2 스위치 쌍 각각의 스위칭에 따라 상기 제1 발진신호 및 제2 발진신호 각각의 위상을 지연하여 제1 분주신호 및 제2 분주신호를 각각 출력하는 제1 위상 지연셀 및 제2 위상 지연셀을 갖는 위상 지연부
    를 포함하는 것을 특징으로 하는 저전력 주파수 합성기.
KR1020080122325A 2008-12-04 2008-12-04 저전력 주파수 합성기 KR101018092B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080122325A KR101018092B1 (ko) 2008-12-04 2008-12-04 저전력 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080122325A KR101018092B1 (ko) 2008-12-04 2008-12-04 저전력 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20100063941A KR20100063941A (ko) 2010-06-14
KR101018092B1 true KR101018092B1 (ko) 2011-02-25

Family

ID=42363697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080122325A KR101018092B1 (ko) 2008-12-04 2008-12-04 저전력 주파수 합성기

Country Status (1)

Country Link
KR (1) KR101018092B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091145A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
KR100756331B1 (ko) 2005-12-08 2007-09-07 한국전자통신연구원 저위상잡음 차동형 전류부궤환 ｌｃ 탱크 브시오
KR20080029680A (ko) * 2006-09-29 2008-04-03 한국전자통신연구원 이중 대역 발진기 및 이를 이용한 주파수 합성기
KR100847687B1 (ko) 2006-10-20 2008-07-23 (주)에프씨아이 주파수합성기 및 주파수조절방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060091145A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 시그마 델타 변조 장치, 이를 이용한 주파수 합성기 및 분수 분주 주파수 합성 방법
KR100756331B1 (ko) 2005-12-08 2007-09-07 한국전자통신연구원 저위상잡음 차동형 전류부궤환 ｌｃ 탱크 브시오
KR20080029680A (ko) * 2006-09-29 2008-04-03 한국전자통신연구원 이중 대역 발진기 및 이를 이용한 주파수 합성기
KR100847687B1 (ko) 2006-10-20 2008-07-23 (주)에프씨아이 주파수합성기 및 주파수조절방법

Also Published As

Publication number Publication date
KR20100063941A (ko) 2010-06-14

Similar Documents

Publication Publication Date Title
US6414863B1 (en) Frequency control circuit for unregulated inductorless DC/DC converters
US7208996B2 (en) Charge pump circuit
CN103066942B (zh) 一种超低功耗快速启动晶体振荡器电路
JP3282915B2 (ja) Ｄｃ／ｄｃコンバータ及びｎｍｏｓトランジスタのバックゲート電圧の制御方法
US7167017B2 (en) Isolation cell used as an interface from a circuit portion operable in a power-down mode to a circuit portion in a power-up mode
KR960020005A (ko) 클럭발생회로
CN101326718B (zh) 使用低压晶体管的高压电源开关
CN101257289B (zh) 一种低功耗双电容驰张型cmos振荡器
JPH0969760A (ja) 発振電気信号を生成する方法、発振回路、および集積回路
ATE344984T1 (de) Mischerschaltung, empfänger mit einer mischerschaltung, drahtlose kommunikationsvorrichtung mit einem empfänger, methode zur erzeugung eines ausgangssignals durch mischen eines eingangssignals mit einem oszillatorsignal
CN102035264A (zh) 半导体器件和无线电通信设备
JP2008005446A (ja) 分周器およびその制御方法
Lee et al. A low voltage divide-by-4 injection locked frequency divider with quadrature outputs
JP2013201751A (ja) アンテナ調整回路、アンテナ調整方法、および通信機器
US6897640B2 (en) Switched mode power supply device adapted for low current drains, and cellular phone equipped with such a device
CN114006615A (zh) 一种快速起振的晶振电路及控制方法
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
KR101018092B1 (ko) 저전력 주파수 합성기
US20050110579A1 (en) Generating an oscillating signal according to a control current
CN105281565A (zh) 正负电位生成电路
EP1097512B1 (en) Multifrequency low-power oscillator for telecommunication ic's
JP5617742B2 (ja) 高周波スイッチモジュール
JP3563265B2 (ja) 分周器
US20240022211A1 (en) Semiconductor device
US20230179185A1 (en) Glitch-free frequency tuning of ring-oscillators

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee