CN108736894A - 分数n频率合成器及其方法 - Google Patents

分数n频率合成器及其方法 Download PDF

Info

Publication number
CN108736894A
CN108736894A CN201710253994.1A CN201710253994A CN108736894A CN 108736894 A CN108736894 A CN 108736894A CN 201710253994 A CN201710253994 A CN 201710253994A CN 108736894 A CN108736894 A CN 108736894A
Authority
CN
China
Prior art keywords
phase
generator
signal
generate
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710253994.1A
Other languages
English (en)
Other versions
CN108736894B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Broadcom Integrated Circuit Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Integrated Circuit Shanghai Co Ltd filed Critical Broadcom Integrated Circuit Shanghai Co Ltd
Priority to CN201710253994.1A priority Critical patent/CN108736894B/zh
Priority to US15/590,776 priority patent/US10205460B2/en
Publication of CN108736894A publication Critical patent/CN108736894A/zh
Application granted granted Critical
Publication of CN108736894B publication Critical patent/CN108736894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
    • H03B21/025—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种分数N频率合成器及其方法，只需要一个环路分频器来实现量化噪声滤波的方法，可以降低功耗，提升性能。该频率合成器包括多相生成器，多路误差相位生成器；电流组合器；连接到所述电流组合器的环路滤波器；连接到所述环路滤波器的振荡器(150)；分频器(160)；连接到分频器和多相发生器的SDM，该SDM用于生成可变分频比。

Description

分数N频率合成器及其方法
技术领域
本发明涉及混合信号电路技术领域，更具体地但不限于涉及一种分数N频率合成器及其方法。
背景技术
常规的分数N频率合成器通过调制环路分频器的分频比来得到平均非整数分频比。为了抑制量化噪声，将具有特定频率响应的有限脉冲响应滤波器(FIR)引入到分数N频率合成器的环路中，并且形成包括FIR滤波器以及例如常规锁相环(PLL)中的分量的结构。通过控制FIR滤波器的频率响应，可以实现对特定频率范围内的量化噪声的抑制，这提高了频率合成器的性能。
常规地，在频率合成器中使用FIR类型的量化噪声滤波器需要多路径分频器。由于环路分频器接收压控振荡器(VCO)的输出(在绝大多数情况下，VCO频率是频率合成器的最高频率)，多路径的实现不可避免地增加功率消耗。此外，基于模拟电路对于包括模拟模块的频率合成器的设计，多路径导致面积增加，这也造成了问题，因为它占用芯片上的有价值的硅区域。另外，由于版图设计中多路径的紧凑布置，分频器之间的耦联将给每个输出路径都增加时间误差，这将进一步影响整体性能。因此希望期望设计一种改进上述性能的电路。
发明内容
本发明公开了一种分数N频率合成器，包括：多相生成器，配置成根据来自Σ-Δ调制器(SDM)的输出序列生成多相位延迟序列，信号处理模块，配置成计算多个延迟序列中的每一个与非延迟序列之间的相位差序列；多路径相位误差生成器，连接到多相生成器，配置成通过将相位差序列中的每一个相位与普通参考信号的相位进行比较以生成多个相位差信号；电流组合器，连接到多路径相位误差生成器，并且配置成通过对由相位差序列限定的时间窗口内的每个分支吸收的多个电荷泵输出信号进行加权求和，以生成多个电荷泵输出信号的和；环路滤波器，连接到电流组合器，并且配置成通过对多个电荷泵输出信号的和进行滤波以生成电压信号；振荡器，连接到环路滤波器，并且配置成根据来自环路滤波器的电压信号生成振荡电压信号(CKVCO)；分频器，配置成检测振荡电压信号，并通过对振荡电压信号的脉冲进行计数以生成分频信号(CKDIV)；以及SDM，连接到分频器和多相生成器，用于生成可变分频比(Ndiv)。
在一实施例中，多路径相位误差生成器还包括：
连接到多相生成器的一组相位检测器，其中，每个相位检测器配置成从多相生成器接收对应的延迟序列和固定参考信号，并检测所接收的延迟序列的相位差；
开关组，开关组中的每个开关连接到对应的相位检测器，并且配置成通过根据来自电流组合器的符号指示反转所检测到的相位的极性，以生成已处理的相位；并且其中电流组合器还包括：
电荷泵组，其中电荷泵组中的每一个电荷泵均连接到开关组中的对应开关，并且配置成通过将已处理的相位转换为电流以生成电流信号。
在一实施例中，多相生成器还包括移位寄存器，地址生成器，其中，
移位寄存器连接到地址生成器输出，并且配置成从分频控制信号(NDIV[i])中生成多个移位采样点(NDIV[i-1]，NDIV[i-2]...NDIV[i-5])；
地址生成器输出连接到移位寄存器，并且配置成通过对多个移位采样点的地址进行解码以生成地址。
进一步地，地址生成器还配置成执行自适应平均值调整操作。
在一实施例中，地址生成器还包括第一加法器，第二加法器，延迟单元，其中，
第一加法器配置成通过从移位采样点中减去非延迟的采样点，以生成差值；
第二加法器配置成通过将差值与延迟的差值相加以生成和，其中延迟的差值是与第二加法器的输出相比较的延迟；以及
第二加法器还配置成输出地址。
本发明还公开了一种用于分数N分频合成器的方法，包括以下步骤：通过多相生成器根据来自Σ-Δ调制器(SDM)的输出序列生成多相位延迟序列，以及通过信号处理模块计算多个延迟序列中的每一个与非延迟序列之间的相位差序列；通过多路径相位误差生成器通过对每个相位差序列的相位和普通参考信号的相位进行比较以生成多个相位差信号；通过电流组合器通过对由相位差序列限定的时间窗口内的每个分支吸收的多个电荷泵输出信号进行加权求和，以生成多个电荷泵输出信号的和；通过环路滤波器通过对多个电荷泵输出信号的和进行滤波以生成电压信号；通过振荡器根据来自环路滤波器的电压信号以生成振荡电压信号(CKVCO)；通过分频器通过检测振荡器输出以及对振荡信号的脉冲计数以生成信号(CKDIV)；以及通过SDM生成可变分频比，其中SDM连接到分频器和多相生成器。
在一实施例中，多路径相位误差生成器包括：连接到多相生成器的一组相位检测器和开关组，并且开关组中的每个开关均连接到电荷泵组中对应的电荷泵，并且方法还包括：通过相位检测器中的每一个从多相位生成器接收对应的延迟序列和固定参考信号，并检测所接收的延迟序列的相位差；通过开关组中的每个开关，根据来自电流组合器的符号指示，反转所检测到的相位的极性，以生成已处理的相位；以及通过电荷泵通过将已处理的相位转换为电流以生成电流信号。
在一实施例中，多相生成器还包括：移位寄存器，地址发生器；其中移位寄存器连接到地址生成器，并且地址生成器连接到移位寄存器，并且方法还包括：通过相移器从分频控制信号(NDIV[i])中生成多个移位采样点(NDIV[i-1]，NDIV[i-2]...NDIV[i-5])；以及通过地址生成器通过对多个移位采样点的地址进行解码以生成地址。
仍在本实施例中，方法还包括：通过地址生成器执行自适应平均值调整操作。
在一实施例中，地址生成器还包括：第一加法器，第二加法器，延迟单元，其中方法还包括：通过第一加法器通过从移位采样点中减去非延迟的采样点以生成差值；通过第二加法器通过将差值与延迟的差值相加以生成和，其中延迟的差值是与第二加法器的输出相比较的延迟；以及通过第二加法器输出地址。
本发明相对于现有技术，主要的优点在于：只需要一个环路分频器就可以实现量化噪声滤波，极大地降低了功耗并且提升了整体性能。
附图说明
下面参照附图对本发明的非限制性的、非穷尽的实施例进行描述，其中，除非另有说明，在各个附图中，相同的附图标记表示相同的部件。
图1是本发明的一个实施例中的频率合成器的框图。
图2是本发明的一个实施例中的多相生成器，环路分频器和Σ-Δ调制器之间的电路连接的框图。
图3是本发明的一个实施例中的多相生成器的框图。
图4是本发明的一个实施例中的地址生成器的框图。
图5是本发明的一个实施例中的相位检测器，开关组和有限脉冲响应滤波器的框图。
图6是本发明的一个实施例中的频率合成器中的方法的流程图。
具体实施方式
现在将描述本发明的各个方面和各个实施例。下面的描述提供了具体细节，以彻底地理解和实施这些实施例。但是，本领域的技术人员能够了解，本发明可以在没有这些细节的情况下实施。另外，一些众所周知的结构或功能可能没有详细的揭示或描述，以避免不必要的使相关说明发生混淆。
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
图1是本发明的一个实施例中的分数N频率合成器100(简称：频率合成器100)的框图。分数N频率合成器100包括多相生成器110，连接到多相生成器110的多路径相位误差生成器120，连接到多路径相位误差生成器120的电流组合器130，连接到电流组合器130的环路滤波器140，连接到环路滤波器140的振荡器150，连接到振荡器150的分频器160(或者也称为环路分频器160，因为其处于环路中)，以及连接到分频器160和多相生成器110的Σ-Δ调制器(SDM)170。多相生成器110还被连接到振荡器150和分频器160。电流组合器130的系数根据所希望的滤波器响应而确定。在实施例中，该组系数是可编程的(可变的)。电流组合器130可以选择性地且有效地衰减特定的频率分量，并且当其用于量化噪声时，能够抑制噪声。
多相生成器110根据来自Σ-Δ调制器(SDM)170的输出序列NDIV生成多相位延迟序列[NDIV[i-1],NDIV[i-2],..,NDIV[i-N]](NDIV[]用于进一步生成DPHi)。Σ-Δ调制器170和分频器160通过调制瞬时分频比以得到时间平均分频比Din。在分频器160完成对用于电流的VCO脉冲的计数N之后，它将为下一次加载计数(N+n)，因此从除以N切换到除以(N+n)。然后，多相生成器器110通过多相生成器110中的例如数字信号处理器(DSP)，根据多个延迟序列[NDIV[i-1]，NDIV[i-2]，...，NDIV[iN]]中的每一个与非延迟序列NDIV[i]之间的差异，从单分支分频器160生成多相位延迟序列[DPH0，DPH1，...DPHN]。请注意，DSP的输入是NDIV，它们是单分支分频器的输出，并且该DSP输出了序列[DPH0，DPH1，...DPHN]。该DSP驻留在多相生成器110中。
另外注意到，当分频比为分数时，例如N.M，其中N表示整数部分，M表示分数部分，SDM将确定何时输出N，何时输出N+n，从而SDM将生成平均为N.M的序列。
多相生成器110通过一组移位寄存器(或锁存器)从单环路分频器160生成多路径延迟序列[DPH0，DPH1，...DPHN]。多个路径中的相邻延迟信号之间的延迟为一个Tvco(VCO周期)。多相生成器110根据SDM 170的输出生成延迟信号的多个路径，并且计算相对于非延迟序列的延迟信号的每个路径之间的相位差。多相位差信号通过自适应平均值调整操作进行处理，然后被转换为地址指针，这将参照图3和图4进一步详细讨论的。在自适应平均值调整中，对相位差值进行连续调整，以保持在理论范围内。如果瞬时值超过该范围，则瞬时值需要添加+1或-1。随着相位差被累加，对瞬时值的调整变为对平均值的调整。
多路径相位误差生成器120通过将多相位差序列[DPH0，DPH1，...DPHN]中的每一个与普通参考相位FREF进行比较，以生成多个相位差信号[SPUP0,SPDN0,..SPUPN,SPDNN]。下面将参照图5对多路径相位误差生成器120作进一步地详细讨论。
进一步地，如图1和图5所示，多路径相位误差生成器120包括一组相位检测器1210和开关组1220。该组相位检测器1210被连接到多相生成器110。每个相位检测器1210接收对应的来自多相生成器110的延迟序列DPH0：N，以及固定参考信号FREF；并且检测所接收到的延迟序列与固定参考信号FREF相比较的相位差[PUP0，PDN0，PUP1，PDN1，...PUPN，PDNN]。注意到，序列DPH0表示非延迟信号，序列DPH1信号延迟一个Tvco，即一个VCO的周期，序列DPH2信号延迟两个Tvco等。
开关组1220中的每个开关被连接到相位检测器组1210中的对应的相位检测器。开关1220根据FIR滤波器系数的符号，通过将检测到的相位极性进行反转以生成处理过的相位[SPUP0，SPDN0，...SPUPN，SPDNN]。开关组1220根据FIR滤波器系数的符号S<N：0>在同一时间同一组信号内切换[PUP，PDN]信号。该符号由所希望的滤波器特征给出。
电流组合器130还包括电荷泵1310和加法器1320。电流组合器130生成多个电流的和，该电流具有与相位差序列[DPH0，DPH1，...DPHN]所限定的时间窗口成比例的持续时间。每个电流仅在由相位差序列限定的时间窗口期间被激活。例如，如果相位差仅为参考周期的1/10，则电流被激活参考周期的1/10的时间。电荷泵1310提供或吸收电荷，该电荷变化在给定时间段内等效于一电流。由于电流是用于描述电路的传递函数的参数，所以它也通常用于分析输出信号。在另一实施例中，电荷泵1310输出可以是电荷，这是在电荷泵被激活时的时间点之后的电流的积分。电荷泵组1310包括多个电荷泵。电荷泵组1310中的每个电荷泵都被连接到开关组1220中对应的开关。每个电荷泵通过将处理过的相位转换为电流以生成电流信号。通过由电流组合器系数限定的权重来实现多分支电流泵1310内的每个分支的幅度控制。另外，在电荷域中，电荷泵1310将所有分支的输出相加，例如通过电容器并产生电压信号。因此实现完成FIR滤波器。下面将参照图5进一步详细讨论电流组合器130。
环路滤波器140通过对电流组合器130的输出进行滤波以生成电压信号。振荡器150被连接到环路滤波器140。振荡器150根据来自环路滤波器140的电压信号生成振荡电压信号CKVCO。振荡器150可以是VCO。
环路分频器160接收振荡器150的输出CKVCO，并输出频率为CKVCO频率的整数部分的信号CKDIV。多相生成器110接收分频信号CKDIV和由SDM调制器170生成的分频控制信号NDIV[i]作为输入。多路径相位误差生成器120和相位检测器(PFD)将多相生成器110[DPH0，DPH1，DPH2，DPH3，DPH4]的输出序列中的每一个与普通参考时钟FREF之间的相位差进行比较。电流组合器130的输出由环路滤波器140处理，然后生成VCO控制电压以调整VCO频率从而实现总体闭环控制。为了实现同步，振荡器的输出信号CKVCO和用于SDM 170的时钟CKSDM也被馈送到多相生成器110，用于参与多相生成的过程。
分频器160检测由振荡器150生成的振荡电压信号CKVCO，并通过对振荡电压信号CKVCO的脉冲进行计数以产生分频信号(CKDIV)。例如，在执行该电路时，通过计算上升沿的数量以获取CKDIV。它的值等于CKVCO周期的数量。上升沿由包括逻辑门的电路进行计数。如图1所示，这将在下面进行详细讨论，Din是SDM 170的输入，SDM 170具有整数部分和小数(或十进制)部分。Din是十进制或分数值的数字表示。例如，Din可以具有32位，Din可以被表示为Din[31：0]。Din另外可以被表示为Ni.Nf，其中Ni表示Din的整数部分，Nf表示Din的小数部分。作为示例，Ni由最高的8比特表示，Nf由Din的剩余的24比特表示。SDM 170还被连接到分频器160。SDM 170到分频器160的输出是整数值，例如NDIV。通常，SDM 170的输出是具有给定平均值的随机序列，在该示例中给定平均值是Din。在任何给定实施例中，偏离这个平均值是相当随机的。例如，SDM 170向分频器160输出整数100，这意味着分频器110将对输入信号的100个周期进行计数，然后生成具有给定脉冲宽度的信号脉冲。
NDIV表示SDM 170的输出，该输出是整数。SDM 170被连接到分频器160和多相生成器110。
图2是本发明的一个实施例中的多相生成器110，环路分频器160和Σ-Δ调制器170之间的电路连接的框图。多相生成器110类似于如图1所示的多相生成器110。环路分频器160类似于如图1所示的环路分频器160。Σ-Δ调制器170类似于如图1所示的Σ-Δ调制器170。图2所示的信号CKSDM与图1所示的信号CKREF相同。
图3是本发明的一个实施例中的多相生成器300的框图。如图3所示，多相生成器300还包括移位寄存器310和地址生成器320。移位寄存器310被连接到地址生成器320，并从分频控制序列(NDIV[i])中生成多个移位样本指针NDIV[i-1]，NDIV[i-2]...NDIV[i-5]以及如图1所示的SDM 170的时钟信号CKSDM。Note CKSDM is the same as CKREF.注意CKSDM与CKREF相同。如图3所示，移位寄存器310包括串联连接的多个延迟单元Z-1，这些延迟单元分别按已增加的延迟来生成内部信号NDIV[i-1]，NDIV[i-2]...NDIV[i-5]。注意到，当NDIV[i]表示当前分频器控制信号时，NDIV[i-1]表示早期CKREF的一个周期的分频器控制信号，NDIV[i-2]表示早期CKREF的两个周期的分频器控制信号，等等。CKDIV作为没有任何延迟的参考信号。在多相生成器中，该参考信号穿过多个延迟单元，并生成多个相位信号。每个相位信号均被赋予一个地址作为索引。地址生成器320使用算法来确定每个相位信号由哪一个分支输出。
地址生成器320通过处理移位的采样点NDIV[i-1]，NDIV[i-2]...NDIV[i-5]来生成地址，以便利用地址指针ADDR选择具有正确相位的信号。ADDR[]可以处于ADDR[0]到ADDR[4]的范围内。由于地址指针的生成需要用于分频比的历史值，所以分频比的历史值被存储在移位寄存器310或地址生成器320中。例如，地址生成器320的寄存器储存相对于非延迟信号的偏移量。例如，ADDR[2]的寄存器储存2个延迟单元的NDIV[i-2]，这意味着相对于非延迟信号延迟了2个单位。延迟单元可以根据Tvco或VCO的周期来计数。因此，2个延迟单位意味着2个Tvco。地址生成器320输出地址ADDR[0]，ADDR[1]，ADDR[2]，ADDR[3]和ADDR[4]，这些地址分别对应于输出相位序列DPH0，DPH1，DPH2，DPH3，DPH4。在多相生成器中生成的信号数量可以多于具有不同相位的信号的数量。具体数量可以根据设计要求确定。
然后，多相生成器300输出对应于相应地址ADDR[0]，ADDR[1]，ADDR[2]，ADDR[3]和ADDR[4]的相位序列DPH0，DPH1，DPH2，DPH3，DPH4]。例如，多相生成器300还包括连接到地址生成器320的相位选择器330。相位选择器330使用由地址生成生器320生成的输出地址，并且按顺序选择来自多相生成器300的多个输出信号。所选择的输出信号由VCO CKVCO的时钟被再次采样，并且输出序列DPH1，DPH2，DPH3...被连接到相位检测器1210。再次采样操作可以减少或消除可能增加系统的相位误差的时间误差。在再次采样操作中，CKVCO用作时钟信号以对输出相位信号进行采样。由于再次采样以VCO周期为单位，它消除了非整数VCO周期延迟。移位寄存器310生成多相信号，其中每个分支具有对应的指针。地址生成器320生成多个地址，其中多个地址中的每个地址对应于相应相位的指针。相位选择器330根据每个输出指针输出对应的相位信号。
图4是本发明的一个实施例中的地址生成器400的框图。地址生成器400还执行自适应平均值调整操作。在一个实施例中，地址生成器400还包括第一加法器410，第二加法器420和延迟单元430。第一加法器410通过从移位的采样点NDIV[i-j]减去非延迟采样点NDIV[i]以生成差值。第二加法器420被连接到第一加法器410。第二加法器420通过将差值NDIV[i]-NDIV[i-j]与先前差值NDIV[i-1]-NDIV[i-j-1]相加以生成和。第二加法器420还输出地址ADDR[j]。
对于运行原理，电荷泵1310在电荷域中运行，并且电流组合器130的输出可以表示为
Q[n]＝a0*X[n-0]+a1*X[n-1]+a2*X[n-2]+...+am*X[n-m]
其中，a0，a1，...，am是FIR滤波器系数，并且X[n-i]是X[n]后面的i个样本的相位差序列{X[i]}。考虑到相位检测器1210和电荷泵1310的线性传递特性，Q[n]可以表示为：
Q[n]＝b0*PH[n-0]+b1*PH[n-1]+b2*XPH[n-2]+...+bm*PH[n-m]；
其中，序列{PH[i]}是在相位检测器的输入处的相位差等效值。PH[n]和环路分频比NDIV之间的关系可以如下表示为：
PH[n]＝Σn{NDIV[j]-Din}；
其中，NDIV[j]是用于NDIV的采样点，并且Din是环路SDM 170的分数输入。分数输入也可以称为小数输入。
根据PH[n]的表达方式，
通过对所有j求和，有DPH[i]＝PH[n-i]-PH[n]＝Σn j(NDIV[j-i]-NDIV[j])。
由于序列{NDIV[]]是SDM 170的输出，并且由SDM 170计算，并且{NDIV[]}是整数，因此Rn＝Σn j(NDIV[j-i]-NDIV[j])也是整数，并且在使用自适应平均值调整对该值进行处理后，该值将在最小范围内。当平均值正确时，该数据理论上处于最小范围内。相反，如果该数据超过该范围，则意味着平均值偏离。然后根据偏差的方向调节平均值，直到不存在与最小范围的偏差为止。
根据上述等式，一旦知道PH[n]，可以通过延迟Rn个采样(采样周期为Tvco)来获取PH[n-i]。
图5是本发明的一个实施例中的相位检测器510，开关组520和有限脉冲响应滤波器530的框图。
相位检测器阵列510{PFD0，...，PFD4}接收多相生成器110的输出序列：{DPH0，DPH1，DPH2，DPH3，DPH4}，并将它们中的每一个与参考时钟FREF进行比较以生成多个上升和下降控制信号：{PUP0，PDN0}，...，{PUP4，PDN4}。根据FIR滤波器530的系数的符号位S<4：0>，开关组520中单元保持原始极性或者反转极性。然后，开关组520输出信号{SPUP0，SPDN0}，...，{SPUP4，SPDN4}作为FIR滤波器530内的电荷泵CP0各种分支的的控制信号。每个分支的幅度根据FIR滤波器的系数控制，Iamp0[]，Iamp1[]，Iamp2[]，Iamp3[]，Iamp4[]。多个电荷泵的输出电流被加法器535相加，并被输出到如图3所示的环路滤波器装置160。该系数根据系统设计中的噪声抑制需求进行选择。当然，可以有多于一组的系数可供选择，并且可以在给定时间选择一组。
在分数N频率合成器100中，相位差PH[n]是单环路分频器160的输出CKDIV[n]与参考时钟CKREF之间的差值。多相生成器110进一步以VCO周期为单位(1单位1个VCO周期，Tvco)延迟CKDIV[n]，并将已延迟的CKDIV[n]输入到另一相位检测器，以将已延迟的CKDIV[n]与同一参考时钟CKREF进行比较，并输出相位差PH[n-i]。因此，基于单路径分频器，延迟单元，多通道相位检测器和电荷泵，可以使得FIR滤波器能够抑制环路量化噪声。滤波器的系数的符号位可以通过切换相位检测器的输出来实现，并且该系数的绝对值可以由电荷泵中的电流的大小来实现。
图6是本发明的一个实施例中的频率合成器600中的方法的流程图。
分数N分频合成器中的方法600包括：步骤610，根据来自Σ-Δ调制器(SDM)的输出序列，通过多相生成器生成多相位延迟序列；步骤620，通过SDM的输出序列处理模块计算多个延迟序列中的每一个与非延迟序列之间的相位差序列；步骤630，通过多路径相位误差生成器，通过将延迟序列中的每一个相位与同一参考相位进行比较以生成多个相位差信号；步骤640，通过电流组合器，通过由相位差限定的时间窗口内的每个分支吸收多个电荷泵输出信号，并对该多个电荷泵输出信号进行加权求和以生成电荷泵输出信号的和；步骤650，通过环路滤波器，通过对多个电荷泵输出信号的和进行滤波以生成电压信号；步骤650，通过振荡器，根据来自环路滤波器的电压信号生成振荡电压信号(CKVCO)；步骤660，通过分频器，通过检测振荡电压信号并对振荡电压信号的脉冲进行计数以生成分频信号(CKDIV)；并且其中SDM被连接到分频器和多相生成器。
在另一实施例中，多路径相位误差生成器包括连接到多相生成器的一组相位检测器和开关组，开关组中的每个开关被连接到电荷泵阵列中的对应的电荷泵，并且该方法还包括(未在图中示出)：通过每个相位检测器接收来自多相生成器的对应的相位延迟信号和固定参考信号，并检测所接收的延迟序列的相位差；通过开关组中的每个开关根据FIR滤波器的符号指示对所检测的相位的极性进行切换，以生成相位调整的信号；以及通过电荷泵通过将已处理的相位转换为电流以生成电流信号。
在另一实施例中，多相生成器还包括移位寄存器，地址生成器，其中移位寄存器被连接到地址生成器，并且地址生成器被连接到移位寄存器，而且该方法还包括：通过相移器从来自分频控制信号(NDIV[i])中生成多个移位采样点(NDIV[i-1]，NDIV[i-2]...NDIV[i-5]；通过地址生成器通过对多个移位采样点的地址进行解码以生成地址。
在另一实施例中，方法600还包括(图中未示出)：通过地址生成器执行自适应平均值调整操作。
在另一实施例中，地址生成器还包括第一加法器，第二加法器，延迟单元，其中该方法还包括(图中未示出)：通过第一加法器通过从移位的采样点减去非延迟采样点以生成差值；通过第二加法器通过将该差值与延迟的差值相加以生成和，其中延迟的差值是与第二加法器的输出相比较的延迟；以及通过第二加法器输出该地址。
本发明的实施例将FIR滤波器引入到单个分频器的架构中。频率合成器的实施例利用可以灵活地对FIR滤波器的系数进行编程以选择性地抑制量化噪声的特征，从而实现低功耗并提高频率合成器的性能，而且减小了生产时的硅片面积(成本)。
虽然已经参照具体的示例性实施例描述了本发明，但是本发明不限于这里描述的实施例，并且可以在不偏离所附的权利要求的精神和范围的情况下以修改或变化的形式来实现本发明。因此，描述和附图被认为是说明性的而不是限制性的。
从前述内容，应当理解，本文中出于说明的目的已经描述了本技术的具体实施例；然而在不脱离本发明的精神和范围的情况下可以进行各种修改。因此，除了所附权利要求的精神之外，本发明不受限制。
通过研究附图，公开内容和所附权利要求，本领域技术人员在实践要求保护的本发明时可以理解和实现所公开的实施例的其它变化。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除多个。即使在不同的从属权利要求中记载了特定特征，本发明还涉及包括所有这些特征的实施例。权利要求中的任何附图标记不应被解释为限制范围。
各种实施例的特征和方面可以集成到其他实施例中，并且可以在没有示出或描述的所有特征或方面的情况下实现本文档中所示的实施例。本领域技术人员将理解，尽管为了说明的目的描述了系统和方法的具体示例和实施例，但是在不偏离本发明的精神和范围的情况下可以进行各种修改。此外，一个实施例的特征可以并入其他实施例中，即使在本文档内的单个实施例中没有一起描述那些特征。因此，本发明由所附权利要求描述。

Claims (10)

1.一种分数N频率合成器，其特征在于包括：
多相生成器，配置成根据来自Σ-Δ调制器SDM的输出序列生成多相位延迟序列，
信号处理模块，配置成计算所述多个延迟序列中的每一个与非延迟序列之间的相位差序列；
多路径相位误差生成器，连接到所述多相生成器，配置成通过将所述相位差序列中的每一个相位与普通参考信号的相位进行比较以生成多个相位差信号；
电流组合器，连接到所述多路径相位误差生成器，并且配置成通过对由所述相位差序列限定的时间窗口内的每个分支吸收的多个电荷泵输出信号进行加权求和，以生成多个电荷泵输出信号的和；
环路滤波器，连接到所述电流组合器，并且配置成通过对所述多个电荷泵输出信号的和进行滤波以生成电压信号；
振荡器，连接到所述环路滤波器，并且配置成根据来自所述环路滤波器的所述电压信号生成振荡电压信号CKVCO；
分频器，配置成检测所述振荡电压信号，并通过对所述振荡电压信号的脉冲进行计数以生成分频信号CKDIV；
SDM，连接到所述分频器和所述多相生成器，用于生成可变分频比Ndiv。
2.如权利要求1所述的分数N频率合成器，其特征在于，所述多路径相位误差生成器还包括：
连接到所述多相生成器的一组相位检测器，其中，每个所述相位检测器配置成从所述多相生成器接收对应的延迟序列和固定参考信号，并检测所接收的延迟序列的相位差；
开关组，所述开关组中的每个开关连接到对应的相位检测器，并且配置成通过根据来自所述电流组合器的符号指示反转所检测到的相位的极性，以生成已处理的相位；并且其中所述电流组合器还包括：
电荷泵组，其中所述电荷泵组中的每一个电荷泵均连接到所述开关组中的对应开关，并且配置成通过将所述已处理的相位转换为电流以生成电流信号。
3.如权利要求1所述的分数N频率合成器，其特征在于，所述多相生成器还包括移位寄存器，地址生成器，其中，
所述移位寄存器连接到所述地址生成器输出，并且配置成从分频控制信号(NDIV[i])中生成多个移位采样点(NDIV[i-1]，NDIV[i-2]...NDIV[i-5])；
所述地址生成器输出连接到所述移位寄存器，并且配置成通过对所述多个移位采样点的地址进行解码以生成地址。
4.如权利要求3所述的分数N频率合成器，其特征在于，所述地址生成器还配置成执行自适应平均值调整操作。
5.如权利要求3所述的分数N频率合成器，其特征在于，所述地址生成器还包括第一加法器，第二加法器，延迟单元，其中，
所述第一加法器配置成通过从所述移位采样点中减去非延迟的采样点，以生成差值；
所述第二加法器配置成通过将所述差值与延迟的差值相加以生成和，其中所述延迟的差值是与所述第二加法器的输出相比较的延迟；以及
所述第二加法器还配置成输出所述地址。
6.一种用于分数N分频合成器的方法，其特征在于包括以下步骤：
通过多相生成器根据来自Σ-Δ调制器SDM的输出序列生成多相位延迟序列，以及
通过信号处理模块计算所述多个延迟序列中的每一个与非延迟序列之间的相位差序列；
通过多路径相位误差生成器通过对每个相位差序列的相位和普通参考信号的相位进行比较以生成多个相位差信号；
通过电流组合器通过对由所述相位差序列限定的时间窗口内的每个分支吸收的多个电荷泵输出信号进行加权求和，以生成多个电荷泵输出信号的和；
通过环路滤波器通过对所述多个电荷泵输出信号的和进行滤波以生成电压信号；
通过振荡器根据来自所述环路滤波器的所述电压信号以生成振荡电压信号CKVCO；
通过分频器通过检测所述振荡器输出以及对所述振荡信号的脉冲计数以生成信号CKDIV；以及
通过所述SDM生成可变分频比，其中所述SDM连接到所述分频器和所述多相生成器。
7.如权利要求6所述的用于分数N分频合成器的方法，其特征在于，所述多路径相位误差生成器包括：连接到所述多相生成器的一组相位检测器和开关组，并且所述开关组中的每个开关均连接到电荷泵组中对应的电荷泵，并且所述方法还包括：
通过所述相位检测器中的每一个从所述多相位生成器接收对应的延迟序列和固定参考信号，并检测所接收的延迟序列的相位差；
通过所述开关组中的每个开关，根据来自所述电流组合器的符号指示，反转所检测到的相位的极性，以生成已处理的相位；以及
通过电荷泵通过将已处理的相位转换为电流信号。
8.如权利要求6所述的用于分数N分频合成器的方法，其特征在于，所述多相生成器还包括：移位寄存器，地址发生器；其中所述移位寄存器连接到所述地址生成器，并且所述地址生成器连接到所述移位寄存器，并且所述方法还包括：
通过所述相移器从分频控制信号(NDIV[i])中生成多个移位采样点(NDIV[i-1]，NDIV[i-2]...NDIV[i-5])；以及
通过所述地址生成器通过对所述多个移位采样点的地址进行解码以生成地址。
9.如权利要求8所述的用于分数N分频合成器的方法，其特征在于，还包括：
通过所述地址生成器执行自适应平均值调整操作。
10.如权利要求8所述的用于分数N分频合成器的方法，其特征在于，所述地址生成器还包括：第一加法器，第二加法器，延迟单元，其中所述方法还包括：
通过所述第一加法器通过从所述移位采样点中减去非延迟的采样点以生成差值；
通过所述第二加法器通过将所述差值与延迟的差值相加以生成和，其中所述延迟的差值是与所述第二加法器的输出相比较的延迟；以及
通过所述第二加法器输出所述地址。
CN201710253994.1A 2017-04-18 2017-04-18 分数n频率合成器及其方法 Active CN108736894B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710253994.1A CN108736894B (zh) 2017-04-18 2017-04-18 分数n频率合成器及其方法
US15/590,776 US10205460B2 (en) 2017-04-18 2017-05-09 Fractional-N frequency synthesizer and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710253994.1A CN108736894B (zh) 2017-04-18 2017-04-18 分数n频率合成器及其方法

Publications (2)

Publication Number Publication Date
CN108736894A true CN108736894A (zh) 2018-11-02
CN108736894B CN108736894B (zh) 2021-08-06

Family

ID=63790947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710253994.1A Active CN108736894B (zh) 2017-04-18 2017-04-18 分数n频率合成器及其方法

Country Status (2)

Country Link
US (1) US10205460B2 (zh)
CN (1) CN108736894B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111092600A (zh) * 2020-01-15 2020-05-01 电子科技大学 基于相位叠加方法的fpga倍频方法
CN111953340A (zh) * 2019-05-15 2020-11-17 博通集成电路（上海）股份有限公司 频率合成器及其操作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3440775B1 (en) * 2016-04-08 2019-11-13 Telefonaktiebolaget LM Ericsson (PUBL) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
WO2018186779A1 (en) * 2017-04-07 2018-10-11 Dirac Research Ab A novel parametric equalization for audio applications
US10680624B2 (en) * 2018-03-07 2020-06-09 Analog Devices Global Unlimited Company Phase-locked loop with filtered quantization noise
US10707879B2 (en) * 2018-04-13 2020-07-07 KaiKuTek Inc. Frequency-modulated continuous-wave radar system and frequency tracking method for calibrating frequency gains of a radio frequency signal to approach wideband flatness frequency responses
FR3098665B1 (fr) * 2019-07-09 2021-07-30 St Microelectronics Rousset Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant
CN110504962B (zh) * 2019-07-17 2023-04-28 晶晨半导体(上海)股份有限公司 数字补偿模拟小数分频锁相环及控制方法
FR3112044B1 (fr) * 2020-06-24 2023-10-27 St Microelectronics Rousset Procédé de gestion du démarrage d’une boucle à verrouillage de phase, et circuit intégré correspondant
US11025260B1 (en) * 2020-08-26 2021-06-01 Qualcomm Incorporated Phase-locked loop (PLL) with multiple error determiners
EP4203313A4 (en) * 2020-11-16 2024-03-20 Changxin Memory Tech Inc GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278970A (zh) * 1997-09-16 2001-01-03 艾利森电话股份有限公司 用于控制锁相环的经后滤波的△∑调制器
US20030198311A1 (en) * 2002-04-19 2003-10-23 Wireless Interface Technologies, Inc. Fractional-N frequency synthesizer and method
CN1507717A (zh) * 2001-03-20 2004-06-23 Gct�뵼�����޹�˾ 使用分数补偿方法的分数-n频率合成器
CN1643794A (zh) * 2002-03-28 2005-07-20 凯奔研究公司 用于分数分频器的相位误差消除电路和方法和含有该相位误差消除电路的电路
CN1685616A (zh) * 2002-06-20 2005-10-19 诺基亚有限公司 分数n频率合成器内的数字增量求和调制器
US7276978B2 (en) * 2002-12-06 2007-10-02 Infineon Technologies Ag Phase locked loop comprising a sigma-delta modulator
CN102449910A (zh) * 2009-04-10 2012-05-09 赫梯特微波公司 具有降低的分数切换噪声的分数n型频率合成器
CN104135286A (zh) * 2013-05-02 2014-11-05 晨星半导体股份有限公司 数字频率合成器及其数字频率合成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110000766A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 주파수 합성기 및 폴라 송신기
WO2015172372A1 (en) * 2014-05-16 2015-11-19 Lattice Semiconductor Corporation Fractional-n phase locked loop circuit
US9520889B2 (en) * 2015-01-20 2016-12-13 Broadcom Corporation Apparatus and method for combining multiple charge pumps in phase locked loops

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278970A (zh) * 1997-09-16 2001-01-03 艾利森电话股份有限公司 用于控制锁相环的经后滤波的△∑调制器
CN1507717A (zh) * 2001-03-20 2004-06-23 Gct�뵼�����޹�˾ 使用分数补偿方法的分数-n频率合成器
CN1643794A (zh) * 2002-03-28 2005-07-20 凯奔研究公司 用于分数分频器的相位误差消除电路和方法和含有该相位误差消除电路的电路
US20030198311A1 (en) * 2002-04-19 2003-10-23 Wireless Interface Technologies, Inc. Fractional-N frequency synthesizer and method
CN1685616A (zh) * 2002-06-20 2005-10-19 诺基亚有限公司 分数n频率合成器内的数字增量求和调制器
US7276978B2 (en) * 2002-12-06 2007-10-02 Infineon Technologies Ag Phase locked loop comprising a sigma-delta modulator
CN102449910A (zh) * 2009-04-10 2012-05-09 赫梯特微波公司 具有降低的分数切换噪声的分数n型频率合成器
CN104135286A (zh) * 2013-05-02 2014-11-05 晨星半导体股份有限公司 数字频率合成器及其数字频率合成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JENG-HAN TSAI等: "A 7.5 - 12 GHz Divide-by-256/260/264/268 Frequency Divider for Frequency Synthesizers", 《2012 INTERNATIONAL CONFERENCE ON MICROWAVE AND MILLIMETER WAVE TECHNOLOGY (ICMMT)》 *
宋克柱: "基于FPGA的数字时钟设计", 《核电子学与探测技术》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111953340A (zh) * 2019-05-15 2020-11-17 博通集成电路（上海）股份有限公司 频率合成器及其操作方法
CN111953340B (zh) * 2019-05-15 2024-02-09 博通集成电路（上海）股份有限公司 频率合成器及其操作方法
CN111092600A (zh) * 2020-01-15 2020-05-01 电子科技大学 基于相位叠加方法的fpga倍频方法
CN111092600B (zh) * 2020-01-15 2021-06-01 电子科技大学 基于相位叠加方法的fpga倍频方法

Also Published As

Publication number Publication date
US10205460B2 (en) 2019-02-12
CN108736894B (zh) 2021-08-06
US20180302097A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
CN108736894A (zh) 分数n频率合成器及其方法
US7847643B2 (en) Circuit with multiphase oscillator
US6353649B1 (en) Time interpolating direct digital synthesizer
TWI345881B (en) Spread spectrum clock generating appartus
US7940098B1 (en) Fractional delay-locked loops
WO2008141102A2 (en) Systems and methods for providing a clock signal
EP0988691A1 (en) Frequency synthesis circuit tuned by digital words
EP1368896A1 (en) Sigma delta fractional-n frequency divider with improved noise and spur performance
JP2013539272A5 (zh)
WO2002039586A2 (en) Method and system for synchronizing an output signal to a data signal
CN105763187A (zh) 调制器及其延时自动校准电路及延时控制模块
EP3466004A1 (en) Method and apparatus for sampling rate conversion of a stream of samples
CN101594147A (zh) 锁相环电路
US5705945A (en) Synthesizable architecture for all-digital minimal jitter frequency synthesizer
CN106301287A (zh) 一种重采样方法及装置
CN111817712B (zh) 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法
CN108880532B (zh) 一种基于特征状态反馈的整数和半整数分频器
Liu et al. A class of IIR filters synthesized using frequency-response masking technique
Shaterian et al. DTMF detection with Goertzel algorithm using FPGA, a resource sharing approach
CN113141181A (zh) 时钟数据恢复电路的数字控制电路及时钟数据恢复电路
WO2001095490A2 (en) Method of digitally synthesizing frequencies with rational relationships to a reference frequency
Ardeshir et al. Low settling time all digital DLL for VHF application
US20230283269A1 (en) Spread spectrum clock generation device
US10050606B2 (en) Decimation FIR filters and methods
CN107911115B (zh) 一种用于锁相环的快速频带锁定电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant