CN1178394C - N分频合成器 - Google Patents

N分频合成器 Download PDF

Info

Publication number
CN1178394C
CN1178394C CNB008016542A CN00801654A CN1178394C CN 1178394 C CN1178394 C CN 1178394C CN B008016542 A CNB008016542 A CN B008016542A CN 00801654 A CN00801654 A CN 00801654A CN 1178394 C CN1178394 C CN 1178394C
Authority
CN
China
Prior art keywords
frequency
output
sigma
delta modulator
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008016542A
Other languages
English (en)
Other versions
CN1320301A (zh
Inventor
Bj
B·J·明尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1320301A publication Critical patent/CN1320301A/zh
Application granted granted Critical
Publication of CN1178394C publication Critical patent/CN1178394C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmitters (AREA)

Abstract

一种用于发射TDMA信号的发射器中的N分频合成器，包括具有一数字化信号的输入端的第四序列sigma-delta调制器(16)，一个具有耦合到该sigma-delta调制器的输出端的两个分接头的FIR滤波器(18)，该FIR滤波器(18)在其输出端增加增加一个以超出在连接于sigma-delta调制器的输出端的其输入端的数量，一个包括具有增量比为0.5的分频器(20)并具有耦合到该FIR滤波器的输出端的控制输入端的锁相环(PLL)。具有增量比为0.5的该分频器(20)使得PLL具有一在sigma-delta调制器(16)的一半抽样频率上操作的一参考振荡器(24)。因此，该频率合成器使得噪声水平提高了12dB，并且因为通过叠加而形成三个半比的相邻调谐的连续组，所以能够实现连续调谐。

Description

N分频合成器
技术领域
本发明涉及一种N分频合成器及一种包括该N分频合成器的发射机，可被应用于诸如GSM等蜂窝式无线电应用中。该发射机包括接收发信机的发射部分。本发明还涉及一种包括N分频合成器的集成组件的集成电路。
背景技术
PCT说明书WO99/14859公开了一种用于频率合成器和/或产生一相位调制信号的sigma-delta调制器可控锁相环(PLL)。该引用公开了一种包括具有确定分频器中分割因数的信号的控制输入的分频器的PLL。生成调制信号的sigma-delta调制器具有一个耦合到数字滤波器的输出端，该数字滤波器过滤该调制信号并产生可应用于分频器的控制输入端上的过滤信号。通过过滤sigma-delta调制器的输出，sigma-delta调制器产生的输出信号中的量化噪声可被减少到一定的频度范围内。而量化噪声的减少可换取减少的过抽样率和/或下降的相位噪声。
当应用提到的PLL时，选择数字滤波器的系数以使当其输入为整数值时其输出也是整数值。因为分频器仅处理整数化分割因数，所以这是一个重要的特征。
为了数字滤波器能够执行操作，假设它被用作具有引入零以减少噪声所必需的多级有限脉冲响应(FIR)滤波器。然而，由于存在这种多级，所以PLL的分频器中也要有相同数量的标度率，这又转化为大的频率增益。这样降低了PLL输出端处的信噪(S/N)比，并引起能量消耗的上升。这种差的S/N比将在需要频率偏移为±67.7kHz的GSM环境下进行解释。向sigma-delta调制器的输入是对应于不归零(NRZ)位的正和负电压的连续。如果PLL的频率增益大，则sigma-delta调制器的输入信号由增益的倒数来衰减。因为来自sigma-delta调制器的输出噪声是不变的，所以这减少了在PLL输出端的S/N比。数字滤波器的主要任务是由过滤来减少噪声，但是这一效果由于其恰好出现引起的PLL频率增益的增加而抵消。
发明内容
本发明的目的是提供一种具有比从已知的PLL得到的连续调谐范围大的低噪声N分频合成器。
根据本发明的第一个方面是提供一种频率合成器，包括一信号输入端，一与该信号输入端耦合的sigma-delta调制器，一与sigma-delta调制器的输出端耦合的数字滤波器装置和一包括一具有耦合到数字滤波器装置的输出端上的控制输入端的分频器的锁相环(PLL)，其特征在于，该分频器包括一分数分频器，该滤波器装置可将输出状态的数量增加一个以超出输入状态的数量。
根据本发明的第二个方面是提供一种发射机，包括生成数字化信号输入抽样的数字化装置，一耦合到所述数字化装置的信号输出端的sigma-delta调制器，一耦合到该sigma-delta调制器的一个输出端的数字滤波器装置，和一个包括一具有耦合到数字滤波器装置的输出端上的控制输入端的分频器的锁相环(PLL)，该PLL具有由PLL确定的频率下的信号的输出端，其特征在于，该分频器包括一分数分频器，该滤波器装置可将输出状态的数量增加一个以超出输入状态的数量。
根据本发明的第三个方面是提供一集成电路，包括根据本发明的第一方面的频率合成器。
与WO99/14859中公开的装置相比，该数字滤波器是一具有两级的相对基准的FIR滤波器，它对于具有两个可能状态的输入而言，可以将输出状态的数量增加至三，而不会妨碍量化噪声的高度期望的谱形接近于零频率。这种条件下的滤波器不会产生PLL频率增益的增加，并且因此对来自PLL的S/N比不会有明显的影响。具体而言，该频率合成器能对半比进行操作，这已使得噪声水平提高了12dB，并且因为可叠加三个半比的连续组，所以能够实现连续调谐。
该半比使得分频器的输出相位在该比改变之前穿过π弧度的整数倍，而不是提及的在先技术中所用的2π弧度。因此，在本发明的一个实施例中，PLL的参考频率是sigma-delta调制器的半个时钟频率。通过二等分该参考频率可得到6dB的噪声特性的提高。因为可从分频器比之间的阶梯间隔得到另一6dB的提高，所以与由一位的sigma-delta调制器直接访问相邻的一对分频器的情况相比，能够得到12dB的噪声水平的提高。
附图说明
参照下列附图、通过实例来描述本发明，其中，
图1是适于与GSM移动电话一起使用的N分频发射机的一个实施例的示意框图；以及
图2是说明图1中所示的发射机的调谐范围的一个调谐图。
具体实施方式
参见图1，发射机10包括在GSM条件下包括数据传输速率为270.8333kB/s的数据码元的数据源12。每个码元由一单个二进制位代表，随后该二进制位被换算并转换以生成一信号抽样的双极性流，其中逻辑1和0被分别赋予数值+1和-1。该数据源耦合于具有BT系数(带宽×位周期)BT＝0.3、抽样速率为2.1667兆符号/秒(MS/s)的高斯滤波器14。在某一幅度换算后，由于调制，滤波器14的输出为一等于载波的瞬间频率偏移的多位并行表示法，并因此具有赫兹单位。
在52MS/s被抽样的第四序列sigma-delta调制器16耦合于滤波器14的输出端。该调制器16是一个纯数字元件，它对其输入信号的影响是用一n位的分辨率来进行量化。在当前实例中，n＝1，调制器16的输出为±1值的抽样二进制流。在本实例中与预定的52Hz时钟频率相等的速率下的、且其平均计算值超过一适当的时间周期的抽样呈现基本接近于输入信号值。一个好的DC调谐命令信号被应用于输入端17。
具有两个接头的FIR滤波器18耦合于sigma-delta调制器16的一个输出端，以用一个额外的输出状态来增加来自调制器16的输出状态的数量，它们是三个状态+1、0、-1，不会妨碍量化噪声的高度期望谱形接近于零频率。这三个离散的输出状态对应于三个离散的分频器比，例如锁相环(PLL)分频器20的35.0、34.5和34.0。这三个为一个子集的分频器比的总数主要由调谐范围要求来确定。
PLL进一步包括一相位比较器22，该比较器包括一乘法器，该乘法器具有耦合于26MHz稳定参考振荡器24的一个第一输入端和一个耦合于分频器20的一个输出端的第二输入端。相位比较器22的输出在一具有通频带低于400kHz的低通滤波器26中过滤。积分器28和与积分器28并联的放大器30形成一耦合于低通滤波器26输出和发射机电压可控触发器(TxVCO)32之间的窄带PLL。TxVCO32的输出耦合于分频器20的输入端和功率放大器34。天线36或其它信号传播装置或信号存储装置(未图示)耦合于能量放大器34的一个输出端。因为PLL频率合成器的基本操作是公知的，所以不必描述。
使用具有0.5的增加级的分频器比的结果是，分频器20在其输出已仅穿过π弧度的整数倍数而不是使用整数分频器时所用的2π之后能够转换比率。因此，由输入端17的需求信号向sigma-delta调制器16形成的特定比的请求可在分频器输出的每一周期中被重复两次，因此在26MHz参考振荡器24的周期中重复两次。这意味着参考频率可以是sigma-delta时钟的一半。
通过将参考频率二等分为26MHz可生成将噪声性能提高6dB，并且另一个6dB的提高来源于使分频器比之间的阶梯间隔二等分，因此总共为12dB。
图2说明具有每个由0.5分离的三个有效分频器比的调谐范围。对于分频器而言，调谐范围
                 ftune＝(0.7×fclk×Ntaps)/4
其中，fclk是sigma-delta时钟的频率，Ntaps为FIR滤波器中的分接头的数量，系数0.7由sigma-delta调制器16施加。
这样，对于fclk＝52MHz，Ntaps＝1，ftune＝9.1MHz。然而当Ntaps＝2时，ftune＝18.2MHz。这样，通过用该二分接头FIR滤波器18(图2A)将一套三个分频器比确定为比如N、N-0.5，N-1，就能够具有覆盖频带较低端的调谐范围R1，该低端与对应于N-0.5、N-1、N-1.5的相邻调谐范围R2的较高端叠加(图2B)。具有这种设置，则有效区域中没有间隙，仅该有效的分频器比的数量和TxVCO32的调谐能力来限制调谐范围。
重新参见图1，35.0、34.5和34.0的分频器比的好的调谐范围为18MHz，即888到906MHz。可设置该调谐的分辨率依赖于用于在sigma-delta调制器16的输入处的字长P。具有15位的字长时，频率分辨率fres为
fres＝2×fref/(2P-1)＝2×26000/(215-1)＝1.587kHz
对于粗调谐而言，提供一功能块38，对应于输入端40上的粗调谐需求，来计算将TxVCO32设置在包括所需频率的最佳频段中所需的基本分频器比N。在当前应用中，一组大小连贯的分频器比可提供一超过45MHz的调谐范围。
为了描述方便，参考GSM移动电话系统的请求来描述本发明，但应该明白，本发明也可用于用其它系统、特别是TDMA系统操作的频率合成器。
图1中说明的结构被高度数字化，使其在CMOS技术中受欢迎。除了需要sigma-delta调制器16之外，它不需要ADC或DAC，以及片外滤波器。
在本说明书和权利要求中，元件前的字“a”或“an”并不排除多个这种元件。另外，字“包括”也不排除除所列的之外的其它元件或步骤。
通过阅读本公开内容，对于本领域的技术人员而言，其它改进是明显的：这种改进将涉及设计、制造和使用频率合成器、包括该频率合成器和其部件的发射机中已知的可替代或附加于这里描述的特征的其它特征。
N分频合成器适用于移动电话和类似装置中。

Claims (7)

1.一种频率合成器，包括一信号输入端，一与该信号输入端耦合的sigma-delta调制器，一与sigma-delta调制器的输出端耦合的数字滤波器装置和一包括一具有耦合到数字滤波器装置的输出端上的控制输入端的分频器的锁相环(PLL)，其特征在于，该分频器包括一分数分频器，该滤波器装置可将输出状态的数量增加一个以超出输入状态的数量。
2.如权利要求1的频率合成器，其特征在于：输出状态的数量为3。
3.如权利要求1或2的频率合成器，其特征在于：该sigma-delta调制器包括一具有频率f的时钟信号发生器，该PLL包括一具有一频率为f/2的参考振荡器。
4.一种发射机，包括生成数字化信号输入抽样的数字化装置，一耦合到所述数字化装置的信号输出端的sigma-delta调制器，一耦合到该sigma-delta调制器的一个输出端的数字滤波器装置，和一个包括一具有耦合到数字滤波器装置的输出端上的控制输入端的分频器的锁相环(PLL)，该PLL具有由PLL确定的频率下的信号的输出端，其特征在于，该分频器包括一分数分频器，该滤波器装置可将输出状态的数量增加一个以超出输入状态的数量。
5.如权利要求4的发射机，其特征在于：输出状态的数量为3。
6.如权利要求4的发射机，其特征在于：该sigma-delta调制器包括一具有频率f的时钟信号发生器，该PLL包括一具有一频率为f/2的参考振荡器。
7.一种集成电路，该集成电路包括一个频率合成器，所述频率合成器包括一信号输入端、一与该信号输入端耦合的sigma-delta调制器、一与sigma-delta调制器的输出端耦合的数字滤波器装置、和一包括一具有耦合到数字滤波器装置的输出端上的控制输入端的分频器的锁相环，其特征在于，该分频器包括一分数分频器，以及该滤波器装置被配置为将输出状态的数量增加一个以超出输入状态的数量。
CNB008016542A 1999-08-10 2000-07-28 N分频合成器 Expired - Fee Related CN1178394C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9918732.0A GB9918732D0 (en) 1999-08-10 1999-08-10 Fractional - N frequency synthesiser
GB9918732.0 1999-08-10

Publications (2)

Publication Number Publication Date
CN1320301A CN1320301A (zh) 2001-10-31
CN1178394C true CN1178394C (zh) 2004-12-01

Family

ID=10858829

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008016542A Expired - Fee Related CN1178394C (zh) 1999-08-10 2000-07-28 N分频合成器

Country Status (7)

Country Link
US (1) US6392493B1 (zh)
EP (1) EP1118157A1 (zh)
JP (1) JP2003506953A (zh)
KR (1) KR20010080055A (zh)
CN (1) CN1178394C (zh)
GB (1) GB9918732D0 (zh)
WO (1) WO2001011783A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001024537A2 (en) * 1999-09-27 2001-04-05 Parthus Technologies Plc Method and apparatus for peak tracking a baseband signal
DE10127612A1 (de) * 2001-06-07 2003-01-02 Infineon Technologies Ag Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung
US6570452B2 (en) * 2001-09-26 2003-05-27 Ashvattha Semiconductor, Inc. Fractional-N type frequency synthesizer
US7388939B2 (en) * 2001-10-31 2008-06-17 Sirf Technology, Inc. Fractional-R frequency synthesizer
US6946884B2 (en) * 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
US20040044512A1 (en) * 2002-08-29 2004-03-04 Motorola, Inc. Method and apparatus for increasing a number of operating states of a circuit device
KR20050070044A (ko) * 2002-10-08 2005-07-05 엠/에이-컴, 인크. 전달 함수 결정 방법, 입력 파의 전자기 처리 방법, 입력파의 전자기 처리 장치 및 신호 송신기
US20040125239A1 (en) * 2002-12-26 2004-07-01 David Rahn Television tuner supporting channel hopping
DE10330822A1 (de) * 2003-07-08 2005-02-10 Infineon Technologies Ag Zwei-Punkt-Modulator-Anordnung sowie deren Verwendung in einer Sende- und in einer Empfangsanordnung
US7424271B2 (en) * 2003-12-04 2008-09-09 Via Technologies Inc. Multi-mode and multi-band RF transceiver and related communications method
GB2409383B (en) 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
TWI245178B (en) * 2004-01-16 2005-12-11 Realtek Semiconductor Corp Clock generation method and apparatus
DE102004006995B4 (de) * 2004-02-12 2007-05-31 Infineon Technologies Ag Digitaler Phasenregelkreis für Sub-µ-Technologien
KR100666479B1 (ko) * 2004-08-30 2007-01-09 삼성전자주식회사 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법
US7680227B2 (en) * 2006-03-02 2010-03-16 Broadcom Corporation Method and system for filter calibration using fractional-N frequency synthesized signals
KR101599985B1 (ko) * 2008-11-14 2016-03-04 삼성전자주식회사 이동통신 시스템의 디지털 송신 장치 및 방법
US8169351B2 (en) * 2009-10-23 2012-05-01 Qualcomm Incorporated Feedback circuits with DC offset cancellation
US8862648B2 (en) 2011-05-24 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fast filter calibration apparatus
EP2571192A1 (en) 2011-09-16 2013-03-20 Certicom Corp. Hybrid encryption schemes
JP6439915B2 (ja) * 2014-09-12 2018-12-19 セイコーエプソン株式会社 フラクショナルｎ−ｐｌｌ回路、発振器、電子機器及び移動体
US9531358B2 (en) * 2014-10-27 2016-12-27 Mediatek Inc. Signal generating system and signal generating method
CN106603093A (zh) * 2016-11-14 2017-04-26 成都合立微波技术有限公司 一种频率合成无线输出装置
US10680624B2 (en) 2018-03-07 2020-06-09 Analog Devices Global Unlimited Company Phase-locked loop with filtered quantization noise
KR20230079723A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 위상 쉬프터를 포함하는 분수 분주기 및 이를 포함하는 분수 분주형 위상 고정 루프

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US6047029A (en) * 1997-09-16 2000-04-04 Telefonaktiebolaget Lm Ericsson Post-filtered delta sigma for controlling a phase locked loop modulator
US6011815A (en) * 1997-09-16 2000-01-04 Telefonaktiebolaget Lm Ericsson Compensated ΔΣ controlled phase locked loop modulator

Also Published As

Publication number Publication date
KR20010080055A (ko) 2001-08-22
EP1118157A1 (en) 2001-07-25
US6392493B1 (en) 2002-05-21
GB9918732D0 (en) 1999-10-13
CN1320301A (zh) 2001-10-31
WO2001011783A1 (en) 2001-02-15
JP2003506953A (ja) 2003-02-18

Similar Documents

Publication Publication Date Title
CN1178394C (zh) N分频合成器
US7907016B2 (en) Method and system of jitter compensation
US6008703A (en) Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
JP4246380B2 (ja) 位相ロックループ変調器制御用のポストフィルタδς
US8204153B2 (en) Clock recovery circuit and data receiving circuit
CN1258259C (zh) 利用波形发生器的频率调制器
Beards et al. An oversampling delta-sigma frequency discriminator
EP1062725B1 (en) Phase locked loop circuit
Hosseini et al. Minimizing Spurious Tones in Digital Delta-Sigma Modulators
US7230458B2 (en) Delta/sigma frequency discriminator
Van Engelen et al. Bandpass sigma delta modulators: stability analysis, performance and design aspects
KR20010015841A (ko) Σδ변조기-제어 위상동기루프 회로 및 관련 방법
EP3062444B1 (en) Phase locked loop having fractional vco modulation
EP1055283B1 (en) Phase modulating transmitter
CN101212226B (zh) 模数调制器与动态进位方法及对应的锁相环频率合成器
EP3476050A1 (en) Sigma-delta modulator
US8031783B1 (en) Phase noise shaping using sigma delta modulation in a timing recovery unit
US4825452A (en) Digital FSK demodulator
US7495595B2 (en) Analog-to-digital converter, receiver arrangement, filter arrangement and signal processing method
CA2336383A1 (en) System for generating an accurate low-noise periodic signal
CN101043488A (zh) 高斯频移键控及频移键控调制电路及相关方法
US20020163390A1 (en) Analog/digital carrier recovery loop circuit
AU712678B2 (en) Balanced transversal I,Q filters for quadrature modulators
CN116827336A (zh) 一种基于电压空间均值的小数分频采样锁相环
CN116260456A (zh) 时钟清抖系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee