KR100997490B1 - 위상동기루프회로에서의 잡음억제용 시스템 및 방법 - Google Patents

Abstract

본 발명에 따른 주파수 발생기의 신호 대 잡음비를 향상시키는 시스템 및 방법은 위상잡음 및 내부 발생기 회로에서의 부정합으로 인해 발생된 잡음을 억제한다. 이는 스퓨리어스 잡음신호를 발생기의 루프 대역폭 밖으로 이동시키는 변조방식을 사용하여 수행된다. 이런 식으로 이동될 때, 예를 들어, 발생기의 신호경로를 따라 위치한 필터를 사용하여, 잡음 신호가 완전히 또는 어떤 소정의 정도로 제거될 수 있다. 일실시예에서, 시그마-델타 변조기는 소정의 잡음억제 수준을 달성하기 위해 위상동기루프의 피드백 경로를 따라 위치한 펄스 스왈로(pulse swallow) 주파수 체감기의 값을 제어한다. 또 다른 실시예에서, 위상동기루프에 입력된 기준신호는 잡음억제를 달성하기 위해 변조된다. 또 다른 실시예에서, 상술한 변조형태는 소정의 주파수 이동을 달성하기 위해 조합된다. 이들 변조기술을 통하여, 주파수 발생기의 신호 대 잡음비가 실질적으로 향상될 수 있는 한편, 동시에 더 빠른 록타임을 달성할 수 있다.

위상동기루프, 시그마-델타 변조기, 스퓨리어스 신호

Description

위상동기루프회로에서의 잡음억제용 시스템 및 방법{System And Method For Suppressing Noise In A Phase-Locked Loop Circuit}

본 발명은 신호처리시스템에서 주파수 신호를 생성하는 것에 관한 것이다.

위상동기루프(Phase-Locked Loop, PLL) 회로는 반송 주파수와 타이밍 기준신호(timing reference signal)를 생성하기 위한 많은 유무선 응용에 사용되어 왔다.

도 1의 (a)는 주로 통신 트랜시버(communications transceiver)에 사용되는 PLL을 도시한 것이다. 이 회로는 위상 및 주파수 검출기(1), 루프필터(2) 및 소정의 주파수로 신호 f_out을 출력하는 전압제어 발진기(3)를 포함한다. 발진기를 위상 및 주파수 검출기의 입력부에 연결시키는 피드백 루프는 발진기의 출력을 (N+1)/N 값으로 나누는 분주기(divider)(4)를 포함한다. 모듈러스 제어회로(modulus control circuit)는 N값 제어용 분주기에 신호를 출력시킨다.

상술한 타입의 PLL에서, 상충관계(trade off)가 루프 대역폭과 채널 간격(channel spacing) 사이에 있는 것으로 잘 알려져 있다. 또한, 채널 간격은 비교 주파수와 동일한 것으로 알려져 있다. 이러한 관계가 주어지면, 종종 PLL의 루프 대역폭을 비교주파수보다 10인자(factor) 만큼 더 작게 설정하는 것이 바람직하다. 그러나, 상기 루프 대역폭을 이 값으로 감소시키는 것은 많은 결점을 야기한다.

예를 들어, 루프 대역폭은 채널 간격에 영향을 끼칠 뿐만 아니라, PLL에서 록타임(lock time)과 위상잡음 양에도 영향을 끼친다. 실제로, 루프 대역폭은 이들 값 모두에 반비례한다. 따라서, 루프 대역폭을 비교주파수보다 10인자 만큼 더 작은 값으로 줄이는 것은 위상잡음과 록타임에서의 비례적인 증가(commensurate increase)를 야기할 것이다.

상술한 PLL의 또 다른 결점은 제 2 형태의 잡음에 관한 것이다. 이 잡음은, 예를 들어, 전하펌프와 위상 및 주파수 검출기로부터 발생하는 부정합(mismatch)으로 인해 발생된 스퓨리어스 신호(spurious signal)의 형태로 나타난다. 더 구체적으로, 도 1의 (b)에 도시된 바와 같이, 한 부정합은 전하펌프의 UP 및 DOWN 전류(또는 더 정확하게는 전류원) 사이에 발생한다. 또 다른 부정합은, 이상적으로는 어떠한 부정합도 존재하지 않는, 위상 및 주파수 검출기의 UP 및 DOWN 신호경로 사이에 발생한다. 이들 부정합은 주시스템을 통해 전파되어 성능을 저하시고, 따라서, 위상잡음과 같이, 바람직하지 못한 것으로 간주되는 스퓨리어스 신호를 생성한다.

도 2는 이들 스퓨리어스 신호가 형성되는 방식을 도시한 것이다. 이 도표에서, f_out은 위상동기루프의 출력주파수에 해당하고, f_cutoff는 PLL 루프필터의 컷오프 주파수에 해당한다. f_out과 f_cutoff의 차는 회로의 루프 대역폭을 정의한다. 동작시에, 루프의 신호경로에 따른 부정합이 출력 주파수 f_out에 매우 근접하여 위치하는 하나 이상의 스퓨리어스 신호 f_sp를 생성한다. 실제로, 상기 스퓨리어스 신호는 출력 주 파수(Δf는 매우 작음)에 근접해 있어, 회로의 루프 대역폭내에 있으며, 따라서 루프필터에 의해 제거될 수 없다. 이들 억제되지 않은 스퓨리어스 신호는 또한 신호품질 및 주시스템의 성능 저하의 원인이 된다.

상술한 바를 고려하여, 위상동기루프회로 및 특히 저잡음과 록타임 요건을 갖는 주시스템에 사용되는 루프회로에서의 잡음을 효과적으로 억제하는 시스템 및 방법이 필요한 것이 명백하다.

본 발명의 목적은 위상동기루프회로에서의 잡음을 효과적으로 억제하기 위한 시스템 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 위상고정루프에서의 적어도 2가지 잡음형태, 즉, 상기 루프회로 신호경로를 따라 존재하는 부정합으로 인해 발생된 위상잡음과 스퓨리어스 잡음을 억제하기 위한 시스템 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 위상고정루프의 루프 대역폭, 동작 주파수 또는 어떠한 다른 기능적 파라미터에 대한 어떠한 제약을 두지 않고도, 상술한 목적들 중 하나 이상을 달성하는 시스템 및 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 상술한 목적들 중 하나 이상을 달성하면서, 동시에 위상고정루프의 록타임을 줄이는 시스템 및 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 상기 위상고정루프의 루프필터를 사용하여 상술한 잡음형태 중 적어도 하나를 억제하는 것이다.

본 발명의 또 다른 목적은 시그마-델타(Sigma-Delta) 변조기에 의해 제어되는 위상고정루프에 대하여 상술한 목적들 중 하나 이상을 달성하는 것이다.

본 발명의 또 다른 목적은 상술한 목적들 중 하나 이상을 달성하고, 스퓨리어스 잡음억제의 해상도를 미세하게 조절하는 식으로 위상고정루프에 대하여 기준신호를 변조하는 제어시스템을 제공하는 것이다.

본 발명의 이들 및 다른 목적과 이점은 위상고정루프와 같은 주파수 발생기의 출력으로부터의 잡음을 억제하는 시스템 및 방법을 제공함으로써 달성된다. 이는 스퓨리어스 잡음신호를 발생기의 루프 대역폭 밖으로 이동시키는 변조방식을 사용하여 수행된다. 이런 식으로 이동되면, 예를 들어, 발생기의 신호경로를 따라 위치해 있는 표준필터를 사용하여, 전체적으로 또는 어떤 소정의 정도로 잡음신호가 제거될 수 있다. 그 결과, 발생기의 신호 대 잡음비가 실질적으로 향상되고, 루프 대역폭이 증가될 수 있으며, 더 빠른 록타임이 구현될 수 있다.

일실시예에 따르면, 본 발명은 기준신호를 기초로 한 위상고정루프로부터 주파수 신호를 생성하고, 그런 후 소정 차수의 스퓨리어스 신호를 PLL의 루프 대역폭 밖으로 이동시킴으로써 상기 주파수 신호로부터 잡음을 제거하는 잡음억제방법을 제공한다. 루프 대역폭은 루프필터의 컷오프 주파수에 의해, 또는 대안으로 필터의 출력 주파수와 컷오프 주파수 사이에 있는 주파수 범위에 의해 정의될 수 있다. 완전한 잡음억제를 달성하기 위해, 1차 스퓨리어스 신호가 루프 대역폭 밖으로 이동된다. 그러나, 애플리케이션 요건이 요구되거나, 다른 경우 필요하다면, 1차신호만의 억제가 수행될 수 있다.

스퓨리어스 잡음신호는 위상고정루프의 피드백 경로를 따라 위치해 있는 펄스 스왈로 체감기의 값을 제어함으로써 이동된다. 이 체감기의 값은 시그마-델타 변조기에 의해, 더 구체적으로는 이 회로내에 설정된 변조비에 의해 제어될 수 있다. 억제되는 잡음으로는 위상잡음 및 PLL의 위상 및 주파수 검출기 및/또는 전하펌프에서 발생하는 부정합에 의해 발생된 잡음 중 적어도 하나를 포함한다.

또 다른 실시예에 따르면, 본 발명은 기준신호를 변조하고, 그리고 나서 상기 변조된 주파수 신호를 기초로 위상고정루프로부터 주파수 신호를 생성함으로써 잡음을 억제하는 방법을 제공한다. 변조는, 적어도 주파수의 상당한 범위를 통해, 원래의 기준신호와 변조된 기준신호의 고조파(harmonics)가 일치하지 않는 것을 보장하도록 수행된다. 바람직하기로, 상기 변조된 기준신호는 고조파가 일치하지 않을 때의 시간동안에만 PLL 주파수 신호를 생성하도록 사용된다. 이 방법은 본 명세서에서 상술한 시그마-델타 변조기에 의해 수행되는 스퓨리어스 잡음신호에 대한 미세조정을 제공하는데 사용될 수 있다.

본 발명의 또 다른 실시예에 따르면, 본 발명은 기준신호에 기초한 주파수신호를 생성하는 위상고정루프와 소정 차수의 스퓨리어스 신호를 PLL의 루프 대역폭 밖으로 이동시키는 잡음 억제기(noise suppressor)를 포함하는 주파수 발생기를 제공한다. 위상고정루프는 루프필터를 포함하고, 루프 대역폭은 상기 루프필터의 컷오프 주파수에 의해 정의되거나, PLL로부터 발생된 주파수 신호와 상기 필터의 컷오프 주파수 사이에 있는 주파수 범위에 해당한다. 상기 잡음 억제기는 바람직하기로 PLL의 피드백 루프에서 주파수 체감기(frequency divider)와 스퓨리어스 신호이동을 수행하는 값을 상기 주파수 체감기에 설정하는 제어기를 포함한다. 주파수 체감기는 펄스 스왈로 체감기일 수 있으며, 상기 제어기는 시그마-델타 변조기를 포함할 수 있다. 이들 특징들 뿐만 아니라, 잡음 억제기는 스퓨리어스 신호의 미세동조억제에 대한 기준신호 변조기를 포함할 수 있다.

또 다른 실시예에 따르면, 본 발명은 PLL로부터 출력된 기준신호를 분할하는 분주기와 소정 차수의 스퓨리어스 잡음신호를 PLL의 루프 대역폭 밖으로 이동시키는 값을 상기 분주기에 설정하는 제어기를 포함하는 위상고정루프 제어용 시스템을 제공한다. 루프 대역폭은 루프필터의 컷오프 주파수를 기초로 정의될 수 있고, 분주기의 값은 소정의 스퓨리어스 잡음신호의 임의의 차수를 실제로 억제하도록 제어될 수 있다. 제어기는 또한 스퓨리어스 신호의 미세동조억제를 위한 변조된 기준신호를 생성하는 변조기를 포함할 수 있다.

도 1의 (a)는 관련기술의 위상동기루프회로를 도시한 도표이고, 도 1의 (b)는 관련기술의 위상고정루프회로의 위상 및 주파수 검출기 및/또는 전하펌프에서 발생될 수 있는 여러 형태의 부정합을 도시한 도면으로서, 상기 부정합은 시스템 성능을 저하시키는 스퓨리어스 신호의 발생을 초래한다;

도 2는 도 1의 (a)의 관련기술의 회로에서 스퓨리어스 잡음신호의 생성을 도시한 도면이다;

도 3은 본 발명에 따른 위상동기루프회로의 일실시예를 도시한 도면이다;

도 4는 본 발명의 시스템 및 방법이 어떻게 스퓨리어스 잡음신호를 PLL의 루프 대역폭 밖으로 이동시켜 상기 스퓨리어스 잡음신호가 루프필터에 의해 제거될 수 있도록 실행될 수 있는 지에 대한 예를 도시한 도면이다;

도 5의 (a) 및 도 5의 (b)는 본 발명의 일실시예에 따라 생성된 원래 기준주파수와 변조된 기준주파수의 고조파를 도시한 그래프이다;

도 6은 본 발명의 기준변조기의 일실시예를 도시한 도면이다;

도 7은 본 발명의 기준변조기의 또 다른 실시예를 도시한 도면이다;

도 8의 (a) 내지 도 8의 (g)는 신호들이 도 7에 도시된 기준변조기의 각 소자에 의해 처리되는 방식을 도시한 도면이다; 그리고

도 9는 본 발명의 기준변조기의 일실시예를 도시한 도면이다.

본 발명은 위상동기루프회로에서 잡음을 억제하기 위한 시스템 및 방법의 다양한 실시예를 포함한다. 일실시예에 따르면, 본 시스템 및 방법은 전하펌프와 위상 및 주파수 검출기와 관련한 부정합(mismatches)으로 인해 발생한 잡음을 억제시킨다. 이는 스퓨리어스 잡음성분들이 회로의 동작 루프 대역폭 밖으로 이동되도록 PLL의 피드백 경로에 있는 분주기를 제어하는 시그마-델타 변조기(Sigma-Delta modulator)를 사용하여 수행된다. 다른 실시예는 위상 및 주파수 검출기에 입력되는 기준주파수 신호를 변조시킴으로써 잡음을 억제시킨다. 또 다른 실시예는 상술한 기술들을 조합하여 잡음을 억제시킨다. 이들 실시예를 통해, 스퓨리어스 잡음성분이 루프필터에 의해 제거될 수 있도록 PLL의 소정의 출력 주파수로부터 멀리 스퓨리어스 잡음성분이 이동된다. 결과적으로, 위상잡음 및 록타임에서의 비례 감소에 따라 신호 대 잡음비와 루프 대역폭에서의 상당한 향상이 구현될 수 있다.

도 3을 참조하면, 본 발명의 시스템 및 방법의 일실시예는 위상동기루프의 출력 주파수를 제어하기 위한 기준변조기(20)와 시그마-델타 변조기(30)를 포함한다. 위상동기루프는 신호를 소정의 주파수 f_vco로 출력하기 위한 위상 및 주파수 검출기(22), 루프필터(예를 들어, 저역 또는 우회필터)(23), 펄스 스왈로 주파수 체감기(pulse swallow frequency divider)(24), 및 전압제어 발진기(25)로 형성된다. 펄스 스왈로 주파수 체감기는 시그마-델타 변조기의 제어하에서 각각 P 및 S값을 취하는 프로그램 카운터(program counter)(27)와 스왈로 카운터(swallow counter)(28)를 포함한다.

시그마-델타 변조기는 소정의 출력 주파수 f_vco를 생성하기 위해 파리미터 N_ΣΔ 및 D_ΣΔ를 기초로 프로그램 카운터와 스왈로 카운터의 값을 설정한다. 이 출력 신호는 통신 트랜시버에서 신호를 변조하거나 복조하기 위해 또는 다양한 다른 목적들 중 어느 하나를 수행하기 위해 사용될 수 있다. P, S, N_ΣΔ 및 D_ΣΔ의 값은 사용되는 특정한 프리스케일러(prescaler)로부터 결정될 수 있다. 다양한 프리스케일러 및 상기 프리스케일러가 카운터의 값을 설정하도록 사용될 수 있는 방식은 일반적으로 당업자에게 공지되어 있다. 예를 들어, 베자드 라자비(Behzad Razavi)의 RF MICROELECTRONICS, 본문 8장을 참조하라.

보정되지 않은 채로 있다면, 전압제어 발진기의 출력 주파수는 위상 및 주파수 검출기와 전하펌프와 관련한 부정합으로 인해 발생된 스퓨리어스 신호를 포함하여 다양한 형태의 잡음을 포함할 것이다. 이 상황이 도 2에 도시되어 있으며, 상기 도 2에서 주파수 간격 Δf는 너무 작아서 스퓨리어스 신호가 루프필터에 의해 제거될 수 없다. 본 발명은 상기 스퓨리어스 신호를 PLL의 출력 주파수 f_vco로부터 멀리 이동시킴으로써, 이러한 스퓨리어스 신호와 다른 형태의 잡음(위상잡음 포함)을 제거한다. 이는 시그마-델타 변조기에 의해 이루어지는 조절을 통해 달성되며, 상기 조절은 바람직하기로는 PLL의 기준신호의 변조와 조합하여 수행된다.

먼저, 기준변조기는 이 신호에 N_mod/D_mod 값이 곱해지는 양만큼 입력 기준신호 f_ref를 변조시킨다. 이로 인해, 위상 및 주파수 검출기에 입력되는 변조된 기준신호, f_mod=f_ref*N_mod/D_mod가 형성된다. 이 변조를 달성하기 위해, N_mod 및 D_mod 값은 바람직하게는 하기 고려사항 중 하나 이상을 관찰함으로써 정수가 되도록 선택된다.

1) 시스템의 주파수 범위. 필요로 하는 주파수 범위가 매우 협소하고 몇몇의 채널이 이 범위에 있는 경우에는, 단지 하나의 기준변조기가 사용될 수 있다. 그러나, 범위가 매우 광대한 경우에는, 하나의 기준변조기로는 소정의 정도로 스퓨리어스 신호 억제를 달성하기가 충분하지 않을 수 있다. 이 경우, 다중 기준변조기가 최적의 억제도를 달성하기 위해 포함될 수 있고 선택적으로 선별될 수 있다. 표 2 및 표 3(하기에 더 상세히 진술됨)은 본 발명의 기준신호 변조를 수행하는데 사용될 수 있는 N_mod 및 D_mod 값의 비제한적인 예를 포함한다. 필요한 주파수 범위가 944.65MHz 또는 1102.1MH의 주파수를 포함하지 않는 경우에는, 억제를 위해 8/9 변조로도 충분할 수 있다. 그러나, 상기 주파수가 포함되는 경우에는, 5/6과 같은 또 다른 변조가 적용가능한 채널에 사용될 수 있다. 이러한 다중 기준변조기의 실시예가 하기에 더 상세히 진술된다.

2) 시스템용의 소정의 스퍼 수준(spur level).

3) 루프필터 대역폭. 상기 루프필터 대역폭은 하기에 설명된다. 루프필터의 파라미터는 기준주파수에 따른다. 기준변조는 기준클록(reference clock)을 변경시키기 때문에, 루프필터 파라미터가 변경되어야 한다. 원래의 기준클록과 변조된 기준클록의 차가 작은 경우, 루프필터는 위상잡음, 스퓨리어스 신호억제 및 록타임과 같은 시스템 사양이 허용하는 한 상기 원래의 기준클록과 상기 변조된 기준클록 모두에 공유될 수 있다. 예를 들어, 채널에 대한 8/9 변조 및 2/3 변조가 동일한 스퓨리어스 신호억제를 나타내는 경우에는, 상기 8/9 변조가 바람직할 수 있는데, 왜냐하면 상기 8/9 변조된 기준신호가 상기 2/3 변조된 기준신호보다 원래의 기준주파수에 더 가깝기 때문이다.

4) 시스템의 하드웨어 복잡도. 예를 들어, 다중 변조비(3/4, 7/8, 8/9 등)가 소정 수준의 스퓨리어스 신호억제를 달성할 목적으로 받아들여질 수 있지만, 사용시 하드웨어에 주어지는 모든 비들을 얻을 수는 없다. 따라서, 하드웨어는 본 발명에 따른 변조비를 언제 선택할지를 고려하기 위한 한가지 요인일 수 있다.

상기 시간동안, 시그마-델타 변조기의 변조비를 정의하는 값들인 N_ΣΔ 및 D_ΣΔ가 프로그램 카운터 및 스왈로 카운터의 값에 해당하는 P 및 S에 따라 계산되기 전에 기준신호가 변조되거나 일부 소정의 시간이 변조된다. 일괄하여, 프리스케일 러(29)의 파라미터 K에 따른 이들 파라미터는 VCO의 출력 주파수를 분할하기 위해 펄스 스왈로 주파수 체감기가 사용되는 값을 결정한다. 파라미터 N_ΣΔ, D_ΣΔ , P 및 S가 계산될 수 있는 한가지 방식이 더 상세하게 진술된다.

값 f_vco, R, K 및 f_ref는 바람직하게는, 예를 들어, 소정의 응용 요건을 충족시키기 위해 시스템 또는 아키텍쳐 레벨에서 결정된다(R 값은 PLL(예를 들어, f_ref=19.2MHz인 경우, R=1)의 설계 사양에 관한 것이고 K 값은 프리스케일러의 설계에 관한 것이다). 따라서, 유일한 미지의 값은 P, S, N_ΣΔ 및 D_ΣΔ이다.

D _ΣΔ . 이 파라미터는 다양한 방식으로 결정될 수 있다. 첫째, D_ΣΔ는 간단한 2의 멱수, 예를 들어, 2¹⁰/2¹²/2¹³… 로서 결정될 수 있다. 이 경우, 분모(denominator)가 증가함에 따라, 하드웨어 복잡도도 또한 증가되고 PLL의 주파수 해상도도 또한 증가된다. 따라서, 정확도 및 하드웨어 복잡도 사이에 상충관계가 있다. 둘째, 시스템의 주파수 해상도(또는 채널 간격)가 알려진 경우, D_ΣΔ는 D_ΣΔ=(f_ref/R)f_ch에 의해 결정될 수 있다. 예를 들어, 한국 CDMA 시스템에서, f_ref=19.2MHz, R=1 및 f_ch=10kHz이다. 이들 값이 주어지면, D_ΣΔ=1920이다.

P, S 및 N _ΣΔ . 이들 파라미터는 f_vco=(f_ref/R)×(KP+S + N_ΣΔ/D_ΣΔ)를 만족하는 정수값이다. 2이상의 제약이 이 관계에 추가되는 경우, 상기 해는 유일해진다. 제 1 제약은 0≤S<K이고, 제 2 제약은 0≤N_ΣΔ<D_ΣΔ이다. 실제로, 이들 제약은 알고리 즘적인 제약이 아니라 실제적인 제약이다. 왜냐하면, N_ΣΔ의 범위가 많은 응용에 대해 D_ΣΔ를 초과하기 때문에, 시그마-델타 변조기의 하드웨어 복잡도도 따라서 증가한다. 예를 들어, f_ref=19.2MHz, R=1, f_vco=1920.192MHz, K=8 및 D_ΣΔ= 1920이라고 가정하자. 그러면, 항 (KP+S + N_ΣΔ/D_ΣΔ)=100.01이며, 여기서 K, P 및 S가 모두 정수값이므로, KP+S=100이고 N_ΣΔ/D_ΣΔ =0.01이다. 따라서, P=12이고 S=4이며(제약 S<K는 이 정수해를 유일하게 함), N_ΣΔ=192이다.

둘째, 펄스 스왈로 주파수 체감기는 식(1)에서의 값에 의해 전압제어 발진기 f_vco의 출력을 분할하여, 상기 위상 및 주파수 검출기에 입력된 비교주파수는 변조된 기준주파수, f_mod = N_ΣΔ/D_ΣΔ f_ref와 동일하다.

변조된 기준주파수 f_mod는 변조되지 않은 기준주파수 f_ref와는 다르기 때문에, 펄스 스왈로 주파수 체감기의 파라미터는 피드백 루프로부터 위상 및 주파수 검출기에 입력된 신호가 기준변조기로부터 출력된 변조된 기준주파수와 일치하도록 변경되어야만 한다. 위상 및 주파수 검출기에 입력되기 전에, 변조된 기준주파수 f_mod는 선택적인 기준 분주기(31)에 해당하는 R 값으로 나누어질 수 있다.

식(1)로부터, 소정의 출력 주파수 신호 f_vco(예를 들어, 통신 트랜시버의 기저대역 신호복구회로에 사용되는 국부발진기 신호일 수 있음)를 얻기 위해, 전압제어 발진기의 출력은 피드백 루프에서 식(1)에 의해 주어진 값으로 나누어져야만 함이 명확해진다. 기준 분주기와 프리스케일러 카운터 값 R 및 K가 주어진 응용에 대해 알고있는 경우, 나머지 파라미터(P,S,N)는 상술한 바와 같이 그리고 주어진 입력 주파수와 VCO 출력 주파수에 대한 식(1)을 고려하여 결정될 수 있다.

PLL의 출력 주파수는 하기 식으로 표현될 수 있다:

식(2)에서, 항 (f_ref/R)(N_mod/D_mod)(K·P + S)는 소정의 주파수 f_vco의 정수부분을 나타내고, 항 (f_ref/R)(N_mod/D_mod)(N_ΣΔ/D_ΣΔ)는 이 주파수의 소수부분을 나타낸다. 부정합이 PLL에서 발생하면, 소정의 주파수 f_vco의 소수부분과 일치하는 주파수 및 이 주파수의 고조파에서 스퓨리어스 잡음신호가 형성된다. 이들 스퓨리어스 신호의 모두 또는 일부를 걸러내는데 필요한 분리를 달성하기 위해, 본 발명은 식(2)에서 하나 이상의 파라미터를 제어한다.

초기에, 소정의 정도로 주파수 분리(frequency separation)를 달성하기 위해 시그마-델타 변조기의 변조비가 제어된다. 이는 실험적으로 소정의 주파수 f_vco와 1차 스퓨리어스 신호 f_sp1 사이의 주파수 오프세트(Δf)에 해당하는 식(2)의 소수부 분을 참조로 이해될 수 있다(이 오프세트는 또한 자체적으로 상기 스퓨리어스 신호의 인접한 차수들 사이에 존재할 수 있다).

시그마-델타 변조기의 변조비 N_ΣΔ/D_ΣΔ가 증가함에 따라, 주파수 오프세트(또는 스퓨리어스 신호와 소정의 출력 주파수 사이의 분리 거리)도 커진다. 따라서, 식(2)의 소수부분에 항 N_ΣΔ/D_ΣΔ의 포함으로, 신호경로를 따라 루프필터(23)에 의해 제거될 수 있는, 소정 차수의 스퓨리어스 신호 f_sp가 소정의 출력 주파수 f_vco로부터 충분히 멀리 형성되는 것을 보장한다. 이는, 예를 들어, 식(2)의 소수부분과 더 구체적으로는 비교적 큰 N_ΣΔ 및 D_ΣΔ의 비를 형성함으로써 달성될 수 있다. 이는 P와 S의 값에 영향을 끼치며, 궁극적으로는, PLL의 펄스 스왈로 피드백 체감기의 값을 조절하게 한다.

완전한 잡음억제를 달성하기 위해, 식(2)의 소수부분은 1차 스퓨리어스 신호가 루프필터의 컷오프 주파수 아래로 이동되는 것을 보장할 정도로 충분히 크게 설정된다. 그러나, 필요하다면, 상기 소수부분은 고차 스퓨리어스 신호를 걸러내도록 다른 적절한 값으로 설정될 수 있다. 이 경우에는 더 약한 정도의 잡음억제가 구현되는 반면에, 다른 시스템 요건들도 충족될 수 있어, 본 발명에 적절한 해상도를 제공한다.

도 4는 N_ΣΔ 및 D_ΣΔ 값의 조절이 PLL의 출력에서 스퓨리어스 잡음신호를 어떻게 억제하도록 할 수 있는지를 도시한 것이다. 이 예시적인 예에서, f_vco는 PLL의 소정의 출력 주파수에 해당하고, f_cutoff는 루프필터의 컷오프 주파수에 해당하며, 루프 대역폭은 f_vco 및 f_cutoff 사이의 차에 해당한다. 본 발명에 따르면, 식(2)의 소수부분과 특히 N_ΣΔ 및 D_ΣΔ의 비는 스퓨리어스 잡음신호 f_sp1,f_sp2,…f_spN을 루프 대역폭 밖으로 이동시키도록 충분히 크게, 따라서 이 경우에는 스퓨리어스 잡음신호가 루프필터에 의해 제거될 수 있는 컷오프 주파수 아래에 있게 계산된다. 이러한 이동은 주파수 오프세트 Δf로 나타내진다.

기준변조기(20)의 N_ΣΔ 및 D_ΣΔ의 비는 분리정도를 더 조절하기 위해 제어될 수 있다. 더 구체적으로, 이러한 기준변조기가 본 발명(예를 들어, 스퓨리어스 잡음억제에 필요로 하는 주파수 분리가 N_ΣΔ 및 D_ΣΔ 사이에 형성된 변조비를 조절함으로써만 달성될 수 있음)의 선택적인 특성이도록 고려되는 반면에, N_ΣΔ 및 D_ΣΔ의 비는 식(2)의 소수부분에서 수행된 스퓨리어스 신호이동을 미세하게 조절하는 방식으로서 제어될 수 있다. N_ΣΔ 및 D_ΣΔ의 값은 바람직하게는 기준변조기의 설계를 기초로 하여 결정된다.

표 1은 식(2)에 입력될 때 스퓨리어스 잡음신호를 PLL의 루프 대역폭 밖으로 이동시키는데 충분한 주파수 분리 Δf를 생성하는 값들의 예를 제공한다. 이들 값들은 도 4에 반영되어 본 발명의 우수한 성능을 예시한다.

fvco	fref	R	Nmod	Dmod	K	P	S	NΣΔ	DΣΔ
905.29MHz	19.68MHz	1	8	9	4	12	3	11817	15744

표 1에서, N_ΣΔ 및 D_ΣΔ 값은 11817 및 15744로 각각 설정되고, 기준 신호변조기의 변조비는 8/9이다. 이들 값들을 식(2)에 대입하면, PLL의 출력 주파수 f_vco는 905.29MHz로 계산된다. 이 식의 소수부분에 해당하는 값은 이 실시예에 대한 본 발명의 우수한 성능을 나타낸다:

식(3)에 나타난 바와 같이, PLL에서 부정합으로 인해 야기된 스퓨리어스 신호는 식(2)의 소수부분과 일치하는 주파수에서 발생하며, 13.13MHz로 계산된다. 따라서, 출력 주파수와 1차 스퓨리어스 잡음 신호 fsp1 사이의 주파수 분리 Δf는 6.55MHz가 된다(이 숫자는 13.13MHz를 변조된 입력 기준신호의 주파수(19.68*8/9)로부터 뺌으로써 얻어짐). 이 값을 사용하여, 시그마-델타 변조기는 1차 스퓨리어스 신호를 PLL의 루프 대역폭 밖으로 이동시킴으로써, 루프필터의 컷오프 주파수 f_cutoff가 출력 주파수로부터 이들 및 고차 잡음신호를 제거하게 한다. 이 예에서는 8/9의 변조비가 사용되고 미세 해상도 조절을 위해 제공되지만, 다른 기준변조비를 사용하여 더 넓은 주파수 분리가 달성될 수 있음을 알 수 있다.

상술한 예에서, 컷오프 주파수 및/또는 루프 대역폭은 위상잡음 및 스퓨리어스 신호억제에 대한 요건들을 포함하는 시스템의 특정한 응용 요건들을 기초로 결정될 수 있다. 도시된 바와 같이, 스퓨리어스 신호 f_sp의 더 큰 억제는 반송파 증가로 인해 주파수 오프세트(Δf)가 증가함에 따라 루프필터에 의해 발생된다. 선택적이지만, 기준변조는 이 주파수 오프세트를 증가시키는데 이점적으로 사용될 수 있다.

또한, 상술한 예에서, 기준분리는 상기 시그마-델타 변조기의 변조비를 비교적 큰 값으로 설정함으로써 적어도 부분적으로 달성될 수 있다. 비교를 위해, 이 비의 작은 값은 잡음억제에 필요한 분리를 달성할 수 없음이 주목된다. 예를 들어, N_ΣΔ/D_ΣΔ=1/1968이고, P 및 S 값이 각각 11 및 2이면, 결과적으로 발생한 주파수 분리는 변조되지 않은 기준주파수를 사용하여 동일한 K 및 f_ref값에 대해 10kHz이다. 이 분리는 대부분의 응용에서 PLL의 루프 대역폭내에 있게 되고, 따라서 루프필터에 의해 억제될 수 없게된다.

부가적으로 또는 대안으로, 시그마-델타 변조기의 값을 제어하는데 있어서, 분자(numerator) N_ΣΔ는 분모(denominator) D_ΣΔ의 부고조파(sub-harmonics)로부터 멀리 있도록 조절될 수 있다. 이는, 예를 들어, 시그마-델타 변조기의 분자 대 분모의 비 N_ΣΔ/D_ΣΔ가 D_ΣΔ/2, D_ΣΔ/4, 및 D_ΣΔ/8이면, 기준 변조는 스퓨리어스 신호를 감소시키거나 제거할 수 있다.

따라서, 본 발명은 실질적으로 신호 대 잡음비를 향상시키기는 방식으로 PLL과 같은 주파수 발생기에서의 잡음을 효과적으로 억제시킨다. 이는 본 발명을 다른 회로와 비교함으로써 명백해진다. 예를 들어, 도 1의 (a)의 관련기술의 시스템에서, 스퓨리어스 신호와 PLL 출력 주파수 사이의 주파수 분리가 10kHz이며, 이는 회로의 루프 대역폭내에 있는 것으로 나타난다(도 2 참조). 스퓨리어스 신호가 이 대역폭내에 있기 때문에, 도 1의 (a) PLL의 루프필터는 스퓨리어스 잡음신호를 출력 주파수로부터 제거할 수 없게된다. 결과적으로, 이 회로의 출력은 많은 응용에 필요로 하는 신호 대 잡음비보다 더 낮은 신호 대 잡음비를 가지게 된다.

대조적으로, N_ΣΔ 및 D_ΣΔ 파라미터 중 적어도 하나를 PLL의 루프 대역폭에 기초한 적절한 값으로 설정하고, 미세동조조절(fine tuning adjustment)을 수행하도록 입력 기준주파수를 N_mod/D_mod 만큼 선택적으로 변조함으로써, 본 발명은 루프 부정합으로 인해 발생된 스퓨리어스 신호가 PLL의 출력주파수로부터 멀리 떨어져 형성됨으로써, 루프필터에 의해 억제될 수 있음을 보장한다.

더 큰 잡음억제를 달성하기 위해, 본 발명의 시스템은 제안되었던 다른 시스템들에 비하여 더 넓은 루프 대역폭을 동시에 사용하면서도 더 빠른 록타임을 달성할 수 있다. 이는 PLL 록타임이 루프 대역폭에 반비례함을 인식함으로써 이해될 수 있다. 따라서, 더 넓은 루프 대역폭을 사용하여 동작하는 것은 본 발명이 다른 PLL 회로에 비하여 감소된 록타임을 달성하게 하는 한편, 동시에 향상된 수준의 스퓨리어스 신호억제를 달성하게 한다. 이 모든 이점들은 신호 대 잡음비가 향상되고 이에 따라 통신 트랜시버의 품질이 더 높아지는 것으로 해석된다.

기준신호의 변조는 다양한 방식으로 달성될 수 있다. 바람직하기로, 기준주파수 f_ref는 f_mod가 원래 기준주파수 f_ref의 고조파에 가깝지 않는 것을 보장하도록 변조된다. 시그마-델타 변조기에 의해 수행된 변조에도 불구하고, PLL의 출력에 스퓨리어스 신호가 다시 나타나는 가능성을 피하기 위해 이런 식의 변조를 수행한 것이 바람직하다. 이는 다음 예를 참조로 이해될 수 있다.

도 5의 (a) 및 도 5의 (b)는 본 발명의 일실시예에 따라 생성된 원래의 기준주파수와 변조된 기준주파수의 고조파를 각각 도시한 그래프이다. 도 5의 (a)에서, 원래의 기준주파수의 고조파는 N·f_ref, (N+1)·f_ref, (N+2)·f_ref 등으로 도시되어 있다. 도 5의 (b)에서, 변조된 기준주파수 신호는 변조비 N_mod/D_mod=5/6를 기초로 생성된다. 따라서 변조된 입력 기준주파수의 고조파는 N·(5/6)f_ref, (N+1)·(5/6)f_ref, (N+2)·(5/6)f_ref 등의 주파수에서 나타난다.

이 예에서, N은 정수 및 바람직하게는 6의 배수인 것으로 가정되며, 상기 변조된 기준주파수와 원래의 기준신호의 고조파가 일치되는 영역이 X로 도시되어 있다. 이 영역에서, 본 발명은 비효과적인 것으로 판명될 수 있는데, 왜냐하면 상기 변조된 기준주파수는 PLL의 출력에서 스퓨리어스 신호를 억제할 수 없기 때문이다. 이들 원리는 본 발명의 시그마-델타 제어된 PLL의 동작 범위를 정의하기 위한 기초로서 이용될 수 있다. 더 구체적으로, 도 5의 (a) 및 도 5의 (b)에 도시된 바와 같이, 변조된 기준주파수는 상기 변조된 기준주파수의 고조파가 원래의 기준주파수의 고조파와 동일할 때까지, 원래의 기준주파수 대신에, 위상 및 주파수 검출기에 입력된 비교 주파수로서 사용될 수 있다.

칩영역에 어떠한 제한이 없다면, N_mod 및 D_mod의 다양한 값들이 주어진 주파수 채널에 대해 사용될 수 있다. 예를 들어, 6/5의 N_mod/D_mod는 한 채널에 대한 스퓨리어스 신호억제를 달성하는데 바람직할 수 있지만, 8/9의 N_mod/D_mod는 또 다른 채널에 대해 바람직할 수 있다. 또한, 임의의 주어진 채널에 대해 변조비 모두가 받아들여질 수 있다. N_mod/D_mod의 값을 변경함으로써, 다양한 허용가능한 주파수 오프세트가 스퓨리어스 신호억제를 위해 달성될 수 있다. 시스템에 가장 적합한 하나(예를 들어, 주어진 하드웨어 복잡도)가 선택될 수 있다.

도 6은 상술한 유연성을 달성할 수 있는 본 발명의 기준변조기의 한 형태를 도시한 것이다. 이 변조기는 2개의 기준변조기(51 및 52)로 형성되고 선택기(selector)(53)가 적용가능한 채널에 대해 적절한 변조비 N_mod/D_mod를 선택하도록 포함될 수 있다. 제 1 변조기는 5/6의 변조비를 가지며, 제 2 변조기는 8/9의 변조비를 갖는다. 2개의 변조기가 도시되어 있지만, 당업자는 본 발명의 기준변조기가 2이상의 변조기를 포함할 수 있음을, 예를 들어 한 변조기는 통신 시스템에서 각 채널에 또는 채널들의 그룹에 대해 제공될 수 있음을 인식할 수 있다. 이 경우, 각 변조기는 채널 또는 채널그룹에 대해 특별하게, 그리고 바람직하게는 선택적으로 선별된 변조비를 가질 수 있다. 어떠한 스퓨리어스 톤(tones)을 가지지 않는 채널에 대해, 기준변조기는 생략되거나 제한될 수 있고, 기준클록이 내부 PLL 블록으로 직접 이송될 수 있다.

도 7은 본 발명의 기준변조기가 이 결과를 산출하도록 구성될 수 있는 또 다른 방법을 도시한 것이다. 이 변조기는 제 1 충격계수 보정기(duty cycle corrector)(70), 주파수 체배기(frequency doubler)(72), 분수 분주기(fractional divider)(73), 제 3 충격계수 보정기(74) 및 또 다른 분수 분주기(75)를 포함한다. 분수 분주기는 입력신호에 2/3을 곱하도록 설정된다. 그러나, 당업자들은, 필요하다면, 다른 분수값들이 사용될 수 있음을 인식할 수 있다.

도 8의 (a) 내지 도 8의 (g)는 신호가 도 7에 도시된 기준변조기의 각 소자에 의해 처리되는 방식을 도시한 도표이다. 도 8의 (a)는 기준변조기에 입력되는 원래의 기준주파수 f_ref를 도시한 것이다. 도 8의 (b)는 제 1 충격계수 보정기가 부고조파 성분을 제거함으로써 선명한 신호를 산출하도록 원래 기준주파수를 처리하는 것을 도시한 것이다. 도 8의 (c)는 주파수 체배기가 제 1 충격계수 보정기로부터 출력된 신호의 주파수를 배가시키는 것을 도시한 것이다. 이로 인해 신호 주기를 반으로 줄이게 된다. 도 8의 (d)는 제 2 충격계수 보정기가 부고조파를 제거함으로써 주파수 체배기의 출력을 선명하게 하는 것을 도시한 것이다. 도 8의 (e)는 제 2 충격계수 보정기로부터 출력된 신호에 소정의 비가, 이 예에서는 2/3가, 곱해진 것을 도시한 것이다.

도 8의 (f)는 제 3 충격계수 보정기가 부고조파를 제거함으로써 제 1 분수 분주기의 출력을 선명하게 하는 것을 도시한 것이다. 이는 신호의 주기가 제 1 분수 분주기에 의해 수행된 분할에 비례하는 양만큼 증가되게 한다.

도 8의 (g)는 제 3 충격계수 보정기로부터 출력된 신호에 소정의 분수가, 이 예에서도 또한 2/3가 곱해진 것을 도시한 것이다. 그 결과 변조된 기준주파수가 생성된다. 일단 이 신호가 고조파를 제거하기 위해 처리된 후에, 제 2 분수 분주기에 의해 수행된 분할에 비례하는 양만큼 주기가 증가된 최종 변조된 기준신호가 생성된다.

기준변조기의 상술한 실시예에서, 기준변조기의 분자는 PLL의 동작범위를 증가시키기 위해 하나가 달라야만 하는 한편, 동시에 스퓨리어스 신호의 재형성을 방지하여야 한다. 실제로, 큰 값의 분자를 사용하는 것이 바람직할 수 있다. 분수 분주기와 주파수 체배기는 이런 형태의 분자를 생성하는데 적용될 수 있다.

예를 들어, 상술한 예에서, 하나의 주파수 체배기와 2개의 분수 분주기가 f_mod=N_mod/D_modf_ref=8/9f_ref와 동일한 변조된 기준신호를 생성하기 위해 사용되었다. 또한, 하나의 주파수 체배기와 2개의 분수 분주기가 양 분주기에 사용된 2/3의 동일한 분수를 사용하여, 변조된 기준신호를 생성하기 위해 사용되었다. 이들 값들은 바람직할 수 있으나, 소정의 분수 분할비 N_mod/D_mod가 달성되는 한, 당업자는 임의의 수의 주파수 체배기 및 분할회로가 사용될 수 있음을 인식할 수 있다.

도 9는 본 발명의 기준주파수 변조기가 구성될 수 있는 또 다른 방식을 도시한 것이다. 이 변조기는 믹서(mixer)(81)에 연결된 다수의 주파수 체감기(80)를 포함한다. 주파수 체감기는 원래의 기준주파수 f_ref에, 믹서에 입력되어 질 때, 소정의 소수 주파수를 생성하는 값을 곱한다. 예를 들어, 주파수 체감기는 4/9f_ref와 동일한 신호를 출력할 수 있다. 그런 후, 믹서는 8/9f_ref와 동일한 신호를 출력할 수 있다. 믹싱 후에, 대역통과필터(82)를 사용하여 믹서로 인해 발생된 원치않는 고조파가 걸러진다. 그리고 나서, 디지털 펄스 형태의 변조된 기준주파수를 생성하기 위해 제한기(83)가 사용된다.

예

표 2는 본 발명에 따라 사용될 수 있는 예제값을 나타낸 것이다. 허용가능한 스퍼 감소의 수준을 달성하기 위해, N_ΣΔ/D_ΣΔ비는 스퓨리어스 신호를 컷오프 주파수 밖으로 이동시키도록 크게 선택된다. 또한, 기준주파수 f_ref는 고조파 f_mod가 원래의 기준주파수 f_ref의 고조파에 근사하지 않는 것을 보장하는 N_mod/D_mod비에 의해 변조된다.

표 2에서, N_mod/D_mod=8/9가 사용되고, N_new/D_new는 각각 N_ΣΔ 및 D_ΣΔ의 시그마-델타 변조기의 값에 해당한다. 최악인 경우의 스퍼는 905.29MHz 내지 1161.13MHz 사이에 있는 것이 나타난다(N열 및 D열은 최악인 경우의 스퍼에 해당하는 N/D의 비, 예를 들어, N/D=1/1968을 구성한다. N/D=1967/1968의 비는 포함되지 않는데, 왜냐하면 표 2에 도시된 동일한 특성을 가지기 때문이다). 최악인 경우의 스퍼는 기준클록 주파수의 배수에 가깝다. 상기 기준클록 주파수의 배수가 예로서 46f_ref에서 59f_ref까지 열거되어 있다. 또한, 8/9 기준변조가 예로서 사용된다. 시그마-델타 변조비 N_new/D_new비는 f_vco 또는 도 5에서, 예를 들어, N_new/D_new=9/15744, 1977/15744,…, 11817/15744, 13785/15744의 비가 반복되는 기준클록의 배수에 따른 순환관계를 갖는다.

표 2에서 모든 값들이 최적인 것은 아니다. 예를 들어, f_vco=944.65인 경우에, 시그마-델타 변조비 N_new/D_new=9/15744이다. 이는 기준변조비 N_mod/D_mod=8/9가 사용될 때 10kHz의 주파수 분리를 야기한다. 이 10kHz 분리는 몇몇 경우에 스퓨리어스 신호억제를 달성하기 위한 목적으로는 불충분한 것으로 판명될 수 있다. 이 경우, 기준신호 변조비는 허용가능한 수준의 스퓨리어스 신호를 달성하기에 충분한 주파수 분리를 야기하도록 변경될 수 있다. 고려중인 예에서, 이는 N_mod/D_mod=5/6를 설정함으로써 수행될 수 있다. 이들 변조비에 대해 얻은 결과의 비교가 표 3에 나타나 있다.

8/9 대신에 5/6의 변조비를 사용하여, f_ref*(N_mod/D_mod)*(N_new/D_new)=19.68*(5/6) *(5910/9840)=9.85MHz의 주파수 오프세트가 얻어진다. 이 오프세트는 8/9 변조비를 사용하여 얻은 10kHz의 오프세트보다 상당히 더 크고, 실제로 이 예에서 스퓨리어스 신호를 루프필터의 컷오프 주파수 밖으로 이동시키는데 충분히 크므로, 스퓨리어스 신호억제를 달성한다. 따라서, 이 예로부터, N_mod/D_mod와 N_ΣΔ/D_ΣΔ 중 적어도 하나 및 바람직하게는 모두가 스퓨리어스 신호를 억제하도록 제어될 수 있으므로, 통신 수신기에서의 신호 대 잡음비를 향상시키는 것이 명백해진다.

본 발명의 다른 변형 및 변경도 상기 개시로부터 당업자에게 명백해진다. 따라서, 본 발명의 소정의 실시예만이 특별히 본 명세서에 설명되었으나, 많은 변형들도 본 발명의 기술사상과 범위를 벗어남이 없이 이루어질 수 있음이 명백하다.

Claims (44)

1. 기준신호를 기초로 하여 위상동기루프(PLL)로부터 주파수 신호를 발생하는 단계와,

   상기 PLL의 피드백 루프에서의 주파수 체감기(frequency divider)를 상기 PLL의 루프 대역폭 밖으로 소정 차수의 스퓨리어스 신호(spurious signal)를 이동시키는 값으로 설정함으로써 상기 주파수 신호로부터 잡음을 제거하는 단계를 포함하고,

   상기 주파수 체감기의 설정은

   상기 주파수 체감기에서의 스왈로 카운터(swallow counter)와 프로그램 카운터(program counter) 중 적어도 하나를 상기 PLL의 루프 대역폭 밖으로 상기 소정 차수의 스퓨리어스 신호를 이동시키는 값으로 조정하는 것을 포함하는 잡음억제방법.
2. 제 1 항에 있어서,

   상기 루프 대역폭은 상기 PLL에서 루프필터의 컷오프 주파수에 의해 정의되고, 상기 루프 대역폭은 상기 PLL로부터 발생된 주파수 신호와 상기 PLL에서의 루프필터의 컷오프 주파수 사이에 있는 주파수 범위에 해당하는 잡음억제방법.
3. 제 1 항에 있어서,

   상기 잡음은 상기 스왈로 카운터와 상기 프로그램 카운터 중 적어도 하나를 상기 PLL의 루프 대역폭 밖으로 1차 스퓨리어스 신호를 이동시키는 값으로 조정함으로써 제거되는 잡음억제방법.
4. 제 1 항에 있어서,

   상기 스왈로 카운터와 상기 프로그램 카운터 중 적어도 하나는 시그마-델타(Sigma-Delta) 변조기에 의해 설정되고,

   상기 PLL의 루프 대역폭을 기초로 하여 상기 시그마-델타 변조기의 변조비를 계산하는 단계와,

   상기 시그마-델타 변조기가 계산한 상기 변조비를 기초로 상기 스왈로 카운터와 상기 프로그램 카운터 중 적어도 하나의 값을 설정하는 단계를 더 포함하는 잡음억제방법.
5. 제 1 항에 있어서,

   상기 스퓨리어스 신호는 상기 PLL의 위상 및 주파수 검출기와 전하펌프 중 적어도 하나에 대한 부정합(mismatch)에 의해 발생되는 잡음억제방법.
6. 제 1 항에 있어서,

   상기 스왈로 카운터와 상기 프로그램 카운터 중 적어도 하나의 값은 상기 시그마-델타 변조기의 변조비를 기초로 제어되는 잡음억제방법.
7. 제 6 항에 있어서,

   상기 변조비의 분자(N_ΣΔ)는 상기 변조비의 분모(D_ΣΔ)의 적어도 50%이고,

   기준변조기를 이용해 상기 PLL에 입력되는 상기 기준신호를 변조하는 단계를 더 포함하고, 상기 기준변조기는 N_mod가 D_mod의 적어도 50%이도록 변조비(N_mod/D_mod)를 갖는 잡음억제방법.
8. 제 1 항에 있어서,

   상기 스퓨리어스 신호는 상기 PLL에서의 위상 및 주파수 검출기와 전하펌프 중 적어도 하나에서의 부정합으로 인해 발생되고, 상기 전하펌프에서의 부정합은 업 다운(up and down) 전류소스 사이의 부정합을 포함하며, 상기 스퓨리어스 신호는 상기 위상 및 주파수 검출기에서의 업 다운 신호경로 간의 부정합으로 인해 발생되는 잡음억제방법.
9. 제 1 항에 있어서,

   상기 주파수 체감기의 값은 상기 스퓨리어스 신호를 제거하기 위한 시그마 델타 변조기의 변조비를 기초로 설정되는 잡음억제방법.
10. 제 1 항에 있어서,

    상기 기준신호를 상기 PLL의 위상 및 주파수 검출기에 입력하기 위한 분수 고정값으로 변경하는 단계를 더 포함하고, 상기 분수 고정값은 상기 소정 차수의 스퓨리어스 신호를 또한 이동시키는 잡음억제방법.
11. 제 1 항에 있어서,

    상기 스왈로 카운터와 상기 프로그램 카운터는 모두 상기 소정 차수의 스퓨리어스 신호를 상기 PLL의 루프 대역폭 밖으로 이동시키도록 조정되고, 상기 스왈로 카운터와 상기 프로그램 카운터의 값은 상기 시그마 델타 변조기의 변조비를 기초로 제어되며, 상기 스왈로 카운터와 상기 프로그램 카운터의 값은 상기 소정 차수의 스퓨리어스 신호를 상기 PLL의 루프 대역폭 밖으로 이동시키는 상기 값을 발생하도록 제어되는 잡음억제방법.
12. 제 11 항에 있어서,

    상기 PLL의 주파수 신호(f_vco)는 하기 식:

    

    에 따라 발생되고,

    여기서, f_ref는 기준신호이며, R은 기준신호 분주기의 값이고, P는 프로그램 카운터의 값이며, S는 스왈로 카운터의 값이고, N_ΣΔ 및 D_ΣΔ는 시그마-델타 변조기의 변조비이며, 그리고 K는 펄스 스왈로 주파수 체감기에서 프리스케일러(prescaler)의 값인 잡음억제방법.
13. 제 11 항에 있어서,

    상기 PLL에 입력되는 상기 기준신호를 변조하는 단계와,

    상기 변조된 기준신호와 변조되지 않은 기준신호의 고조파가 일치하지 않는 한, 상기 PLL에 대한 비교신호로서 상기 변조된 기준신호를 사용하는 단계를 더 포함하며,

    상기 PLL의 주파수 신호(f_vco)는 하기 식:

    

    에 따라 발생되고,

    여기서, f_ref는 기준신호이며, R은 기준신호 분주기의 값이고, N_mod 및 D_mod는 상기 기준신호에 대한 변조비를 정의하고, P는 프로그램 카운터의 값이며, S는 스왈로 카운터의 값이고, N_ΣΔ 및 D_ΣΔ는 시그마-델타 변조기의 변조비이며, 그리고 K는 펄스 스왈로 주파수 체감기에서 프리스케일러의 값인 잡음억제방법.
14. 기준신호를 기초로 하여 주파수 신호를 발생하는 위상동기루프(PLL)와,

    소정 차수의 스퓨리어스 신호를 상기 PLL의 루프 대역폭 밖으로 이동시키는 잡음 억제기(noise suppressor)를 구비하고,

    상기 잡음 억제기는 상기 위상동기루프의 피드백 루프에서 주파수 체감기과, 상기 소정 차수의 스퓨리어스 신호를 상기 위상동기루프(PLL)의 루프 대역폭 밖으로 이동시키는 값으로 상기 주파수 체감기를 설정하는 컨트롤러를 포함하며,

    상기 주파수 체감기는 스왈로 카운터와 프로그램 카운터를 포함하고, 상기 스왈로 카운터와 프로그램 카운터의 값은 시그마 델타 변조기의 변조비를 기초로 제어되며, 상기 스왈로 카운터와 프로그램 카운터의 값은 상기 소정 차수의 스퓨리어스 신호를 상기 위상동기루프(PLL)의 루프 대역폭 밖으로 이동시키는 값을 발생하도록 제어되는 주파수 발생기.
15. 제 14 항에 있어서,

    상기 위상동기루프는 루프필터를 포함하고, 상기 루프 대역폭은 상기 루프필터의 컷오프 주파수에 의해 정의되며, 상기 루프 대역폭은 상기 PLL로부터 발생된 주파수 신호와 상기 루프필터의 컷오프 주파수 사이에 있는 주파수 범위에 해당하는 주파수 발생기.
16. 제 14 항에 있어서,

    상기 스왈로 카운터와 상기 프로그램 카운터의 값은 1차 스퓨리어스 신호를 상기 위상동기루프의 루프 대역폭 밖으로 이동시키도록 제어되는 주파수 발생기.
17. 제 14 항에 있어서,

    상기 PLL은 하기 식:

    

    에 따른 주파수 신호(f_vco)를 발생하고,

    여기서, f_ref는 기준신호이며, R은 기준신호 분주기의 값이고, P는 프로그램 카운터의 값이며, S는 스왈로 카운터의 값이고, N_ΣΔ 및 D_ΣΔ는 시그마-델타 변조기의 변조비이며, 그리고 K는 펄스 스왈로 주파수 체감기에서 프리스케일러의 값인 주파수 발생기.
18. 제 14 항에 있어서,

    상기 위상동기루프에 입력되는 상기 기준신호를 변조하는 변조기를 더 구비하고,

    상기 PLL은 하기 식:

    

    에 따른 주파수 신호(f_vco)를 발생하며,

    여기서, f_ref는 기준신호이고, R은 기준신호 분주기의 값며, N_mod 및 D_mod는 상기 기준신호에 대한 변조비를 정의하고, P는 프로그램 카운터의 값이며, S는 스왈로 카운터의 값이고, N_ΣΔ 및 D_ΣΔ는 시그마-델타 변조기의 변조비이며, 그리고 K는 펄스 스왈로 주파수 체감기에서 프리스케일러의 값인 주파수 발생기.
19. 제 14 항에 있어서,

    상기 위상동기루프에 입력되는 상기 기준신호를 변조하는 변조기를 더 구비하고, 상기 스퓨리어스 신호는 상기 PLL의 위상 및 주파수 검출기와 전하펌프 중 적어도 하나에 대한 부정합으로 인해 발생되는 주파수 발생기.
20. 제 14 항에 있어서,

    상기 기준신호를 상기 PLL의 위상 및 주파수 검출기에 입력하기 위한 분수 고정값으로 변경하는 주파수 변환기(frequency shifter)를 더 구비하고, 상기 분수 고정값은 상기 소정 차수의 스퓨리어스 신호를 또한 이동시키는 주파수 발생기.
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제

Images