KR20060063039A - 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프 - Google Patents

적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프 Download PDF

Info

Publication number
KR20060063039A
KR20060063039A KR1020040102086A KR20040102086A KR20060063039A KR 20060063039 A KR20060063039 A KR 20060063039A KR 1020040102086 A KR1020040102086 A KR 1020040102086A KR 20040102086 A KR20040102086 A KR 20040102086A KR 20060063039 A KR20060063039 A KR 20060063039A
Authority
KR
South Korea
Prior art keywords
code
frequency
signal
adaptive
phase
Prior art date
Application number
KR1020040102086A
Other languages
English (en)
Other versions
KR100611512B1 (ko
Inventor
이근석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040102086A priority Critical patent/KR100611512B1/ko
Priority to US11/291,409 priority patent/US20060120489A1/en
Publication of KR20060063039A publication Critical patent/KR20060063039A/ko
Application granted granted Critical
Publication of KR100611512B1 publication Critical patent/KR100611512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상 고정 루프를 제공한다. 본 발명의 적응 주파수 조절기는 제1 신호 및 제2 신호를 수신하여, 상기 제1 신호의 주파수 및 상기 제2 신호의 주파수를 비교하는 주파수 감지기, 상기 제1 신호의 주파수 및 상기 제2 신호의 주파수를 비교한 결과에 따라 상대적 코드 위치를 조정하는 상태 머신, 외부로부터 원하는 고정 주파주를 수신하여 예상 코드값을 결정하고, 서치하여할 코드 범위를 설정하는 코드 서치부, 및 상기 코드 서치부에서 결정한 예상코드에서 상태 머신의 상대적 코드 위치에 따라 코드값을 생성하는 코드 생성부를 포함한다. 본 발명에 따라, 외부로부터 원하는 고정 주파수(Wanted locking frequency)를 수신하여 서치하여야 할 코드 범위 및 코드 중앙값을 설정하는 코드 서치부를 적응 주파수 제어기에 포함하여 종래기술에 대비하여, 주파수 고정을 효과적으로 빠르게 수행할 수 있다.

Description

적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상 고정 루프 {Adpative frequency controller and phase-locking loop including adaptive frequency controller}
도 1은 VCO 트랜스퍼 커브를 도시한 그래프이다.
도 2는 종래의 연속 코드 서치(Sequential Code Search)를 도시한 개념도이다.
도 3은 종래의 2진 코드 서치(Binary Code Search)를 도시한 개념도이다.
도 4는 본 발명의 일 실시예에 따른 위상 고정 루프를 도시한 블록도이다.
도 5은 도 4의 적응 주파수 조절기를 상세하게 도시한 블록도이다.
도 6은 도 5의 주파수 감지기에서 주파수를 비교하는 예를 설명하기 위한 기준 클럭 신호와 피드-백 신호를 나타낸 그래프이다.
도 7은 본 발명의 일 실시예 따른 상태 머신의 상태도이다.
도 8은 본 발명의 일 실시예 따른 코드 예측 및 2진 서치를 설명하기 위한 개념도이다.
도 9는 적응 주파수 조절기에 포함된 카운팅 시간 제어부의 역할을 설명하기 위한 개념도이다.
도 10은 상기 적응 주파수 제어기를 사용하여 VCO 트랜스퍼 커브를 찾는 방법을 도시한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
400 : 위상 고정 루프(Phase-locking loop)
410 : 기준 클럭 신호 분주기, 420 : 위상-주파수 비교기
430 : 차지-펌프 440 : 저역 통과 필터
450 : 적응 주파수 조절기 460 : 전압-제어 발진기
470 : 분주기 510 : 주파수 감지기
520 : 상태 머신 530 : 코드 서치부
540 : 코드 생성부 550 : 카운팅 시간 제어부
본 발명은 적응 주파수 제어기 및 적응 주파수 제어기를 포함하는 위상고정루프에 관한 것이다.
일반적으로, 무선 통신 기기는 고주파(Radio Frequency, "RF") 송수신기를 사용하며, 고주파 송수신기는 위상-고정 루프(Phase-Locked Loop, "PLL")를 사용하여 주파수를 고정한다.
최근, 무신 통신 기술에 와이드 주파수 밴드 사용이 점점 확대됨에 따라, 와이드 주파수 밴드를 만들기 위하여 위상-고정 루프의 전압-제어 발진기(Voltage-controlled Oscillator, "VCO")의 이득(Gain)을 증가시키고 있다. 그러나, VCO의 이득이 증가함에 따라 위상의 잡음도 증가되어, 저전압, 예를 들어, 1.8V 이하의 전원 전압으로 와이드 주파수 밴드를 생성하는 것은 한계가 있다.
와이드 주파수 밴드를 생성하면서 위상 잡음을 줄이기 위한 방법으로 위상-고정 루프에 적응 주파수 조절기 (Adaptive Frequency Controller, "AFC")를 사용하는 기술이 시도되고 있다.
도 1은 적응 주파수 조절기의 코드를 서치하기 위한 전압-제어 발진기(Voltage-cotrolled oscillator, VCO)의 트랜스퍼 커브를 도시한 그래프이다.
도 1을 참조하면, 와이드 주파수 밴드에 사용하기 위해서는 제어 전압(Control voltage)에 따른 VCO 주파수는 1개의 VCO 트랜스퍼 커브를 사용하여 전체 주파수 영역을 계산할 수 없기 때문에, 전압-제어 발진기의 스위치 커패시터의 커패시턴스(Capacitance, "C")와 인덕턴스(Inductance, "L") 를 조절하고, 바랙터(Varacter)의 전압을 조정하면서, 여러 개의 트랜스퍼 커브를 만들게 된다. 도 1에 도시된 바와 같이, VCO 이득(Gain)이 5.2 MHz/V,주파수 간격이 1.2MHz 인 VCO 커브, VCO 이득이 9.2 MHz/V,주파수 간격이 2.2MHz 인 VCO 커브, VCO 이득이 17.5 MHz/V, 주파수 간격이 4.2MHz 인 VCO 커브 등 복수개의 VCO 트랜스퍼 커브를 만들게 되고, 적응 주파수 조절기(AFC)는 상기 복수개의 VCO 트랜스퍼 커브 중 가장 최적의 커브를 찾기 위하여 사용된다.
종래에는 최적의 커브는 상기 복수개의 VCO 트랜스퍼 커브 중 다양한 서치 기법을 통하여 서치되었다.
도 2는 종래의 서치 기법 중 연속 코드 서치(Sequential Code Search)를 도시한 개념도이다.
도 2를 참조하면, 상기 연속 코드 서치는 하위코드에서 상위코드로 (또는 상위코드에서 하위코드로) 하나씩 코드를 이동하면서 최적의 코드를 찾아가는 방식으로 코드 진행 방향이 한쪽 방향으로 일어나고, 각 코드 간의 선후 관계만 파악하기 때문에 적응 주파수 제어기(AFC)의 구현이 간단하다. 하지만, 도 2에서 볼수 있듯이, N-비트(N은 1 이상의 자연수)인 경우, 2N-1번의 비교 시간이 필요하다. 특히 N값이 큰 경우, 전체 고정 시간이 너무 길어지기 때문에 와이드 밴드 적용에는 한계가 있다.
도 3는 종래의 2진 코드 서치를 도시한 개념도이다.
도 3를 참조하면, 종래의 2진 코드 서치는 먼저 중앙 코드값에서 시작하여, 상위 또는 하위 부분의 중앙으로 이동하면서 최적의 코드를 찾아가는 방식으로 수행된다. 따라서, 적응 주파수 제어기(AFC) 구현이 상기 연속 코드 서치에 비해 복잡하지만, N-비트인 경우, (N-1)번의 비교시간이 필요하므로, 전체 고정 시간은 연속 코드 서치에 비해 크게 줄일 수 있다. 도 3은 특히, 5-비트의 경우, 4번의 비교시간이 필요한 경우를 도시한 것이다.
하지만, 최근 들어, 와이드 밴드 적용이 점점 더 요구됨에 따라, 적응 주파수 제어기(AFC) 비트수는 점점 늘어나고 있어, 전체 고정 시간 중 적응 주파수 제 어기(AFC) 고정 시간 비중이 점점 커지고 있다. 또한, 차세대 송수신기에서 요구하는 고정 시간 값도 점점 줄어들고 있어, 적응 주파수 제어기(AFC) 고정 시간을 더욱 줄일 수 있는 고속 적응 주파수 제어기(AFC) 기법이 강력히 요구되고 있다.
본 발명의 제1 목적은 상기와 같은 문제점을 해결하고, AFC 고정 시간을 줄일 수 있는 적응 주파수 조절기를 제공한다.
본 발명의 제2 목적은, AFC 고정 시간을 줄일수 있는 적응 주파수 조절방법을 제공한다.
본 발명의 제3 목적은 위상 고정 시간을 줄일 수 있는 위상 고정 루프를 제공한다.
상기 제1 목적을 달성하기 위한 본 발명의 일 실시예는 적응 주파수 조절기를 제공한다. 상기 적응 주파수 조절기는: 제1 신호 및 제2 신호를 수신하여, 상기 제1 신호의 주파수 및 상기 제2 신호의 주파수를 비교하는 주파수 감지기; 상기 제1 신호 주파수 및 상기 제2 신호 주파수의 비교 결과에 따라 상대적 코드 위치를 조정 상태 머신; 외부로부터 원하는 고정 주파주를 수신하여 예상 코드를 결정하 고 서치하여야 할 코드 범위를 설정하는 코드 서치부; 및 상기 코드 서치부에서 설정한 예상 코드에서 상기 상태 머신의 상대적 코드 위치에 따라 코드값을 생성하는 코드 생성부를 포함한다.
상기 코드 생성부는 덧셈기로 이루어져 있으며, 상기 제1 신호는 기준 클럭 신호이고, 상기 제2 신호는 상기 전압-제어 발진기의 출력 신호를 분주시킨 신호이다. 상기 주파수 감지기는 적어도 2개의 카운터와 1개의 비교기를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 적응 주파수 조절기는 상기 카운터의 카운팅 간격을 조절하기 위하여 낮은 주파수에 상응하는 낮은 코드에서는 소정 시간동안 카운팅을 많이 하고, 높은 주파수에 상응하는 높은 코드에서는 상기 낮은 코드보다 상기 소정 시간동안 카운팅을 상대적으로 적게 하기 위한 카운팅 시간 제어부를 더 포함할 수 있다. 또한, 상기 카운팅 시간 제어부는 소프트웨어 또는 하드웨어로 구현될 수 있다. 특히, 상기 코드 서치부는 칩이 제작된 후, 최상위 코드와 최하위 코드에 각각 대응하는 주파수 정보를 저장하는 코드 범위 저장부를 포함할 수 있다. 또한, 상기 코드 생성부는 상기 코드 중앙값에서 상기 상태 머신에서 생성된 상대적 코드를 가감하여 상기 코드값으로 생성하는 것을 특징으로 한다.
상기 제2 목적을 달성하기 위한 본 발명의 일 실시예는 적응 주파수 조절방법을 제공한다. 상기 적응 주파수 조절 방법은: 제1 신호 및 제2 신호를 수신하는 단계; 상기 제1 신호의 주파수 및 상기 제2 신호의 주파수를 비교하는 단계; 상기 제1 신호 주파수 및 상기 제2 신호 주파수의 비교 결과에 따라 상대적 코드 위치를 조정하는 단계; 외부로부터 원하는 고정 주파주를 수신하여 예상 코드를 결정하고, 서치하여야할 코드 범위를 설정하는 단계; 및 상기 결정된 예상 코드에서 상기 조정된 상대적 코드 위치에 따라 코드값을 생성하는 단계를 포함한다. 또한, 상기 제1 신호 주파수 및 상기 제2 신호 주파수의 차이가미리 설정한 범위 내에 있으면, 코드 서치를 중단하고, 코드 서치가 중단되기 직전의 코드값을 최종 코드값으로 확정하는 단계를 더 포함할 수 있다.
상기 제3 목적을 달성하기 위한 본 발명의 일 실시예는 위상-고정 루프를 제공한다. 상기 위상-고정 루프는: 기준 클럭 신호 및 전압제어 발진기의 출력을 분주시킨 신호를 수신하여 각각으 주파수 및 위상을 비교하고, 업(UP)-신호 및 다운(Down)-신호를 생성하는 위상-주파수 비교기; 상기 업(UP)-신호 및 다운(Down)-신호의 펄스 폭에 상응하는 제1 제어 신호를 생성하는 차지-펌프; 상기 제1 제어 신호를 저역 통과 필터링하여 상기 제1 제어 신호의 변화에 상응하는 제2 제어 신호를 생성하는 저역통과필터; 상기 기준 클럭 신호 및 상기 전압제어 발진기의 출력을 분주시킨 신호를 수신하여 적응 주파수 조절 신호를 생성하는 적응 주파수 조절기; 및 상기 적응 주파수 신호에 상응하는 발진 주파수 범위내에서, 상기 저역통과필터에서 생성된 상기 제2 제어 신호에 응답하여 발진신호의 주파수를 조절하는 전압제어 발진기를 포함하되, 상기 적응 주파수 조절기는 상기 기준 클럭 신호 및 상기 전압제어 발진기의 출력을 분주시킨 신호를 수신하여, 상기 기준 클럭 신호의 주파수 및 상기 전압제어 발진기의 출력을 분주시킨 신호의 주파수를 비교하는 주파수 감지기; 상기 기준 클럭 신호의 주파수 및 상기 전압제어 발진기의 출력을 분주시킨 신호의 주파수의 비교 결과에 따라 상대적 코드 위치를 조정하는 상태 머신; 외부로부터 원하는 고정 주파주를 수신하여 예상 코드를 설정하고 서치하여야할 코드 범위를 설정하는 코드 서치부; 및 상기 코드 서치부에서 결정한 예상 코드에서 상기 상태 머신의 상대적 코드 위치에 따라 코드값을 생성하는 코드 생성부를 포함한다. 상기 위상-고정 루프는 외부로부터 클럭을 수신하여 분주하여 상기 기준 클럭 신호를 생성하는 기준 클럭 신호 분주기를 더 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 일 실시예를 상세하게 설명한다.
본 발명의 일 실시예는 무신 통신에 와이드 주파수 밴드를 만들기 위한 위상-고정 루프(Phase-locked Loop, PLL)는 적응 주파수 조절기(Adaptive Frequency Controller)를 포함하고 있다. 본 적응 제어 주파수 조절기는 고정하고자 하는 주파수 범위를 1단계로 결정하고, 다시 상기 주파수 범위내에서 위상-고정 루프가 최종적으로 고정하고자 하는 주파수를 2단계로 미세하게 결정한다.
도 4는 본 발명의 일 실시예에 따른 위상 고정 루프를 도시한 블록도이다.
도 4를 참조하면, 상기 위상 고정 루프(400)은 기준 클럭 신호 분주기(410), 위상-주파수 비교기(420), 차지-펌프(Charge Pump, 430), 저역통과 필터(Low Pass Filter, 440), 적응 주파수 조절기(Adaptive Frequency Controller, 450), 전압제어 발진기(Voltage-controlled Oscillator, 460) 및 분주기 (Divider, 470)를 포함한다.
상기 기준 클럭 신호 분주기(410)은 외부로부터 클럭 신호(CLK)를 수신하여 상기 기준 클럭 신호를 분주하여 기준 클럭 신호(CKR)를 생성한다. 본 발명의 일 실시예에 따르면, 상기 기준 클럭 신호 분주기(410)은 외부 클럭 신호(CLK)의 주파수가 낮을 경우, 사용되지 않을 수도 있다.
상기 위상-주파수 비교기(PFD, 420)는 상기 기준 클럭 신호(CKR) 및 상기 전 압제어 발진기(460)의 출력 신호(OUT)를 상기 분주기(470)에서 분주시킨 피드-백 신호(CKV)를 수신하고, 상기 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)의 주파수 및 위상을 각각 비교하여, 상기 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)의 주파수 및 위상의 차이에 해당되는 펄스열, 즉 업(UP)-신호 및 다운(Down)-신호를 생성한다. 상기 펄스열은 상기 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)의 주파수 및 위상의 차이에 실질적으로 비례하는 펄스폭을 가진다.
상기 차지-펌프(CP, 430)은 상기 업(UP)-신호 및 다운(Down)-신호에 기초하여 차지-펌프(430) 출력신호를 생성한다. 구체적으로는 상기 차지-펌프(430)는 상기 업(UP)-신호 및 다운(Down)-신호의 펄스폭에 실질적으로 비례하는 전류를 생성한다. 본 발명의 일 실시예에 사용되는 차지-펌프(430)은 일반적인 차지-펌프이므로 상세한 설명은 생략한다.
상기 저역통과 필터(LPF, 440)(또는 루프 필터)는 상기 차지-펌프(430) 출력신호를 필터링하여 저역 주파수 신호만 통과 시키고, 상기 차지-펌프(430)의 출력 전류의 변화에 상응하여 커패시터에 충전된 전하량의 변화를 통해 컨트롤 전압(control voltage)을 가변시켜 VCO(460)로 인가한다. 본 발명의 일 실시예에 사용되는 저역통과 필터(440)은 저항(미도시)과 커패시터(미도시)가 연결된 일반적인 저역통과-필터이므로 상세한 설명은 생략한다.
상기 적응 주파수 조절기(AFC, 450)는 상기 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)를 수신하여 적응 주파수 조절 신호(OUTAFC)를 생성한다. 또한 전압제어 발진기(VCO, 460)은 상기 적응 주파수 조절 신호(OUTAFC)에 기초하여 발진 주파수 의 도 1에 예시된 여러 개의 VCO 트랜스퍼 커브 중 1개의 VCO 트랜스퍼 커브를 선택하고, 상기 저역통과필터(440)의 출력인 컨트롤 전압에 응답하여 상기 선택된 VCO 트랜스퍼 커브의 발진 주파수 범위내에서, 발진신호의 주파수를 미세하게 조절하여 출력한다.
도 5는 도 4의 적응 주파수 조절기(450)를 상세하게 도시한 블록도이다.
도 5를 참조하면, 상기 적응 주파수 조절기(450)은 주파수 감지기(510), 상태 머신(520), 코드 서치부(530) 및 코드 생성부(540)를 포함한다.
상기 주파수 감지기(510)은 상기 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)를 수신하여, 상기 기준 클럭 신호(CKR) 및 상기 피드-백 신호(CKV) 각각의 주파수를 비교한다.
상기 주파수 감지기(510)은 기준 클럭 신호(CKR)을 수신하여 상기 기준 클럭 신호(CKR)의 주파수를 카운트하는 제1 카운터(512), 피드-백 신호(CKV)를 수신하여 피드-백 신호(CKV)의 주파수를 카운트하는 제2 카운터(514), 및 기준 클럭 신호(CKR) 및 상기 피드-백 신호(CKV)의 주파수를 비교하는 비교기(516)를 포함한다.
상기 주파수 감지기(510)는 기준 출력 신호(CKR)의 주파수가 피드-백 신호(CKV) 의 주파수보다 높은 경우 End_R, 피드-백 신호(CKV) 의 주파수가 기준 출력 신호(CKR)의 주파수보다 높은 경우 End_V, 및 기준 출력 신호(CKR)와 피드-백 신호(CKV) 의 주파수가 거의 비슷한 경우이면 Finish 신호를 각각 생성하여, 상기 상태 머신(520)에 송신한다.
도 6은 도 5의 주파수 감지기(510)에서 주파수를 비교하는 예를 설명하기 위 한 기준 클럭 신호와 피드-백 신호를 나타낸 그래프이다.
도 6을 참조하면, 기준 출력 신호(CKR), 피드-백 신호(CKV)가 각각 제1 카운터(512) 및 제2 카운터(514)에 입력된다. 만약 기준 출력 신호(CKR)의 1 사이클의 시간을 TR, 피드-백 신호(CKV)의 1 사이클의 시간을 TV, 카운트의 수를 M이라 하면, 다음 식이 성립한다.
M·TR - M·TV ≥ 2·TR
여기서, 2 값은 기준 출력 신호(CKR)와 피드-백 신호(CKV)간의 동기(synchronization) 불일치가 최대 1 주기이고, 기준 출력 신호(CKR)와 피드-백 신호(CKV)간 기본적으로 1주기만큼 차이가 나는 경우를 고려하여 비교 가능한 최소 주파수 차이를 구하기 위해 미리 설정된 값이다.
TR - TV ≥ (2/M)TR
1- (TV / TR) ≥ 2/M
1- (fR / fV)≥ 2/M
△fmin ≥ (2/M)fV ≒ (2/M)fR
따라서, 예를 들어, 카운트 수 M이 128이고, 기준 클럭 신호(CKR)의 주파수가 50MHz이면, 비교 가능한 최소 주파수 차 △fmin는 718KHz가 된다. 즉, 주파수 차 △fmin가 718KHz 이하이면, Finish 신호를 생성하여, 상기 상태 머신(520)에 송신한다.
다시 도 5를 참조하면, 상기 상태 머신(520)은 상기 주파수 감지기(510)로부터 기준 출력 신호(CKR)와 피드-백 신호(CKV)의 주파수 비교 결과 (End_R, End_V 및 Finish)를 수신하여, 이에 따라 상대적 코드 위치를 결정한다.
도 7은 본 발명의 일 실시예 따른 상태 머신(520)의 상태도이다.
도 7의 상태 머신(520)은 3-비트 상태 머신인 경우의 예이다. 초기 적응 주파수 조절기(450)의 코드값(예상 코드 즉, 코드 중앙값)을 '01001'로 가정한다. 주파수 감지기(510)의 출력이 End_R인 경우, 즉 기준클럭 신호(CKR)의 주파수가 피드-백 신호(CKV)의 주파수 보다 높은 경우, 코드값을 "2"만큼 증가시킨다(+2). 따라서, 코드값은 '01011'로 변경된다. 주파수 감지기(510)의 출력이 End_V인 경우, 즉 기준클럭 신호(CKR)의 주파수가 피드-백 신호(CKV)의 주파수 보다 낮을 경우, 코드값을 "2"만큼 감소시킨다(-2). 따라서, 코드값은 '00111'이 된다.
코드값이 00111 상태에서 주파수 감지기(510)의 출력을 비교하여 End_R인경우, 코드값을 "1"만큼 증가시킨다(+1). 따라서, 코드값은 01000로 변경된다. 주파수 감지기(510)의 출력이 End_V인 경우, 코드값을 "1"만큼 감소시킨다(-1). 따라 서, 코드값은 00110이 된다. 즉, 적응 주파수 조절기(450) 동작이 끝날 때까지 모든 비트가 동시에 바뀌게 된다. 본 발명의 일 실시예는 3-비트 상태 머신을 경우로 설명하였으나, 4-비트 상태 머신 등 자유롭게 변경하여 사용할 수 있다. 3-비트 상태 머신인 경우 코드값을 비교과정에서 2씩 증감시킨 후 1씩 증감시킨다. 4-비트 상태 머신인 경우에는 코드값을 비교과정에서 4씩 증감시킨 후, 2씩 증감시키고, 다시 1씩 증감시킨다.
한편, 종래 기술에 따르면, 상기 상태 머신은 절대 코드값을 변경하였으나, 본 발명에서의 일 실시예에서는 적응 주파수 조절기의 예상 코드(코드 중앙값)으로부터 상대적인 코드 위치를 찾게 된다.
다시, 도 5를 참조하면, 상기 코드 서치부(530)은 외부로부터 원하는 고정 주파수(Wanted locking frequency)를 수신하여 예상 코드(코드 중앙값)을 결정하고, 서치하여야 할 코드 범위를 설정한다. 여기서, 코드 범위는 주파수 범위에 대응하고, 코드 중앙값은 상기 주파수 범위내의 중심 주파수에 대응한다.
본 발명의 일 실시예에 따르면, 상기 코드 서치부(530)은 소프트웨어 또는 하드웨어로 구성될 수 있다. 또한, 상기 코드 서치부(530)은 칩(Chip)이 제작된 후, 최상위 코드와 최하위 코드에 각각 대응하는 주파수 정보를 저장하는 코드 범위 저장부(532)를 포함하고 있다.
도 8은 본 발명의 일 실시예 따른 코드 예측 및 2진 서치를 설명하기 위한 개념도이다.
도 8을 참조하면, 본 발명의 일 실시예에서는 상기 코드 범위 저장부(532)는 예를 들어, 코드값이 00000인 경우, 가장 아래의 VCO 트랜스퍼 커브의 중앙 주파수와, 코드값이 11111인 경우, 가장 위의 VCO 트랜스퍼 커브의 중앙 주파수값을 저장하고 있다.
도 5 및 도 8을 참조하면, 상기 코드 생성부(540)은 상기 코드 서치부(530)로부터 결정한 예상 코드에서, 상기 상태 머신(520)에서 수신한 상대적 코드 위치를 이용하여 상기 원하는 고정 주파수(Wanted locking frequency)에 해당하는 코드값, 즉 적응 주파수 조절 신호(OUTAFC)를 생성한다. 이 코드값은 전압-제어 발진기(460)에 입력된다.
VCO(460)에서는 상기 원하는 고정 주파수에 해당하는 코드값을 예를 들어 커패시터들로 이루어진 바이너리(binary) 구조의 스위치들을 통해 입력받아 상기 코드값에 상응하는 발진 주파수를 생성한다.
본 발명의 일 실시예에 따르면 상기 코드 생성부(540)은 덧셈기를 포함한다.
전압-제어 발진기(460)에 입력된 코드값은 전압-제어 발진기(460)에서 출력신호(OUT)으로 변화되고, 출력 신호(OUT)는 상기 분주기(470)을 거쳐, 적응 주파수 조절기(450)의 주파수 감지기(510)의 피드-백 신호(CKV)로 입력되고, 기준 클럭 신호(CKR)과 비교된다.
만약 피드-백 신호(CKV)와 기준 클럭 신호(CKR)의 주파수가 거의 동일하면 상기 주파수 감지기(510)은 Finish 신호를 발생하고, 코드값, 즉 VOC 트랜스퍼 커브는 확정된다. 만약 피드-백 신호(CKV)와 기준 클럭 신호(CKR)의 주파수가 서로 다르면, 상기 상태 머신(520)은 코드의 상대값을 도 7에 설명된 것처럼 조절하여 변경하고, 상기 코드 생성부(540)은 다시 이진 서치를 통하여 새로운 코드값을 찾는다.
한편, 본 발명의 일 실시예에 따르면, 상기 적응 주파수 조절기(450)은 카운팅 시간 제어부(550)를 더 포함할 수 있다.
도 9는 카운팅 시간 제어부(550)의 역할을 설명하기 위한 개념도이다.
도 9를 참조하면, 통상적으로 코드가 낮은 곳에서는 주파수 간격이 좁고, 코드가 높은 곳에서는 주파수 간격이 넓다. 따라서, 상기 카운팅 시간 제어부(550)은 코드가 높은 곳에서는 코드가 낮은 곳보다 상대적으로 상기 카운터(512, 514)들의 카운팅하는 시간을 더 짧게 조절하는 역할을 수행한다. 따라서, 종래에는 모든 코드에 대하여 동일한 카운팅을 수행하였으나, 본 발명의 일 실시예에서는 더 정밀하게 주파수를 조절할 수 있게된다.
도 10은 상기 적응 주파수 제어기를 사용하여 VCO 트랜스퍼 커브를 찾는 방법을 도시한 흐름도이다.
도 4, 5 및 도 10을 참조하여, VCO 트랜스퍼 커브를 찾는 방법을 설명한다.
우선, 상기 주파수 감지기(510)은 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)를 수신한다 (S1010). 상기 주파수 감지기(510)의 비교기(516)는 기준 클럭 신호(CKR) 및 피드-백 신호(CKV)의 주파수를 비교한다. 만약, 기준 클럭 신호(CKR)의 주파수가 높은면, End_R 신호를 생성하고, 피드-백 신호(CKV)의 주파수가 높으면, End_V 신호를 생성하며, 두 주파수가 미리 설정된 범위내로 비슷하면, Finish 신호를 생성한다 (S1020). 상기 End_R, End_V 또는 Finish 신호에 따라, 상기 상태 머신(520)은 코드 위치를 증가 또는 감소시킨다 (S1030).
한편, 코드 서치부(530)은 외부로부터 원하는 고정 주파수(Wanted locking frequency)를 수신하여, 예상 코드(코드 중앙값)을 결정하고, 서치하여야 할 코드 범위를 설정하고, 2진서치를 수행한다 (S1040). 서치된 코드를 이용하여 코드 생성부(540)은 코드를 생성한다 (S1050).
상기 생성된 코드는 전압-제어 발진기(460)에 송신되고, 상기 전압-제어 발진기(460)의 분주된 신호는 다시 피드-백 신호(CKV)로 주파수 감지기(510)에 송신된다 (S1060).
다시, 주파수 감지기(510)은 기준 클럭 신호(CKR)와 피드-백 신호(CKV)를 수신하고 (S1010), 주파수 감지기(510)의 비교기(516)는 기준 클럭 신호(CKR)와 피드-백 신호(CKV)의 주파수를 비교하여 (S1020), 두 주파수가 미리 설정된 범위내로 비슷하면, Finish 신호를 생성한다 (S1020). Finish 신호가 발생하면, Finish 신호가 생성되기 직전의 코드값을 최종 코드값, 즉 VOC 트랜스퍼 커브로 확정하여 적응 주파수 제어기의 동작을 끝내게 된다.
본 발명에 따라, 외부로부터 원하는 고정 주파수(Wanted locking frequency)를 수신하여 서치하여야 할 코드 범위 및 코드 중앙값(예상 코드)을 설정하는 코드 서치부를 적응 주파수 제어기에 포함하여, 코드 서치를 빠른 시간에 수행할 수 있어, 종래기술에 대비하여, 주파수 고정을 효과적으로 빠르게 수행할 수 있다.
또한, 카운팅 시간 제어부가 적응 주파수 제어기에 포함되어, 코드가 높은 곳에서는 코드가 낮은 곳보다 상대적으로 카운팅을 적게하도록 조절하는 역할을 수행하고, 적응 주파수 제어기의 제어를 더 정밀하게 조절할 수 있게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (28)

  1. 제1 신호 및 제2 신호를 수신하여, 상기 제1 신호의 주파수 및 상기 제2 신호의 주파수를 비교하는 주파수 감지기;
    상기 제1 신호 주파수 및 상기 제2 신호 주파수의 비교 결과에 따라 상대적 코드 위치를 조정하는 상태 머신;
    외부로부터 원하는 고정 주파주를 수신하여 예상 코드를 결정하고 서치하여야할 코드 범위를 설정하는 코드 서치부; 및
    상기 코드 서치부에서 결정된 예상 코드에서 상기 상태 머신의 상대적 코드 위치에 따라 코드값을 생성하는 코드 생성부를 포함하는 것을 특징으로 하는 적응 주파수 조절기.
  2. 제 1항에 있어서, 상기 코드 생성부에서 생성된 코드값은 위상 고정 루프의 전압-제어 발진기의 입력 신호임을 특징으로 하는 적응 주파수 조절기.
  3. 제 2항에 있어서, 상기 코드 생성부는 덧셈기로 이루어진 것을 특징으로 하는 적응 주파수 조절기.
  4. 제 2항에 있어서, 상기 제1 신호는 기준 클럭 신호이고, 상기 제2 신호는 상기 전압-제어 발진기의 출력 신호를 분주시킨 신호임을 특징으로 하는 적응 주파수 조절기.
  5. 제 4항에 있어서, 상기 주파수 감지기는 적어도 2개의 카운터와 1개의 비교기를 포함하는 것을 특징으로 하는 적응 주파수 조절기.
  6. 제 5항에 있어서, 상기 카운터는 상기 제1 신호 주파수를 수신하는 제1 카운터와 상기 제2 신호 주파수를 수신하는 제2 카운터를 포함하는 것을 특징으로 하는 적응 주파수 조절기.
  7. 제 5항에 있어서, 상기 카운터의 카운팅 간격을 조절하기 위하여 낮은 주파수에 상응하는 낮은 코드에서는 소정 시간동안 카운팅을 많이 하고, 높은 주파수에 상응하는 높은 코드에서는 상기 낮은 코드보다 상기 소정 시간동안 카운팅을 상대적으로 적게 하기 위한 카운팅 시간 제어부를 더 포함하는 것을 특징으로 하는 적응 주파수 조절기.
  8. 제 7항에 있어서, 상기 카운팅 시간 제어부는 소프트웨어 또는 하드웨어로 구현되는 것를 특징으로 하는 적응 주파수 조절기.
  9. 제 1항에 있어서, 상기 코드 서치부는 최상위 코드와 최하위 코드에 각각 대응하는 주파수 정보를 저장하는 코드 범위 저장부를 포함하는 것을 특징으로 하는 적응 주파수 조절기.
  10. 제 9항에 있어서, 상기 코드 서치부는 소프트웨어 또는 하드웨어로 구현되는 것를 특징으로 하는 적응 주파수 조절기.
  11. 제 1항에 있어서, 상기 코드 생성부는 상기 코드 중앙값에서 상기 상태 머신에서 생성된 상대적 코드를 가감하여 상기 코드값을 생성하는 것을 특징으로 하는 적응 주파수 조절기.
  12. 제1 신호 및 제2 신호를 수신하는 단계;
    상기 제1 신호의 주파수 및 상기 제2 신호의 주파수를 비교하는 단계;
    상기 제1 신호 주파수 및 상기 제2 신호 주파수의 비교 결과에 따라 상대적 코드 위치를 조정하는 단계;
    외부로부터 원하는 고정 주파주를 수신하여 예상 코드를 결정하고, 서치하여야할 코드 범위를 설정하는 단계; 및
    상기 결정된 예상 코드에서 상기 조정된 상대적 코드 위치에 따라 코드값을 생성하는 단계를 포함하는 것을 특징으로 하는 적응 주파수 조절방법.
  13. 제 12항에 있어서, 상기 제1 신호 주파수 및 상기 제2 신호 주파수의 차이가미리 설정한 범위 내에 있으면, 코드 서치를 중단하고, 코드 서치가 중단되기 직전 의 코드값을 최종 코드값으로 확정하는 단계를 더 포함하는 것을 특징으로 하는 적응 주파수 조절 방법.
  14. 제 13항에 있어서, 상기 생성된 코드값은 위상 고정 루프의 전압-제어 발진기의 입력 신호임을 특징으로 하는 적응 주파수 조절 방법.
  15. 제 14항에 있어서, 상기 코드값을 생성하는 단계는 상기 결정한 예상 코드와 상기 상대적 코드위치를 더하여 생성하는 것을 특징으로 하는 적응 주파수 조절 방법.
  16. 제 14항에 있어서, 상기 제1 신호는 기준 클럭 신호이고, 상기 제2 신호는 상기 전압-제어 발진기의 출력을 분주시킨 신호임을 특징으로 하는 적응 주파수 조절 방법.
  17. 제 13항에 있어서, 상기 주파수를 비교하는 단계는 클럭 카운팅을 통하여 수행하는 것을 특징으로 하는 적응 주파수 조절 방법.
  18. 제 17항에 있어서, 상기 클럭 카운팅은 카운팅 간격을 조절하기 위하여 낮은 주파수에 상응하는 낮은 코드에서는 소정 시간동안 카운팅을 많이 하고, 높은 주파수에 상응하는 높은 코드에서는 상기 낮은 코드보다 상기 소정 시간동안 카운팅을 상대적으로 적게 하는 것을 특징으로 하는 적응 주파수 조절 방법.
  19. 제 13항에 있어서, 상기 코드 범위는 칩이 최상위 코드와 최하위 코드에 각각 대응하는 주파수 정보를 이용하여 설정하는 것을 특징으로 하는 적응 주파수 조절 방법.
  20. 제 13항에 있어서, 상기 코드 위치는 2진 서치를 통하여 결정하는 것을 특징으로 하는 적응 주파수 조절 방법.
  21. 기준 클럭 신호 및 전압제어 발진기의 출력을 분주시킨 신호를 수신하여 각각으 주파수 및 위상을 비교하고, 업(UP)-신호 및 다운(Down)-신호를 생성하는 위상-주파수 비교기;
    상기 업(UP)-신호 및 다운(Down)-신호의 펄스 폭에 상응하는 제1 제어 신호를 생성하는 차지-펌프;
    상기 제1 제어 신호를 저역 통과 필터링하여 상기 제1 제어 신호의 변화에 상응하는 제2 제어 신호를 생성하는 저역통과필터;
    상기 기준 클럭 신호 및 상기 전압제어 발진기의 출력을 분주시킨 신호를 수신하여 적응 주파수 조절 신호를 생성하는 적응 주파수 조절기; 및
    상기 적응 주파수 신호에 상응하는 발진 주파수 범위내에서, 상기 저역통과필터에서 생성된 상기 제2 제어 신호에 응답하여 발진신호의 주파수를 조절하는 전 압제어 발진기를 포함하되,
    상기 적응 주파수 조절기는
    상기 기준 클럭 신호 및 상기 전압제어 발진기의 출력을 분주시킨 신호를 수신하여, 상기 기준 클럭 신호의 주파수 및 상기 전압제어 발진기의 출력을 분주시킨 신호의 주파수를 비교하는 주파수 감지기;
    상기 기준 클럭 신호의 주파수 및 상기 전압제어 발진기의 출력을 분주시킨 신호의 주파수의 비교 결과에 따라 상대적 코드 위치를 조정하는 상태 머신;
    외부로부터 원하는 고정 주파주를 수신하여 예상 코드를 설정하고 서치하여야할 코드 범위를 설정하는 코드 서치부; 및
    상기 코드 서치부에서 결정한 예상 코드에서 상기 상태 머신의 상대적 코드 위치에 따라 코드값을 생성하는 코드 생성부를 포함하는 것을 특징으로 하는 위상-고정 루프.
  22. 제 21항에 있어서, 외부로부터 클럭을 수신하여 분주하여 상기 기준 클럭 신호를 생성하는 기준 클럭 신호 분주기를 더 포함하는 것을 특징으로 하는 위상-고정 루프.
  23. 제 21항에 있어서, 상기 주파수 감지기는 적어도 2개의 카운터와 1개의 비교기를 포함하는 것을 특징으로 하는 위상-고정 루프.
  24. 제 21항에 있어서, 상기 주파수 조절기는 상기 카운터의 카운팅 간격을 조절하기 위하여 낮은 주파수에 상응하는 낮은 코드에서는 소정 시간동안 카운팅을 많이 하고, 높은 주파수에 상응하는 높은 코드에서는 상기 낮은 코드보다 상기 소정 시간동안 카운팅을 상대적으로 적게 하기 위한 카운팅 시간 제어부를 포함하는 것을 특징으로 하는 위상-고정 루프.
  25. 제 24항에 있어서, 상기 카운팅 시간 제어부는 소프트웨어 또는 하드웨어로 구현되는 것를 특징으로 하는 위상-고정 루프.
  26. 제 21항에 있어서, 상기 코드 서치부는 최상위 코드와 최하위 코드에 각각 대응하는 주파수 정보를 저장하는 코드 범위 저장부를 포함하는 것을 특징으로 하는 위상-고정 루프.
  27. 제 26항에 있어서, 상기 코드 서치부는 소프트웨어 또는 하드웨어로 구현되는 것를 특징으로 하는 위상-고정 루프.
  28. 제 21항에 있어서, 상기 코드 생성부는 상기 예상 코드에서 상기 상태 머신에서 생성된 상대적 코드를 가감하여 상기 코드값을 생성하는 것을 특징으로 하는 위상-고정 루프.
KR1020040102086A 2004-12-07 2004-12-07 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프 KR100611512B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040102086A KR100611512B1 (ko) 2004-12-07 2004-12-07 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US11/291,409 US20060120489A1 (en) 2004-12-07 2005-12-01 Adaptive frequency controller, a phase-locked loop including the same, and an adaptive frequency controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102086A KR100611512B1 (ko) 2004-12-07 2004-12-07 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프

Publications (2)

Publication Number Publication Date
KR20060063039A true KR20060063039A (ko) 2006-06-12
KR100611512B1 KR100611512B1 (ko) 2006-08-11

Family

ID=36574203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102086A KR100611512B1 (ko) 2004-12-07 2004-12-07 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프

Country Status (2)

Country Link
US (1) US20060120489A1 (ko)
KR (1) KR100611512B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924261B2 (en) * 2004-12-02 2011-04-12 Sharp Laboratories Of America, Inc. Methods and systems for determining a display light source adjustment
US7515160B2 (en) * 2006-07-28 2009-04-07 Sharp Laboratories Of America, Inc. Systems and methods for color preservation with image tone scale corrections
US7768496B2 (en) * 2004-12-02 2010-08-03 Sharp Laboratories Of America, Inc. Methods and systems for image tonescale adjustment to compensate for a reduced source light power level
US7982707B2 (en) * 2004-12-02 2011-07-19 Sharp Laboratories Of America, Inc. Methods and systems for generating and applying image tone scale adjustments
US8120570B2 (en) 2004-12-02 2012-02-21 Sharp Laboratories Of America, Inc. Systems and methods for tone curve generation, selection and application
US7961199B2 (en) * 2004-12-02 2011-06-14 Sharp Laboratories Of America, Inc. Methods and systems for image-specific tone scale adjustment and light-source control
US8004511B2 (en) * 2004-12-02 2011-08-23 Sharp Laboratories Of America, Inc. Systems and methods for distortion-related source light management
US9083969B2 (en) * 2005-08-12 2015-07-14 Sharp Laboratories Of America, Inc. Methods and systems for independent view adjustment in multiple-view displays
US7782405B2 (en) * 2004-12-02 2010-08-24 Sharp Laboratories Of America, Inc. Systems and methods for selecting a display source light illumination level
US8913089B2 (en) * 2005-06-15 2014-12-16 Sharp Laboratories Of America, Inc. Methods and systems for enhancing display characteristics with frequency-specific gain
US8922594B2 (en) * 2005-06-15 2014-12-30 Sharp Laboratories Of America, Inc. Methods and systems for enhancing display characteristics with high frequency contrast enhancement
US8947465B2 (en) * 2004-12-02 2015-02-03 Sharp Laboratories Of America, Inc. Methods and systems for display-mode-dependent brightness preservation
US7800577B2 (en) * 2004-12-02 2010-09-21 Sharp Laboratories Of America, Inc. Methods and systems for enhancing display characteristics
US8111265B2 (en) * 2004-12-02 2012-02-07 Sharp Laboratories Of America, Inc. Systems and methods for brightness preservation using a smoothed gain image
US7839406B2 (en) * 2006-03-08 2010-11-23 Sharp Laboratories Of America, Inc. Methods and systems for enhancing display characteristics with ambient illumination input
US7636803B2 (en) * 2006-09-28 2009-12-22 Advanced Micro Devices, Inc. Device and method for transferring data between devices
US7826681B2 (en) * 2007-02-28 2010-11-02 Sharp Laboratories Of America, Inc. Methods and systems for surround-specific display modeling
US8345038B2 (en) 2007-10-30 2013-01-01 Sharp Laboratories Of America, Inc. Methods and systems for backlight modulation and brightness preservation
US8155434B2 (en) * 2007-10-30 2012-04-10 Sharp Laboratories Of America, Inc. Methods and systems for image enhancement
US9177509B2 (en) * 2007-11-30 2015-11-03 Sharp Laboratories Of America, Inc. Methods and systems for backlight modulation with scene-cut detection
US8378956B2 (en) * 2007-11-30 2013-02-19 Sharp Laboratories Of America, Inc. Methods and systems for weighted-error-vector-based source light selection
US8223113B2 (en) * 2007-12-26 2012-07-17 Sharp Laboratories Of America, Inc. Methods and systems for display source light management with variable delay
US8207932B2 (en) * 2007-12-26 2012-06-26 Sharp Laboratories Of America, Inc. Methods and systems for display source light illumination level selection
US8203579B2 (en) * 2007-12-26 2012-06-19 Sharp Laboratories Of America, Inc. Methods and systems for backlight modulation with image characteristic mapping
US8169431B2 (en) * 2007-12-26 2012-05-01 Sharp Laboratories Of America, Inc. Methods and systems for image tonescale design
US8179363B2 (en) * 2007-12-26 2012-05-15 Sharp Laboratories Of America, Inc. Methods and systems for display source light management with histogram manipulation
US8619938B2 (en) * 2007-12-28 2013-12-31 Mediatek Inc. Clock generation devices and methods
US8531379B2 (en) 2008-04-28 2013-09-10 Sharp Laboratories Of America, Inc. Methods and systems for image compensation for ambient conditions
US8451971B2 (en) * 2008-05-30 2013-05-28 Mediatek Inc. Communication systems, clock generation circuits thereof, and method for generating clock signal
US8526559B2 (en) * 2008-05-30 2013-09-03 Mediatek Inc. Communication systems and clock generation circuits thereof with reference source switching
US8416179B2 (en) 2008-07-10 2013-04-09 Sharp Laboratories Of America, Inc. Methods and systems for color preservation with a color-modulated backlight
US9330630B2 (en) * 2008-08-30 2016-05-03 Sharp Laboratories Of America, Inc. Methods and systems for display source light management with rate change control
US8165724B2 (en) * 2009-06-17 2012-04-24 Sharp Laboratories Of America, Inc. Methods and systems for power-controlling display devices
US20110001737A1 (en) * 2009-07-02 2011-01-06 Kerofsky Louis J Methods and Systems for Ambient-Adaptive Image Display
US20110074803A1 (en) * 2009-09-29 2011-03-31 Louis Joseph Kerofsky Methods and Systems for Ambient-Illumination-Selective Display Backlight Modification and Image Enhancement
CN105915214B (zh) * 2016-04-05 2019-01-22 中国电子科技集团公司第二十四研究所 锁相环控制电路及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212304B1 (ko) * 1997-04-25 1999-08-02 서정욱 무선 수신기의 적응적 주파수 조절 방법 및 장치
JP3549361B2 (ja) * 1997-05-13 2004-08-04 三菱電機株式会社 ディジタル音声放送受信機
US6111471A (en) * 1998-05-28 2000-08-29 International Business Machines Corporation Apparatus and method for setting VCO free-running frequency
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US7103127B2 (en) * 2001-03-30 2006-09-05 Skyworks Solutions, Inc. System for controlling the frequency of an oscillator
US7546097B2 (en) * 2002-03-06 2009-06-09 Qualcomm Incorporated Calibration techniques for frequency synthesizers
US6934524B2 (en) * 2002-04-25 2005-08-23 Agere Systems Inc. Fine-stage automatic frequency compensation in post-detection short-range wireless applications
JP2003338754A (ja) * 2002-05-20 2003-11-28 Fujitsu Ltd Ｐｌｌ周波数シンセサイザの自己調整装置及びその方法

Also Published As

Publication number Publication date
US20060120489A1 (en) 2006-06-08
KR100611512B1 (ko) 2006-08-11

Similar Documents

Publication Publication Date Title
KR100611512B1 (ko) 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US6597249B2 (en) Fast coarse tuning control for PLL frequency synthesizer
JP3286604B2 (ja) フェーズロックループを有する集積回路
US8487707B2 (en) Frequency synthesizer
US6919744B2 (en) Spectrum profile control for a PLL and the like
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
US20080136535A1 (en) Low phase noise phase locked loops with minimum lock time
JP2006180194A (ja) 周波数シンセサイザ
WO2000031874A1 (en) Phase lock loop enabling smooth loop bandwidth switching
CN101123435B (zh) 调整锁相环的振荡器的方法与相关的频率合成器
US7023283B2 (en) Wide lock range phase locked loop and method of operation
US5661440A (en) PLL frequency synthesizer employing plural control frequencies to minimize overshoot
US6496556B1 (en) Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
EP4078813A1 (en) Continuous tuning of digitally switched voltage-controlled oscillator frequency bands
JP2001016103A (ja) Ｐｌｌシンセサイザ
Lee et al. Fast AFC technique using a code estimation and binary search algorithm for wideband frequency synthesis
US7109763B1 (en) Phase locked loop operable over a wide frequency range
KR102059630B1 (ko) 전압 제어 발진기의 출력 주파수 제어 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee