CN101313508A - 相位比较器和相位调整电路 - Google Patents

相位比较器和相位调整电路 Download PDF

Info

Publication number
CN101313508A
CN101313508A CNA200680043294XA CN200680043294A CN101313508A CN 101313508 A CN101313508 A CN 101313508A CN A200680043294X A CNA200680043294X A CN A200680043294XA CN 200680043294 A CN200680043294 A CN 200680043294A CN 101313508 A CN101313508 A CN 101313508A
Authority
CN
China
Prior art keywords
mentioned
signal
output
clock
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680043294XA
Other languages
English (en)
Other versions
CN101313508B (zh
Inventor
有马幸生
岩田彻
三宅诚
吉河武文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101313508A publication Critical patent/CN101313508A/zh
Application granted granted Critical
Publication of CN101313508B publication Critical patent/CN101313508B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Abstract

一种相位比较器和相位调整电路。在高速数据通信用的定时恢复处理中的相位比较中，采用如下的结构，即在规定用于进行并行处理的数据窗而对该窗内的时钟和数据的边沿进行相位比较时，并行进行相位比较和数据边沿是否在窗内的判断，仅在数据边沿在窗内的情况下输出相位比较结果。根据该结构，不需要精度高的延迟电路就能进行没有错误的正确的相位比较。

Description

相位比较器和相位调整电路
技术领域
本发明涉及在数据通信中使接收到的数据与时钟信号同步的相位调整技术。
背景技术
在设备间进行数据通信时，接收侧的设备的时钟和发送侧的设备的时钟没有取得同步，并且由于电源噪声及温度等工作环境的不同，时钟频率也不相同，因此在接收侧的设备中，需要根据接收到的数据再现时钟。该处理一般被称为定时恢复、数据时钟恢复等。
按照一般的定时恢复技术，反复进行如下的操作，即在接收侧产生时钟，检测该时钟与接收数据的相位差，并按照该检测出的相位差来调整时钟的频率或相位。
图23示出一般的相位差检测电路。在该图中，161表示数据检测电路，162表示时钟检测电路，163表示判断电路。数据检测电路161和时钟检测电路162是触发器电路，数据引脚被固定成H电平，各接收数据、时钟分别被输入到时钟引脚中。另外，复位引脚中被输入了判断电路163输出的复位信号。当接收数据为H时，数据检测电路161的输出成为H，作为UP信号而被输出。同样，时钟信号为H时，时钟检测电路162的输出成为H，作为DOWN信号而被输出。判断电路163监视数据检测电路161的输出和时钟检测电路162的输出，当其双方为H时输出复位信号。即，在数据检测电路161和时钟检测电路162这两个输出为H的时刻被复位，回到L。为此，数据相对于时钟信号超前时在与相位差相同的期间输出UP信号，相反则在与相位差相同的期间输出DOWN信号。由此，检测时钟信号的相位相对于数据超前或者滞后多少。
采用这种方法的相位差检测能用简单的电路来实现，但由于触发器电路的输出延迟等成为问题，因此很难应对高速的数据通信。为了解决这样的课题，在专利文献1种公开了一种在高速数据通信中并行相位差检测处理的方法。
专利文献1中公开了一种相位比较器，该相位比较器将接收侧的设备的时钟频率设为数据传输率f(f＝1/T)的1/(2N+1)(其中，N为1以上的整数)，其具有相位差为T的第0相位～第2N相位的2N+1相的时钟信号，为了检测各时钟信号和数据的相位差而进行使用了2N+1个相位差检测电路的并行处理。
在以下的说明中，表示记为第k-1相位的时钟信号时的相位编号K-1(K为0以上并且为2N以下的整数)，在0以上时为除以2N+1后的余数，负的情况下为用K+2N来求出。
图24示出专利文献1中所公开的相位比较器。在该图中，140表示相位差检测电路，141表示比较期间检测电路，142表示窗口设定电路，143表示转变点检测电路，144表示基准点检测电路，145表示判断电路，146表示延迟电路。其中，相位差检测电路140、比较期间检测电路141和窗口设定电路142在每个相位比较器中各具有2N+1个。
作为2N+1个之中的第K个(K为0～2N的整数)的第K比较期间检测电路141，检查第K相位的时钟信号和第(K-1)相位的时钟信号，在第K相位的时钟信号为L并且第(K-1)相位的时钟信号为H时，输出表示是第K相位的时钟信号和数据进行相位比较的期间的信号。第K窗口设定电路142在数据的上升沿取入第K比较期间检测电路141的输出信号，保持到第(K+1)相位的时钟信号为H为止，作为第K比较使能信号而进行输出。
在相位差检测电路140，转变点检测电路143与数据的上升沿同步而输出UP信号，基准点检测电路144与时钟信号的上升沿同步而输出DOWN信号。另一方面，判断电路145在UP信号和DOWN信号这两者为H时、或者比较使能信号为L时，输出使转变点检测电路143和基准点检测电路144这两个输出复位的清零信号。其结果，相位差检测电路140在比较使能信号为L的期间什么也不输出，当比较使能信号为H时，进行与使用图23说明过的相位差检测电路相同的工作。
第K相位差检测电路140被输入第K比较使能信号，作为数据被输入了在延迟电路146延迟了0.5T的数据，作为时钟信号被输入了第K相位的时钟信号，因此在第K比较使能信号为H期间检测延迟了0.5T的数据和第K相位的时钟信号的相位差，输出与该结果对应得UP信号和DOWN信号。
图25表示专利文献1的相位比较器的时序图。在此，为了简化说明，设时钟的周期为数据传输率的1/5，仅对这种情况下的第1相位差检测电路的工作进行说明。
图中，1501～1505分别表示第0相位～第4相位的时钟信号，1506表示第1比较期间检测电路141的输出信号，1507表示第1比较使能信号，1508表示数据，1509表示延迟了0.5T的数据，1510、1511分别表示UP信号、DOWN信号、1512表示清零信号。
第1比较期间检测电路140在第0相位的时钟信号1501和第1相位的时钟信号1502的上升沿之间的期间，输出成为L的信号1506。作为第1窗口设定电路的输出的第1比较使能信号1507，与数据1508的上升沿同步而锁存信号1506，输出其反转信号，当第2相位的时钟信号1503为H时被复位。因此，在第0相位的时钟信号1501为H且第1相位的时钟信号1502为L的期间有数据的上升沿的情况下，第1比较使能信号成为H，除此之外维持L。
第1比较使能信号1507为L的期间，第1相位差检测电路140的清零信号1512为L，转变点检测电路143和基准点144被复位。另一方面，当第1比较使能信号1507为H时，清零信号1512也为H。开始相位比较工作。基准点检测电路144与第1相位的时钟信号1502的上升沿同步而输出DOWN信号1511，转变点检测电路143与延迟了0.5T的数据1509的上升沿同步而输出UP信号1510。在该图中，示出了延迟了0.5T的数据1509比第1相位的时钟信号1502滞后的情况，因此在UP1510信号被输出的时刻，从判断电路145输出的清零信号1512成为L，UP信号1510和DOWN信号1511被复位成L。接着，由于UP信号1510和DOWN信号1511成为L，清零信号1512返回H。
这样，对于在第0相位的时钟信号1501和第1相位的时钟信号1502的上升沿之间的期间的数据转变，像这样由第1相位差检测电路140所处理。同样，对于在其他期间产生的数据转变，分别由相对应的相位差检测电路进行处理，以并行处理来进行相位比较处理。
[专利文献1]日本特开2004-15689号公报
发明内容
但是，在上述那样结构的相位比较器中，存在着使数据延迟了0.5T的延迟电路的精度对工作影响较大这样的问题。在延迟电路146的延迟值正确地为0.5T的情况下，时钟边沿将位于没有延迟的数据的中心，在数据由时钟信号进行锁存的基础上而成为理想的关系。但是，在延迟电路146的延迟值相对于0.5T存在误差的情况下，时钟信号的相位从没有延迟的数据的中心以偏离误差量而进行收敛。在这种状态下，在时钟信号不是靠近数据的中心而是靠近前后的转变点的部分，也即是数据在没有足够展开的部分进行锁存，由此在时钟频率更高等情况下就有可能无法正确地锁存数据。一般而言，为了实现信号的延迟电路，利用反相器等门极延迟、以及采用模拟地使信号的驱动能力可变的方法。这些方法易受电源电压及温度等变动的影响，很难实现精度高的延迟。
进而，作为其他的课题，存在不灵敏区的问题。当比较使能信号为H时相位差检测电路140开始工作，但实际上，在清零信号从L转变成H、到转变点检测电路143和基准点144的复位被解除的期间，判断电路145成为不灵敏区。对于转变点检测电路143，由于被输入的数据相对于比较使能信号的上升沿足够(0.5T)延迟，因此不受不灵敏区的影响，但基准点检测电路144由于定时而受到不灵敏区的影响。作为不灵敏区的影响，可以认为清零信号的解除赶不上基准点检测电路144的时钟输入，但是在这种情况下，本来应该在与相位差相同的期间输出DOWN信号，相反地却成为输出UP信号，相位比较结果本身产生错误。
本发明的目的在于提供一种相位比较器，在该相位比较器中，不需要精度高的延迟装置就能抵抗电源电压及温度等的变动而进行稳定的相位比较处理。
为了实现上述目的，在本发明中采用了如下的结构，即并行进行相位比较和数据边沿是否在窗口内的判断，仅在数据边沿在窗口内的情况下输出相位比较结果。
即本发明的相位比较器在数据传输率为1/Tbps的数据通信中，被用在由周期为(2N+1)T且相位差为1T的2N+1相的时钟信号进行相位调整和数据接收的时钟数据恢复装置中，其中N为1以上的整数，其特征在于，包括：2N+1个比较期间检测装置，以上述2N+1相的时钟信号之中的第(m-1)相位的时钟信号作为第1时钟信号，以第m相位的时钟信号作为第2时钟信号，上述比较期间检测装置判断是否是作为从上述第1时钟信号的上升沿到上述第2时钟信号的上升沿为止的期间而被规定的第m比较期间，作为第m比较使能信号而输出，其中m-1在0以上的情况下为用2N+1相除后的余数，在负的情况下为m+2N，m为0以上2N以下的整数，2N+1个相位差检测装置，以第(N+m)相位的时钟信号作为基准时钟，上述相位差检测装置以上述第m比较使能信号、上述数据以及上述基准时钟作为输入，在上述第m比较使能信号激活时输出上述基准时钟和上述数据的相位差信息，其中，N+m为用2N+1相除的余数。
本发明的相位比较器，在数据传输率为1/Tbps的数据通信中，被用在由周期为NT且相位差为0.5T的2N相的时钟信号进行相位调整和数据接收的时钟数据恢复装置中，其中，N为1以上的整数，其特征在于，包括：N个比较期间检测装置，以上述2N相的时钟信号之中的第(2m-2)相位的时钟信号作为第1时钟信号，以第2m相位的时钟信号作为第2时钟信号，上述比较期间检测装置判断是否是作为从上述第1时钟信号的上升沿到上述第2时钟信号的上升沿为止的期间而被规定的第m比较期间，作为第m比较使能信号而输出，其中，2m-2在0以上的情况下为用2N相除的余数，在负的情况下为2m+2N-2，m为0以上N-1以下的整数，N个相位差检测装置，以第(2m-1)相位的时钟信号作为基准时钟，上述相位差检测装置以上述第m比较使能信号、上述数据以及上述基准时钟作为输入，在上述第m比较使能信号激活时输出上述基准时钟和上述数据的相位差信息，其中，2m-1在0以上的情况下为用2N相除的余数，在为负的情况下为2m+2N-1。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置判断数据信号的转变点是否已在上述比较期间发生，输出比较使能信号，上述相位差检测装置包括：检测上述基准时钟的边沿，作为DOWN信号而输出的基准点检测装置；检测上述数据信号的转变点，作为UP信号而输出的转变点检测装置；以上述UP信号为输入，判断在上述比较期间内有无数据的转变点的判断装置；分别使上述UP信号和上述DOWN信号延迟的延迟装置；以及按照上述判断装置的输出，在有数据的转变的情况下使上述延迟装置的输出通过，而在没有数据的转变的情况下屏蔽上述延迟装置的输出。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述第1时钟信号为H且上述第2时钟信号为L的期间，激活上述比较使能信号，上述转变点检测装置检测出在上述比较期间内有上述数据信号的转变点时，作为上述UP信号而保持并进行输出，接收到上述判断装置所输出的清零信号时，将所保持的内容复位，上述基准点检测装置检测在上述比较期间内存在的时钟沿，作为上述DOWN信号保持并进行输出，在接收到上述判断装置所输出的清零信号时，将所保持的内容复位，上述判断装置在上述UP信号和上述DOWN信号这两者被输出的情况下，输出比较结束信号，进而在从上述第m相位的时钟信号的上升沿开始经过了由上述延迟装置所规定的延迟值的时刻到上述第1时钟信号的下一上升沿为止的期间的任意定时所提供的信号和上述比较结束信号的任意一个被输出的情况下，输出上述清零信号，上述屏蔽装置在输出了上述比较结束信号时，停止上述延迟装置的屏蔽处理，在输出了上述复位信号时开始屏蔽处理。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述第1时钟信号为H且上述第2时钟信号为L的期间，激活上述比较使能信号，上述转变点检测装置检测出在上述比较期间内有上述数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到从自上述第2时钟信号的上升沿开始经过由上述延迟装置所规定的延迟值的时刻到上述第1时钟信号的下一上升沿为止的期间的任意定时被提供的复位信号时，将所保持的内容复位，上述基准点检测装置检测在上述比较期间内存在的上述基准时钟的时钟沿，作为上述DOWN信号保持并进行输出，在接收到上述复位信号时，将所保持的内容复位，上述判断装置在上述UP信号和上述DOWN信号中的任意一个被输出的情况下，将被输出的信号原样输出，在除此之外的情况下停止输出，上述屏蔽装置在上述转变点检测装置没有输出上述UP信号时，屏蔽上述延迟装置的输出。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在从上述第2时钟信号的上升沿开始经过了上述判断装置的输出确定所需的期间的时刻到上述第1时钟信号的下一上升沿为止的期间的任意定时被复位，在上述第1时钟信号的保持结果为H并且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，上述转变点检测装置在检测出上述数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到上述判断装置所输出的清零信号时，将所保持的内容复位，上述基准点检测装置在检测出上述基准时钟的时钟沿时，作为上述DOWN信号而保持并进行输出，在接收到上述判断装置所输出的清零信号时，将所保持的内容复位，上述判断装置在上述UP信号、上述DOWN信号和上述比较使能信号全部被输出的情况下，输出比较结束信号，进而在接收到从自上述第2时钟信号的上升沿开始经过上述延迟装置所规定的延迟值的时刻之后的任意定时被输出的并且在上述第1时钟信号的下一上升沿之前的长度T的期间内的任意定时被停止的复位信号时、在输出上述比较结束信号时、以及在上述屏蔽装置停止屏蔽停止信号时中的任意一种情况下，输出上述清零信号，上述屏蔽装置在上述比较结束信号被输出时输出上述屏蔽停止信号而停止上述延迟装置的输出的屏蔽处理，在上述复位信号被输出时，停止上述屏蔽停止信号而开始屏蔽处理。
本发明在上述相位比较器中，其特征在于：上述屏蔽装置在上述比较结束信号被输出时输出上述屏蔽停止信号，在上述复位信号被输出时停止上述屏蔽停止信号，在上述比较使能信号被输出的期间停止屏蔽处理，在除此之外的期间进行屏蔽处理。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在接收到从自上述第2时钟信号的上升沿开始经过由上述延迟装置所规定的延迟值的时刻之后的任意定时被输出并且在上述第1时钟信号的下一上升沿之前的长度T的期间内的任意定时被停止的的复位信号时，将所保持的内容复位，在上述第1时钟信号的保持结果为H并且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，上述转变点检测装置在检测出上述数据信号的转变点时作为上述UP信号而保持并进行输出，在接收到上述复位信号时将所保持的内容复位，上述基准点检测装置检测在上述比较期间内存在的时钟沿时作为上述DOWN信号而保持并进行输出，在接收到上述复位信号时将所保持的内容复位，上述判断装置在上述UP信号和上述DOWN信号的任意一个被输出时将所输出的信号原样输出，在除此之外的情况下停止输出，上述屏蔽装置在上述转变点检测装置输出上述UP信号并且上述比较使能信号被输出的情况下，使延迟装置的输出通过，在除此之外的情况下进行屏蔽。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置按照数据信号的转变点中的上述第1时钟信号和上述第2时钟信号的状态，激活上述比较使能信号，上述相位差检测装置包括：检测上述基准时钟的边沿，作为DOWN信号而输出的基准点检测装置；以上述比较使能信号为输入，判断在上述比较期间内有无数据的转变点的判断装置；分别使上述比较使能信号和上述DOWN信号延迟的延迟装置；以及按照上述判断装置的输出，在有数据的转变的情况下使上述延迟装置的输出通过，在没有数据的转变的情况下屏蔽上述延迟装置的输出。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在接收到上述判断装置所输出的清零信号时被复位，在上述第1时钟信号的保持结果为H并且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，上述基准点检测装置在检测出上述基准时钟的时钟沿时，作为上述DOWN信号而保持并进行输出，在接收到上述清零信号时将所保持的内容复位，上述判断装置在上述比较使能信号和上述DOWN信号都被输出的情况下输出比较结束信号，进而在接收到从自上述第2时钟信号的上升沿开始经过由上述延迟装置所规定的延迟值的时刻到上述第1时钟信号的下一上升沿为止的期间的任意定时被提供的复位信号时、在输出上述比较结束信号时、以及在上述屏蔽装置停止屏蔽停止信号时的任何情况下，输出上述清零信号，上述屏蔽装置在上述比较结束信号被输出时，输出上述屏蔽停止信号而停止上述延迟装置的输出的屏蔽处理，在上述复位信号被输出时停止上述屏蔽停止信号而开始屏蔽处理。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述比较使能信号没有被输出的情况下，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在接收到从自上述第2时钟信号的上升沿开始经过由上述延迟装置所规定的延迟值的时刻到上述第1时钟信号的下一上升沿为止的期间的任意定时被提供的复位信号时被复位，在上述第1时钟信号的保持结果为H并且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，上述基准点检测装置在检测出上述基准时钟的时钟沿时，作为上述DOWN信号而保持并进行输出，在接收到上述复位信号时将所保持的内容复位，上述判断装置在上述比较使能信号和上述DOWN信号的任意一个被输出的情况下将所输出的信号原样输出，在除此之外的情况下停止输出，上述屏蔽装置在上述比较使能信号已被输出的情况下，使延迟装置的输出通过，在除此之外的情况下进行屏蔽。
本发明在上述相位比较器中，其特征在于：上述屏蔽装置是按照输入到时钟输入引脚中的信号，保持并输出输入到数据输入引脚中的信号，按照输入到复位输入引脚中的信号，将上述所保持的信号复位的数据保持装置，上述比较结束信号被输入到上述复位输入引脚中，上述数据输入引脚固定为电源电压，在上述时钟输入引脚中输入从上述第2时钟信号的上述上升沿开始经过了由上述延迟装置所规定的延迟值的时刻之后的任意定时被输出并且在到上述第1时钟的下一上升沿为止的任意定时被解除的复位信号。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在上述UP信号被输出并且上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出比较使能信号。
本发明在上述相位比较器中，其特征在于：上述延迟装置的延迟值为大于0.5T且小于上述时钟信号的周期-0.5T。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置判断数据信号的转变点是否已在上述比较期间发生，输出比较使能信号，上述相位差检测装置包括：分别使上述数据信号和上述基准时钟信号延迟的延迟装置；检测上述被延迟了的基准时钟的边沿，作为DOWN信号而输出的基准点检测装置；检测上述被延迟了的数据信号的转变点，作为UP信号而输出的转变点检测装置；以上述UP信号和上述DOWN信号为输入，判断相位差检测处理的状态的判断装置；以及按照上述比较使能信号开始上述UP信号和上述DOWN信号的输出，按照上述判断装置的输出停止上述UP信号和上述DOWN信号的输出的屏蔽装置。
本发明在上述相位比较器中，其特征在于：上述比较期间检测装置，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在上述第1时钟信号的保持结果为H并且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，在从上述数据信号的转变点开始经过了确定上述比较使能信号所需的期间的时刻到上述第1时钟信号的下一上升沿为止的期间的任意定时被复位，上述延迟装置分别使上述数据信号、上述基准时钟、以及在从上述第2时钟信号的上升沿开始经过了由上述延迟装置所规定的延迟值的时刻之后的任意定时被输出并且到上述第1时钟信号的下一上升沿之前的长度T的期间内的任意时刻被停止的复位信号，输出延迟数据、延迟基准时钟、以及延迟复位信号，上述转变点检测装置在检测出上述延迟数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到上述判断装置所输出的清零信号时，将所保持的内容复位，上述基准点检测装置在检测出上述延迟基准时钟的时钟沿时，作为DOWN信号而保持并进行输出，在接收到上述判断装置所输出的清零信号时，将所保持的内容复位，上述判断装置在上述UP信号和上述DOWN信号都被输出的情况下输出比较结束信号，进而在接收到上述延迟复位信号时以及在上述比较结束信号被输出时的任何一种情况下，输出上述清零信号，上述屏蔽装置在上述比较结束信号被输出时开始上述UP信号和上述DOWN信号的屏蔽处理，在上述比较使能信号被输出时停止屏蔽处理而使上述UP信号和上述DOWN信号通过。
本发明的相位调整电路，其特征在于，包括：在数据数率为1/Tbps的数据通信中，输出相位差为振荡频率的1/N的N相的时钟信号的VCO，其中N为1以上的整数；输入上述N相的时钟信号和接收数据的权利要求3或6所述的相位比较器；按照上述相位比较器输出的UP信号和DOWN信号来控制电流的充电泵；以及将上述充电泵的输出电流转换成电压的低通滤波器，其中，按照上述低通滤波器的输出电压来控制上述VCO的振荡频率。
本发明的相位调整电路，其特征在于，包括：在数据数率为1/Tbps的数据通信中，振荡频率为NT的PLL，其中N为1以上的整数；延迟上述PLL的输出时钟的DLL；以上述DLL的输出为输入，输出每T相位移动了的N相的时钟信号的延迟线；输入上述N相的时钟信号和接收数据的权利要求3或6所述的相位比较器；按照上述相位比较器输出的UP信号和DOWN信号来控制电流的充电泵；以及将上述充电泵的输出电流转换成电压的低通滤波器，其中，按照上述低通滤波器的输出电压来控制上述DLL的延迟值。
由此，在本发明中，并行进行相位比较和数据边沿是否在窗内的判断。由此在时钟频率为数据传输率f(＝1/T)的例如1/5时，具有相位差为T的第0～第4相位的5相的时钟信号，能够在例如3T的范围内任意地设定延迟装置的延迟时间。因此，与以往那样延迟装置精确地延迟0.5T的情况相比，不需要精度高的延迟装置就能抵抗电源电压及温度等的变动而进行稳定的相位比较处理。
进而，只要观测UP信号就能判断与比较期间不同步的数据的转变点是否被正确地被锁存、是否正常地进行了相位比较，因此在没有正常地进行相位比较时，能够停止相位差检测装置的输出，实现没有错误的正确的相位比较。
如上所述，根据本发明，不需要精度高的延迟装置就能抵抗电源电压及温度等的变动而进行稳定的相位比较处理。
进一步，在没有正常地进行相位比较时，能够停止相位差检测装置的输出而实现没有错误的正确的相位比较，实现了显著的效果。
附图说明
图1是表示本发明的第1和第2实施方式的相位比较器的整体结构的图。
图2是表示该相位比较器所具有的相位差检测电路的结构的图。
图3a是表示该相位差检测电路存在数据转变时的工作的图。
图3b是表示该相位差检测电路不存在数据转变时的工作的图。
图4是表示本发明的第2实施方式的相位比较器所具有的相位差检测电路的结构的图。
图5是表示该相位差检测电路的工作的图。
图6是表示本发明的第3和第4实施方式的相位比较器的整体结构的图。
图7是表示本发明的第3实施方式的相位比较器所具有的相位差检测电路的结构的图。
图8是表示该相位差检测电路的工作的图。
图9是表示本发明的第4实施方式的相位差比较器所具有的相位差检测电路的结构的图。
图10是表示本发明的第4实施方式的相位比较器的整体结构的图。
图11是表示本发明的第5实施方式的相位比较器所具有的相位差检测电路的结构的图。
图12是表示本发明的第6～第8实施方式的相位比较器的整体结构的图。
图13是表示具有本发明的第6实施方式的相位比较器的相位差检测电路的结构的图。
图14是表示该相位差检测电路的工作的图。
图15是表示本发明的第7实施方式的相位比较器所具有的相位差检测电路的结构的图。
图16是表示该相位差检测电路的工作的图。
图17是表示本发明的第8实施方式的相位比较器所具有的相位差检测电路的结构的图。
图18是表示本发明的第9实施方式的相位比较器的整体结构的图。
图19是表示该相位比较器所具有的相位差检测电路的结构的图。
图20是表示该相位差检测电路的工作的图。
图21是表示相位调整电路的结构例的图。
图22是表示相位调整电路的另一结构例的图。
图23是表示现有的相位差检测电路的结构的图。
图24是表示现有的相位差检测电路的另一结构的图。
图25是表示该现有的相位差检测电路的工作的图。
附图标记说明
1：相位比较器
2：充电泵
3：低通滤波器
4：VCO
5：PLL
6：DLL
7：延迟线
10：比较期间检测电路(比较期间检测装置)
11：相位差检测电路(相位差检测电路)
12：复位生成电路
13：第1逻辑和电路
14：第2逻辑和电路
41、61、81、101：转变点检测电路(转变点检测装置)
42、62、82、102：基准点检测电路(基准点检测装置)
43、63、83、103：判断电路(判断装置)
44、64、84、104：延迟电路(延迟装置)
45、65、85、105：屏蔽电路(屏蔽装置)
141：比较期间检测电路
142：窗口设定电路
143：转变点检测电路
144：基准点检测电路
145：判断电路
146：延迟电路
具体实施方式
下面，根据附图说明本发明的实施方式的相位比较器。
以下将要说明的相位比较器是在数据传输率为1/Tbps的数据通信中，被用在由周期为(2N+1)T(N为1以上的整数)并相位差为1T的(2N+1)相的时钟信号进行相位调整和数据接收的时钟数据恢复装置中的相位比较器。为了简化说明，对N＝2、时钟频率为数据传输率f(f＝1/T)的1/5时的结构进行说明。另外，在说明中，第m-1所示的编号表示m-1为0以上时除以5所得的余数，m-1为负时为m+4。
(第1实施方式)
图1是表示本发明的相位比较器的第1实施方式。本实施方式对应于权利要求1、3和4所述的发明。
在该图中，1表示相位比较器，10表示比较期间检测电路，11表示相位差检测电路，13表示第1逻辑和电路，14表示第2逻辑和电路。
这里，时钟频率为数据传输率f的1/5(5＝2N+1，N＝2)，因此时钟信号的信号相位为5相，相位比较器1所具有的比较期间检测电路(比较期间检测装置)10和相位差检测电路(相位差检测装置)11分别为第0～第4的5个。
第m比较期间检测电路10(m为0～2N(＝4)以下的整数)中被输入第(m-1)相位的时钟信号作为第1时钟，被输入第m相位的时钟信号作为第2时钟，输出第m比较使能信号。
第m相位差检测电路11接收第m比较使能信号、数据、作为基准时钟的第(m+2)相位的时钟信号、以及作为复位信号的第(m+3)比较使能信号，输出第m UP信号和第m DOWN信号。
从各相位差检测电路输出的UP信号在第1逻辑和电路13中、DOWN信号在第2逻辑和电路中分别求出逻辑和，作为相位比较器1的相位比较结果而输出。
根据该结构可知，通过5个相位差检测电路11分别在数据传输率f的5个周期中工作一次，实现了基于并行处理的相位比较处理。
图2表示比较期间检测电路10和相位差检测电路11的结构。在该图中，41表示转变点电路，42表示基准点电路，43表示判断电路，44表示延迟电路，45表示屏蔽电路。
比较期间检测电路10在第1时钟为H且第2时钟为L的期间输出L作为比较使能信号，在除此之外的期间输出H。
转变点检测电路(转变点检测装置)41是触发器电路，该触发器电路与数据信号的上升沿同步而保持比较使能信号的反转信号，当被输入了清零信号时，使保持内容为L。另外，基准点检测电路(基准点检测装置)42是如下的触发器电路，即与基准时钟的下降沿同步而保持比较使能信号的反转信号，当被输入了清零信号时，使保持内容为L。
判断电路(判断装置)43在转变点检测电路41和基准点检测电路42这两个输出都为H的期间，使比较结束信号为L，并且在该期间和复位信号为L的期间，使清零信号为L。
延迟电路(延迟装置)44使转变点检测电路41和基准点检测电路42的输出分别延迟相同量而输出。
屏蔽电路(屏蔽装置)45具有触发器电路，该触发器电路(数据保持电路)在比较结束信号为L的期间输出H作为屏蔽控制信号，在除此之外的期间与复位信号的上升沿同步而输出L作为屏蔽控制信号，屏蔽控制信号仅在H的期间使延迟电路44的输出信号通过，在除此之外的期间输出L。
图3表示第1(m＝1)比较期间检测电路和第1相位差检测电路的工作的时序图。下面，根据图2和图3示出相位比较工作。
根据图1所示的相位比较器的结构，图2中的第1时钟信号和第2时钟信号分别对应于第0(m-1＝0时，除以2N+1(＝5)得到的余数“0”)相位的时钟和第1(m＝1)相位的时钟。另外，图2中的基准时钟信号是图3中的第3(N+m＝3时，除以5得到的余数＝3)相位的时钟，图3中的复位信号为第4比较期间检测电路所输出的第4比较使能信号。
首先，用图3(a)说明在比较期间内有数据转变点的情况。
比较期间检测电路10检查第0相位的时钟500和第1相位的时钟501，在第0相位的时钟500为H且第1相位的时钟501为L的期间，输出L作为第1比较使能信号505。该期间称为第1比较期间。在除此之外的期间，比较使能信号505输出H。
在相位差检测电路11，转变点检测电路41和基准点检测电路42分别在数据507的转变点和基准时钟503的转变点锁存第1比较使能信号505的反转信号并进行输出。在图3中，由于基准时钟503的下降沿超前于数据507的上升沿，因此首先基准点检测电路与基准时钟503的下降沿同步而使输出信号509为H。接着，转变点检测电路41与数据507的上升沿同步而使输出信号508为H。转变点检测电路41的输出信号508和基准点检测电路42的输出信号509都被输入到判断电路43和延迟电路44中。
在判断电路43，始终观测转变点检测电路41的输出信号508和基准点检测电路42的输出信号509，在这两个信号都变为H的定时，使比较结束信号510转变到L。其结果是，清零信号也成为L，转变点检测电路41和基准点检测电路42的各自的输出508、509被复位为L，比较结束信号返回H。
延迟电路44使转变点检测电路41和基准点检测电路42的这两个输出508、509分别延迟1T，并进行输出。但是，延迟电路44的延迟值不限于1T，可以在0.5T以上且屏蔽控制信号511被复位至L的0.5T之前的范围内进行设定。这里，以图1所示的结构的相位比较器为前提，因此可以在0.5T以上3T以下的范围内进行设定。第5T是用于下一次相位调整的准备期间。
在屏蔽电路45，当比较结束信号510为L时，屏蔽控制信号511为H，延迟电路44的输出的屏蔽处理被解除。为此，屏蔽控制信号511在复位信号506的上升沿返回到L为止的期间，延迟电路44的输出信号作为检测电路的处理结果即第1UP信号512、第1DOWN信号513而被照原样输出。
接着，使用图3(b)说明比较期间内没有数据的转变点的情况。
在转变点检测电路41，比较使能信号505在L的期间中不存在数据507的上升沿，因此输出508保持L不变化。而在基准点检测电路42，在比较使能信号505为L的期间的正好一半的时刻，基准时钟503的下降沿到来，因此在该时刻输出509变为H。但是，由于比较结束信号510保持H不变化，因此屏蔽控制信号511也维持L，屏蔽电路45屏蔽延迟电路44的输出。为此，作为第1相位差检测电路的输出的第1UP信号512和第1DOWN信号513保持L。另外，由于比较结束信号510不为L，因此基准点检测电路42的输出在复位信号506变为L的时刻被复位成L。
如上所述，相位差检测电路11对预定的比较期间内的数据转变点进行相位比较处理。这里，仅对第1相位差检测电路11的工作进行了说明，但其他的相位差检测电路也进行同样的工作。
第1逻辑和电路13对像这样得到的第0～第4UP信号取逻辑和，并将其作为相位比较器1的UP信号输出，第2逻辑和电路14对第0～第4DOWN信号取逻辑和，并将其作为相位比较器1的DOWN信号输出。通过这样的处理来进行数据的相位比较。
(第2实施方式)
图4表示使用图1所示的相位比较器1的相位差检测电路11的第2实施方式。本实施方式对应于权利要求5所述的发明。
在该图中，61表示转变点检测电路，62表示基准点检测电路，63表示判断电路，64表示延迟电路，65表示屏蔽电路。
比较期间检测电路10与第1实施方式同样，在第1时钟为H且第2时钟为L的期间，输出L作为比较使能信号，在除此之外的期间输出H。
转变点检测电路61是触发器电路，该触发器电路仅在比较使能信号为L的期间与数据信号的上升沿同步而保持H，在比较使能信号为H的期间一直保持值，当被输入了清零信号时使保持内容为L。
转变点检测电路62是触发器电路，该触发器电路仅在比较使能信号为L的期间与基准时钟的下降沿同步而保持H，在比较使能信号为H的期间一直保持值，当被输入了清零信号时使保持内容为L。
判断电路63，在转变点检测电路61的输出为H时屏蔽基准点检测电路62的输出，在基准点检测电路62的输出为H时屏蔽转变点检测电路61的输出。
延迟电路64对判断电路63的输出分别延迟相同量并进行输出。屏蔽电路65在转变点检测电路61的输出为H的期间使延迟电路64的输出通过，在除此之外的期间屏蔽为L。
图5表示图4所示的第1比较期间检测电路和第1相位检测电路的工作的时序图。下面，根据图4和图5说明相位比较工作。
与实施方式1同样，图4中的第1时钟信号和第2时钟信号分别对应于图5中的第0相位的时钟和第1相位的时钟。另外，图4中的基准时钟信号是图5中的第3相位的时钟，图5中的复位信号是第4比较期间检测电路输出的第4比较使能信号。
比较期间检测电路10检查第0相位的时钟700和第1相位的时钟701，在第0相位的时钟700为H并且第1相位的时钟701为L的期间，输出L作为第1比较使能信号705。在除此之外的期间输出H作为比较时能信号705。
当在比较使能信号705为L的期间数据707的转变点到来时，转变点检测电路61使输出708为H。基准点检测电路62也同样，当在比较使能信号705为L的期间基准时钟703的转变点到来时，输出H。图5中，在比较使能信号705为L的期间，基准时钟703的下降沿先于数据707到来，因此首先基准点检测电路62与基准时钟703的下降沿同步而输出H。接着，转变点检测电路61与数据707的上升沿同步而输出H。
在判断电路63中，始终观测转变点检测电路61的输出信号708和基准点检测电路62的输出信号709，当其中的一个信号变成H时，使另一个屏蔽为L。为此，在先输出的基准点检测电路62的输出709作为DOWN判断结果711而被输出。此时，作为判断电路63的另一个输出的UP判断结果710由于DOWN判断结果711而被屏蔽为L。接着，当转变点检测电路61开始输出H时，DOWN判断结果711也被屏蔽为L，作为其结果，形成与数据707和基准时钟703的相位差相等宽度的脉冲。
延迟电路64使UP判断结果710和DOWN判断结果711分别延迟1T而输出。
屏蔽电路65中，在转变点检测电路61的输出信号708为H的期间，使延迟电路64的输出712、713通过，在除此之外的期间屏蔽为L。屏蔽电路65的输出直接为第1UP信号，第1DOWN信号，作为第1相位差检测电路的处理结果而被输出。
根据这样的工作可知，图6的延迟电路64的延迟值不限于1T，可以在0.5T以上并且转变点检测电路61的输出708被复位的0.5T之前的范围内进行设定。在此，由于是以图1所示的结构的相位比较器为前提的，因此可以在0.5T以上2T以下的范围内进行设定。
至此为止的说明，对比较期间内存在数据的转变点时的工作进行了阐述。而在比较期间内没有数据的转变点时，比较使能信号为保持为H，因此转变点检测电路61和基准点检测电路62一直保持L，状态不发生变化，第1相位检测电路的输出保持为L。
(第3实施方式)
图6表示本发明的相位比较器的第3实施方式。本实施方式对应于权利要求6和7所述的发明。
在该图中，1表示相位比较器，10表示比较期间检测电路，11表示相位差检测电路，12表示复位生成电路，13表示第1逻辑和电路，14表示第2逻辑和电路。
在此，时钟的频率为数据传输率f的1/5，因此时钟的相位为5相，相位比较器1所具有的比较期间检测电路10、相位差检测电路11和复位生成电路12分别为第0～第4的5个。
第m比较期间检测电路10分别被输入第(m-1)相位的时钟信号作为第1时钟，被输入第m相位的时钟信号作为第2时钟，进而被输入第m相位差检测电路所输出的第m清零信号，输出第m比较使能信号。
第m复位生成电路12分别被输入第(m-1)相位的时钟信号作为第1时钟信号，被输入第m相位的时钟信号作为第2时钟，当第1时钟为H且第2时钟为L时，输出L作为第m复位信号，在除此以外的情况下输出H。
第m相位差检测电路11接收第m比较使能信号、数据信号、作为基准时钟的第(m+2)相位的时钟信号、以及作为复位信号的第(m+3)复位信号，输出第m清零信号、第m UP信号以及第m DOWN信号。
从各相位差检测电路输出的UP信号在第1逻辑和电路13中，DOWN信号在第2逻辑和电路14中，分别进行逻辑和运算，作为相位比较器1的相位比较结果而被输出。
比较期间检测电路10和相位差检测电路11的结构如图7所示。在该图中，81表示转变点检测电路，82表示基准点检测电路，83表示判断电路，84表示延迟电路，85表示屏蔽电路。
比较期间检测电路10由触发器电路构成，该触发器电路使第1时钟和第2时钟与数据信号的上升沿同步并进行锁存。进而，这些触发器电路当清零信号为L时，使所保持的结果复位。根据这些触发器电路的输出，在第1时钟的锁存结果为H并且第2时钟的锁存结果为L时，比较期间检测电路10输出H作为比较使能信号，在除此之外的情况下输出L。
转变点检测电路81是触发器电路，该触发器电路与数据信号的上升沿同步而锁存H，当被输入了清零信号时使保持内容复位为L。另外，基准点检测电路82是与基准时钟的下降沿同步而锁存H，当被输入了清零信号时使保持内容复位为L的触发器电路。
判断电路83在转变点检测电路81和基准点检测电路82这两个输出和比较使能信号都为H的期间，使比较结束信号为L，并且在该期间和复位信号为L的期间、以及屏蔽控制信号为H的期间之中的任何一个期间，使清零信号为L。
延迟电路84使转变点检测电路81和基准点检测电路82这两个输出分别延迟相同量并输出。
屏蔽电路85具有触发器电路，该触发器电路在比较结束信号为L的期间输出H作为屏蔽控制信号，在除此之外的期间与复位信号的上升沿同步输出L作为屏蔽控制信号，仅在屏蔽信号为H的期间使延迟电路84的输出信号通过，在除此之外的期间输出L。
图8表示第1比较期间检测电路10和第1相位差检测电路11的工作的时序图。下面，根据图7和图8说明相位比较工作。
根据图6所示的相位比较器的结构，图7中的第1时钟信号和第2时钟信号分别对应于图8中的第0相位的时钟和第1相位的时钟。另外，图7中的基准时钟信号是图8中的第3相位的时钟，图8中的复位信号是第4比较期间检测电路所输出的第4比较使能信号。
比较期间检测电路10在数据907的上升沿保持第0相位的时钟900和第1相位的时钟901，在第0相位的时钟900的保持结果为H并且第1相位的时钟901的保持结果为L时，输出H作为第1比较使能信号905，在除此之外的情况下输出L。为此，与在第1比较期间内产生的数据907的上升沿同步，第1比较使能信号905成为H。
在相位差检测电路11中，转变点检测电路81和基准点检测电路82分别在数据907的转变点和基准时钟903的转变点锁存H，并进行输出。在图8中，基准时钟903的下降沿超前于数据907，因此首先基准点检测电路82与基准时钟903的下降沿同步而使输出信号909为H，接着，转变点检测电路81与数据907的上升沿同步而使输出信号908为H。转变点检测电路81的输出信号908和基准点检测电路82的输出信号909都被输入到判断电路83和延迟电路84。
在判断电路83，始终观测转变点检测电路81的输出信号908和基准点检测电路82的输出信号909，以及第1比较使能信号905，在这些信号全部成为H的时刻，使比较结束信号910转变到L。其结果是，第1清零信号也成为L，转变点检测电路81和基准点检测电路82这两个输出908、909分别被复位为L，比较结束信号返回H。另外，与此同时，第1比较期间检测电路10内部的触发器电路也被第1清零信号复位，第1比较使能信号905也回到L。
延迟电路84使转变点检测电路81和基准点检测电路82这两个输出908、909分别延迟1T而输出。但延迟电路84的延迟值不限于1T，可以在0.5T以上并且屏蔽控制信号911被复位成L的0.5T之前的范围内进行设定。这里，由于是以图6所示的结构的相位比较器为前提的，因此能够在0.5T以上3T以下的范围内进行设定。
在屏蔽电路85，当比较结束信号910为L时，屏蔽控制信号911为H，延迟电路84的输出的屏蔽处理被解除。为此，在屏蔽控制信号911在复位信号906的上升沿而返回L的期间，延迟电路84的输出信号原样输出第1相位差检测电路11的处理结果即第1UP信号912、第1DOWN信号913。
在屏蔽电路85所生成的屏蔽控制信号911也被输入到判断电路83中，在屏蔽控制信号911为H的期间将第1清零信号固定成L。其结果是，第1比较期间检测电路10、转变点检测电路81和基准点检测电路82被复位，即使在第1比较期间以外并且屏蔽控制信号911为H的期间发生数据907的上升沿，转变点检测电路81和基准点检测电路82也持续输出L，因此不会发生错误地输出第1UP信号912、第1DOWN信号913这种情况。
至此为止的说明中，说明了在第1比较期间内存在数据907的上升沿的情况。而下面将说明在第1比较期间内不存在数据907的上升沿，在其他期间数据907的上升沿发生时的第1比较期间检测电路10和第1相位差检测电路11的工作。
在数据907的上升沿在第1比较期间以外发生的情况下，第1比较使能信号905维持L。为此，从判断电路83输出的比较结束信号910维持H，屏蔽控制信号911也成为仍保持为L。而另一方面，转变点检测电路81与数据907的上升沿同步而输出H，但屏蔽控制信号911仍保持为L，因此由屏蔽电路85进行屏蔽，第1UP信号912、第1DOWN信号913都仍保持为L。
(第4实施方式)
图9表示图6所示的相位比较器1中使用的比较期间检测电路10和相位差检测电路11的第4实施方式。本实施方式对应于权利要求8所述的发明。
比较期间检测电路10和相位差检测电路11是与上述实施方式3几乎相同的结构。不同点在于，在比较期间检测电路10中，即使数据转变在比较期间内，只要转变点检测电路81的输出没有成为H，就不会使比较使能信号成为H。
另外，相位差检测电路11内的判断电路83，为了消除逻辑冗余，而不观测转变点检测电路81的输出，在比较使能信号和基准点检测电路82这两个输出都为H时，使比较结束信号为L。
在该结构中，相位比较工作的时序图与图8所示的第3实施方式相同。另外，在该结构中，在比较期间检测电路10内部不需要保持第1时钟和第2时钟的触发器电路用的复位信号。为此，相位比较器1成为如下结构，即不需要从相位差检测电路11传递到比较期间检测电路10的清零信号，取而代之转变点检测电路81的输出结果被传递到比较期间检测电路10。
另外，在使比较期间检测电路10和相位差检测电路11为该第4实施方式所公开的结构时，第m比较期间检测电路10内部的触发器电路能够分别与锁存第(m-1)比较期间检测电路10和第(m+1)比较期间检测电路10内部的触发器电路之中的相同相位的时钟的电路共用。此时的相位比较器1的结构如图10所示。
(第5实施方式)
图11表示图6所示的相位比较器1所使用的比较期间检测电路10和相位差检测电路11的第5实施方式。本实施方式对应于权利要求9所述的发明。
与第3实施方式的不同点在于如下结构：在相位差检测电路11，使用比较使能信号而取代转变点检测电路81的输出。为此，在该结构中，不需要具有转变点检测电路81。在该结构中，判断电路83在比较使能信号和基准点检测电路82这两个输出都为H时，比较结束信号成为L。另外，延迟电路84将比较使能信号和基准点检测电路82的输出延迟一定时间后输出。采用该结构的相位比较工作的时序图与图8所示的第3实施方式相同。
(第6实施方式)
图12表示本发明的相位比较器的第6实施方式。本实施方式对应于权利要求10所述的发明。
在该图中，1表示相位比较器，10表示比较期间检测电路，11表示相位差检测电路，12表示复位生成电路，13表示第1逻辑和电路，14表示第2逻辑和电路。
在此，时钟的频率为数据传输率f的1/5，因此时钟的相位为5相，相位比较器1所具有的比较期间检测电路10、相位差检测电路11和复位生成电路12分别为第0～第4的5个。
第m比较期间检测电路10分别被输入第(m-1)相位的时钟信号作为第1时钟，被输入第m相位的时钟信号作为第2时钟，进而被输入第m相位差检测电路所输出的第(m+3)复位信号，输出第m比较使能信号。
第m复位生成电路12分别被输入第(m-1)相位的时钟信号作为第1时钟，第m相位的时钟信号作为第2时钟，在第1时钟为H并且第2时钟为L时，输出L作为第m复位信号，在除此之外的情况下输出H。
第m相位差检测电路11接收第m比较使能信号、数据、作为基准时钟的第(m+2)相位的时钟信号、以及作为复位信号的第(m+3)复位信号，输出第m清零信号、第m UP信号、以及第m DOWN信号。
从各相位差检测电路输出的UP信号在第1逻辑和电路13中，DOWN信号在第2逻辑和电路14中分别进行逻辑和运算，作为相位比较器1的相位比较结果而被输出。
图13表示图12所示的相位比较器1中所使用的比较期间检测电路10和相位差检测电路11的第6实施方式。下面，说明该结构中的第1比较期间检测电路和第1相位差检测电路。
在该结构中，与图7的结构不同之处在于，使用第4复位信号作为使比较期间检测电路10的触发器电路复位的信号，在屏蔽电路85中使用第1比较使能信号来屏蔽延迟电路84的输出信号。另外，判断电路83中，在比较结束信号为L或第4复位信号为L时，清零信号成为L，转变点检测电路81和基准点检测电路82被复位。
采用该结构的工作的时序图如图14所示。与图8的不同之处在于比较使能信号成为L的时刻。每当数据信号的上升沿到来时比较期间检测电路10判断是否为比较期间，输出与该结果相对应的比较使能信号。为此，在该图中，在数据907的第2个上升沿到来的时刻比较使能信号返回L，屏蔽电路85开始屏蔽处理。数据的上升沿的间隔最短为2T，在这种情况下，延迟电路84的延迟值的范围为0.5T以上1.5T以下。但是，在该结构中，由于屏蔽处理的开始定时由数据的上升沿所决定，因此受到数据信号的抖动的影响。为此，希望将延迟值设定为从1.5T减去抖动的量所得的期间以下。
另一方面，比较使能信号为H的期间，即使数据的上升沿来到了，比较期间检测电路10也不进行是否为比较期间的判断，保持之前的判断结果，如果是这种结构，比较使能信号被复位的定时就成为第4复位信号为L的定时，延迟电路84的延迟值的范围成为0.5T以上2T以下。
(第7实施方式)
图15表示图12所示的相位比较器1所使用的相位差检测电路11的第7实施方式。本实施方式对应于权利要求11所述的发明。
在该图中，101表示转变点检测电路，102表示基准点检测电路，103表示判断电路，104表示延迟电路，105表示屏蔽电路。
比较期间检测电路10由触发器电路构成，该触发器电路使第1时钟和第2时钟与数据信号的上升沿同步而进行锁存。进而，这些触发器电路当清零信号为L时，使所保持的结果复位。按照这些触发器电路的输出，在第1时钟的锁存结果为H、第2时钟的锁存结果为L、转变点检测电路101的输出为H时，输出H作为比较使能信号，在除此之外的情况下输出L。
转变点检测电路101是与数据信号的上升沿同步而保持H，当被输入了复位信号时使保持内容为L的触发器电路。转变点检测电路102是与基准时钟的下降沿同步而保持H，当被输入了复位信号时使保持内容为L的触发器电路。判断电路103在转变点检测电路101的输出为H时屏蔽基准点检测电路102的输出，并在基准点检测电路102的输出为H时屏蔽转变点检测电路101的输出。
延迟电路104使判断电路103的输出分别延迟相同量并输出。屏蔽电路105在比较使能信号为H的期间使延迟电路104的输出通过，在除此之外的期间屏蔽成L。
图16表示图15所示的第1比较期间检测电路和第1相位差检测电路的工作的时序图。下面，根据图15和图16说明相位比较工作。
与至此为止的说明相同，图15中的第1时钟信号和第2时钟信号分别对应于图16中的第0相位的时钟和第1相位的时钟。另外，图15中的基准时钟信号是图16中的第3相位的时钟，图16中的复位信号是第4比较期间检测电路所输出的第4比较使能信号。
比较期间检测电路10在数据1007的上升沿保持第0相位的时钟1000和第1相位的时钟1001，在第0相位的时钟1000的保持结果为H、第1相位的时钟1001的保持结果为L、转变点检测电路101的输出信号1008为H时，输出H作为第1比较使能信号1005，在除此之外的情况下输出L。因此，在第1比较期间内所产生的数据1007的上升沿，比较使能信号1005成为H。
当数据1007的上升沿到来时，转变点检测电路101使输出708为H。另一方面，基准点检测电路62当基准时钟703的下降沿到来时输出H。在图16中，基准时钟1003的下降沿先于数据1007到来，因此首先基准点检测电路102与基准时钟1003的下降沿同步而输出H，接着转变点检测电路101与数据1007的上升沿同步而输出H。
判断电路103为如下结构，即始终观测转变点检测电路101的输出信号1008和基准点检测电路102的输出信号1009，在一个信号为H时将另一个信号屏蔽为L。为此，先被输出的基准点检测电路102的输出1009作为DOWN判断结果1011而被输出。此时，作为判断电路103的另一个输出的UP判断结果1010由DOWN判断结果1011被屏蔽为L。接着，当转变点检测电路101开始输出H时，DOWN判断结果1011也被屏蔽为L。其结果，形成了与数据1007和基准时钟1003的相位差宽度相等的脉冲。
延迟电路104使UP判断结果1010和DOWN判断结果1011分别延迟1T而输出。
屏蔽电路105在转变点检测电路101的输出信号1008为H的期间，使延迟电路104的输出1012、1013通过，在除此之外的期间屏蔽为L。延迟电路105的输出直接成为第1UP信号，第1DOWN信号，作为第1相位差检测电路的处理结果而被输出。
比较期间检测电路10在下一个产生的数据1007的上升沿使比较使能信号1005转变为L。在该时刻，屏蔽电路105开始屏蔽处理。
根据这种工作可知，延迟电路104的延迟值不限于1T，可以设定为0.5T以上且数据的上升沿的最短间隔的0.5T前。由于数据的上升沿的最短间隔为2T，因此延迟电路104能够设定的延迟值在0.5T以上1.5T以下。但是，数据的上升沿受到抖动的影响，因此实际上优选为从1.5T减去抖动量所得到的值。另外，如在第6实施方式中所述，比较期间检测电路10只要是比较使能信号1005在H的期间停止比较期间的检测处理的结构，比较使能信号1005被复位的定时就成为复位信号为L的定时，所以延迟电路104能取得的延迟值可以在0.5T以上2T以下的范围内进行设定。
至此为止的说明中，说明了在比较期间内存在数据的转变点的情况。另一方面，在比较期间内不存在数据的转变点的情况下，比较使能信号仍保持为L，所以即使转变点检测电路61和基准点检测电路62已成为H，屏蔽电路105的输出也仍保持为L不发生变化，因此第1相位差检测电路的输出仍保持为L。
(第8实施方式)
图17表示图12示出的相位比较器1所使用的比较期间检测电路10和相位差检测电路11的第8实施方式。本实施方式对应于权利要求1、3和4所述的发明。本实施方式对应于权利要求13所述的发明。
与第7实施方式的不同之处在于，在相位差检测电路11中使用比较使能信号而取代转变点检测电路101的输出。为此，在该结构中，不需要转变点检测电路101。即，成为如下结构：判断电路103接收比较使能信号和基准点检测电路102的输出，作为响应比较使能信号而屏蔽了基准点检测电路102的输出后的结果输出DOWN判断结果，作为响应基准点检测电路102的输出而屏蔽了比较使能信号后的结果输出UP判断结果。
图17的结构具有在上述第6实施方式和第7实施方式中记载的比较使能信号为H的期间停止比较期间的检测处理的比较期间检测电路10。当然，也可以使用图13和图15所示的结构的比较期间检测电路，但是延迟电路104的延迟值由数据的上升沿的最短间隔所规定。
在图17所示的结构中，相位比较工作的时序图与图16所示的第7实施方式基本上相同，但是由于比较期间检测电路10的结构的差异，在比较使能信号1005返回L的定时上有所不同。本结构中，在复位信号1006为L的时刻比较使能信号1005变为L。
(第9实施方式)
图18是表示本发明的相位比较器的第9实施方式。本实施方式对应于权利要求15和16所述的发明。
在该图中，1表示相位比较器，10表示比较期间检测电路，11表示相位差检测电路，12表示复位生成电路，13表示第1逻辑和电路，14表示第2逻辑和电路。
在此，时钟的频率为数据传输率f的1/5，因此时钟的相位为5相，相位比较器1所具有的比较期间检测电路10、相位差检测电路11和复位生成电路12分别为第0～第4的5个。
第m比较期间检测电路10分别被输入第(m-1)相位的时钟信号作为第1时钟，第m相位的时钟信号作为第2时钟，进而被输入第m相位差检测电路所输出的第m清零信号，输出第m比较使能信号。
第m复位生成电路12将第(m+1)相位的时钟信号反转，作为第m复位信号输出。此外，当然可以使用在第(m-2)比较期间、第(m-1)比较期间为L的信号作为第m复位信号。
第m相位差检测电路11接收第m比较使能信号、数据、作为基准时钟的第(m+2)相位的时钟信号、以及作为复位信号的第m复位信号，输出第m UP信号和第m DOWN信号。
从各相位差检测电路输出的UP信号在第1逻辑和电路13中，DOWN信号在第2逻辑和电路14中分别进行逻辑和运算，作为相位比较器1的相位比较结果而被输出。
图19表示比较期间检测电路10和相位差检测电路11的结构。在该图中，B1表示转变点检测电路，B2表示基准点检测电路，B3表示判断电路，B4表示延迟电路，B5表示屏蔽电路。
比较期间检测电路10由触发器电路构成，该触发器电路使第1时钟和第2时钟与数据信号的上升沿同步而进行锁存。进而，按照这些触发器电路的输出，在第1时钟的锁存结果为H并且第2时钟的锁存结果为L时，输出H作为比较使能信号，在除此之外的情况下输出L。进而，这些触发器电路在比较使能信号成为H时，复位所保持的结果。其结果是，比较使能信号也立即返回L，因此成为脉冲状的信号。
屏蔽电路B5具有触发器电路，该触发器电路在比较结束信号为L的期间输出L作为屏蔽控制信号，在除此之外的期间与比较使能信号的上升沿同步而输出H作为屏蔽控制信号，仅在屏蔽控制信号为H的期间使转变点检测电路B1和基准点检测电路B2的输出信号通过，在除此之外的期间输出L。
转变点检测电路B1是触发器电路，该触发器电路与由延迟电路B4进行了延迟的数据信号的上升沿同步而锁存H，在被输入了清零信号的情况下使保持内容复位成为L。另外，基准点检测电路B2是如下的触发器电路，即与由延迟电路B4进行了延迟的基准时钟的下降沿同步而锁存H，在被输入了清零信号的情况下使保持内容复位成为L。
判断电路B3在转变点检测电路B1和基准点检测电路B2这两个输出都为H的期间使比较结束信号为L，并且在该期间和经由延迟电路B4而被输入的复位信号为L的期间，使清零信号为L。
延迟电路B4将数据信号、基准时钟信号和复位信号分别延迟相同量并输出。
图20表示第1比较期间检测电路10和第1相位差检测电路11的工作的时序图。下面，根据图19和图20示出相位比较工作。
根据图18所示的相位比较器的结构，图19中的第1时钟信号和第2时钟信号分别对应于图20中的第0相位的时钟和第1相位的时钟。另外，图20中的第3相位的时钟被用作图19中的基准时钟信号，第2相位的时钟信号的反转信号被用作图20中的复位信号。
比较期间检测电路10在数据C07的上升沿保持第0相位的时钟C00和第1相位的时钟C01，在第0相位的时钟C00的保持结果为H并且第1相位的时钟C01的保持结果为L的情况下，输出H作为第1比较使能信号C05，在除此之外的情况下输出L。为此，在图20的最初的数据的上升沿，与在第1比较期间内产生的数据C07的上升沿同步而使第1比较使能信号C05成为H。但是，其结果是，第1比较期间检测电路10内部的触发器电路被复位，因此第1比较使能信号C05立即返回L。
延迟电路B4使数据信号C07、基准时钟C03和复位信号分别延迟1T而输出。但是，延迟电路B4的延迟值不限于1T，可以在0.5T以上并且不到4T的范围内进行设定。
在相位差检测电路11中，转变点检测电路B1和基准点检测电路B2在由延迟电路B4分别进行了延迟后的数据C07的转变点和基准时钟C03的转变点锁存H，并进行输出。在图20中，基准时钟C03的下降沿超前于数据C07，因此基准点检测电路B2与延迟了的基准时钟的下降沿同步而使输出信号C09为H，接着转变点检测电路B1与延迟了的数据的上升沿同步而使输出信号C08为H。转变点检测电路B1的输出信号C08和基准点检测电路B2的输出信号C09都被输入到判断电路B3中。
在判断电路B3，始终观测转变点检测电路B1的输出信号C08和基准点检测电路B2的输出信号C09，当这些信号为H时使比较结束信号C10转变为L。其结果是，第1清零信号也成为L，转变点检测电路B1和基准点检测电路B2的输出C08、C09分别被复位为L，比较结束信号再次返回到H。
在屏蔽电路B5，在比较使能信号C05的上升沿屏蔽控制信号C11成为H，转变点检测电路B1和基准点检测电路B2的两输出的屏蔽处理被解除。另一方面，当比较结束信号C10为L时，屏蔽控制信号C11成为L，开始转变点检测电路B1和基准点检测电路B2的两输出的屏蔽处理。在屏蔽处理被解除期间，延迟电路84的输出信号直接作为第1相位差检测电路11的处理结果即第1UP信号C12、第1DOWN信号C13而被输出。在开始了屏蔽处理之后，将第1UP信号C12和第1DOWN信号C13固定为L。
至此为止的说明中，说明了在第1比较期间内存在数据C07的上升沿的情况。而对于在第1比较期间内不存在数据C07的上升沿、在其他期间发生了数据C07的上升沿的情况下的第1比较期间检测电路10和第1相位差检测电路11的工作，将在下面做以说明。
数据C07的上升沿发生在第1比较期间以外时，第1比较使能信号C05维持L。其结果，屏蔽控制信号C11不会成为H。而另一方面，转变点检测电路B1与数据C07的上升沿同步而输出H，但被屏蔽电路B5所屏蔽，第1UP信号C12、第1DOWN信号C13都仍保持为L。
在第1比较期间以外，没有基准时钟的下降沿，因此比较结束信号C10不会成为L，通过输入延迟了的复位信号C06，清零信号成为L，将已成为H的转变点检测电路复位。
(复位信号的另一生成例)
在至此为止的说明中，使用了从第(m+2)相位的时钟的上升沿到第(m+3)相位的时钟的上升沿为止的期间内成为L的信号作为第m相位差检测电路的复位信号，当然也可以任意地改变复位信号的发生定时和脉冲宽度。此时，若取延迟电路的延迟值为d，则必须使从第m相位的时钟的上升沿起经过了延迟值d的时刻以后施加复位，到第(m-1)相位的时钟的下一周期的上升沿为止的期间解除复位。
但是，在第3～第4和第6～第7实施方式中，第m相位差检测电路的转变点检测电路必须在进入第m比较期间的时刻值被复位。在数据不包含抖动、数据位的宽度正确地为T的状态下，如至此为止的说明那样，即使在第(m-1)相位的时钟的上升沿解除复位也没有问题。在至此为止的说明中是以这样的理想状态为前提而进行的，但是，在数据包含抖动的情况下，有可能在第m比较期间开始的T-j(j为抖动)前的时刻发生数据的上升沿，因此复位必须从下一个第m比较期间刚要开始之前到该T-j之前的任意时刻维持。
另外，在至此为止的说明中，虽然是将第m相位差检测电路的屏蔽电路中的屏蔽处理的开始定时设定在复位信号的上升沿，但是当然也可以将其设定在从自第m比较期间结束的时刻起经过了延迟电路的延迟值d和信号通过屏蔽电路所需的时间p之后的时刻开始至下一周期的第m比较期间的开始为止的期间内。
另外，在至此为止的说明中，转变点检测电路具有与数据的上升沿同步而工作的结构，但也可以与数据的下降沿同步。进而，也可以与数据的上升沿和下降沿这两者同步，在这种情况下，相位比较工作的频度成为2倍，灵敏度提高。但是，如前所述，在第3～第4和第6～第7实施方式中，第m相位差检测电路的转变点检测电路必须在进入第m比较期间的时刻值被复位，因此必须从自第m相位的时钟的上升沿起经过了延迟值d的时间以后的任意时刻开始一直维持到从下一个第m比较期间的即将开始的时刻至该0.5T-j前为止的期间内的任意时刻。
(相位调整电路的结构例)
下面，说明利用了至此为止所说明的相位比较器的相位调整电路。本实施方式对应于权利要求17和18所述的发明。在此，相位比较器使用相位数为N(N为1以上的整数)的时钟来进行相位比较工作。
图21表示使用了至此为止的所说的相位比较器1的相位调整电路的一个结构例。在该图中，1表示相位比较器，2表示充电泵，3表示低通滤波器，4表示VCO。
相位比较器1是第1～第8实施方式中所说的相位比较器，进行数据与VCO4所输出的N相的时钟的每一个的相位比较，向充电泵2输出UP信号和DOWN信号作为相位比较结果。充电泵2通过按照接收到的UP信号、DOWN信号而控制电流的接通/断开，使VCO4的控制电压变化。另一方面，低通滤波器3除去VCO4的控制电压的高频成分。VCO4按照被这样控制的控制电压通过使时钟的频率发生变化来调整数据和时钟的相位关系和时钟频率。
当由相位比较器1来进行VCO4的时钟调整时，VCO4的时钟的上升沿位于数据位的大致中央。因此，能够通过使用从VCO4输出的第0相位的时钟到第N相位的时钟而依次锁存数据，由此容易地实现了相位调整。
图22表示使用了至此为止所述的相位比较器1的相位调整电路的另一结构例。在该图中，1表示相位比较器，2表示充电泵，3表示低通滤波器，5表示PLL，6表示DLL，7表示延迟线。
PLL5输出频率为数据传输率f的1/N的时钟。DLL6使PLL5输出的时钟延迟与低通滤波器3所输出的控制电压相对应的量。进而，延迟线7具有N-1级延迟值为T的延迟元件，输出各相位差为T的N相的时钟。相位比较器1在该N相的时钟和数据之间进行相位比较，输出UP信号和DOWN信号。充电泵2通过按照接收到的UP信号、DOWN信号而控制电流的接通/断开，使DLL6的控制电压发生变化。另一方面，低通滤波器3除去DLL6的控制电压的高频成分。DLL6按照被这样控制的控制电压来控制延迟值，由此调整数据和时钟的相位差。被这样控制的时钟的上升沿位于数据位的大致中央。因此，能够通过使用从延迟线7输出的第0相位的时钟到第N相位的时钟而依次锁存数据，由此容易地实现了相位调整。
在到此为止的说明中，在全部的实施方式中说明了时钟为5相(奇数)的情况，考虑到这些时钟为差动信号，可以认为是具有相位差为0.5T频率为f/5的10相(偶数)的时钟的系统，因此可知即使时钟的相位数为偶数，也能进行与至此为止的说明相同的工作。此时，到此为止的说明中，基准点检测电路将基准时钟的下降沿进行了反转而使用，但也能容易地类推到取而代之以使用基准时钟的差动对即时钟的上升沿。
工业可利用性
如上所述，本发明是在相位差的检测中不需要高精度的延迟单元等的简单结构，即使针对温度及电源电压的变动也能进行稳定的工作，并且能够在比较期间内正常地判断相位比较是否已经进行，因此能适用于相位比较器及相位调整电路等，作为对高速数据通信的适用技术是有用的。

Claims (18)

1.一种相位比较器，在数据传输率为1/Tbps的数据通信中，用于利用周期为(2N+1)T且相位差为1T的2N+1相的时钟信号来进行相位调整和数据接收的时钟数据恢复装置中，其中N为1以上的整数，
其特征在于，包括：
2N+1个比较期间检测装置，以上述2N+1相的时钟信号之中的第(m-1)相位的时钟信号为第1时钟信号，并以第m相位的时钟信号为第2时钟信号，判断是否是作为从上述第1时钟信号的上升沿开始到上述第2时钟信号的上升沿为止的期间而被规定的第m比较期间，作为第m比较使能信号而输出，其中，m-1在0以上的情况下为除以2N+1所得的余数，在负的情况下为m+2N，m为0以上2N以下的整数；和
2N+1个相位差检测装置，以第(N+m)相位的时钟信号为基准时钟，并以上述第m比较使能信号、上述数据以及上述基准时钟为输入，在上述第m比较使能信号激活时输出上述基准时钟和上述数据的相位差信息，其中N+m为除以2N+1所得的余数。
2.一种相位比较器，在数据传输率为1/Tbps的数据通信中，用于利用周期为NT且相位差为0.5T的2N相的时钟信号来进行相位调整和数据接收的时钟数据恢复装置中，其中N为1以上的整数，
其特征在于，包括：
N个比较期间检测装置，以上述2N相的时钟信号之中的第(2m-2)相位的时钟信号为第1时钟信号，并以第2m相位的时钟信号为第2时钟信号，判断是否是作为从上述第1时钟信号的上升沿开始到上述第2时钟信号的上升沿为止的期间而被规定的第m比较期间，作为第m比较使能信号而输出，其中，2m-2在0以上的情况下为除以2N所得的余数，在负的情况下为2m+2N-2，m为0以上N-1以下的整数；和
N个相位差检测装置，以第(2m-1)相位的时钟信号为基准时钟，并以上述第m比较使能信号、上述数据以及上述基准时钟为输入，在上述第m比较使能信号激活时输出上述基准时钟和上述数据的相位差信息，其中，2m-1在0以上的情况下为除以2N所得的余数，在负的情况下为2m+2N-1。
3.根据权利要求1或2所述的相位比较器，其特征在于：
上述比较期间检测装置判断数据信号的转变点是否已在上述比较期间发生，并输出比较使能信号，
上述相位差检测装置包括：
检测上述基准时钟的边沿，并作为DOWN信号而输出的基准点检测装置；
检测上述数据信号的转变点，并作为UP信号而输出的转变点检测装置；
以上述UP信号为输入，判断在上述比较期间内有无数据的转变点的判断装置；
分别使上述UP信号和上述DOWN信号延迟的延迟装置；以及
按照上述判断装置的输出，在有数据转变的情况下使上述延迟装置的输出通过，而在没有数据转变的情况下屏蔽上述延迟装置的输出的屏蔽装置。
4.根据权利要求3所述的相位比较器，其特征在于：
上述比较期间检测装置在上述第1时钟信号为H且上述第2时钟信号为L的期间，激活上述比较使能信号，
上述转变点检测装置在上述比较期间内检测出上述数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到上述判断装置输出的清零信号时，将所保持的内容复位，
上述基准点检测装置检测在上述比较期间内存在的时钟沿，作为上述DOWN信号保持并进行输出，在接收到上述判断装置所输出的清零信号时，将所保持的内容复位，
上述判断装置在上述UP信号和上述DOWN信号两者被输出的情况下，输出比较结束信号，进而在从上述第m相位的时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻开始到上述第1时钟信号的下一上升沿为止的期间内的任意定时所提供的复位信号和上述比较结束信号中的任意一个被输出的情况下，输出上述清零信号，
上述屏蔽装置在输出上述比较结束信号时，停止上述延迟装置的输出的屏蔽处理，并在输出了上述复位信号的情况下开始屏蔽处理。
5.根据权利要求3所述的相位比较器，其特征在于：
上述比较期间检测装置在上述第1时钟信号为H且上述第2时钟信号为L的期间，激活上述比较使能信号，
上述转变点检测装置在上述比较期间内检测出上述数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到从自上述第2时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻开始到上述第1时钟信号的下一上升沿为止的期间内的任意定时被提供的复位信号时，将所保持的内容复位，
上述基准点检测装置检测在上述比较期间内存在的上述基准时钟的时钟沿，并作为上述DOWN信号而保持并进行输出，在接收到上述复位信号时，将所保持的内容复位，
上述判断装置在上述UP信号和上述DOWN信号中的任意一个被输出的情况下，将被输出的信号原样输出，并在除此之外的情况下停止输出，
上述屏蔽装置在上述转变点检测装置没有输出上述UP信号时，屏蔽上述延迟装置的输出。
6.根据权利要求3所述的相位比较器，其特征在于：
上述比较期间检测装置在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在从自上述第2时钟信号的上升沿起经过上述判断装置的输出确定所需的期间的时刻开始到上述第1时钟信号的下一上升沿为止的期间内的任意定时被复位，在上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，
上述转变点检测装置在检测出上述数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到上述判断装置输出的清零信号时，将所保持的内容复位，
上述基准点检测装置在检测出上述基准时钟的时钟沿时，作为上述DOWN信号而保持并进行输出，在接收到上述判断装置输出的清零信号时，将所保持的内容复位，
上述判断装置在上述UP信号、上述DOWN信号和上述比较使能信号全部被输出的情况下，输出比较结束信号，进而在接收到从自上述第2时钟信号的上升沿起经过上述延迟装置所规定的延迟值的时刻之后的任意定时被输出且在上述第1时钟信号的下一上升沿之前的长度T的期间内的任意定时被停止的复位信号的情况下、在输出上述比较结束信号的情况下、以及在上述屏蔽装置停止屏蔽停止信号的情况下中的任意一种情况下，输出上述清零信号，
上述屏蔽装置在上述比较结束信号被输出时输出上述屏蔽停止信号来停止上述延迟装置的输出的屏蔽处理，并在上述复位信号被输出的情况下，停止上述屏蔽停止信号而开始屏蔽处理。
7.根据权利要求6所述的相位比较器，其特征在于：
上述屏蔽装置在上述比较结束信号被输出时输出上述屏蔽停止信号，在上述复位信号被输出时停止上述屏蔽停止信号，在上述比较使能信号被输出的期间停止屏蔽处理，在除此之外的期间进行屏蔽处理。
8.根据权利要求3所述的相位比较器，其特征在于：
上述比较期间检测装置在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在接收到从自上述第2时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻之后的任意定时被输出且在上述第1时钟信号的下一上升沿之前的长度T的期间内的任意定时被停止的复位信号时，将所保持的内容复位，在上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，
上述转变点检测装置在检测出上述数据信号的转变点时作为上述UP信号而保持并进行输出，在接收到上述复位信号时将所保持的内容复位，
上述基准点检测装置检测在上述比较期间内存在的时钟沿，并作为上述DOWN信号而保持并进行输出，在接收到上述复位信号时将所保持的内容复位，
上述判断装置在上述UP信号和上述DOWN信号中的任意一个被输出时将所输出的信号原样输出，在除此之外的情况下停止输出，
上述屏蔽装置在上述转变点检测装置输出上述UP信号且上述比较使能信号被输出的情况下，使延迟装置的输出通过，在除此之外的情况下进行屏蔽。
9.根据权利要求1或2所述的相位比较器，其特征在于：
上述比较期间检测装置按照数据信号的转变点的上述第1时钟信号和上述第2时钟信号的状态来激活上述比较使能信号，
上述相位差检测装置包括：
检测上述基准时钟的边沿，并作为DOWN信号而输出的基准点检测装置；
以上述比较使能信号为输入，判断在上述比较期间内有无数据转变点的判断装置；
分别使上述比较使能信号和上述DOWN信号延迟的延迟装置；以及
按照上述判断装置的输出，在有数据转变的情况下使上述延迟装置的输出通过，在没有数据转变的情况下屏蔽上述延迟装置的输出的屏蔽装置。
10.根据权利要求9所述的相位比较器，其特征在于：
上述比较期间检测装置在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在接收到上述判断装置输出的清零信号时被复位，在上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出比较使能信号，
上述基准点检测装置在检测出上述基准时钟的时钟沿时，作为上述DOWN信号而保持并进行输出，在接收到上述清零信号时将所保持的内容复位，
上述判断装置在上述比较使能信号和上述DOWN信号都被输出的情况下输出比较结束信号，进而在接收到从自上述第2时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻开始到上述第1时钟信号的下一上升沿为止的期间内的任意定时被提供的复位信号的情况下、在输出上述比较结束信号的情况下、以及在上述屏蔽装置停止屏蔽停止信号的情况下中的任何情况下，输出上述清零信号，
上述屏蔽装置在上述比较结束信号被输出时，输出上述屏蔽停止信号来停止上述延迟装置的输出的屏蔽处理，并在上述复位信号被输出时停止上述屏蔽停止信号而开始屏蔽处理。
11.根据权利要求9所述的相位比较器，其特征在于：
上述比较期间检测装置在上述比较使能信号没有被输出的情况下，在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在接收到从自上述第2时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻开始到上述第1时钟信号的下一上升沿为止的期间内的任意定时被提供的复位信号时被复位，在上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，
上述基准点检测装置在检测出上述基准时钟的时钟沿时，作为上述DOWN信号而保持并进行输出，在接收到上述复位信号时，将所保持的内容复位，
上述判断装置在上述比较使能信号和上述DOWN信号中的任意一个被输出的情况下将所输出的信号原样输出，在除此之外的情况下停止输出，
上述屏蔽装置在上述比较使能信号被输出的情况下，使上述延迟装置的输出通过，在除此之外的情况下进行屏蔽。
12.根据权利要求4、6、7及10中任意一项所述的相位比较器，其特征在于：
上述屏蔽装置是按照输入到时钟输入引脚中的信号来保持并输出输入到数据输入引脚中的信号，并按照输入到复位输入引脚中的信号来将上述保持的内容复位的数据保持装置，
上述比较结束信号被输入到上述复位输入引脚中，上述数据输入引脚被固定为电源电压，向上述时钟输入引脚中输入在从上述第2时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻之后的任意定时被输出且在到上述第1时钟的下一上升沿为止的任意定时被解除的复位信号。
13.根据权利要求6～12中任意一项所述的相位比较器，其特征在于：
上述比较期间检测装置在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在上述UP信号被输出并且上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出比较使能信号。
14.根据权利要求3～13中任意一项所述的相位比较器，其特征在于：
上述延迟装置的延迟值为大于等于0.5T且小于上述时钟信号的周期-0.5T。
15.根据权利要求1或2所述的相位比较器，其特征在于：
上述比较期间检测装置判断数据信号的转变点是否已在上述比较期间发生，并输出比较使能信号，
上述相位差检测装置包括：
分别使上述数据信号和上述基准时钟信号延迟的延迟装置；
检测上述被延迟了的基准时钟的边沿，并作为DOWN信号而输出的基准点检测装置；
检测上述被延迟的数据信号的转变点，并作为UP信号而输出的转变点检测装置；
以上述UP信号和上述DOWN信号为输入，判断相位差检测处理的状态的判断装置；以及
按照上述比较使能信号来开始上述UP信号和上述DOWN信号的输出，并按照上述判断装置的输出来停止上述UP信号和上述DOWN信号的输出的屏蔽装置。
16.根据权利要求15所述的相位比较器，其特征在于：
上述比较期间检测装置在上述数据信号的转变点保持上述第1时钟信号和上述第2时钟信号，在上述第1时钟信号的保持结果为H且上述第2时钟信号的保持结果为L时，输出上述比较使能信号，在从上述数据信号的转变点起经过确定上述比较使能信号所需的期间的时刻开始到上述第1时钟信号的下一上升沿为止的期间内的任意定时被复位，
上述延迟装置分别使上述数据信号、上述基准时钟、以及在从上述第2时钟信号的上升沿起经过由上述延迟装置所规定的延迟值的时刻之后的任意定时被输出且在上述第1时钟信号的下一上升沿之前的长度T的期间内的任意时刻被停止的复位信号延迟，并分别输出延迟数据、延迟基准时钟以及延迟复位信号，
上述转变点检测装置在检测出上述延迟数据信号的转变点时，作为上述UP信号而保持并进行输出，在接收到上述判断装置输出的清零信号时，将所保持的内容复位，
上述基准点检测装置在检测出上述延迟基准时钟的时钟沿时，作为DOWN信号而保持并进行输出，在接收到上述判断装置输出的清零信号时，将所保持的内容复位，
上述判断装置在上述UP信号和上述DOWN信号两者被输出的情况下输出比较结束信号，进而在接收到上述延迟复位信号的情况下和在上述比较结束信号被输出的情况下中的任何一种情况下，输出上述清零信号，
上述屏蔽装置在上述比较结束信号被输出时开始上述UP信号和上述DOWN信号的屏蔽处理，并在上述比较使能信号被输出时停止屏蔽处理来使上述UP信号和上述DOWN信号通过。
17.一种相位调整电路，在数据传输率为1/Tbps的数据通信中使用，其特征在于，包括：
输出相位差为振荡频率的1N的N相的时钟信号的VCO，其中N为1以上的整数；
将上述N相的时钟信号和接收数据作为输入的权利要求3或6所述的相位比较器；
按照上述相位比较器输出的UP信号和DOWN信号来控制电流的充电泵；以及
将上述充电泵的输出电流转换成电压的低通滤波器，
按照上述低通滤波器的输出电压来控制上述VCO的振荡频率。
18.一种相位调整电路，在数据传输率为1/Tbps的数据通信中使用，其特征在于，包括：
振荡频率为NT的PLL，其中N为1以上的整数；
延迟上述PLL的输出时钟的DLL；
以上述DLL的输出为输入来输出相位各偏移了T的N相的时钟信号的延迟线；
将上述N相的时钟信号和接收数据作为输入的权利要求3或6所述的相位比较器；
按照上述相位比较器输出的UP信号和DOWN信号来控制电流的充电泵；以及
将上述充电泵的输出电流转换成电压的低通滤波器，
按照上述低通滤波器的输出电压来控制上述DLL的延迟值。
CN200680043294XA 2005-11-22 2006-03-10 相位比较器和相位调整电路 Expired - Fee Related CN101313508B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005337542 2005-11-22
JP337542/2005 2005-11-22
PCT/JP2006/304779 WO2007060756A1 (ja) 2005-11-22 2006-03-10 位相比較器及び位相調整回路

Publications (2)

Publication Number Publication Date
CN101313508A true CN101313508A (zh) 2008-11-26
CN101313508B CN101313508B (zh) 2011-07-20

Family

ID=38066996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680043294XA Expired - Fee Related CN101313508B (zh) 2005-11-22 2006-03-10 相位比较器和相位调整电路

Country Status (4)

Country Link
US (1) US7970092B2 (zh)
JP (1) JP4754578B2 (zh)
CN (1) CN101313508B (zh)
WO (1) WO2007060756A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828236A (zh) * 2011-07-19 2014-05-28 株式会社巨晶片 相位比较装置以及dll电路
CN105281872A (zh) * 2014-07-17 2016-01-27 英飞凌科技股份有限公司 接收器和用于检测包括数据的信号中的错误的方法
CN106941352A (zh) * 2017-03-08 2017-07-11 上海顺久电子科技有限公司 一种振荡器输出频率信号的校准方法及其电路
CN107425848A (zh) * 2016-05-23 2017-12-01 龙芯中科技术有限公司 时钟数据恢复电路和方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741003B2 (ja) * 2006-07-28 2011-08-03 パナソニック株式会社 位相比較器，位相比較装置，およびクロックデータリカバリシステム
KR100822307B1 (ko) * 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
KR20090054821A (ko) * 2007-11-27 2009-06-01 삼성전자주식회사 데이터 복원 장치 및 그 방법
JP2009147829A (ja) * 2007-12-17 2009-07-02 Panasonic Corp Ｄｌｌ回路，撮像装置，メモリ装置
JP2011120106A (ja) * 2009-12-04 2011-06-16 Rohm Co Ltd クロックデータリカバリ回路
JP5433432B2 (ja) * 2010-01-18 2014-03-05 株式会社日立製作所 位相周波数比較器およびシリアル伝送装置
TWI410776B (zh) * 2010-03-16 2013-10-01 Quanta Comp Inc 測試方法及應用其之電腦裝置及電腦測試系統
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US8588358B2 (en) * 2011-03-11 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clock and data recovery using LC voltage controlled oscillator and delay locked loop
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
KR102076326B1 (ko) * 2013-05-09 2020-02-12 삼성전자주식회사 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법
CN105393512B (zh) 2013-06-25 2019-06-28 康杜实验室公司 具有低接收器复杂度的向量信令
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
EP4236217A3 (en) 2014-02-02 2023-09-13 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
EP3111607B1 (en) 2014-02-28 2020-04-08 Kandou Labs SA Clock-embedded vector signaling codes
US20150318860A1 (en) * 2014-04-30 2015-11-05 Qualcomm Incorporated Low noise phase locked loops
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
CN106797352B (zh) 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
US9444654B2 (en) 2014-07-21 2016-09-13 Kandou Labs, S.A. Multidrop data transfer
CN106576087B (zh) 2014-08-01 2019-04-12 康杜实验室公司 带内嵌时钟的正交差分向量信令码
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
CN108353053B (zh) 2015-06-26 2021-04-16 康杜实验室公司 高速通信系统
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
WO2017185070A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
CN115051705A (zh) 2016-04-22 2022-09-13 康杜实验室公司 高性能锁相环
EP3449606A4 (en) 2016-04-28 2019-11-27 Kandou Labs S.A. LOW POWER MULTILAYER ATTACK CIRCUIT
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10347283B2 (en) 2017-11-02 2019-07-09 Kandou Labs, S.A. Clock data recovery in multilane data receiver
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
KR102561967B1 (ko) 2018-06-12 2023-07-31 칸도우 랩스 에스에이 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로
US11169191B2 (en) * 2019-03-29 2021-11-09 Rohde & Schwarz Gmbh & Co. Kg Method and apparatus for estimating a phase relation between binary signals
US10958251B2 (en) 2019-04-08 2021-03-23 Kandou Labs, S.A. Multiple adjacent slicewise layout of voltage-controlled oscillator
US10673443B1 (en) 2019-04-08 2020-06-02 Kandou Labs, S.A. Multi-ring cross-coupled voltage-controlled oscillator
US10630272B1 (en) 2019-04-08 2020-04-21 Kandou Labs, S.A. Measurement and correction of multiphase clock duty cycle and skew
JP2020178304A (ja) 2019-04-22 2020-10-29 富士通株式会社 伝送回路
US11356147B1 (en) 2020-12-03 2022-06-07 Shenzhen GOODIX Technology Co., Ltd. Feedback-pause-controlled radiofrequency carrier tracking for amplitude-modulated signals with an unstable reference clock
US11463092B1 (en) 2021-04-01 2022-10-04 Kanou Labs Sa Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements
US11496282B1 (en) 2021-06-04 2022-11-08 Kandou Labs, S.A. Horizontal centering of sampling point using vertical vernier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427972C1 (de) * 1994-08-08 1995-07-27 Siemens Ag Integrierbare Taktrückgewinnungsschaltung
JP3109587B2 (ja) * 1998-03-12 2000-11-20 日本電気株式会社 オーバーサンプリング型クロックリカバリ回路
US6442225B1 (en) * 1999-06-14 2002-08-27 Realtek Semiconductor Corporation Multi-phase-locked loop for data recovery
JP3360667B2 (ja) * 1999-12-01 2002-12-24 日本電気株式会社 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置
JP3624848B2 (ja) 2000-10-19 2005-03-02 セイコーエプソン株式会社 クロック生成回路、データ転送制御装置及び電子機器
JP3622685B2 (ja) * 2000-10-19 2005-02-23 セイコーエプソン株式会社 サンプリングクロック生成回路、データ転送制御装置及び電子機器
JP4031671B2 (ja) 2002-06-11 2008-01-09 松下電器産業株式会社 クロックリカバリ回路
DE10308643A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Phasenregelanordnung
CN1479194A (zh) * 2003-07-03 2004-03-03 移软科技（南京）有限公司 数字键拼音输入法
US7109766B2 (en) * 2004-04-22 2006-09-19 Motorola, Inc. Adjustable frequency delay-locked loop

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103828236A (zh) * 2011-07-19 2014-05-28 株式会社巨晶片 相位比较装置以及dll电路
CN103828236B (zh) * 2011-07-19 2016-06-29 株式会社巨晶片 相位比较装置以及dll电路
CN105281872A (zh) * 2014-07-17 2016-01-27 英飞凌科技股份有限公司 接收器和用于检测包括数据的信号中的错误的方法
CN105281872B (zh) * 2014-07-17 2019-03-01 英飞凌科技股份有限公司 接收器和用于检测包括数据的信号中的错误的方法
CN107425848A (zh) * 2016-05-23 2017-12-01 龙芯中科技术有限公司 时钟数据恢复电路和方法
CN107425848B (zh) * 2016-05-23 2020-08-11 龙芯中科技术有限公司 时钟数据恢复电路和方法
CN106941352A (zh) * 2017-03-08 2017-07-11 上海顺久电子科技有限公司 一种振荡器输出频率信号的校准方法及其电路
CN106941352B (zh) * 2017-03-08 2021-03-09 上海顺久电子科技有限公司 一种振荡器输出频率信号的校准方法及其电路

Also Published As

Publication number Publication date
US20090262876A1 (en) 2009-10-22
JP4754578B2 (ja) 2011-08-24
JPWO2007060756A1 (ja) 2009-05-07
WO2007060756A1 (ja) 2007-05-31
US7970092B2 (en) 2011-06-28
CN101313508B (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
CN101313508B (zh) 相位比较器和相位调整电路
US7869544B2 (en) System for measuring an eyewidth of a data signal in an asynchronous system
JP2002281007A (ja) 信号発生回路、クロック復元回路、検証回路、データ同期回路およびデータ復元回路
KR920004336B1 (ko) 동기검출회로
US6636999B1 (en) Clock adjusting method and circuit device
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
US8284881B2 (en) Data interface and method of seeking synchronization
WO2012009160A1 (en) Methods and apparatus for determining a phase error in signals
US20200313926A1 (en) Subscriber in a bus system, method for operation and a bus system
US5561691A (en) Apparatus and method for data communication between two asynchronous buses
JP3522126B2 (ja) 同期検出方法及び装置、並びに位相同期方法及び装置
EP4012423B1 (en) Detection circuit and detection method
CN113162587B (zh) 时钟频率异常偏差检测电路
US7620515B2 (en) Integrated circuit with bit error test capability
US7454647B1 (en) Apparatus and method for skew measurement
JP2744094B2 (ja) ディジタルシステム
US5703502A (en) Circuitry that detects a phase difference between a first, base, clock and a second, derivative, clock derived from the base clock
JP3408486B2 (ja) 装置間の同期回路
JPH04178047A (ja) スキュー補償方式
US20080240320A1 (en) Transmit clock generator
RU2806240C1 (ru) Схема обнаружения и способ обнаружения
EP0929168B1 (en) System and/or method for recognizing and tracking the sampling phase in digital synchronous transmission systems
EP1150451A2 (en) Method and apparatus for initializing a synchronizer
CN101171749A (zh) 检测信号之间相位、频率和到达时差的系统和方法
JP2002108494A (ja) クロック同期回路及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151028

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20210310