KR101599196B1 - 디지털 주파수 검출 방식의 클럭 데이터 복원 장치 - Google Patents

디지털 주파수 검출 방식의 클럭 데이터 복원 장치 Download PDF

Info

Publication number
KR101599196B1
KR101599196B1 KR1020150085248A KR20150085248A KR101599196B1 KR 101599196 B1 KR101599196 B1 KR 101599196B1 KR 1020150085248 A KR1020150085248 A KR 1020150085248A KR 20150085248 A KR20150085248 A KR 20150085248A KR 101599196 B1 KR101599196 B1 KR 101599196B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
oscillation
count
frequency adjustment
Prior art date
Application number
KR1020150085248A
Other languages
English (en)
Inventor
이강윤
김상윤
김인성
오성진
이동수
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150085248A priority Critical patent/KR101599196B1/ko
Priority to US14/966,343 priority patent/US10003345B2/en
Application granted granted Critical
Publication of KR101599196B1 publication Critical patent/KR101599196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 실시예들에 따라 위상 검출부, 차지 펌프, 루프 필터, 전압 제어 발진기 및 주파수 검출부를 포함하는 클럭 데이터 복원 장치에서, 전압 제어 발진기는 주파수 조절 신호에 따라 가변하는 발진 주파수를 가지고 발진 신호를 출력하며, 주파수 검출부는 기준 분주비에 따라 기준 클럭 신호로부터 카운트 활성 구간 신호를 생성하는 기준 분주기, 카운트 활성 구간 신호에 따라 전압 제어 발진기의 발진 신호에 기초한 발진 카운트 신호를 생성하는 카운터 및 발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 주파수 조절 신호를 출력하는 발진 주파수 제어부를 포함할 수 있다.

Description

디지털 주파수 검출 방식의 클럭 데이터 복원 장치{CLOCK AND DATA RECOVERY CIRCUIT USING DIGITAL FREQUENCY DETECTION}
본 발명은 클럭 데이터 복원 기술에 관한 것으로, 더욱 상세하게는, 클럭 데이터 복원 기술 중 주파수 고정 기술에 관한 것이다.
비동기 통신은 수신 장치와 송신 장치가 서로 동기화하지 않은 상태에서 송신 장치가 데이터를 전송하기 때문에 수신 장치는 수신되는 신호 파형으로부터 클럭을 복원한 후에 데이터를 식별하는 클럭 데이터 복원 장치를 구비한다.
송신 장치는, 데이터를 본격적으로 전송하기 전에, 수신 장치에서 주파수와 위상을 검출하기 적합하도록 특별히 약속된 신호들, 즉 프리엠블(preamble) 신호를 전송한다. 수신 장치는 프리엠블 신호를 수신하는 동안 프리엠블 신호에서 먼저 주파수를 검출하고, 이어서, 검출된 주파수를 가진 클럭 신호의 정확한 위상을 찾아내야 한다. 이러한 클럭 복원 절차에 소요되는 시간은 통신 속도가 고속화되면서 성능을 저하시키는 요인이 되고 있다.
클럭 데이터 복원 기술은 크게 기준 주파수를 이용하는 방식과 기준 주파수없이 수신되는 신호의 주파수를 추종하는 방식으로 나눌 수 있고, 또한 주파수와 위상 차이를 줄이는 방법에 따라 아날로그 방식과 디지털 방식으로도 나눌 수 있다. 기준 주파수를 이용하는 방식은 미리 약속된 주파수를 빠르게 찾아갈 수 있으므로 주파수 검출 시간이 짧고 프리엠블도 짧으며 구조가 간단하다는 장점이 있지만 데이터 신호의 주파수 변화에 취약하다는 점이나 기준 주파수 발생 회로가 반드시 필요하다는 점이 단점이다. 정반대로 기준 주파수를 이용하지 않는 방식은 데이터 신호의 주파수의 변화에 강인하고 기준 주파수 발생 회로가 불필요하다는 장점이 있지만 주파수 검출 시간이 길고 프리엠블이 길어야 하며, 구조가 복잡하다는 단점이 있다.
본 발명이 해결하고자 하는 과제는 디지털 주파수 검출 방식의 클럭 데이터 복원 장치를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 속도가 빠르고 간단한 디지털 주파수 검출 방식의 클럭 데이터 복원 장치를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 외부에서 주파수 설정을 변경할 수 있는 디지털 주파수 검출 방식의 클럭 데이터 복원 장치를 제공하는 데에 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 위상 검출부, 차지 펌프, 루프 필터, 전압 제어 발진기 및 주파수 검출부를 포함하는 클럭 데이터 복원 장치에 있어서,
상기 전압 제어 발진기는 주파수 조절 신호에 따라 가변하는 발진 주파수를 가지고 발진 신호를 출력하며,
상기 주파수 검출부가,
기준 분주비에 따라 기준 클럭 신호로부터 카운트 활성 구간 신호를 생성하는 기준 분주기;
카운트 활성 구간 신호에 따라 전압 제어 발진기의 발진 신호에 기초한 발진 카운트 신호를 생성하는 카운터; 및
발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 주파수 조절 신호를 출력하는 발진 주파수 제어부를 포함할 수 있다.
일 실시예에 따라, 상기 기준 분주기는
기준 분주비 신호에 따라 기준 클럭 신호를 주파수 분주하여 카운트 활성 구간 신호를 생성하도록 동작할 수 있다.
일 실시예에 따라, 상기 발진 주파수 제어부는
발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 업 신호 또는 다운 신호 중 하나를 출력하는 비교부; 및
상기 업 신호 또는 다운 신호에 따라 직전의 주파수 조절 신호의 이진값을 높이거나 낮춘 갱신된 주파수 조절 신호를 출력하는 주파수 조절 신호 결정부를 포함할 수 있다.
일 실시예에 따라, 상기 기준 분주기는
카운트 활성 구간 신호의 활성 구간이 끝난 후에 제1 클럭 신호를 생성하여 상기 비교부에 제공하고, 제1 클럭 신호를 지연한 제2 클럭 신호를 생성하여 상기 주파수 조절 신호 결정부에 제공할 수 있다.
일 실시예에 따라, 상기 주파수 조절 신호 결정부는
상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 순차 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하도록 동작할 수 있다.
일 실시예에 따라, 상기 주파수 조절 신호 결정부는
상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 이진 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하도록 동작할 수 있다.
일 실시예에 따라, 상기 전압 제어 발진기는
복수의 지연 셀들이 연결되고 지연 셀 내에 가변 부하 저항이 구비된 링 타입 발진기이고,
상기 가변 부하 저항은 이진 가중치 방식으로 각각의 저항 값들이 설정된 복수의 부하 저항들이 병렬 연결되어 있어서, 각각의 부하 저항들이 주파수 조절 신호의 각 비트에 따라 연결 또는 단절됨으로써 총 부하 저항을 가변하고, 각 지연 셀의 지연 시간을 가변함으로써 주파수를 조절할 수 있도록 동작할 수 있다.
일 실시예에 따라, 상기 클럭 데이터 복원 장치는
발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 값들이 미리 저장되고, 기준 분주비 신호에 따라 선택된 목표 카운트 값에 상응하여 목표 카운트 신호를 출력하는 목표 카운트 저장부를 더 포함할 수 있다.
일 실시예에 따라, 상기 클럭 데이터 복원 장치는
상기 목표 카운트 저장부에서 출력된 목표 카운트 신호와 외부에서 제공된 외부 기준 카운트 신호 중 어느 하나를 발진 주파수 제어부에 제공하는 멀티플렉서를 더 포함할 수 있다.
본 발명의 다른 측면에 따른 위상 검출부, 차지 펌프, 루프 필터, 전압 제어 발진기 및 주파수 검출부를 포함하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법으로서,
*클럭 데이터 복원 장치에 구비된 전압 제어 발진기의 발진 주파수를 결정하는 지연 시간을 조절할 수 있는 주파수 조절 신호를 초기화하는 단계;
전압 제어 발진기가 발진 신호를 출력하는 단계;
기준 분주비에 따라 기준 클럭 신호로부터 카운트 활성 구간 신호를 생성하는 단계;
카운트 활성 구간 신호에 따라 발진 신호의 펄스들을 카운트하여 발진 카운트 신호를 생성하는 단계;
발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 주파수 조절 신호를 출력하는 단계; 및
전압 제어 발진기가 주파수 조절 신호에 따라 지연 시간을 조절하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 카운트 활성 구간 신호를 생성하는 단계는
기준 분주비 신호에 따라 기준 클럭 신호를 주파수 분주하여 카운트 활성 구간 신호를 생성하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 주파수 조절 신호를 출력하는 단계는
발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 업 신호 또는 다운 신호 중 하나를 출력하는 단계; 및
상기 업 신호 또는 다운 신호에 따라 직전의 주파수 조절 신호의 이진값을 높이거나 낮춘 갱신된 주파수 조절 신호를 출력하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 주파수 조절 신호를 출력하는 단계는
상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 순차 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하는 단계를 포함할 수 있다.
일 실시예에 따라, 상기 주파수 조절 신호를 출력하는 단계는
상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 이진 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하는 단계를 포함할 수 있다.
일 실시예에 따라, 클럭 데이터 복원 장치의 발진 주파수 조정 방법에서
상기 전압 제어 발진기는 복수의 지연 셀들이 연결되고 지연 셀 내에 가변 부하 저항이 구비된 링 타입 발진기이고,
상기 가변 부하 저항은 이진 가중치 방식으로 각각의 저항 값들이 설정된 복수의 부하 저항들이 병렬 연결되어 있어서, 각각의 부하 저항들이 주파수 조절 신호의 각 비트에 따라 연결 또는 단절됨으로써 총 부하 저항을 가변하고, 각 지연 셀의 지연 시간을 가변함으로써 주파수를 조절할 수 있도록 구성될 수 있다.
일 실시예에 따라, 클럭 데이터 복원 장치의 발진 주파수 조정 방법은
발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 값들 중에서, 기준 분주비 신호에 따라 선택된 목표 카운트 값에 상응하여 목표 카운트 신호를 출력하는 단계를 더 포함할 수 있다.
본 발명의 디지털 주파수 검출 방식의 클럭 데이터 복원 장치에 따르면, 속도가 빠르고 간단한 클럭 데이터 복원 장치를 제공할 수 있다.
본 발명의 디지털 주파수 검출 방식의 클럭 데이터 복원 장치에 따르면, 언제라도 외부에서 주파수 설정을 변경할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치를 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치 내의 주파수 검출부를 상세하게 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치의 동작을 설명하기 위한 제어 신호들의 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치의 주파수 조정 방법을 예시한 순서도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치를 예시한 블록도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 클럭 데이터 복원 장치(10)는 위상 검출부(11), 차지 펌프(12), 루프 필터(13), 전압 제어 발진기(14) 및 주파수 검출부(15)를 포함할 수 있다.
위상 검출부(11)는 데이터 신호(DATA)를 입력받고, 만약 발진 신호(VCO_OUT)가 원하는 주파수 및 위상으로 고정되었을 때에는, 전압 제어 발진기(14)의 발진 신호(VCO_OUT)를 클럭 신호로 삼아 데이터 신호(DATA)를 샘플링하여 복원 데이터(RCV_DATA)를 생성하고, 생성된 복원 데이터(RCV_DATA)를 디시리얼라이저(Deserializer)(16)로 출력할 수 있다.
위상 검출부(11)는 아직 발진 신호(VCO_OUT)의 주파수를 고정하는 구간 동안에는 실질적으로 동작하지 않거나 또는 동작하더라도 적어도 전압 제어 발진기(14)의 발진 신호의 주파수에 영향을 미치지 않는다.
위상 검출부(11)는 주파수가 고정된 후에 위상이 고정되는 구간 동안에는 데이터 신호(DATA)를 구성하는 프리엠블과 발진 신호(VCO_OUT)의 위상을 비교하여 비교 결과에 따라 발진 신호(VCO_OUT)의 위상을 당길 수 있는 업 신호(UP), 또는 위상을 늦출 수 있는 다운 신호(DN)를 출력할 수 있다.
도 1에서 위상 검출부(11)는 좀더 고속의 데이터 신호(DATA)에 적용될 수 있도록 연속하는 네 개의 프리엠블 심볼들에 대해 순차적으로 위상을 검출하고, 순차적으로 또한 반복적으로 네 개의 업 신호들(UP0, UP1, UP2, UP3) 또는 다운 신호들(DN0, DN1, DN2, DN3)을 생성할 수 있다.
네 개의 업 신호들(UP0, UP1, UP2, UP3) 또는 다운 신호들(DN0, DN1, DN2, DN3)은 각각 차지 펌프(12)를 구성하는 네 개의 차지 펌프 유닛들(CP0, CP1, CP2, CP3)에 인가된다.
차지 펌프(12)는 네 개의 업 신호들(UP0, UP1, UP2, UP3) 또는 다운 신호들(DN0, DN1, DN2, DN3)에 따라 루프 필터(13)에 전류를 제공하여 전압 제어 발진기(14)에 인가될 제어 전압(V_CTRL)을 상승시키거나 하강시킨다.
한편, 전압 제어 발진기(14)는 발진 신호(VCO_OUT)의 주파수를 고정하는 구간 동안에는 제어 전압(V_CTRL)이 아닌 기준 전압(V_REF)을 전압 생성부(141)로부터 공급받고 기준 전압(V_REF)과 주파수 조절 신호(CON_FRE)에 기초하여 발진하여 제어 전압 발진 신호(VCO_OUT)를 생성한다.
전압 제어 발진기(14)는 발진 신호(VCO_OUT)의 주파수의 고정이 완료된 후부터는 차지 펌프(12)로부터 루프 필터(13)를 거쳐 제공되는 제어 전압(V_CTRL)에 따라 발진하면서 전압 발진 신호(VCO_OUT)의 위상을 데이터 신호(DATA)의 프리엠블 심볼들의 위상에 맞추어 조절할 수 있다.
전압 제어 발진기(14)는 주파수 및 위상의 고정이 완료된 후에는 위상 검출기(11)와 디시리얼라이저(16)에 클럭으로서 발진 신호(VCO_OUT)를 공급할 수 있다. 특히 전압 제어 발진기(14)는 1/4 위상차를 각각 가지도록 조절된 네 개의 발진 신호들(VCO_OUT)을 각각 위상 검출기(11)와 디시리얼라이저(16)에 공급하여 클럭 신호의 주파수보다 4 배 높은 주파수의 데이터 신호로부터 데이터를 복원할 수 있다.
이러한 데이터 클럭 복원 절차 중에 본 발명에 관련한 세부 절차는 주파수 검출부(15)에 의한 발진 신호(VCO_OUT)의 주파수 고정 절차이다.
전압 제어 발진기(14)는 예를 들어 다수의 차동 지연 셀들이 연결된 링 타입 차동 발진기이다. 주파수 조절 신호(CON_FRE)는 차동 지연 셀 내에 가변 부하 저항 내지 가변 커패시터를 조절하여 각 차동 지연 셀의 지연 시간을 조절함으로써 발진 주파수를 조절할 수 있다. 전압 제어 발진기(14)는 초기화된 주파수 조절 신호(CON_FRE)에 의해 설정된 초기화된 지연 시간과 기준 전압(V_REF)에 따라 발진하여 발진 신호(VCO_OUT)를 출력한다.
이때, 차동 지연 셀 내의 가변 부하 저항은 이진 가중치 방식으로 각각의 저항 값들이 설정된 복수의 부하 저항들이 병렬 연결되어 있어서, 각각의 부하 저항들이 주파수 조절 신호의 각 비트에 따라 연결 또는 단절됨으로써 총 부하 저항을 가변하고, 각 지연 셀의 지연 시간을 가변함으로써 주파수를 조절할 수 있다.
주파수 검출부(15)를 상세하게 설명하기 위해 도 2를 참조하면, 도 2는 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치 내의 주파수 검출부를 상세하게 예시한 블록도이다.
도 2에서, 주파수 검출부(15)는 구체적으로 기준 분주기(151), 카운터(152) 및 발진 주파수 제어부(153)를 포함할 수 있다. 실시예에 따라, 주파수 검출부(15)는 추가 분주기(154)와 목표 카운트 저장부(155) 및 멀티플렉서(156)를 더 포함할 수 있다.
기준 분주기(151)는 기준 분주비 신호(REF_DIV)에 따라 기준 클럭 신호(REF_CLK)로부터 카운트 활성 구간 신호(CNT_EN)를 생성할 수 있다.
구체적으로, 기준 분주기(151)는 기준 분주비 신호(REF_DIV)에 따라 기준 클럭 신호(REF_CLK)를 주파수 분주하여 카운트 활성 구간 신호(CNT_EN)를 생성할 수 있다. 예를 들어, 10MHz의 기준 클럭 신호(REF_CLK)이 수정 발진기에 의해 제공된다고 가정하면, 기준 클럭 신호(REF_CLK)을 기준 분주비 1/100로 주파수 분주하여 얻은 100 kHz의 클럭 신호는 활성화 구간이 5 ㎲인 펄스가 된다. 기준 분주기(12)는 이 펄스를 기초로 카운트 활성 구간 신호(CNT_EN)를 생성할 수 있다.
카운터(152)는 카운트 활성 구간 신호(CNT_EN)에 따라 발진 신호(VCO_OUT, VCO_OUTB)에 기초한 발진 카운트 신호(CNT_OUT)를 생성할 수 있다.
312 MHz의 발진 신호(VCO_OUT)가 차동 링 타입의 전압 제어 발진기(14)에서 발진된다고 가정하자. 312 MHz의 발진 신호(VCO_OUT, VCO_OUTB)가 카운터(152)에 직접 입력되기에는 주파수가 높다면, 다시 추가 분주기(154)에 의해 1/2의 추가 분주비로 주파수 분주되어, 156 MHz의 주파수 분주된 추가 분주 신호(VCO/2)가 카운터(152)에 인가될 수 있다. 카운트 활성 구간 신호(CNT_EN)의 활성화 구간이 5 ㎲ 길이라면, 활성화 구간 동안 카운터(13)는 780 회의 펄스를 카운트할 것이다. 또한 이에 따라, 카운터(152)는 10 비트 카운터로 구현될 수 있을 것이다.
카운트 활성 구간 신호(CNT_EN)의 활성화 구간이 끝나면 카운터(152)는 카운트 동작을 종료하고 그때까지 카운트된 발진 카운트 신호(CNT_OUT)를 출력한다.
발진 주파수 제어부(153)는 발진 신호(VCO_OUT, VCO_OUTB)의 목표 주파수에 따라 결정되는 목표 카운트 신호(CNT_TG)와 발진 카운트 신호(CNT_OUT)를 비교하여 주파수 조절 신호(CON_FRE)를 출력할 수 있다.
좀 더 구체적으로, 발진 주파수 제어부(153)는 발진 신호(VCO_OUT)의 목표 주파수에 따라 결정되는 목표 카운트 신호(CNT_TG)와 발진 카운트 신호(CNT_OUT)를 비교하여 업 신호(UP) 또는 다운 신호(DN) 중 하나를 출력하는 비교부(1531) 및 업 신호(UP) 또는 다운 신호(DN)에 따라 직전의 주파수 조절 신호(CON_FRE)의 이진값을 높이거나 낮춘 갱신된 주파수 조절 신호(CON_FRE)를 출력하는 주파수 조절 신호 결정부(1532)를 포함할 수 있다.
특히, 주파수 조절 신호 결정부(1532)는 업 신호(UP) 또는 다운 신호(DN)가 입력될 때마다 주파수 조절 신호(CON_FRE)의 비트값을 이진 탐색 기법에 따라 갱신할 수 있다. 이 경우에, 주파수 조절 신호(CON_FRE)의 비트값들은 예를 들어 MSB만 1이고 나머지 비트들이 0인 초기값에서 MSB부터 2비트씩 바꾸어가면서 각 자리의 비트값을 결정할 수 있다. 주파수 조절 신호(CON_FRE)의 모든 비트 값은 주파수 조절 신호(CON_FRE)가 M 비트인 경우에 최대 M 회이다.
실시예에 따라, 주파수 조절 신호 결정부(1532)는 업 신호(UP) 또는 다운 신호(DN)가 입력될 때마다 주파수 조절 신호(CON_FRE)의 비트값을 순차 탐색 기법에 따라 갱신할 수 있다. 이 경우에, 주파수 조절 신호(CON_FRE)의 비트값들은 예를 들어 모든 비트들이 0인 초기값에서 LSB부터 1비트씩 바꾸어가면서 각 자리의 비트값을 결정할 수 있다. 주파수 조절 신호(CON_FRE)의 모든 비트 값은 주파수 조절 신호(CON_FRE)가 M 비트인 경우에 최대 2^M 회이다.
한편, 주파수 조절 신호 결정부(1532)는 주파수 조절 신호(CON_FRE)의 모든 비트 값들이 결정되면 보정 완료 신호(LOCK_FRE)를 출력할 수 있다.
발진 주파수 제어부(153)는 매번 카운터(152)로부터 발진 카운트 신호(CNT_OUT)를 수신한 후에 목표 카운트 신호(CNT_TG)와 발진 카운트 신호(CNT_OUT)를 비교하고, 또한 이러한 비교가 끝난 후에 주파수 조절 신호(CON_FRE)를 갱신하여야 한다. 이러한 동작 타이밍을 정확히 결정할 수 있도록, 기준 분주기(151)는 카운트 활성 구간 신호(CNT_EN)의 활성 구간이 끝난 후에 제1 클럭 신호(CLK1)를 생성하여 비교부(1531)에 제공하고, 제1 클럭 신호(CLK1)를 지연한 제2 클럭 신호(CLK2)를 생성하여 주파수 조절 신호 결정부(1532)에 제공할 수 있다.
목표 카운트 저장부(155)는 발진 신호(VCO_OUT, VCO_OUTB)의 목표 주파수에 따라 결정되는 목표 카운트 값들을 미리 저장하고 있어서, 기준 분주비 신호(REF_DIV)의 기준 분주비에 상응하는 목표 카운트 값을 선정하며, 선정된 목표 카운트 값에 상응하여 목표 카운트 신호(CNT_TG)를 출력할 수 있다.
예를 들어, 312 MHz의 목표 주파수, 1/2의 추가 분주비, 10 MHz의 기준 클럭 신호(REF_CLK) 및 1/100의 기준 분주비라면, 목표 카운트 신호(CNT_TG)는 780 회의 목표 카운트 값을 가지고 출력될 것이다.
만약 발진 주파수 제어부(153)가 카운터(152)로부터 600 회의 카운트 값을 가진 발진 카운트 신호(CNT_OUT)를 수신한다면, 비교부(1531)는 업 신호(UP)를 출력할 것이고, 주파수 조절 신호 결정부(1532)는 지연 시간의 크기를 줄여 발진 주파수를 올리는 쪽으로 주파수 조절 신호(CON_FRE)의 비트값들을 갱신할 것이다.
한편, 멀티플렉서(156)는 목표 카운트 저장부(155)에서 출력된 목표 카운트 신호(CNT_TG)와 외부에서 제공된 외부 기준 카운트 신호(CNT_EXT) 중 어느 하나를 외부 기준 카운트 활성화 신호(CNT_EXT_EN)에 의해 선택적으로 발진 주파수 제어부(153)에 제공할 수 있다.
이러한 동작을 구체적으로 설명하기 위해 도 3을 참조하면, 도 3은 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치의 동작을 설명하기 위한 제어 신호들의 타이밍도이다.
도 3에서, 기준 클럭 신호(REF_CLK)를 기준 분주비로 주파수 분주하여 카운트 활성화 구간 신호(CNT_EN)가 상대적으로 긴 활성화 구간을 가지고 생성되는 것을 볼 수 있다.
카운트 활성화 구간 신호(CNT_EN)의 활성화 구간 동안, 카운터(152)가 추가 분주기(154)에서 주파수 분주된 추가 분주 신호(VCO/2)의 펄스들을 카운트한다.
카운트 활성화 구간 신호(CNT_EN)의 활성화 구간이 끝난 후에 제1 클럭(CLK1)의 상승 에지에서 비교부(1531)의 동작이 활성화되고, 비교부(1531)가 비교 결과에 따라 업 신호(UP) 또는 다운 신호(DN)를 출력하면, 제2 클럭(CLK2)의 상승 에지에서 주파수 조절 신호(CON_FRE)가 갱신된다.
제2 클럭(CLK2)이 활성화된 후에, 카운터(152)를 초기화하는 카운터 리셋 신호(CNT_RST)가 활성화될 수 있다.
이러한 예에서, 제1 클럭(CLK1)은 카운트 활성화 구간 신호(CNT_EN)를 기준 클럭 신호(REF_CLK)의 1~2 주기만큼 지연시킨 신호라고 할 수 있고, 제2 클럭(CLK2)은 제1 클럭(CLK1)을 다시 기준 클럭 신호(REF_CLK)의 1~2 주기만큼 지연시킨 신호라고 할 수 있다. 마찬가지로, 카운터 리셋 신호(CNT_RST)는 제2 클럭(CLK2)을 다시 기준 클럭 신호(REF_CLK)의 1~2 주기만큼 지연시킨 신호라고 할 수 있다.
이러한 동작은 주파수 조절 신호(CON_FRE)가 더 이상 갱신될 수 없을 때까지 몇 차례 반복되며, 주파수 조절 신호(CON_FRE)의 모든 비트 값이 결정되면 보정 완료 신호(LOCK_FRE)가 활성화된다.
도 4는 본 발명의 일 실시예에 따른 디지털 주파수 검출 방식의 클럭 데이터 복원 장치의 주파수 검출 방법을 예시한 순서도이다.
도 4를 참조하면, 위상 검출부, 차지 펌프, 루프 필터, 전압 제어 발진기 및 주파수 검출부를 포함하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법은 단계(S41)에서, 주파수 검출부(15)가 클럭 데이터 복원 장치(10)에 구비된 전압 제어 발진기(14)의 발진 주파수(VCO_OUT)를 결정하는 지연 시간을 조절할 수 있는 주파수 조절 신호(CON_FRE)를 초기화하는 단계로부터 시작할 수 있다.
여기서, 전압 제어 발진기(14)는 복수의 지연 셀들이 연결되고 지연 셀 내에 가변 부하 저항이 구비된 링 타입 발진기이고, 가변 부하 저항은 이진 가중치 방식으로 각각의 저항 값들이 설정된 복수의 부하 저항들이 병렬 연결되어 있어서, 각각의 부하 저항들이 주파수 조절 신호의 각 비트에 따라 연결 또는 단절됨으로써 총 부하 저항을 가변하고, 각 지연 셀의 지연 시간을 가변함으로써 주파수를 조절할 수 있도록 구성될 수 있다.
이어서, 단계(S42)에서, 전압 제어 발진기(14)가 기준 전압(V_REF)과 주파수 조절 신호(CON_FRE)에 기초하여 발진 신호(VCO_OUT)를 출력할 수 있다.
단계(S43)에서, 주파수 검출부(15)가 기준 분주비(REF_DIV)에 따라 기준 클럭 신호(REF_CLK)로부터 카운트 활성 구간 신호(CNT_EN)를 생성할 수 있다.
실시예에 따라, 단계(S43)는 기준 분주비 신호(REF_DIV)에 따라 기준 클럭 신호(REF_CLK)를 주파수 분주하여 카운트 활성 구간 신호(CNT_EN)를 생성하는 단계를 포함할 수 있다.
단계(S44)에서, 주파수 검출부(15)가 카운트 활성 구간 신호(CNT_EN)에 따라 발진 신호(VCO_OUT)의 펄스들을 카운트하여 발진 카운트 신호(CNT_OUT)를 생성할 수 있다.
단계(S45)에서, 주파수 검출부(15)가 발진 신호(VCO_OUT)의 목표 주파수에 따라 결정되는 목표 카운트 신호(CNT_TG)와 발진 카운트 신호(CNT_OUT)를 비교하여 주파수 조절 신호(CON_FRE)를 출력할 수 있다.
실시예에 따라, 단계(S45)는 주파수 검출부(15)가 발진 신호(VCO_OUT)의 목표 주파수에 따라 결정되는 목표 카운트 값들 중에서, 기준 분주비 신호(REF_DIV)에 따라 선택된 목표 카운트 값에 상응하여 목표 카운트 신호(CNT_TG)를 출력하는 단계를 더 포함할 수 있다.
실시예에 따라, 단계(S45)는 주파수 검출부(15)가 발진 신호(VCO_OUT)의 목표 주파수에 따라 결정되는 목표 카운트 신호(CNT_TG)와 발진 카운트 신호(CNT_OUT)를 비교하여 업 신호(UP) 또는 다운 신호(DN) 중 하나를 출력하는 단계와 업 신호(UP) 또는 다운 신호(DN)에 따라 직전의 주파수 조절 신호(CON_FRE)의 이진값을 높이거나 낮춘 갱신된 주파수 조절 신호(CON_FRE)를 출력하는 단계를 포함할 수 있다.
한편, 주파수 조절 신호(CON_FRE)를 출력하는 단계는 업 신호(UP) 또는 다운 신호(DN)가 입력될 때마다 주파수 조절 신호(CON_FRE)의 비트값을 순차 탐색 기법 또는 이진 탐색 기법에 따라 갱신하고, 주파수 조절 신호(CON_FRE)의 모든 비트 값이 결정되면 보정 완료 신호(LOCK_FRE)를 출력하는 단계를 포함할 수 있다.
단계(S46)에서, 전압 제어 발진기(14)가 주파수 조절 신호(CON_FRE)에 따라 지연 시간을 조절할 수 있다.
단계(S42) 내지 단계(S46)은 보정 완료 신호(LOCK_FRE)가 생성되는 조건이 만족할 때까지, 예를 들어 이진 탐색 방법에서는 주파수 조절 신호(CON_FRE)가 M 비트일 경우에 M회 반복될 수 있다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
또한, 본 발명에 따른 장치는 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽힐 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, 광학 디스크, 자기 테이프, 플로피 디스크, 하드 디스크, 비휘발성 메모리 등을 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
10 클럭 데이터 복원 장치
11 위상 검출부
12 차지 펌프
13 루프 필터
14 전압 제어 발진기
141 전압 생성부
15 주파수 검출부
151 기준 분주기
152 카운터
153 발진 주파수 제어부
1531 비교부
1532 주파수 조절 신호 결정부
154 추가 분주기
155 목표 카운트 저장부
156 멀티플렉서
16 디시리얼라이저

Claims (13)

  1. 위상 검출부, 차지 펌프, 루프 필터, 전압 제어 발진기 및 주파수 검출부를 포함하는 클럭 데이터 복원 장치에 있어서,
    상기 전압 제어 발진기는 주파수 조절 신호에 따라 가변하는 발진 주파수를 가지고 발진 신호를 출력하며,
    상기 주파수 검출부가,
    기준 분주비에 따라 기준 클럭 신호로부터 카운트 활성 구간 신호를 생성하는 기준 분주기;
    상기 카운트 활성 구간 신호가 활성인 동안에 상기 전압 제어 발진기의 발진 신호의 펄스들의 개수 또는 상기 발진 신호를 분주한 분주 신호의 펄스들의 개수를 계수한 값을 가지도록 발진 카운트 신호를 생성하는 카운터; 및
    상기 발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 값과 상기 발진 카운트 신호의 값을 비교하여 주파수 조절 신호를 출력하는 발진 주파수 제어부를 포함하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  2. 청구항 1에 있어서, 상기 기준 분주기는
    기준 분주비 신호에 따라 기준 클럭 신호를 주파수 분주하여 카운트 활성 구간 신호를 생성하도록 동작하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  3. 청구항 2에 있어서, 상기 발진 주파수 제어부는
    발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 업 신호 또는 다운 신호 중 하나를 출력하는 비교부; 및
    상기 업 신호 또는 다운 신호에 따라 직전의 주파수 조절 신호의 이진값을 높이거나 낮춘 갱신된 주파수 조절 신호를 출력하는 주파수 조절 신호 결정부를 포함하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  4. 청구항 3에 있어서, 상기 기준 분주기는
    카운트 활성 구간 신호의 활성 구간이 끝난 후에 제1 클럭 신호를 생성하여 상기 비교부에 제공하고, 제1 클럭 신호를 지연한 제2 클럭 신호를 생성하여 상기 주파수 조절 신호 결정부에 제공하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  5. 청구항 3에 있어서, 상기 주파수 조절 신호 결정부는
    상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 순차 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하도록 동작하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  6. 청구항 3에 있어서, 상기 주파수 조절 신호 결정부는
    상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 이진 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하도록 동작하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  7. 청구항 1에 있어서, 상기 전압 제어 발진기는
    복수의 지연 셀들이 연결되고 지연 셀 내에 가변 부하 저항이 구비된 링 타입 발진기이고,
    상기 가변 부하 저항은 이진 가중치 방식으로 각각의 저항 값들이 설정된 복수의 부하 저항들이 병렬 연결되어 있어서, 각각의 부하 저항들이 주파수 조절 신호의 각 비트에 따라 연결 또는 단절됨으로써 총 부하 저항을 가변하고, 각 지연 셀의 지연 시간을 가변함으로써 주파수를 조절할 수 있도록 동작하는 것을 특징으로 하는 클럭 데이터 복원 장치.
  8. 위상 검출부, 차지 펌프, 루프 필터, 전압 제어 발진기 및 주파수 검출부를 포함하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법으로서,
    클럭 데이터 복원 장치에 구비된 전압 제어 발진기의 발진 주파수를 결정하는 지연 시간을 조절할 수 있는 주파수 조절 신호를 초기화하는 단계;
    전압 제어 발진기가 발진 신호를 출력하는 단계;
    기준 분주비에 따라 기준 클럭 신호로부터 카운트 활성 구간 신호를 생성하는 단계;
    상기 카운트 활성 구간 신호가 활성인 동안에 상기 전압 제어 발진기의 발진 신호의 펄스들의 개수 또는 상기 발진 신호를 분주한 분주 신호의 펄스들의 개수를 계수한 값을 가지도록 발진 카운트 신호를 생성하는 단계;
    상기 발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 값과 상기 발진 카운트 신호의 값을 비교하여 상기 주파수 조절 신호를 출력하는 단계; 및
    전압 제어 발진기가 주파수 조절 신호에 따라 지연 시간을 조절하는 단계를 포함하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법.
  9. 청구항 8에 있어서, 상기 카운트 활성 구간 신호를 생성하는 단계는
    기준 분주비 신호에 따라 기준 클럭 신호를 주파수 분주하여 카운트 활성 구간 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법.
  10. 청구항 9에 있어서, 상기 주파수 조절 신호를 출력하는 단계는
    발진 신호의 목표 주파수에 따라 결정되는 목표 카운트 신호와 발진 카운트 신호를 비교하여 업 신호 또는 다운 신호 중 하나를 출력하는 단계; 및
    상기 업 신호 또는 다운 신호에 따라 직전의 주파수 조절 신호의 이진값을 높이거나 낮춘 갱신된 주파수 조절 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법.
  11. 청구항 10에 있어서, 상기 주파수 조절 신호를 출력하는 단계는
    상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 순차 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법.
  12. 청구항 10에 있어서, 상기 주파수 조절 신호를 출력하는 단계는
    상기 업 신호 또는 다운 신호가 입력될 때마다 주파수 조절 신호의 비트값을 이진 탐색 기법에 따라 갱신하고, 주파수 조절 신호의 모든 비트 값이 결정되면 보정 완료 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법.
  13. 청구항 8에 있어서,
    상기 전압 제어 발진기는 복수의 지연 셀들이 연결되고 지연 셀 내에 가변 부하 저항이 구비된 링 타입 발진기이고,
    상기 가변 부하 저항은 이진 가중치 방식으로 각각의 저항 값들이 설정된 복수의 부하 저항들이 병렬 연결되어 있어서, 각각의 부하 저항들이 주파수 조절 신호의 각 비트에 따라 연결 또는 단절됨으로써 총 부하 저항을 가변하고, 각 지연 셀의 지연 시간을 가변함으로써 주파수를 조절할 수 있도록 구성되는 것을 특징으로 하는 클럭 데이터 복원 장치의 발진 주파수 조정 방법.
KR1020150085248A 2014-12-11 2015-06-16 디지털 주파수 검출 방식의 클럭 데이터 복원 장치 KR101599196B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150085248A KR101599196B1 (ko) 2015-06-16 2015-06-16 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
US14/966,343 US10003345B2 (en) 2014-12-11 2015-12-11 Clock and data recovery circuit using digital frequency detection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150085248A KR101599196B1 (ko) 2015-06-16 2015-06-16 디지털 주파수 검출 방식의 클럭 데이터 복원 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140178238A Division KR101546250B1 (ko) 2014-12-11 2014-12-11 디지털 주파수 검출 방식의 클럭 데이터 복원 장치

Publications (1)

Publication Number Publication Date
KR101599196B1 true KR101599196B1 (ko) 2016-03-04

Family

ID=55536021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150085248A KR101599196B1 (ko) 2014-12-11 2015-06-16 디지털 주파수 검출 방식의 클럭 데이터 복원 장치

Country Status (1)

Country Link
KR (1) KR101599196B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008063A1 (en) * 2002-07-10 2004-01-15 The Board Of Trustees Of The University Of Illinois Delay locked loop clock generator
US20040008087A1 (en) * 2002-07-09 2004-01-15 Jason Hsu Clock recovery circuit capable of automatically adjusting frequency range of a VCO
KR20140096625A (ko) * 2013-01-28 2014-08-06 강원대학교산학협력단 동적 전압 주파수 변환 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040008087A1 (en) * 2002-07-09 2004-01-15 Jason Hsu Clock recovery circuit capable of automatically adjusting frequency range of a VCO
US20040008063A1 (en) * 2002-07-10 2004-01-15 The Board Of Trustees Of The University Of Illinois Delay locked loop clock generator
KR20140096625A (ko) * 2013-01-28 2014-08-06 강원대학교산학협력단 동적 전압 주파수 변환 장치

Similar Documents

Publication Publication Date Title
US10003345B2 (en) Clock and data recovery circuit using digital frequency detection
US7592847B2 (en) Phase frequency detector and phase-locked loop
US7236028B1 (en) Adaptive frequency variable delay-locked loop
JP4403454B2 (ja) トラッキングアナログ−デジタル変換器を備えるアナログ遅延固定ループ及びアナログ位相固定ループ
KR101089862B1 (ko) 지연 락 루프 초기화 회로
US9503105B2 (en) Phase frequency detector (PFD) circuit with improved lock time
US8300753B2 (en) Triple loop clock and data recovery (CDR)
US20100085086A1 (en) Digital Frequency Detector
US20060139108A1 (en) Controlling a voltage controlled oscillator in a bang-bang phase locked loop
KR101996292B1 (ko) 클럭 생성 회로
JP4819180B2 (ja) 位相制御装置、位相制御プリント板および制御方法
US8786329B1 (en) Method for doubling the frequency of a reference clock
KR20090033783A (ko) 디지털 코드로 제어하는 디지털 위상 동기 루프 회로 및 그제어 방법
US20110032012A1 (en) Phase-locked loop circuit
KR20150128147A (ko) 듀티 사이클 감지 회로 및 이를 구비하는 반도체 집적 회로 장치
JP5815999B2 (ja) 位相固定ループ
US7279992B2 (en) Circuit for detecting phase errors and generating control signals and PLL using the same
KR101563438B1 (ko) 발진 주파수를 보정할 수 있는 주입 동기 주파수 분주기
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
US7994830B2 (en) Systems and methods for PLL linearity measurement, PLL output duty cycle measurement and duty cycle correction
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
JP6512011B2 (ja) 受信回路
KR101599196B1 (ko) 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
KR101546250B1 (ko) 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
US10135605B2 (en) Clock data recovery circuit and receiver including the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200217

Year of fee payment: 5