KR930015363A - 고신뢰도 위상동기루프 - Google Patents

고신뢰도 위상동기루프 Download PDF

Info

Publication number
KR930015363A
KR930015363A KR1019920024144A KR920024144A KR930015363A KR 930015363 A KR930015363 A KR 930015363A KR 1019920024144 A KR1019920024144 A KR 1019920024144A KR 920024144 A KR920024144 A KR 920024144A KR 930015363 A KR930015363 A KR 930015363A
Authority
KR
South Korea
Prior art keywords
node
state
coupled
control input
trigger signal
Prior art date
Application number
KR1019920024144A
Other languages
English (en)
Other versions
KR100214168B1 (ko
Inventor
씨. 로저스 앨런
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930015363A publication Critical patent/KR930015363A/ko
Application granted granted Critical
Publication of KR100214168B1 publication Critical patent/KR100214168B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

발진기와 위상 및 주파수 검출기(PFD)를 감독하기 위한 하이퍼 액티비티 검출 및 교정회로(HDC)를 가지며 또는 종래기술의 위상동기 루프회로에 많이 있는 내부 PFD레이스 조건에 취약하지 않으면서 PFD를 리세트하는데 요구되는 논리기능을 수행하는 PFD 리세트 게이트를 갖는 고신회도 위상동기 루프(PLL)가 개시되어 있다.
HDC는 발진기 제어를 감지하고 PFD가 피드백신호를 감지하고 있지 않는 동안 발진기 제어가 소정 한계위로 비정상적으로 높으너 레벨로 상승하면 발진기 리세트를 신호한다. 발진기 리세트 신호는 그 다음에 비대칭 지연선을 통해 서서히 전파하고 발진기 제어를 소정의 리세트 상태로 리세트한다.
발진기 제어가 리세트되고 있는 동안, HDC는 계속해서 발진기 제어를 모니터하고 발진기 제어가 소정의 리세트상태로 떨어질때 발진기 리세트를 비긍정으로 한다. PLL회로는 그 다음에 정상적으로 가능하여 기준신호에 록크한다.
HDC는 PLL이 소정의 한계보다 큰 대응하는 발진기 제어를 갖는 기준신호를 룩크하면 발진기 리세트를 방지하는 수단 및HDC가 일단 발진기 제어를 리세트하기 시작했으면 발진기 리세트의 종료를 방지하는 수단을 내장하고 있다.
PFD 리세트 게이트는 요구되는 4입력 NOR논리기능을 수행하고 신속한 스위칭 리세트신호를 제공한다. PFD 리세트는 PFD의 모든 부분이 PFD리세트에 응답할때까지 PFD리세틀르 비긍정으로 하지 않는다.

Description

고신뢰도 위상동기루프
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전압제어발진기와 함께 사용될때 본 발명의 고신뢰도 위상동기루프의 실시예의 블록도.
제2a도는 이중스레시홀드 검출기, 트리거 래치, 트리거 리세트 및 비대칭 지연선의 처음 2단을 포함하는 HDC의 부분을 도시하는 도.
제4도는 본 발명의 PFD 리세트 게이트를 도시하는 도.

Claims (20)

  1. 기준신호 및 피드백 신호를 수신하는 위상검출기 및 제어입력에 의해 결정되는 주파수를 갖는 출력신호를 발생하는 발진기를 갖는 위상동기 루프에서, 상기 발진기에 접속되며 상기 제어입력을 발생하기 위한 제어수단; 상기 제어입력을 감지하기 위한 검출수단으로서, 상기 제어입력이 소정의 한계를 초과하면 제1상태에서 트리커 신호를 발생하고 상기 제어입력이 소정의 리세트 상태로 떨어지면 제2상태에서 상기 트리거 신호를 발생하는 상기 검출수단; 상기 트리거 신호를 수신하기 위해 접속되고 상기 제어수단에 접속되고 상기 트리거 신호가 상기 제1상태에 있을때 상기 제어입력을 상기 소정의 리세트 상태로 리세트하기 위한 리세트 수단을 구비하며, 이로써 상기 제어입력이 상기 소정의 한계를 초과할때 하이퍼 액티비티가 검출되어 상기 제어입력을 상기 소정의 리세트 상태로 리세트 함으로써 교정되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  2. 제1항에 있어서, 상기 검출수단에 결합되는 디스에이블링 수단을 추가로 구비하며, 상기 디스에이블링 수단은 상기 피드백 신호가 상기 위상 검출기에 의해 수신되고 있는지를 나태는 검출신호를 수신하고, 상기 피드백 신호가 상기 위상 검출기에 의해 수신되고 있을때 상기 제2상태에서 상기 트리거 신호를 발생하는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  3. 제2항에 있어서, 상기 리세트 수단이 상기 제어 입력을 리세트하고 있는 동안 상기 디스에이블링 수단이 상기 제2상태에서 상기 트리거 신호를 발생하는 것을 방지하기 위한 트리거 래칭 수단을 추가로 구비하며, 상기 트리거 래칭수단은 상기 디스에이블링 수단 및 상기 리세트 수단에 결합되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정수단.
  4. 제3항에 있어서, 상기 트리거 신호의 전파를 지연시키기 위한 지연수단을 추가로 구비하며, 상기 지연수단은 상기 검출수단과 상기 리세트수단 사이에 결합되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  5. 제3항에 있어서, 상기 트리거 신호가 제2상태로부터 상기 제1상태로 변할때 상기 트리거 신호의 전파를 지연시키기 위한 비대칭 지연수단을 추가로 구비하며, 상기 비대칭 지연수단은 상기 검출수단과 상기 리세트수단 사이에 결합되는 것을 특징으로 하는 하이퍼 액티비트 검출 및 교정회로.
  6. 기준신호 및 피드백 신호를 수신하는 위상검출기 및 제어전압에 의해 결정되는 주파수를 갖는 출력신호를 발생하는 전압제어 발진기를 갖는 위상동기 루프에서, 상기 전압제어 발진기에 결합되며, 상기 제어전압을 기억하기 위한 제어수단; 상기 제어 전압을 수신하기 위해 결합되며, 상기 제어전압이 제1전압 스레시홀드 위로 상승하면 제1상태에서 트리거 신호를 발생하고, 상기 제어전압이 제2전압 스레스 홀드 아래로 떨어지면 제2상태에서 상기 트리거 신호를 발생하는 이중 스레시 홀드 검출수단; 상기 이중 스레시홀드 검출수단에 결합되며, 상기 피드백 신호가 상기 위상 검출기에 의해 수신되고 있는지를 나타내는 검출신호를 수신하고 상기 피드백 신호가 상기 위상 검출기에 의해 수신되고 있을때 상기 제2상태에서 상기 트리거 신호를 발생하는 디스에이블링 수단; 및 상기 제어수단에 결합되며, 상기 트리거 신호가 상기 제1상태에 있을때 상기 트리거 신호를 수신하고 상기 제어수단을 방전하며, 상기 트리거 신호가 상기 상기 제2상태에 있을때 상기 제어수단으로 부터 전기적으로 분리되는 방전수단을 구비하며, 하이퍼 액티비티는 상기 제어 전압이 상기 제1전압 스레시홀드위로 상승할때 검출되어 상기 제어전압을 상기 제2전압 스레시홀드까지 방전함으로써 교정되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  7. 제6항에 있어서, 상기 트리거 신호의 전파를 지연시키기 위한 지연 수단을 추가로 구비하며, 상기 지연수단은 상기 이중 스레시홀드 검출수단 및 상기 방전수단 사이에 결합되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  8. 제6항에 있어서, 상기 트리거 신호가 상기 제2상태로부터 상기 제1상태로 변할때 상기 트리거 신호의 전파를 지연시키기 위한 비대칭 지연수단을 추가로 구비하며, 상기 비대칭 지연수단은 상기 이중 스레시홀드 검출수단과 상기 방전수단사이에 결합되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  9. 제8항에 있어서, 상기 방전수단이 상기 제어수단을 방전하고 있는 동안 상기 디스에이블링 수단이 상기 제2상태에서 상기 트리거 신호를 발생하는 것을 방지하기 위한 트리거 래칭 수단을 추가로 구비하며, 상기 트리거 래칭수단은 상기 디스에이블링 수단 및 상기 방전수단에 결합되는 것을 특징으로 하는 하이퍼 액티비트 검출 및 교정회로.
  10. 제9항에 잇어서, 상기 이중스레시홀드 검출수단은; 전압원과 제1노드 사이에 결합되는 제1트랜지스터 수단으로서, 상기 제어전압에 결합되는 제어입력을 가지며 상기 제어전압이 상기 제1전압 스레시홀드 아래로 떨어질 때 상기 전압원과 상기 제1노드 사이에 전류를 통과시키는 상기 제1트랜지스터 수단; 제2노드와 접지사이에 접속되는 제2트랜지스터 수단으로서, 상기 제어전압에 결합되는 제어입력을 가지며 상기 제어전압이 상기 제2전압 스레시홀드 위로 상승할때 상기 제2노드와 상기 접지사이에 전류를 통과 사키는 상기 제2트랜지스터 수단; 상기 전압원과 트리거 노드 사이에 결합되는 제3트리거 노드사이에 결합되는 제3트랜지스터 수단으로서, 상기 제1노드에 결합 되는 제3트랜지스터 수단으로서, 상기 제1노드에 결합되는 제어입력을 가지며 상기 제1노드가 상기 제2상태에 있을때 상기 전압원과 상기 트리거 노드 사이에 전류를 통과시키는 상기 제3트랜지스터 수단; 상기 접지와 상기 트리거 노드사이에 결합되는 제4트랜지스터 수단으로서, 상기 제2노드에 결합되는 제어입력을 가지며 상기 제2노드가 상기 제1상태에 있을때 상기 접지와 상기 트리거 노드 사이에 전류를 통과시키고 상기 제3트랜지스터 수단보다 더 많은 전류를 통과시키도록 크기가 정해진 상기 제4트랜지스터 수단; 상기 제1노드와 상기 제2노드사이에 결합되는 제5트랜지스터 수단으로서, 상기 전압원에 결합되는 제어입력을 가지며 상기 제1노트와 상기제2노드 사이에 전류를 통과시키고 상지 제1트랜지스터 수단보다 적은 전류를 통과시키도록 크기가 정해진 상기제5트랜지스터 수단; 및 상기 제1드와 상기 제2노드상에 결합되는 제6트랜지스터 수단으로서, 상기 접지에 결합되는 제어입력을 가지며 상기 제2노드사이에 결합되는 제6트랜지스터 수단으로서,상기 접지에 결합되는 제어입력을 가지며 상기 제1노드와 상기 제2노드 상이에 전류를 통과시키고 상기 제1트랜지스터 수단보다 적은 전류 통과시키도록 크기가 정해진 상기 제6트랜지스터 수단을 구비하는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  11. 제10항에 있어서, 상기 디스에이블링 수단은 트리거 노드와 상기 트리거 래칭수단 사이에 결합되는 제7트랜지스터 수단을 구비하고, 상기 제7트랜지스터 수단은 상기 검출 신호에 결합되는 제어입력을 가지며 상기 검출 신호가 상기 제1상태에 있을때 상기 트리거 노드와 상기 트리거 래칭수단 사이에 전류를 통과시키는 것을 특징으로 하는 하이퍼 액티비트 검출 및 교정회로.
  12. 제11항에 있어서, 상기 트리거 래칭수단은 상기 제7트랜지스터 수단과 상기 접지사이에 결합되는 제8트랜지스터 수단을 구비하고, 상기 제8트랜지스터 수단을 상기 방전수단에 결합되는 제어입력을 가지며 상기 방전수단에서의 상기 트리거 신호가 상기 제1상태에 있을때 상기 제7트랜지스터 수단과 상기 접지사이에 전류를 통과시키는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  13. 제8항에 있어서, 상기 비대칭 지연수단은 적어도 하나의 지연회로를 구비하며, 상기 지연회로는 직렬로 접속되며, 상기 지연회로의 각각은 상기 트리거 신호가 상기 제2상태로부터 상기 제1상태로 변할때 상기 트리거 신호의 전파를 지연시키고, 상기 트리거 신호를 수신하기 위해 결합되는 입력노드 및 상기 트리거신호를 송출하기 위해 결합되는 출력 노드를 가지고 있는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  14. 제13항에 있어서, 상기 직렬의 지연회로의 각각의 상기 지연회로는; 상기 전압원과 제1노드 사이에 결합되고, 상기 입력 노드에 결합되는 제어입력을 가지며 상기 입력노드가 상기 제2상태에 있을때 상기 전압원과 상기 제1노드사이에 전류를 통과시키는 제1트랜지스터수단; 상기 접지와 상기 제1노드사이에 접속되고, 상기 입력 노드에 결합되는 제어입력을 가지며 상기 입력 노드가 상기 제1상태에 있을때 상기 접지와 상기 제1노드 사이에 전류를 통과시키며 상기 제1트랜지스터 수단보다 적은 전류를 통과시키도록 크기가 정해진 제2트랜지스터; 상기 전압원과 상기 출력 노드사이에 결합되고, 상기 제1노드에 결합되는 제어입력을 가지며 상기 제1노드가 상기 제2상태에 있을때 상기 전압원과 상기 출력 노드사이에 전류를 통과시키는 제3트랜지스터 수단; 상기 접지와 상기 출력노드사이에 접속되고, 상기 제1노드에 접속되는 제어입력을 가지며 상기 제1노드가 상기 제1상태에 있을때 상기 접지와 상기 출력노드 사이에 전류를 통과시키며 상기 제3트랜지스터 수단보다 더많은 전류를 통과시키도록 크기가 정해진 제4트랜지스터 수단; 및 상기 전압원과 상기 입력 노드사이에 결합되고 상기 제1노드에 결합되는 제어입력을 가지며 상기 제1노드가 상기 제2상태에 있을때 상기 전압원과 상기 입력 노드사이에 전류를 통과시키는 제5트랜지스터 수단을 구비하는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  15. 제6항에 있어서, 상기 방전수단은 상기 제어수단과 상기 접지사이에 결합되는 제1트랜지스터 수단을 구비하고, 상기 제1트랜지스터 수단은 상기 트리거 신호를 수신하기 위해 결합되는 제어입력을 가지며, 상기 제1트랜지스터 수단은 상기 트리거 신호가 상기 제1상태에 있을때 상기 제어수단과 상기 접지사이에 전류를 통과시키는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  16. 기준신호 및 피드백 신호를 수신하는 위상검출기 및 제어입력에 의해 결정되는 주파수를 갖는 출력신호를 발생하는 디지탈 제어 발진기를 갖는 위상동기루프에 있어서, 상기 디지탈 제어발진기에 결합되며 상기 제어입력을 발생하기 위한 계수기 수단; 상기 제어입력을 수신하기 위에 결합되며, 상기 제어입력이 소정의 한계를 초과하면 제1상태에서 트리거 신호를 발생하고 상기 제어입력이 소정의 리세트 상태로 떨어지면 제2상태에서 상기 트리거 신호를 발생하는 비교기 수단; 상기 트리거 신호를 수신하여 상기 트리거 신호가 상기 제1상태에 있을때 상기 계수기 수단을 리세트하기 위해 결합되는 리세트수단을 구비하며, 이로써 하이퍼 액티비티는 상기 제어입력이 상기 소정의 한계를 초과할때 검출되어 상기 계수기 수단을 리세트함으로써 교정되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  17. 제16항에 있어서, 상기 트리거 신호의 전파를 지연시키기 위한 지연수단을 추가로 구비하며, 상기 지연수단은 상기 비교기 수단과 상기 리세트 수단사이에 결합되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  18. 제16항에 있어서, 상기 트리거 신호가 상기 제2상태로부터 상기 제1상태로 변할때 상기 트리거 신호를 지연시키기 위한 비대칭 지연수단을 추가로 구비하며, 상기 비대칭 지연수단은 상기 비교기 수단과 상기 리세트수단사이에 결합되는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  19. 제16항에 있어서, 상기 비교기 수단에 결합되며 상기 피드백 신호가 상기 위상 검출기에 의해 수신되고 있는지를 나타내는 검출신호를 수신하고 상기 피드백 신호가 상기 위상 검출기에 수신되고 있을때 상기 제2상태에서 상기 트리거 신호를 발생하는 디스에이블링 수단; 및 상기 리세트 수단이 상기 비교기 수단을 리세트하고 있는 동안 상기 디스에이블링 수단이 상기 제2상태에서 상기 트리거 신호를 발생하는 것을 방지하며, 상기 디스에이블링 수단 및 상기 리세트 수단에 결합되는 트리거 래칭수단을 추가로 구비하는 것을 특징으로 하는 하이퍼 액티비티 검출 및 교정회로.
  20. 기준신호 및 피드백 신호를 수신하는 위상 검출기 및 제어입력에 의해 결정되는 주파수를 갖는 출력신호를 발생하는 발진기를 갖는 위상동기 루프에 있어서, 상기 위상 동기 루프에서 하이퍼 액티비티를 검출하여 교정하기 위한 방법으로서, (a)상기 제어입력을 감지하는 단계; (b)상기 제어입력이 소정의 한계를 초과하면 제1상태에서 트리거신호를 발생하는 단계; (c)상기 위상검출기가 상기 피드백 신호를 수신하고 있는지를 나타내는 검출신호를 감지하는 단계;(d)상기 검출신호가 감지되면 제2상태에서 상기 트리거 신호를 발생하는 단계; (e)상기트리거 신호가 상기 제1상태에 있을때 상기 제어입력을 리세트하는 단계; (f)상기 제어입력이 소정의 리세트 상태로 떨어질때 상기 제2상태에서 상기 트리거 신호를 발생하는 단계; 및 (g)상기 트리거 신호가 상기 제2상태에 있을때 상기 제어입력을 해방하는 단계를 포함하며, 이로써 하이퍼 액티비티는 상기 위상 검출기가 상기 피드백 신호를 수신하지 않는 동안 상기 제어입력이 상기 소정의 한계를 초과할깨 검출되어 상기 제어입력을 상기 소정의 리세트 상태로 리세트함으로써 교정되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024144A 1991-12-19 1992-12-14 고신뢰도 위상동기 루프 KR100214168B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US812,125 1991-12-19
US07/812,125 US5220293A (en) 1991-12-19 1991-12-19 High reliability phase-locked loop

Publications (2)

Publication Number Publication Date
KR930015363A true KR930015363A (ko) 1993-07-24
KR100214168B1 KR100214168B1 (ko) 1999-08-02

Family

ID=25208587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024144A KR100214168B1 (ko) 1991-12-19 1992-12-14 고신뢰도 위상동기 루프

Country Status (5)

Country Link
US (1) US5220293A (ko)
EP (1) EP0547770B1 (ko)
JP (1) JP3292963B2 (ko)
KR (1) KR100214168B1 (ko)
DE (1) DE69224174T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864572A (en) * 1996-08-26 1999-01-26 Sun Microsystems, Inc. Oscillator runaway detect and reset circuit for PLL clock generator
KR19980042114A (ko) * 1996-11-11 1998-08-17 가나이 츠토무 위상록루프회로를 갖는 시스템
US6411237B1 (en) 1997-10-21 2002-06-25 Emhiser Research Ltd Nonlinear digital-to-analog converters
CA2308209C (en) 1997-10-21 2004-03-09 Lloyd Lynn Lautzenhiser Adaptive frequency-hopping oscillators
US6111442A (en) * 1998-03-09 2000-08-29 International Business Machines Corporation Phase-locked loop circuit with dynamic backup
US6836824B1 (en) 2000-09-26 2004-12-28 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a cache memory system
US6608476B1 (en) 2000-09-26 2003-08-19 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6718473B1 (en) 2000-09-26 2004-04-06 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6728890B1 (en) 2000-09-26 2004-04-27 Sun Microsystems, Inc. Method and apparatus for controlling a bus clock frequency in response to a signal from a requesting component
US6700421B1 (en) 2000-09-26 2004-03-02 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6748546B1 (en) 2000-09-26 2004-06-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6969984B2 (en) * 2000-12-21 2005-11-29 Tropian, Inc. Direct phase and frequency demodulation
TW583837B (en) * 2003-05-06 2004-04-11 Realtek Semiconductor Corp Phase frequency detector applied in digital PLL system
JP2006157630A (ja) * 2004-11-30 2006-06-15 Nec Electronics Corp Ｐｌｌ回路
US8866556B2 (en) * 2009-02-27 2014-10-21 Analog Bits, Inc. Phase shift phase locked loop
US7940088B1 (en) 2009-03-31 2011-05-10 Pmc-Sierra, Inc. High speed phase frequency detector
US8742957B2 (en) 2010-12-15 2014-06-03 Analog Bits, Inc. Multi-variable multi-wire interconnect
DE102016115657A1 (de) * 2016-08-23 2018-03-01 Infineon Technologies Ag Phasenregelkreis
KR102321926B1 (ko) 2019-03-21 2021-11-04 강성실 리프트 재배기

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322643A (en) * 1980-04-28 1982-03-30 Rca Corporation Digital phase comparator with improved sensitivity for small phase differences
JPS59227A (ja) * 1982-06-25 1984-01-05 Pioneer Electronic Corp Ｐｌｌ回路の引込制御装置
IL71718A (en) * 1984-05-01 1990-01-18 Tadiran Ltd Millimeter wave frequency synthesizer
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
US4806934A (en) * 1987-04-20 1989-02-21 Raytheon Company Tracking circuit for following objects through antenna nulls
US4788512A (en) * 1987-06-05 1988-11-29 Rockwell International Corporation Gain maintenance apparatus for use with a high gain amplifier incorporated in a closed loop feedback system
JP2568110B2 (ja) * 1988-07-15 1996-12-25 パイオニア株式会社 フェーズロックドループ回路
US5057794A (en) * 1991-02-26 1991-10-15 Level One Communications, Inc. Phase-locked loop with pattern controlled bandwidth circuit

Also Published As

Publication number Publication date
KR100214168B1 (ko) 1999-08-02
JPH05315948A (ja) 1993-11-26
US5220293A (en) 1993-06-15
JP3292963B2 (ja) 2002-06-17
EP0547770A1 (en) 1993-06-23
DE69224174T2 (de) 1998-08-20
DE69224174D1 (de) 1998-02-26
EP0547770B1 (en) 1998-01-21

Similar Documents

Publication Publication Date Title
KR930015363A (ko) 고신뢰도 위상동기루프
US8218707B2 (en) Intialization circuit for delay locked loop
US7233182B1 (en) Circuitry for eliminating false lock in delay-locked loops
US6782068B1 (en) PLL lockout watchdog
US7940088B1 (en) High speed phase frequency detector
US8049533B1 (en) Receiver and method for dynamically adjusting sensitivity of receiver
US7646224B2 (en) Means to detect a missing pulse and reduce the associated PLL phase bump
US20020109495A1 (en) Delay lock loop with wide frequency range capability
CN110247656B (zh) 用于锁相环的损坏的时钟检测电路
KR100510519B1 (ko) 향상된 위상 락/언락 검출 기능을 가지는 ｐｌｌ
KR20140000224A (ko) Pll 듀얼 에지 로크 검출기
US8786315B2 (en) Phase frequency detector
US8022738B2 (en) Apparatus and method for detecting the loss of an input clock signal for a phase-locked loop
KR930015362A (ko) 위상동기루프내의 위상검파기용 리세트 게이트
US6833763B2 (en) CDR lock detector with hysteresis
US7816958B2 (en) Means to reduce the PLL phase bump caused by a missing clock pulse
US20120206178A1 (en) State machine for deskew delay locked loop
US6313708B1 (en) Analog phase locked loop holdover
US6621311B2 (en) Power noise prevention circuit in microcontroller unit
TWI542157B (zh) 時脈數據恢復電路
US20040104755A1 (en) SDI signal discriminating apparatus
US20090041172A1 (en) Phase detection circuit
US20190165769A1 (en) Full range realignment ring oscillator
JPH11259033A (ja) 映像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020509

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee