KR930015362A - 위상동기루프내의 위상검파기용 리세트 게이트 - Google Patents

위상동기루프내의 위상검파기용 리세트 게이트 Download PDF

Info

Publication number
KR930015362A
KR930015362A KR1019920023670A KR920023670A KR930015362A KR 930015362 A KR930015362 A KR 930015362A KR 1019920023670 A KR1019920023670 A KR 1019920023670A KR 920023670 A KR920023670 A KR 920023670A KR 930015362 A KR930015362 A KR 930015362A
Authority
KR
South Korea
Prior art keywords
signal
node
state
ground
current
Prior art date
Application number
KR1019920023670A
Other languages
English (en)
Other versions
KR0134180B1 (ko
Inventor
씨. 로저스 알란
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930015362A publication Critical patent/KR930015362A/ko
Application granted granted Critical
Publication of KR0134180B1 publication Critical patent/KR0134180B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

오실레이터와 위상 및 주파수 검파기(PFD)를 감독하는 초활성 검파 및 교정회로(HDC), 및 종래의 위상동기 루프회로를 괴롭히는 내부 PFD 레이스 상태에 취약하지 않으며 PFD를 리세트하는 요구된 로직 기능을 수행하는 PFD 리세트 게이트를 구비한 고신뢰성 위상-동기루프(PLL)가 공개된다. HDC는 오실레이터 제어를 감지하고 PFD가 피드백신호를 검파하지 않는중에 오실레이터 제어가 소정한계위의 비정상적 고(高) 레벨로 상승한다면 오실레이터 리세트를 신호한다. 그후에 오실레이터 리세트 신호는 비대칭 지연선을 통하여 느리게 전달되고 오실레이터 제어를 소정 리세트 상태에 리세트한다. 오실레이터 제어가 리세트되는중에, HDC는 계속해서 오실레이터 제어를 모니터하고, 오실레이터 제어가 소정 리세트 상태로 떨어질때 오실레이터 리세트를 디-어서트한다. PLL 회로는 그후에 기준신호에 정상적으로 동기화한다.
HDC는 PLL이 소정한계보다 큰 해당 오실레이터 제어를 가진 기준신호에 동기화되면 오실레이터 리세트를 막는 수단, 및 일단 HDC가 오실레이터 제어의 리세팅을 개시했으면 오실레이터 리세트의 종료를 금지하는 수단을 포함한다.
PFD 리세트 게이트는 요구된 4입력 NOR 로직기능을 수행하고 고속 스위칭 리세트 신호를 제공한다. PFD 리세트 게이트는 PFD의 모든 부분이 PFD 리세트에 응답완료할 때까지 PFD를 디-어서트하지 않는다.

Description

위상동기루프내의 위상검파기용 리세트 게이트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전압제어오실레이터와 함께 사용된 본 발명의 고신뢰성 위상동기루프의 실시예의 블록선도이다,
제2a도는 이중 드레시홀드 검파기, 트리거 래치, 트리거 리세트, 및 비대칭 지연선의 첫번째 2스테이지를 포함하는 HDC의 일부분을 도시한다,
제4도는 본 발명의 PFD 리세트 게이트를 도시한다.

Claims (16)

  1. 제1신호를 수신하는 수단; 제2신호를 수신하는 수단; 제3신호를 수신하는 수단; 제4신호를 수신하는 수단; 전압원과 제1노드 사이에 전류를 통과시키는 제1스위칭 수단; 상기 전압원과 상기 제1노드 사이에 연결되어, 상기 제3신호와 상기 제4신호가 상기 제1상태에 있을때 상기 전압원과 상기 제1노드 사이에 전류를 통과시키는 제2스위칭 수단; 상기 제1노드와 접지사이에 연결되어, 상기 제1신호에 연결된 제어입력을 가지고, 상기 제1신호가 제2상태에 있을때 상기 제1노드와 상기 접지 사이에 전류를 통과시키는 제1 트랜지스터 수단; 상기 제1노드와 상기 접지 사이에 연결되어, 상기 제2 신호에 연결된 제어입력을 가지고, 상기 제2 신호가 상기 제2상태에 있을때 상기 제1 노드와 상기 접지 사이에 전류를 통과시키는 제2트랜지스터 수단; 상기 제1 노드와 상기 접지 사이에 연결되어, 상기 제3 신호에 연결된 제어입력을 가지고, 상기 제3 신호가 상기 제2 상태에 있을때 상기 제1노드와 상기 접지 사이에 전류를 통과시키는 제3트랜지스터 수단; 상기 제1노드와 상기 접지 사이에 연결되어, 상기 제4 신호에 연결된 제어입력을 가지고, 상기 제4신호가 상기 제2상태에 있을때 상기 제1노드와 상기 접지 사이에 전류를 통과시키는 제4트랜지스터 수단; 상기 전압원과 출력노드 사이에 연결되고, 상기 제1노드에 연결되어, 상기 전압원과 상기 출력노드 사이에 전류를 통과시키고, 상기 출력노드로부터 제1 노드로의 전류의 통과를 막는 전류증폭수단; 상기 출력노드와 상기 접지 사이에 연결되어, 상기 제2신호와 상기 제4 신호가 상기 제2상태에 있을때 상기 출력노드와 상기 접지 사이에 전류를 통과시키는 제3스위칭 수단; 및 상기 출력노드와 접지사이에 연결되어, 상기 제1신호와 상기 제3신호가 상기 제2상태에 있을때 상기 출력노드와 상기 상기 접지사이에 전류를 통과시키는 제4스위칭 수단으로 구성되며, 상기 출력노드는 상기 제1과 제2과 제3과 제4신호가 모두 상기 제1상태에 있을때 상기 제1상태로부터 상기 제2상태로 변경되고, 상기 출력노드는 상기 제1신호와 상기 제3 또는 상기 제4신호가 상기 제2상태에 있을때 또는 상기 상기 제2신호와 상기 제3또는 상기 제4신호가 상기 제2상태에 있을때 상기 제2상태로부터 상기 제1상태로 변경되는 것을 특징으로 하는 로직 게이트.
  2. 제1항에 있어서, 상기 제1스위칭 수단은 상기 전압원과 상기 제1노드 사이에 직렬로 연결된 제5트랜지스터 수단과 제6트랜지스터 수단으로 구성되고, 상기 제5트랜지스터 수단은 상기 제1신호에 연결된 제어입력을 가지고, 상기 제6트랜지스터 수단은 상기 제2신호에 연결된 제어입력을 가지고, 상기 제5 및 제6트랜지스터 수단은 상기 제1신호와 상기 제2신호가 상기 제1상태에 있을때 상기 전압원과 상기 제1노드 사이에 전류를 통과시키는 것을 특징으로 하는 로직 게이트.
  3. 제2항에 있어서, 상기 제2스위칭 수단은 상기 전압원과 상기 제1노드 사이에 직렬로 연결된 제7트랜지스터 수단과 제8트랜지스터 수단으로 구성되고, 상기 제7트랜지스터 수단은 상기 제3신호에 연결된 제어입력을 가지고, 상기 제8트랜지스터 수단은 상기 제4신호에 연결된 제어입력을 가지고, 상기 제7 및 제8트랜지스터 수단은 상기 제3신호와 상기 제4신호가 상기 제1상태에 있을때 상기 전압원과 상기 제1노드 사이에 전류를 통과시키는 것을 특징으로 하는 로직 게이트.
  4. 제3항에 있어서, 상기 제3스위칭 수단은; 상기 출력노드와 제2노드 사이에 연결되어, 상기 제2신호에 연결된 제어입력을 가지고, 상기 제2신호가 상기 제2상태에 있을때 상기 출력노드와 상기 제2노드 사이에 전류를 통과시키는 제9트랜지스터 수단; 및 상기 제2노드와 상기 접지 사이에 연결되어, 상기 제4신호에 연결된 제어입력을 가지고, 상기 제4신호가 상기 제2상태에 있을때 상기 제2노드와 상기 접지 사이에 전류를 통과시키는 제10 트랜지스터 수단으로 구성되는 것을 특징으로 하는 로직 게이트.
  5. 제4항에 있어서, 상기 제4스위칭 수단은; 상기 출력노드와 제2노드 사이에 연결되어, 상기 제1신호에 연결된 제어입력을 가지고, 상기 제1신호가 상기 제2상태에 있을때 상기 출력노드와 상기 제2노드 사이에 전류를 통과시키는 제11트랜지스터 수단; 및 상기 제2노드와 상기 접지 사이에 연결되어, 상기 제3신호에 연결된 제어입력을 가지고, 상기 제3신호가 상기 제2상태에 있을때 상기 제2노드와 상기 접지 사이에 전류를 통과시키는 제12 트랜지스터 수단으로 구성되는 것을 특징으로 하는 로직 게이트.
  6. 제5항에 있어서, 상기 제1트랜지스터 수단과 상기 제2트랜지스터 수단과 상기 제3트랜지스터 수단과 상기 제4트랜지스터 수단과 상기 제9트랜지스터 수단과 상기 제10트랜지스터 수단과 상기 제11트랜지스터 수단과 상기 제12트랜지스터 수단은 각각 N-채널 트랜지스터로 구성되고, 상기 제5트랜지스터 수단과 제6트랜지스터 수단과 제7트랜지스터 수단과 제8트랜지스터 수단은 각각 P-채널 트랜지스터로 구성되는 것을 특징으로 하는 로직 게이트.
  7. 제5항에 있어서, 상기 전류증폭수단은 상기 전압원과 상기 출력노드 사이에 연결되고, 상기 제1노드에 연결된 제어입력을 가지고, 상기 제1노드가 상기 제2상태에 있을때 상기 전압원과 상기 출력노드 사이에 전류를 통과시키는 제13트랜지스터 수단으로 구성되는 것을 특징으로 하는 로직 게이트.
  8. 제7항에 있어서, 상기 제13트랜지스터 수단은 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 로직 게이트.
  9. 제7항에 있어서, 상기 제13트랜지스터 수단은 상기 출력노드에 연결된 에미터, 상기 전압원에 연결된 콜렉터, 및 상기 제1노드에 연결된 베이스를 가진 바이폴라 NPN 트랜지스터로 구성되는 것을 특징으로 하는 로직 게이트.
  10. 제9항에 있어서, 상기 출력노드와 제3노드 사이에 연결된 제1인버터 수단; 및 상기 제3노드와 상기 출력노드 사이에 연결된 제2 인버터 수단으로 구성되는 것을 특징으로 하는 로직 게이트.
  11. 제10항에 있어서, 상기 제1 인버터 수단은: 상기 전압원과 상기 제3노드 사이에 연결되어, 상기 출력노드에 연결된 제어입력을 가지고, 상기 출력노드가 상기 제1상태에 있을때 상기 전압원과 상기 제3노드 사이에 전류를 통과시키는 제14트랜지스터 수단; 및 상기 제3노드와 상기 접지 사이에 연결되어, 상기 출력노드에 연결된 제어입력을 가지고, 상기 출력노드가 상기 제2상태에 있을때 제3노드와 상기 접지 사이에 전류를 통과시키는 제15트랜지스터 수단으로 구성되는 것을 특징으로 하는 로직 게이트.
  12. 제11항에 있어서, 상기 제2인버터 수단은; 상기 전압원과 상기 출력노드 사이에 연결되어, 상기 제3노드에 연결된 제어 입력을 가지고, 상기 제3노드가 상기 제1상태에 있을때 상기 전압원과 상기 출력노드 사이에 전류를 통과시키는 제16트랜지스터 수단; 및 상기 출력노드와 상기 접지 사이에 연결되어, 상기 제3노드에 연결된 제어입력을 가지고, 상기 제3노드가 상기 제2상태에 있을때 상기 출력노드와 상기 접지 사이에 전류를 통과시키는 제17트랜지스터 수단으로 구성되는 것을 특징으로 하는 로직 게이트.
  13. 제12항에 있어서, 상기 제14트랜지스터 수단과 상기 제15트랜지스터 수단과 상기 제16트랜지스터 및 상기 제17트랜지스터 수단은 각각 상기 제9트랜지스터 수단과 상기 제10트랜지스터 수단과 상기 제11트랜지스터 수단과 상기 제12트랜지스터 수단보다 적은 전류를 통과시키도록 만들어진 것을 특징으로 하는 로직 게이트.
  14. 제13항에 있어서, 상기 제14트랜지스터 수단과 상기 제16트랜지스터 수단은 P-채널 트랜지스터로 구성되고, 상기 제15트랜지스터 수단과 상기 제17트랜지스터 수단은 N-채널 트랜지스터로 구성되는 것을 특징으로 하는 로직 게이트.
  15. 제1신호를 수신하는 수단; 제2신호를 수신하는 수단; 제3신호를 수신하는 수단; 제4신호를 수신하는 수단; 제1노드와 접지 사이에 연결되어, 상기 제1신호에 연결된 제어입력을 가지고, 상기 제1신호가 제2상태에 있을때 상기 제1노드와 상기 접지 사이에 전류를 통과시키는 제1트랜지스터 수단; 상기 제1노드와 접지사이에 연결되어, 상기 제2신호에 연결된 제어입력을 가지고, 상기 제2신호가 상기 제2상태에 있을때 상기 제1노드와 상기 접지 사이에 전류를 통과시키는 제2 트랜지스터 수단; 상기 제1노드와 상기 접지 사이에 연결되어, 상기 제3 신호에 연결된 제어입력을 가지고, 상기 제3 신호가 상기 제2상태에 있을때 상기 제1 노드와 상기 접지 사이에 전류를 통과시키는 제3트랜지스터 수단; 상기 제1 노드와 상기 접지 사이에 연결되어, 상기 제4 신호에 연결된 제어입력을 가지고, 상기 제4 신호가 상기 제2 상태에 있을때 상기 제1노드와 상기 접지 사이에 전류를 통과시키는 제4트랜지스터 수단; 상기 전압원과 상기 제1노드와 사이에 직렬로 연결되어, 상기 제1 신호와 상기 제2신호 모두가 제1상태에 있을때 상기 전압원과 상기 제1노드 사이에 전류를 통과시는 제5 및 제6 트랜지스터 수단; 출력노드와 제2노드 사이에 연결되고, 상기 제2신호에 연결된 제어입력을 가지고, 상기 제2신호가 상기 제2상태에 있을 때 상기 출력 노드와 상기 제2노드 사이에 전류를 통과시키는 제9트랜지스터 수단; 상기 제2노드와 상기 접지 사이에 연결되어, 상기 제4신호에 연결된 제어입력을 가지고, 상기 제4 신호가 상기 제2상태에 있을때 상기 제2노드와 상기 접지 사이에 전류를 통과시키는 제10트랜지스터 수단; 상기 출력노드와 상기 제2노드사이에 연결되어, 상기 제1신호에 연결된 제어 입력을 가지고, 상기 제1신호가 상기 제2상태에 있을때 상기 출력노드와 상기 제2노드 사이에 전류를 통과시키는 제11트랜지스터 수단; 상기 제2노드와 상기 접지 사이에 연결되어, 상기 제3신호에 연결된 제어입력을 가지고, 상기 제3신호가 상기 제2상태에 있을때 상기 제2노드와 상기 접지 사이에 전류를 통과시키는 제12트랜지스터 수단; 및 상기 전압원과 상기 출력노드 사이에 연결되어, 상기 제1노드에 연결된 제어 입력을 가지고, 상기 제1노드가 상기 제2상태에 있을때 상기 전압원과 상기 출력노드 사이에 전류를 통과시키는 제13트랜지스터 수단으로 구성되며, 상기 제5트랜지스터 수단은 상기 제1신호에 연결된 제어입력을 가지고, 상기 제6트랜지스터 수단은 제2신호에 연결된 제어입력을 가지고, 상기 제7트랜지스터 수단은 상기 제3신호에 연결된 제어입력을 가지고, 상기 제8트랜지스터 수단은 상기 제4신호에 연결된 제어입력을 가지고, 상기 출력노드는 상기 제1과 상기 제2와 상기 제3과 상기 제4신호가 모두 상기 제1상태에 있을때 상기 제1상태로부터 상기 제2상태로 변경되고, 상기 출력노드는 상기 제1신호와 상기 제3또는 상기 제4신호가 상기 제2상태에 있을때 또는 상기 제2신호와 상기 제3또는 상기 제4신호가 상기 제2상태에 있을때 상기 제2상태로부터 상기 제1상태로 변경되는 것을 특징으로 하는 로직 게이트.
  16. 제1래치, 제2래치, 제3래치 및 제4래치를 가지는 위상동기루프회로내의 디지탈 위상 및 주파수 검파기를 리세트하는 방법에 있어서, 방법은: 상기 제1래치의 출력으로부터 제1신호를 수신하는 단계; 상기 제1신호가 제2상태에 있을때 제1노드와 접지 사이의 전류흐름을 온으로 스위칭하는 단계; 상기 제2래치의 출력으로부터 제2신호를 수신하는 단계; 상기 제2신호가 상기 제2상태에 있을때 상기 제1노드와 상기 접지 사이의 전류흐름을 온으로 스위칭하는 단계; 상기 제3래치의 출력으로부터 제3신호를 수신하는 단계; 상기 제3신호가 상기 제2상태에 있을때 상기 제1노드와 상기 접지 사이의 전류흐름을 온으로 스위칭하는 단계; 상기 제4래치의 출력으로부터 제4신호를 수신하는 단계; 상기 제4신호가 상기 제2상태에 있을때 상기 제1노드와 상기 접지 사이의 전류흐름을 온으로 스위칭하는 단계; 상기 제1노드로부터 출력노드로의 전류흐름을 증폭하는 단계; 상기 출력노드로부터 상기 제1 노드로의 전류흐름을 막는 단계; 상기 제1신호 및 제2신호가 모두 제1상태에 있을때 상기 전압원과 상기 제1노드 사이의 전류흐름을 온으로 스위칭하는 단계; 상기 제3신호와 상기 제4신호가 모두 상기 제1상태에 있을때 상기 전압원과 상기 제1노드 사이의 전류흐름을 온으로 스위칭하는 단계; 상기 제2신호와 상기 제3도는 제4신호가 상기 제2상태에 있을때 상기 출력 노드와 상기 접지 사이의 전류흐름을 온으로 스위칭하는 단계; 및 상기 제1신호와 상기 제3도는 제4신호가 상기 제2상태에 있을때 상기 출력 노드와 상기 접지 사이의 전류흐름을 온으로 스위칭하는 단계; 및 상기 출력노드는 상기 제1래치와 상기 제2래치와 상기 제3래치와 상기 제4래치에 리세트 신호를 제공하는 것을 특징으로 하는 리세트 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920023670A 1991-12-19 1992-12-09 위상동기루프내의 위상검파기용 리세트 게이트 KR0134180B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US810,683 1991-12-19
US07/810,683 US5191239A (en) 1991-12-19 1991-12-19 Reset gate for a phase detector in a phase-locked loop

Publications (2)

Publication Number Publication Date
KR930015362A true KR930015362A (ko) 1993-07-24
KR0134180B1 KR0134180B1 (ko) 1998-04-29

Family

ID=25204418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023670A KR0134180B1 (ko) 1991-12-19 1992-12-09 위상동기루프내의 위상검파기용 리세트 게이트

Country Status (5)

Country Link
US (1) US5191239A (ko)
EP (1) EP0547773B1 (ko)
JP (1) JP2588819B2 (ko)
KR (1) KR0134180B1 (ko)
DE (1) DE69219298T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574894A (en) * 1994-11-03 1996-11-12 Motorola, Inc. Integrated circuit data processor which provides external sensibility of internal signals during reset
US5596293A (en) * 1995-06-06 1997-01-21 Sun Microsystems, Inc. Noise resistant reset circuit for a phase detector in a phase-locked loop
KR19980042114A (ko) * 1996-11-11 1998-08-17 가나이 츠토무 위상록루프회로를 갖는 시스템
KR100253592B1 (ko) * 1997-06-30 2000-04-15 김영환 클럭동기 래치회로
US5977801A (en) * 1997-07-07 1999-11-02 International Business Machines Corporation Self-resetting phase/frequency detector with reduced dead zone
US6614289B1 (en) * 2000-11-07 2003-09-02 Lovoltech Inc. Starter device for normally off FETs
CA2295435C (en) 2000-01-06 2004-03-30 Thomas Riley Linear low noise phase locked loop frequency synthesizer using controlled divider pulse widths
SE0003058D0 (sv) * 2000-08-30 2000-08-30 Ericsson Telefon Ab L M A state machine
TW583837B (en) * 2003-05-06 2004-04-11 Realtek Semiconductor Corp Phase frequency detector applied in digital PLL system
US8866556B2 (en) * 2009-02-27 2014-10-21 Analog Bits, Inc. Phase shift phase locked loop
US7940088B1 (en) 2009-03-31 2011-05-10 Pmc-Sierra, Inc. High speed phase frequency detector
WO2012083086A1 (en) 2010-12-15 2012-06-21 Analog Bits, Inc. Encoder/decoder for balanced transmission of variables over few multi-variable channels

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH514962A (fr) * 1968-11-11 1971-10-31 Centre Electron Horloger Circuit diviseur de fréquence
EP0058958B1 (en) * 1981-02-25 1986-10-29 Kabushiki Kaisha Toshiba Complementary mosfet logic circuit
JPS60173924A (ja) * 1984-02-20 1985-09-07 Toshiba Corp 論理回路
US4649296A (en) * 1984-07-13 1987-03-10 At&T Bell Laboratories Synthetic CMOS static logic gates
JP2544343B2 (ja) * 1985-02-07 1996-10-16 株式会社日立製作所 半導体集積回路装置
US4645952A (en) * 1985-11-14 1987-02-24 Thomson Components-Mostek Corporation High speed NOR gate
JP2696991B2 (ja) * 1988-09-26 1998-01-14 日本電気株式会社 ＢｉＣＭＯＳ論理回路

Also Published As

Publication number Publication date
DE69219298D1 (de) 1997-05-28
EP0547773A1 (en) 1993-06-23
JP2588819B2 (ja) 1997-03-12
DE69219298T2 (de) 1997-11-13
US5191239A (en) 1993-03-02
EP0547773B1 (en) 1997-04-23
KR0134180B1 (ko) 1998-04-29
JPH05284014A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US6369660B1 (en) Circuit and method for preventing runaway in a phase lock loop
US6930560B2 (en) High-speed and high-precision phase locked loop
US5977801A (en) Self-resetting phase/frequency detector with reduced dead zone
KR970003096B1 (ko) 고속 고정 전류 감소 및 클램핑 회로를 구비한 위상 고정 루프
US5638030A (en) High frequency differential VCO with common biased clipper
KR930015362A (ko) 위상동기루프내의 위상검파기용 리세트 게이트
US20050068114A1 (en) High noise rejection voltage-controlled ring oscillator architecture
KR930015363A (ko) 고신뢰도 위상동기루프
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
US20020163372A1 (en) Method and apparatus for latching a clocked data signal
US8786315B2 (en) Phase frequency detector
US5825209A (en) Quadrature phase detector
KR100510523B1 (ko) 데드존을 제거하는 지연 구간에서 발생한 클럭 트랜지션을차지 펌프 제어에 반영하는 위상/주파수 검출기 및 그위상/주파수 검출 방법
US6472915B1 (en) Method for charge pump tri-state and power down/up sequence without disturbing the output filter
JPH06268515A (ja) チャージポンプ回路
US6366135B1 (en) Data frequency detector
US6037806A (en) High speed phase/frequency detector
US6819146B2 (en) Data receiver and data receiving method using signal integration
JP2001094404A (ja) 電圧制御遅延回路
KR100336760B1 (ko) 위상 주파수 검출기
KR100301241B1 (ko) 위상동기루프
KR100349688B1 (ko) 위상고정루프의 고정 감지기
US20120112805A1 (en) Phase-frequency detector
JP2023182368A (ja) 半導体集積回路、ｐｌｌ回路及び信号処理装置
JPH05167399A (ja) クロック発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee