JPH06268515A

JPH06268515A - チャージポンプ回路

Info

Publication number: JPH06268515A
Application number: JP6002242A
Authority: JP
Inventors: Thai M Nguyen; タイ・ミン・ンギュイエン
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1993-01-13
Filing date: 1994-01-13
Publication date: 1994-09-22
Also published as: US5357216A; EP0606772A1; KR100314891B1

Abstract

(57)【要約】（修正有）【目的】定常電源を殆ど用いず、チャージポンプ出力
電位が任意の電源電位から接地電位まで変化し、実質上
等価な電流ソース機能とシンク機能を有し、かつ電源変
動に実質上影響されないで電流を出力するチャージポン
プに関する。【構成】高論理のポンプ制御信号がトランジスタ５０
を活動化すると、抵抗５２，６０、かつトランジスタ５
４，６２を通して電源６６から電流は流される。抵抗５
２及び６０と、トランジスタ６２及び５４は、抵抗５２
及び６０を通して流れる電流量が実質的に同じになるよ
うに選定されている。トランジスタ５４及び６２を通し
て流れる電流量はまた、実質的に同じになるように製造
される。トランジスタ６４及び５６から出力する電流量
は、実質的に同じである。さらに、トランジスタ６４及
び５６は、電流量のソース又はシンクの変動のために、
トランジスタ６２及び５４に所要の関係に比例させるこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチャージポンプ回路に関
するものであり、とりわけ、定常電源を殆ど用いず、チ
ャージポンプ出力電位が任意の電源電位から接地電位ま
で変化し、実質上等価な電流ソース機能とシンク機能を
有し、かつ電源変動に実質上影響されないで電流を出力
するチャージポンプに関するものである。

【０００２】

【従来の技術】チャージポンプ回路は、一般に位相同期
ループ回路において利用され、選択的にループフィルタ
に電流を供給したり、フィルタから電流を受け取る。こ
のように電流を発生し受け取ることで、電圧制御発振器
（ＶＣＯ）に所要周波数を有する出力信号を生成させ
る。

【０００３】特に、チャージポンプ回路は、基準信号と
出力信号との間の位相差に相当するエラー信号（誤り信
号）を受け取る。エラー信号は、基準信号の周波数に対
して実質上同一な出力信号の周波数を作るために、必要
な周波数変更を指定する。

【０００４】出力周波数が増加する場合、チャージポン
プ回路は、ループフィルタに対して発生した電流量を選
択的にソースするか、あるいは増加する。或いはまた、
周波数が減少していく場合、チャージポンプは、ループ
フィルタから一定の電流量をシンクするか、あるいは受
け取る。多くの場合、電流は、所要周波数に変更させる
ためにソースとシンクの両方が行われる。このように電
流をソースすることやシンクすることはそれぞれ、電圧
制御発振器に印加されるループフィルタの電位または電
圧を増加及び減少することである。これらの電圧変更に
よって、所要の仕方で発振器は出力信号の周波数を変更
させる。

【０００５】従来のチャージポンプ回路の多くは、出力
信号周波数を適宜望ましく変更するが、それらはまた多
くの障害を欠点としている。たとえば、既製のチャージ
ポンプにとって、非同一の電流発生回路と電流シンク回
路を備え、そのために非同一の電流量を発生し、吸い込
むことは珍しいことではない。このような不一致によっ
て、これらのチャージポンプは出力信号周波数を不正確
に変更させることになる。

【０００６】さらに、これら独自の電流発生回路と電流
シンク回路は、普通、補正信号を受け取る時間に関し、
均等でない活動化時間間隔を有している。このような活
動化の不一致は、所要周波数を有する出力信号を生成す
るために必要な時間を長くし、位相ノイズ（位相雑音）
及びスプリアス周波数の発生を増加する。従来のチャー
ジポンプ回路の多くはまた、比較的大きな電力量を消費
し、１つ以上の電源の変動に比例して変化する電流振幅
を有する素子を利用している。これによって、これらの
装置の全体的な非信頼性がさらに付加される。

【０００７】従来のチャージポンプの動作を理解するた
め、図１を参照する。そこには、従来技術の教示のとお
りに製造された位相補正信号発生器１０が示してある。
図示のように、発生器１０は、電圧制御発振器４１に接
続された代表的なループフィルタ２５を含む。発生器１
０はまた、基準信号１４と、電圧制御発振器４１によっ
て発生された出力信号１６を受け取る位相比較器１２も
含む。比較器１２は、信号１４の位相を信号１６の位相
と比較し、またそれらに応じて、周波数の補正信号２０
及び２２を出力する。

【０００８】信号２０及び２２は、チャージポンプ回路
２４に入力され、それらが第１の論理状態（即ち高論
理）にあるときそれぞれ有効であって、ポンプ２４にフ
ィルタ２５から電流を吸い込ませるかシンクさせ、かつ
ポンプ２４にフィルタ２５へ電流を出力させるかソース
させる。電流のソースとシンクが同時に起こるとき、信
号１８はチャージポンプ２４によって発生され、信号２
０及び２２に第２の反対の論理状態（即ち低論理）にな
るようにさせる。それによってさらに電流をシンクする
ことやソースすることを防いでいる。

【０００９】従来のチャージポンプ回路に関連する前記
の困難性のいくつかを図示するため、次に図２を参照す
る。そこには従来技術の教示とおりに製造されたチャー
ジポンプ回路２４′が示してある。図示のように、回路
２４′は、インバータ２６、２８、及び３０のカスケー
ド配列（縦続配列）を含み、それらは協動して信号２２
を受け取って反転し、そしてその反転信号を代表的なＰ
ＭＯＳ形電界効果トランジスタ３３のゲートに印加す
る。

【００１０】回路２４′は、さらにインバータ３１及び
３２の第２のカスケード配列を含み、それらは信号２０
を受け取り、そして信号２０をＮＭＯＳ形トランジスタ
３４のゲートに印加する。トランジスタ３３及び３４の
ソース端子はそれぞれ、電源３６及び電気接地３８に接
続されている。トランジスタ３３及び３４は、それぞれ
のドレイン端子で互いに結合されている。これらの結合
されたドレイン端子は、ループフィルタに結合される出
力信号４０′を提供する。

【００１１】当業者には理解されるように、動作中、信
号２２は高論理のとき、トランジスタ３３を活動化す
る。こうしたトランジスタの活動化によって、電流は電
源３６から、トランジスタ３３のドレインを通ってバス
４０′上へと流れる。信号２０は高論理のとき、トラン
ジスタ３４を活動化する。こうしたトランジスタの活動
化は、バス４０′から電気接地３８への電流経路を提供
する。トランジスタ３３及び３４の非活動化が同時に起
こると（即ち信号２０及び２２がそれぞれ低論理である
とき）、バス４０′はトライステート、即ち高インピー
ダンス状態となり、電流がソース又はシンクされるのを
防止する。

【００１２】理解されるように、インバータ２６、２８
及び３２はトランジスタ３３と協動してバス４０′へと
選択的に電流を発生し、これに対してインバータ３０及
び３２はトランジスタ３４と協動して「電流シンク」回
路をもたらす。これらの回路は非類似である（即ち各々
の有する回路素子である２６、２８及び３０と、３１及
び３２の数が異なる）から、それらは信号２２、２０の
それぞれの受け取りの後に、トランジスタ３３及び３４
のそれぞれを異なる時間間隔で活動化する。これらの異
なる活動化時間間隔は、第１の位相比較器の出力信号受
容素子のそれぞれ（即ち２６又は３０）と、目的のトラ
ンジスタのそれぞれ（即ち３３又は３４）との間での累
積的な遅延差によって生ずる。これらの遅延の不一致の
結果、前述した困難性の多くのものが生ずる。

【００１３】さらにまた、トランジスタ３３及び３４は
通常は低インピーダンス出力状態で動作されるから、ト
ランジスタ製造条件の制約上、このような非類似のＮ形
及びＰ形トランジスタを整合させることは困難である。
このような整合の困難さは、電源からの電流出力におけ
る変動と相俟って、電流ソース及びシンクの振幅を不均
等にする。このような振幅の相違がチャージポンプの動
作を損なうことは、当業者には明らかである。

【００１４】次に図３を参照すると、そこには従来技術
による第２のチャージポンプ回路２４″が示されてい
る。これはトランジスタ３３及び３４の代わりに、バイ
ポーラトランジスタ３５及び３７と、それぞれのバイア
ス抵抗３９、４１、４２及び４３とを用いている点で回
路２４′と異なっている。詳しくは、抵抗４２及び４３
のそれぞれは、トランジスタ３５及び３７のベース及び
エミッタに結合されている。抵抗４１及び３９のそれぞ
れは、インバータ３０′及び３２′と、抵抗４２及び４
３に結合されている。

【００１５】回路２４″の動作は、高論理信号２２及び
２０のそれぞれがトランジスタ３５及び３７のコレクタ
から電流が流れるようにし、それにより電流を選択的に
ソース及びシンクするという点で、回路２４′の動作と
実質的に同様である。信号２２及び２０が低論理である
場合には、抵抗の対４１、４２と３９、４３のそれぞれ
は、電源３６′の電位をトランジスタ３５のベースに印
加し、トランジスタ３７のベースから電流を接地へと放
電させ、それによって実質的に如何なる電流もソース又
はシンクされないようにする経路をもたらす。

【００１６】回路２４″は電流を適切且つ選択的にソー
ス及びシンクするが、回路２４′に関して先に記載した
のと同じ欠点を有している。さらにまた、回路２４′及
び２４″は、信号１８（図１に関して先に図示し記述し
た）が発生される仕方を参照することなしに説明したこ
とが理解されねばならない。そのような説明は、これら
の従来技術のチャージポンプ回路に伴う種々の欠点を適
切に例示するには不要なものである。

【００１７】

【発明が解決しようとする課題】従って、実質的に同一
のソース及びシンク電流振幅を有し、実質的に同一のソ
ース及びシンク活動化時間間隔を有し、定常電源の利用
度が比較的低く、そして電源出力電流における変動に対
して比較的不感なチャージポンプ回路を提供する必要性
がある。

【００１８】

【課題を解決するための手段】チャージポンプ回路は、
ループフィルタと、特定周波数の信号を出力する電圧制
御発振器と組み合わせて使用するように提供される。チ
ャージポンプは、ループフィルタへと電流を選択的に出
力する第１の回路を含む。この回路はさらに、回路素子
を有する第２の回路を含み、これらの回路素子の各々は
第１の回路の回路素子の１つと同一であり、ループフィ
ルタから電流を選択的に受け取る。

【００１９】本発明のこれらの及びその他の特徴並びに
利点は、以下の好ましい実施例の詳細な説明を読み、添
付図面との組み合わせにおいて特許請求の範囲を参照す
ることによって明らかとなる。

【００２０】

【実施例】図４を参照すると、本発明の第１の実施例の
とおりに製造される回路４４が示してある。これは従来
技術のチャージポンプの多くの障害を軽減する。図示す
るように、回路４４は、ＮＭＯＳ形トランジスタ５０を
含み、ポンプ制御信号５１に結合したゲート端子を備
え、ＮＭＯＳ形トランジスタのドレイン及びゲートの端
子と、ＮＭＯＳ形トランジスタ５６のゲート端子に結合
したソース端子を備えている。

【００２１】トランジスタ５０は、抵抗５８を通して抵
抗６０に、ＰＭＯＳ形トランジスタ６２のドレイン及び
ゲートの端子に、及びＰＭＯＳ形トランジスタ６４のゲ
ート端子に結合されたドレイン端子を備えている。抵抗
６０とトランジスタ６２及び６４は各々が電源６６に結
合され、一方のトランジスタ５４及び５６と抵抗５２
は、電気接地４９に結合されている。

【００２２】回路４４は、電流ソース又は電流シンクと
して構成することができる。したがって、信号５１は、
要求される回路構成の形式に依存する信号２０又は２２
を選択的に同様にすることができる。電流ソースの動作
では、図５（Ａ）の回路４４’によって示すように、ト
ランジスタのソース端子は電気接地４９に結合され、一
方のトランジスタ６４のドレイン端子は出力バス４
０”’に結合されている。バス４０”’は、図１に関し
て図示し説明したように従来のループフィルタに結合さ
れている。電流シンクの動作では、図５（Ｂ）の回路４
４”によって示すように、トランジスタ６４のソース端
子は電源６６に結合され、一方のトランジスタ５６のド
レイン端子はバス４０”’に結合されている。動作中、
高論理のポンプ制御信号がトランジスタ５０を活動化す
る。こうしたトランジスタの活動化が、抵抗５２及び６
０を通して、かつトランジスタ５４及び６２を通して電
源６６から電流は流される。回路４４の好適な実施例で
は、抵抗５２及び６０と、トランジスタ６２及び５４
は、抵抗５２及び６０を通して流れる電流量が実質的に
同じになるように選定されている。トランジスタ５４及
び６２を通して流れる電流量はまた、実質的に同じにな
るように製造される。この仕方では、当業者には明かで
あるように、トランジスタ６４及び５６から出力する電
流量は、実質的に同じである。さらに、トランジスタ６
４及び５６は、電流量のソース又はシンクの変動のため
に、トランジスタ６２及び５４に所要の関係に比例させ
ることができることは理解されるであろう。

【００２３】電流ソースの動作（図５（Ａ）参照）で
は、トランジスタ６４から出力する電流は、バス４
０”’上に置かれ、前述した仕方で従来のループフィル
タに入力する。電流シンクの構成（図５（Ｂ）参照）で
は、トランジスタ５６のドレイン端子は、ループフィル
タから電流量を引き、それは実質的に電源構成でのトラ
ンジスタ６４によって得られる電流量と同じである。こ
の仕方では、実質的に同一のソース及びシンクの電流量
が提供される。

【００２４】信号５１が低論理になるとき、トランジス
タ５０は非活動化になり、抵抗５２は、トランジスタ５
４のゲート及びドレイン端子の間と、トランジスタ５６
のゲート端子に存在するそれぞれの電位を放電する。こ
うした放電は、接地４９に対して行われる。この仕方で
は、トランジスタ５４及び５６が非活動化になり、電流
は吸い込まれるかシンクされる。さらに、低論理の信号
５１はまた、抵抗６０によって、トランジスタ６２及び
６４のドレインとゲート端子それぞれの両端に電圧を電
源６６から印加される。それによって、バス４０”’上
に電流が出力されるかソースされることから防ぐ。

【００２５】当業者には明かであるように、回路４４
は、等価な電流量を選択的に供給又はシンクするために
容易に適合させることができる。さらに、チャージポン
プ回路が２つの実質的に同一のソース及びシンク回路４
４’及び４４”を備える構成にさらにできることは明か
である。回路４４’及び４４”のそれぞれは、同一の回
路素子５０、５２、５４、５６、５８、６０、６２、６
４、及び６６を備え、信号５１を受け取った後、実質的
に同じ時間で電流をシンク又はソースする。ＮＭＯＳ形
及びＰＭＯＳ形の素子５０、５４、５６、６２、及び６
４を使用して、定常状態の電源の消費を最小にする。

【００２６】一方、回路４４はよく働くが、不利な点が
いくつかある。たとえば、回路の出力電流が抵抗５２、
５８、及び６０の抵抗値に依存する。実質的に同一の抵
抗値を有する抵抗を確実に製造することは困難である。
各々が変化しない同一のソース出力電流レベルを有する
回路４４を多く生産することはそのため困難である。さ
らに欠点として、回路の出力電流が、電源６６によって
生じる電流の変動に比例して変化する。一般に遭遇電圧
ドリフトはそのために望ましくない出力電流レベルを変
化する。

【００２７】図６を参照すると、本発明の第２の実施例
の教示のとおりに製造される回路４６が示してある。回
路４６は、回路２４における使用のために適合され、回
路４４と関連する多くの障害を軽減するためにさらに適
合される。

【００２８】図示するように、回路４６はＰＭＯＳ形ト
ランジスタ７０及びＮＭＯＳ形トランジスタ７２を含
み、選択的にそれらのそれぞれのゲート端子に印加され
るポンプ制御信号５１を有している。トランジスタ７０
は、ＰＭＯＳ形トランジスタ８４のソース端子に結合さ
れたソース端子を備えており、かつＰＭＯＳ形トランジ
スタ８６のソース端子、電源７１、抵抗１０２、及びＰ
ＭＯＳ形トランジスタ８８及び９２のそれぞれのソース
端子に結合されている。

【００２９】さらに、トランジスタ７０は、ドレイン端
子を備え、ＰＭＯＳ形トランジスタ７４とＮＭＯＳ形ト
ランジスタ７６のそれぞれのゲート端子、及びトランジ
スタ７２のドレイン端子に結合されている。トランジス
タ７２のソース端子は、電流源８２、抵抗９８及び１０
０、及びＮＭＯＳ形トランジスタ７６、９０、９４、及
び９６のそれぞれのソース端子に結合されている。電流
源８２は、トランジスタ８４のドレイン端子及びトラン
ジスタ８６のゲート端子にさらに結合されている。

【００３０】トランジスタ７４のドレイン端子は、ＮＰ
Ｎ形バイポーラトランジスタ７８のベース及びコレクタ
の端子に、及びトランジスタ７６のドレイン端子に結合
されている。トランジスタ７８のベース端子は、ＮＰＮ
形バイポーラトランジスタ８０及び８３のそれぞれのベ
ース端子に結合され、一方トランジスタ７８のエミッタ
端子は、トランジスタ８３のエミッタ端子に結合されて
いる。トランジスタ８０及び８３のエミッタ端子はそれ
ぞれ、トランジスタ９６及び９０のドレイン端子に結合
されている。さらに、トランジスタ８０のエミッタ端子
は、抵抗９８を通してさらに接地に結合されている。ト
ランジスタ８０及び８３のコレクタ端子は、相互にトラ
ンジスタ８８のドレイン及びゲート端子に、及び抵抗１
００に結合されている。抵抗９８、１００及びトランジ
スタ７２、７６、９０、９４、及び９６のソース端子
は、電気接地１０１に結合されている。

【００３１】トランジスタ９０及び８８のゲート端子は
それぞれ、ＮＭＯＳ形トランジスタ９４及びＰＭＯＳ形
トランジスタ９２のゲート端子に結合されている。トラ
ンジスタ９２及び９４のドレイン端子はそれぞれ、出力
バス４０”’に結合されている。それは、図１に関して
図示し説明したような従来のループフィルタに結合され
ている。

【００３２】電流ソースの構成（図７の回路４６’によ
って図示したもの）では、トランジスタ９４のドレイン
端子は電気接地に結合され、一方のトランジスタ９２の
ドレイン端子はバス４０”’に結合されている。電流シ
ンクの構成（図８の回路によって図示したもの）では、
トランジスタ９４のドレイン端子はバス４０”’に結合
され、一方のトランジスタ９２のドレイン端子は電源７
１に結合されている。

【００３３】高論理のポンプ制御信号５１は、トランジ
スタ７２を活動化にし、トランジスタ７０を非活動化に
する。それによって、トランジスタ７４を活動化にし、
トランジスタ７６を非活動化にする。この仕方では、電
源８２からトランジスタ８４を通して電流が流れ、トラ
ンジスタ８４のゲート端子とドレイン端子との間の電位
をフォースしてトランジスタ８６のゲート端子に印加さ
れる電位に対して実質的に等価になっている。それによ
って、トランジスタ８４及び８６によって、カレントミ
ラーを形成している。したがって、トランジスタ７４を
通して流れる電流量が実質的に、トランジスタ８６を通
して流れる電流量と同じになっている。

【００３４】トランジスタ７４を通して流れる電流がト
ランジスタ７８に結合することによって、トランジスタ
８０及び８３を活動化する。回路４６の好適な実施例で
は、トランジスタ７８及び８０は独自の電流増幅を提供
し、一方のトランジスタ８３はそれが受け取る電流を２
倍にする。トランジスタ８０からの電流出力は、抵抗９
８及びトランジスタ９６を通して流れる。さらに、トラ
ンジスタ８０及び８３のコレクタ端子が相互に抵抗１０
２に、及びトランジスタ８８のドレイン及びゲート端子
に結合されているので、トランジスタ８０によって受け
取る電流量のほぼ３倍が抵抗１０２及びトランジスタ８
８に分配される。トランジスタ７８、８０、及び８３に
関連する増幅率が所要するように変えることができるの
は当業者は理解されるだろう。

【００３５】トランジスタ７８及び８３のエミッタ端子
が相互に抵抗１００及びトランジスタ９０に結合されて
いるので、トランジスタ７８によって受け取る電流量の
ほぼ３倍が、抵抗１００及びトランジスタ９０に分配さ
れる。この回路の好適な実施例では、抵抗１００及び１
０２は、高論理の信号５１を受け取りしだいそれらを通
して流れる電流量と実質的に同じになるように選定され
る。さらに、トランジスタ９２及び９４は、高論理の信
号５１を受け取りしだいそれらを通して流れる電流量を
実質的に同じになるように選定される。

【００３６】したがって、電流ソースの構成では、トラ
ンジスタ９２を通して流れる電流がバス４０”’上に置
かれ、従来のループフィルタにソースされる。電流シン
クの構成では、トランジスタ９２からソースされるのと
実質的に同じである電流量が、バス４０”’を通してト
ランジスタ９４によって受け取られる。この仕方では、
実質的に同一の電流量が選択的に従来のループフィルタ
へそーすされたり、フィルタからシンクされる。

【００３７】低論理の信号５１がトランジスタ７２を非
活動化し、トランジスタ７０を活動化する。それによっ
て、トランジスタ７４の非活動化及びトランジスタ７６
の活動化が生じる。トランジスタ７６の活動化がトラン
ジスタ７８のコレクタ端子及びトランジスタ７８、８
０、及び８３のベース端子に生じて、接地１０１に結合
される。この仕方では、電流は電源７１から流れること
から阻止される。したがって、抵抗１０２がトランジス
タ８８及び９２のドレイン及びゲート端子に電位を生じ
て、電源７１によって供給される電位量とほぼ同じ値に
充電される。この仕方で、トランジスタ８８及び９２
は、非活動化されて、電流はソースしない。

【００３８】抵抗９８は、トランジスタ７６の活動化に
よって、接地１０１にトランジスタ９６のドレイン及び
ゲート端子の間にある電位を放電する。同様に、抵抗１
００は、トランジスタ９０及び９４のドレイン及びゲー
ト端子それぞれの間にある電位を放電する。このように
電位を放電することによって、トランジスタ９０及び９
４を非活動化し、電流が吸い込まれ又はシンクされるこ
とから阻止する。

【００３９】好適な電流ソースの構成では、各々のトラ
ンジスタ８４、８６、８８、９０、９２、９４、及び９
６は、電源７１のドリフトに応じて電流ソースのドリフ
トを防ぐために、それぞれ飽和領域で動作される。ＮＭ
ＯＳ形素子に関連するＰＭＯＳ形素子それぞれの単位に
比例するのが、実質的に同一であるすべての活動化時間
を実質的に続いて起こるため望ましい。さらに、トラン
ジスタ９２及び９４が所要するように、電流のソース又
はシンクの変動量のために、トランジスタ８８及び９０
に関して比例することができることは理解されるだろ
う。

【００４０】２つの回路４６’及び４６”がチャージポ
ンプ２４内に含むことができ、各々がそれぞれ前述した
仕方で選択的に電流を出力又はシンクするため、独自に
適合されることを当業者は理解されねばならない。した
がって、チャージポンプ２４が２つの回路から構成でき
て、各々が同一の回路素子７０〜１０２を備えるが、異
種及び相補モードを形作られる。また、回路増幅が所要
電流出力又は吸収振幅を供給するために適合させること
ができることも理解されねばならない。前述した仕方
で、このような同一の回路ＭＯＳ形素子を使用すること
で、実質的に同一の相補振幅、活動化時間間隔、低電力
消費量、及び電源ドリフトに対して実質的に反応しない
ことを提供する。

【００４１】図９の回路４８によって図示する本発明の
第３の実施例では、回路４６の抵抗９８、１００、及び
１０２はそれぞれ、ＮＭＯＳ形トランジスタ１２０及び
１２２と、ＰＭＯＳ形トランジスタ１２４によって交換
されている。したがって、回路４８は、これらの交換素
子１２０、１２２、及び１２４を除いて実質的に回路４
６と同じである。さらに、図１０及び図１１の回路４
８’及び４８”によって図示するように、回路４８のソ
ース及びシンクの構成はそれぞれ、これらの交換素子の
使用を除外して回路４６のソース及びシンクの構成に対
して実質的に同一である。

【００４２】高論理の活動化信号５１を受け取ると、回
路４６に関して前述した仕方でもって、トランジスタ７
２及び７４は活動化され、トランジスタ７０及び７６は
非活動化される。このようなトランジスタの活動化は、
トランジスタ８４及び８６を介して電源８２からの電流
の流れを生じさせ、それによってトランジスタ７８、８
０及び８３を活動化する。

【００４３】高論理の信号５１はまた、トランジスタ１
２０、１２２及び１２４の非活動化をも生じさせ、それ
によって電流がトランジスタ８８及び９２を介して流
れ、バス４０'"上へとソースされることを許容する。ト
ランジスタ１２０、１２２及び１２４の活動化はまた、
前述したシンク構成においてトランジスタ９４により電
流が選択的に受け取られることを許容する。

【００４４】低論理の信号５１は、トランジスタ１２
０、１２２及び１２４を活動化し、それによってトラン
ジスタ９６及び９０のそれぞれのゲートからドレーン端
子間の既存の電位を接地１０１へと放電し、トランジス
タ８８のドレーンからゲート端子間の電位がソース７１
の値に対応する値を有するようにさせる。このようにし
て、在来のループフィルタからは電流は吸収されず、又
はそこへ出力されない。

【００４５】回路４８は回路４６より好ましい。という
のは、トランジスタ１２０、１２２及び１２４を用いる
と、抵抗の許容度のなさがソース又は吸収電流を変化又
は変更させることを防止し、電流のより効率的な発生又
はシンクをもたらすからである。先の場合と同様、種々
の量の電流をシンク又はソースするために、トランジス
タ９２及び９４をトランジスタ８８及び９０に対してス
ケーリングすることができることが理解されねばならな
い。

【００４６】さて図１２を参照すると、そこには回路４
４′及び４４″を含むチャージポンプ回路２４'"が示さ
れている。これらの回路の各々の動作については前述し
てある。しかしながら回路２４'"はまた、帰還信号発生
及び出力信号センサ１３３を含んでおり、これはソース
及びシンク動作の共存に際して、電圧制御発振器（図１
に示されたものの如き）に対して信号１８′を提供す
る。

【００４７】図示のように、発生器即ちセンサ１３３
は、トランジスタ６４のドレーン端子に結合された入力
を有するインバータ１５０と、トランジスタ５６のドレ
ーン端子に結合された第１の入力を有するＮＯＲゲート
１５２を含んでいる。インバータ１５０の出力は、ゲー
ト１５２に対する第２の入力として結合されている。

【００４８】回路２４'"がループフィルタに対して電流
を同時的にシンク及びソースした場合、ゲート１５２に
対する両方の信号入力は低論理である。ゲート１５２は
高論理信号１５４を出力し、このような同時的なソース
及びシンクを示す。信号１８′は、電流がシンクされ且
つソースされない限り、常時高論理である。

【００４９】さて図１３を参照すると、そこにはチャー
ジポンプ回路２４""が示されており、これは第１の回路
４６′（図７参照）と、図８に示す回路４６″に類似の
第２の回路１６０と、前述したセンサ１３３とを含んで
いる。

【００５０】先に記載したように、回路４６′及び４
６″は、単一のチャージポンプ実施例において使用する
ことができる。冗長な電流源及びトランジスタを排除す
るために、チャージポンプ回路配置は図１３に示すよう
に構成できる。

【００５１】詳しく言えば、回路４６′は前述したよう
な仕方で電流をソースする。電流シンク動作において
は、高論理の信号２０がトランジスタ７２及び７４を活
動化し、トランジスタ７０及び７６を非活動化する。こ
のようにして、トランジスタ８６に結合される電源８２
からの電流は、図１１の回路４８″に関して前述した仕
方でもってトランジスタ７８、８０及び８３に結合され
る。信号２０が低論理となり、トランジスタ７２及び７
４を非活動化すると同時にトランジスタ７０及び７６を
活動化すると、トランジスタ７８、８０及び８３を通る
電流の流れは妨げられ、それによって電流がシンクする
ことが防止される。このようにして、回路１６０はチャ
ージポンプ回路として動作し、優れたシンクとソースの
整合を有することになる。なぜなら、電流のソース及び
シンク回路の両者について、単一の電源８２のみしか用
いられていないからである。

【００５２】本発明は記載し例示したのと同じ構成又は
方法に限定されるものではなく、特許請求の範囲に規定
された本発明の思想及び範囲から逸脱することなしに種
々の変更及び修正を行いうることが理解されるであろ
う。さらにまた、本発明の各種の回路４４、４６及び４
８の何れかにより用いられるトランジスタの何れかを、
他の等価な形式のトランジスタにより置き換えることが
できることが理解されねばならない。

【００５３】

【発明の効果】かくして、実質的に同一のソース及びシ
ンク電流振幅を有し、実質的に同一のソース及びシンク
活動化時間間隔を有し、定常電源の利用度が比較的低
く、そして電源出力電流における変動に対して比較的不
感なチャージポンプ回路が提供された。

【図面の簡単な説明】

【図１】本発明の好適な実施例の教示のとおりに製造さ
れる補正信号発生器のブロック図である。

【図２】従来技術の教示のとおりに製造される第１のチ
ャージポンプ回路の電気回路図である。

【図３】従来技術の教示のとおりに製造される第２のチ
ャージポンプ回路の電気回路図である。

【図４】本発明の第１の実施例の教示のとおりに製造さ
れ、チャージポンプ回路内における使用に適合される回
路の電気回路図である。

【図５】（Ａ）及び（Ｂ）はそれぞれ、電流ソース及び
電流シンクの構成における図４の回路を図示する電気回
路図である。

【図６】本発明の第２の実施例の教示のとおりに製造さ
れ、チャージポンプ回路内における使用に適合される回
路の電気回路図である。

【図７】電流ソースの構成における図６の回路を図示す
る電気回路図である。

【図８】電流シンクの構成における図６の回路を図示す
る電気回路図である。

【図９】本発明の第３の実施例の教示のとおりに製造さ
れ、チャージポンプ回路内における使用に適合される回
路の電気回路図である。

【図１０】電流ソースの構成における図９の回路を図示
する電気回路図である。

【図１１】電流シンクの構成における図９の回路を図示
する電気回路図である。

【図１２】図５（Ａ）及び（Ｂ）に示す回路を含み、共
存する電流のシンク及びソースを検知するフィードバッ
ク回路を備えたチャージポンプ回路の電気回路図であ
る。

【図１３】従来技術の教示のとおりに製造される第１の
図１０に示す回路と、図１１に示す回路の変更板とを含
む、チャージポンプ回路の電気回路図である。

【符号の説明】

１０位相補正信号発生器１２位相比較器１４基準信号１６ＶＣＯ出力信号１８信号２０補正信号２２補正信号２４チャージポンプ回路２５ループフィルタ３６電源３８電気接地４１電圧制御発振器（ＶＣＯ）５１ポンプ制御信号

Claims

【特許請求の範囲】

【請求項１】協動して選択的に電流を出力する第１の
複数の回路素子を有する第１の回路と、及び前記第１の
回路に結合され、各々が前記第１の複数の回路素子の特
定の１つと同一であって協動して電流シンクをもたらす
第２の複数の回路素子を有する第２の回路とからなる、
回路構成。
【請求項２】前記第１及び第２の回路に結合され、前
記第１の回路からの前記電流出力の発生を判定するセン
サをさらに含む、請求項１の回路構成。
【請求項３】第１の信号を前記第１の回路へと連絡し
て、前記第１の回路に前記第１の信号の受け取りから第
１の所定時間後に前記電流の出力を有効に生じさせる位
相比較器をさらに含み、前記位相比較器がさらに、第２
の信号を前記第２の回路へと連絡して前記第２の回路に
前記第２の信号の受け取りから第２の所定時間後に所定
量の電流を有効に吸収させる、請求項１の回路構成。
【請求項４】第１の時間間隔が前記第１の信号の受け取
りから前記電流の出力までの間の時間に等しく、第２の
時間間隔が前記第２の信号の受け取りから前記所定量の
電流の吸収までの間の時間に等しく、前記回路構成がさ
らに、前記第１及び第２の時間間隔を等しくするように
適合されている、請求項３の回路構成。
【請求項５】所定周波数の出力信号を生成するよう適
合された電圧制御発振器と、前記出力信号を所定の基準
周波数と比較して２つのエラー補正信号を生成する位相
比較器と、ある電位を有しておりその電位を前記電圧制
御発振器に印加するよう適合されたループフィルタと組
み合わせて用いるチャージポンプ回路であって、協動して前記２つのエラー補正信号の第１のものを受け
取るよう適合された回路素子を有し、前記２つの信号の
前記第１のものの受け取りから第１の所定時間後に前記
ループフィルタに電流を出力する回路素子を有する第１
の回路と、及び前記第１の回路に結合され、各々が前記
回路素子の特定の１つと同一である第２の回路素子を有
する第２の回路とからなり、前記第２の回路が前記２つ
のエラー補正信号の第２のものを受け取るよう適合され
ており、前記２つの信号の前記第２のものの受け取りか
ら第２の所定時間後に前記ループフィルタの前記電位を
降下させる、チャージポンプ回路。
【請求項６】前記第１及び第２の所定時間が等しい、
請求項５のチャージポンプ回路。
【請求項７】前記第１の回路からの前記出力電流の存
在を判定するのに有効な第３の回路をさらに含む、請求
項５のチャージポンプ回路。
【請求項８】前記第２の回路による前記ループフィル
タの前記電位の降下を判定するのに有効な第４の回路を
さらに含む、請求項５のチャージポンプ回路。
【請求項９】前記第１及び第２の回路の各々が、等し
い量の電流をソース及びシンクするよう適合されてい
る、請求項５のチャージポンプ回路。
【請求項１０】チャージポンプ回路の構成方法であっ
て、第１の複数の回路素子を選択する段階と、前記第１の複数の選択された素子を、電流を選択的に出
力するよう適合された第１の回路に配置する段階と、前記第１の複数の回路素子と同一の第２の複数の回路素
子を選択する段階と、前記第２の複数の回路素子を第２の回路に配置する段階
と、及び電流シンクを選択的に供給するよう前記第２の
回路を適合させる段階とからなり、前記第１の回路と協
動して、電流及び電流シンクを選択的に供給するのに有
効なチャージポンプ回路を形成することからなる方法。
【請求項１１】前記第１の回路からの前記電流出力を
検知する段階をさらに含む、請求項１０の方法。
【請求項１２】前記第２の回路により前記電流のシン
クを検知する段階をさらに含む、請求項１０の方法。
【請求項１３】前記第１及び第２の回路のそれぞれに
より等しい量の電流だけをソース及びシンクさせること
を許容する段階をさらに含む、請求項９の方法。
【請求項１４】所定周波数の出力信号を選択的に発生
するよう適合された電圧制御発振器との組み合わせにお
いて使用するチャージポンプ回路の構成方法であって、２つの同一な回路を準備し、前記２つの同一な回路の一方を、その同一回路の一方が
前記所定周波数を選択的に増大することを許容するのに
有効な前記電圧制御発振器に結合する段階と、及び前記
２つの同一な回路の他方を前記２つの同一な回路の前記
一方に結合し、その同一回路の他方が前記所定周波数を
選択的に減ずるのを有効に許容する段階とからなる方
法。
【請求項１５】前記所定周波数の増大を検知する段階
をさらに含む、請求項１４の方法。
【請求項１６】前記所定周波数の減少を検知する段階
をさらに含む、請求項１５の方法。