CN114362748B - 电荷泵的电流调整方法、电流调整电路和锁相环电路 - Google Patents
电荷泵的电流调整方法、电流调整电路和锁相环电路 Download PDFInfo
- Publication number
- CN114362748B CN114362748B CN202210266595.XA CN202210266595A CN114362748B CN 114362748 B CN114362748 B CN 114362748B CN 202210266595 A CN202210266595 A CN 202210266595A CN 114362748 B CN114362748 B CN 114362748B
- Authority
- CN
- China
- Prior art keywords
- phase difference
- current
- preset
- sampling clock
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005070 sampling Methods 0.000 claims abstract description 216
- 238000007599 discharging Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 3
- 230000006978 adaptation Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000011084 recovery Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请涉及电荷泵的电流调整方法、电流调整电路和锁相环电路,该电流调整方法包括接收鉴频器发送的任一采样时钟周期对应的采样数据,以确定任一采样时钟周期与输入数据的相位差的绝对值,判断相位差的绝对值是否小于预设标准相位差阈值,若否,则降低电荷泵的电流,并返回接收鉴频器发送的任一采样时钟周期对应的采样数据的步骤处理,直至相位差的绝对值小于预设标准相位差阈值,若是,则当在预设时间长度范围内,预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值均小于预设标准相位差阈值时,则保持电荷泵的电流不变。该电流调整方法能够提高整个锁相环电路对于输入数据的频率适应范围。
Description
技术领域
本申请涉及电路控制领域,具体涉及一种电荷泵的电流调整方法、电流调整电路和锁相环电路。
背景技术
锁相环电路是一种能消除时脉差异、时脉/数据回复及频率合成的电路架构,主要用于对输入信号的相位与频率作追踪与锁定,用以将输出信号的相位与频率固定在一个预定值范围内,以提供所需的频率。
其中,时钟和数据恢复电路中通常包含一锁相环电路,锁相环电路中电荷泵的电流的最佳值在理论上通常与输入数据的频率密切相关,然而,现有锁相环电路中电荷泵的电流通常无法根据输入数据的频率进行实时调节,这就导致整个锁相环回路的输入端存在对输入数据频率适应范围变窄的缺点。
发明内容
鉴于此,本申请提供一种电荷泵的电流调整方法、电流调整电路、锁相环电路以及时钟和数据恢复电路,能够根据实时采样数据对电荷泵的电流进行调节,进而提高整个锁相环电路的输入端对于输入数据的频率适应范围。
一种电荷泵的电流调整方法,应用于锁相环电路,锁相环电路包括鉴频器和电荷泵,该电流调整方法包括:
接收鉴频器发送的任一采样时钟周期对应的采样数据;
根据任一采样时钟周期对应的采样数据与输入数据,确定任一采样时钟周期与输入数据的相位差的绝对值;
判断相位差的绝对值是否小于预设标准相位差阈值;
若否,则降低电荷泵的电流,并返回接收鉴频器发送的任一采样时钟周期对应的采样数据的步骤处理,直至相位差的绝对值小于预设标准相位差阈值;
若是,则判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值;
当在预设时间长度范围内,预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值均小于预设标准相位差阈值时,则保持电荷泵的电流不变。
在一个实施例中,上述电流调整方法还包括:
当在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值中至少存在一相位差大于或等于预设标准相位差阈值时,返回接收鉴频器发送的任一采样时钟周期对应的采样数据的步骤处理,直至在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值均小于预设标准相位差阈值。
此外,还提供一种电荷泵的电流调整电路,应用于锁相环电路,锁相环电路包括鉴频器和电荷泵,电流调整电路分别用于与鉴频器和电荷泵电性连接,该电流调整电路包括:
数据接收单元,用于接收鉴频器发送的任一采样时钟周期对应的采样数据;
第一相位差处理单元,与数据接收单元电性连接,用于接收数据接收单元发送的任一采样时钟周期对应的采样数据,根据任一采样时钟周期对应的采样数据与输入数据,确定任一采样时钟周期与输入数据的相位差的绝对值,判断相位差的绝对值是否小于预设标准相位差阈值,在相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号;
第一相位差处理单元还用于当相位差大于或等于预设标准相位差阈值时,生成第二预设电平信号,第一预设电平信号与第二预设电平信号电性相反;
第二相位差处理单元,与第一相位差处理单元电性连接,用于接收第一相位差处理单元发送的第一预设电平信号,根据第一预设电平信号,判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,若是,则生成第三预设电平信号,所述第三预设电平信号与所述第一预设电平信号电性相同;
电流调整单元,与第一相位差处理单元和第二相位差处理单元分别电性连接,用于接收第一相位差处理单元发送的第二预设电平信号,根据第二预设电平信号,生成第一电流控制信号以降低电荷泵的电流;
电流调整单元还用于接收第二相位差处理单元发送的第三预设电平信号,根据第三预设电平信号生成第二电流控制信号,以保持电荷泵的电流不变。
在一个实施例中,数据接收单元还用于在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值中至少存在一相位差大于或等于预设标准相位差阈值时,接收鉴频器发送的下一采样时钟周期内的采样数据;
第一相位差处理单元还用于确定下一采样时钟周期内的采样数据与输入数据的相位差的绝对值,判断下一采样时钟周期对应的相位差的绝对值是否小于预设标准相位差阈值,当下一采样时钟周期对应的相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号并发送至第二相位差处理单元;
第一相位差处理单元还用于当下一采样时钟周期对应的相位差的绝对值大于或等于预设标准相位差阈值时,生成第二预设电平信号并发送至电流调整单元;
第二相位差处理单元还用于接收第一预设电平信号,根据第一预设电平信号判断在下一预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,直至生成第三预设电平信号。
在一个实施例中,数据接收单元采用D锁存器结构。
在一个实施例中,第一相位差处理单元采用异或门电路。
在一个实施例中,第二相位差处理单元包括反相器、第一与门电路以及第一逻辑控制单元,反相器的输入端和第一与门电路的第一输入端均与第一相位差处理单元的输出端电性连接,反相器的输出端与第一逻辑控制单元的复位端电性连接,第一与门电路的第二输入端用于输入时钟控制信号,第一与门电路的输出端与第一逻辑控制单元的时钟控制端电性连接,第一逻辑控制单元的输出端与电流调整单元的输入端电性连接,第一与门电路的第一输入端和第二输入端均为高电平有效。
在一个实施例中,电流调整单元包括电性连接的第二与门电路和第二逻辑控制单元,第二与门电路的第一输入端与第一相位差处理单元的输出端电性连接,第二逻辑控制单元的输出端用于与电荷泵电性连接,第二与门电路的第二输入端与第二相位差处理单元的输出端电性连接,第二与门电路的第一输入端和第二输入端均为低电平有效。
此外,还提供一种锁相环电路,包括:
鉴频器,用于根据预设采样时钟频率对输入数据进行鉴频采样,以得到任一采样时钟周期对应的采样数据并分别发送至相位检测器和电流调整电路;
相位检测器,用于对任一采样时钟周期对应的采样数据进行相位检测,生成第一相位差信号和第二相位差信号并分别发送至电荷泵;
电荷泵用于根据第一相位差信号产生充电电流,根据第二相位差信号产生放电电流,以根据充电电流或放电电流对回路滤波器进行充电或放电;
电流调整电路,采用上述电流调整电路,电流调整电路与电荷泵电性连接;
电荷泵还用于接收电流调整电路发送的第一电流控制信号,根据第一电流控制信号降低充电电流或放电电流;
电荷泵还用于接收电流调整电路发送的第二电流控制信号,以根据第二电流控制信号保持充电电流或放电电流不变;
回路滤波器与电荷泵电性连接,用于根据充电电流或放电电流产生控制电压信号并发送至压控振荡器;
压控振荡器,分别与回路滤波器和鉴频器电性连接,用于根据控制电压信号产生预设采样时钟频率信号并反馈至鉴频器。
此外,还提供一种时钟和数据恢复电路,包括上述锁相环电路。
上述电荷泵的电流调整方法,应用于锁相环电路,锁相环电路包括鉴频器和电荷泵,该调整方法包括接收鉴频器发送的任一采样时钟周期对应的采样数据,根据任一采样时钟周期对应的采样数据与输入数据,确定任一采样时钟周期与输入数据的相位差的绝对值,判断相位差的绝对值是否小于预设标准相位差阈值,若否,则降低电荷泵的电流,并返回接收鉴频器发送的任一采样时钟周期对应的采样数据的步骤处理,直至相位差的绝对值小于预设标准相位差阈值,若是,则判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,当在预设时间长度范围内,预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值均小于预设标准相位差阈值时,则保持电荷泵的电流不变,该调整方法通过对某一采样时钟周期内的采样数据与输入数据的相位差的绝对值进行判断,以对电荷泵的电流进行调节,直至判断在预设时间长度范围内,存在预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值均小于预设标准相位差阈值时才保持电荷泵的电流不变,从而实现根据采样数据对电荷泵的电流进行实时调节,进而当上述调整方法应用于锁相环电路时,锁相环电路能够输出不同的预设采样频率,进而能够从整体上提高了整个锁相环电路的输入端对于输入数据的频率适应范围。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种电荷泵的电流调整方法的流程示意图;
图2是本申请实施例提供的一种理想状态下每个采样时钟周期的采样点与每个数据比特长度的中间点之间的位置关系示意图;
图3是本申请实施例提供的一种实际采样过程中下每个采样时钟周期的采样点偏离每个数据比特长度的中间点的位置示意图;
图4是本申请实施例提供的另一种电荷泵的电流调整方法的流程示意图;
图5是本申请实施例提供的采样时钟周期与输入数据对应的相位差的绝对值以及对应的电荷泵的电流各自随时间的变化的示意图;
图6是本申请实施例提供的一种电荷泵的电流调整电路的结构框图;
图7是本申请实施例提供的一种电荷泵的电流调整电路的电路结构原理图;
图8是本申请实施例提供的一种锁相环电路的结构框图。
具体实施方式
下面结合附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
如图1所示,提供一种电荷泵的电流调整方法,应用于锁相环电路,锁相环电路包括鉴频器和电荷泵,该电流调整方法包括:
步骤S110,接收鉴频器发送的任一采样时钟周期对应的采样数据。
其中,根据预设采样时钟频率可对应确定采样时钟周期,鉴频器通常用于按照预设采样频率对输入数据进行采样,鉴频器在获取到任一采样时钟周期对应的采样数据后,进一步将任一采样时钟周期对应的采样数据发送至电荷泵。
其中,上述预设采样频率通常为锁相环电路输出信号所提供。
步骤S120,根据任一采样时钟周期对应的采样数据与输入数据,确定任一采样时钟周期与输入数据的相位差的绝对值。
其中,由于预设采样时钟频率与输入数据频率往往存在差异,因而在按照预设采样时钟频率对输入数据进行采样时,采样数据往往与输入数据存在差异,且上述输入数据往往为预设输入数据,通过比较任一采样时钟周期对应的采样数据与输入数据的差异,即可确定任一采样时钟周期与输入数据的相位差的绝对值。
其中,在确定任一采样时钟周期与输入数据的相位差的绝对值的过程中,为提高效率,可仅仅选取输入数据中两个相邻且不同数值的比特数据位(即相邻的比特数据分别为0和1,或者1和0)进行比较,从而更准确和快速的确定任一采样时钟周期与输入数据的相位差的绝对值。
其中,任一采样时钟周期所对应的输入数据(即输入数据的每一比特数据位)可能相同,也可能不同。
步骤S130,判断相位差的绝对值是否小于预设标准相位差阈值,若否,则进入步骤S140,若是,则进入步骤S150。
在一个实施例中,上述预设标准相位差阈值通常设置为0.5个比特数据长度,这是因为理想状态下,通常是认为在每个数据比特长度的中心处(即中间位置点)进行采样,换言之,每个采样时钟周期的采样点与每个数据比特长度的中间点在理想状态下可认为是重合的。
如图2所示,以输入数据Data1=D0 ~D7=10000111为例说明,每个采样时钟周期的采样点均与每一比特数据位长度的中间点重合,即在每一比特数据位长度的中间点进行采样,以D4和D5为例说明,显然,采样时钟周期对应的采样数据为D4=0和D5=1,采样数据准确。
其中,实际采样的过程中,每一比特数据位的采样点可能会偏离每一比特数据位长度的中间点,显然,这种偏离程度若在0.5个比特数据长度之内(UI表示比特数据位长度),则通常不会影响每个采样时钟周期对应的采样数据的准确性。
在任一采样时钟周期对应的相位差的绝对值不小于预设标准相位差阈值时,需要进入步骤S140进行处理,以对电荷泵的电流进行调节,以调节预设采样频率与从而减小相位差;在相位差的绝对值小于预设标准相位差阈值时,需要进一步进入步骤S150进行处理。
步骤S140,降低电荷泵的电流,并返回步骤S110处理,直至相位差的绝对值小于预设标准相位差阈值。
其中,相位差大于预设标准相位差阈值时,即每一比特数据位的采样点相对于每一比特数据位长度的中间点的偏离程度大于预设标准相位差阈值,此时每个采样时钟周期对应的采样数据会发生错误,与输入数据不符。
以输入数据Data1=D0 ~D7=10000111为例说明,如图3所示,每一比特数据位的采样点相对于每一比特数据位长度的中间点的偏离程度大于0.5个比特数据长度(为便于说明,规定以向右侧偏离为正),以D4和D5两个相邻且不同数值的比特数据位为例说明,显然,采样时钟周期对应的采样数据为D4=1和D5=1,与输入数据(D4=0和D5=1)相比,采样数据出现错误,这表明任一采样时钟周期与输入数据的相位差的绝对值太大。
此时,通过进一步降低电荷泵的电流以对锁相环电路输出的预设采样频率进行调节,进而对采样时钟周期与输入数据的相位差的绝对值进行调节,从而使得每个采样时钟周期的采样点相对于每一比特数据位长度的中间点的偏离程度不断缩小,并返回步骤S110进行进一步的判断处理,直至任一采样时钟周期与输入数据的相位差的绝对值小于预设标准相位差阈值。
步骤S150,判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,若是,则进入步骤S160。
其中,仅仅判断一个采样时钟周期与输入数据对应的相位差的绝对值小于预设标准相位差阈值时未必能够完全保证电荷泵的电流调整到位(即保证预设采样时钟频率与输入数据频率之间的差值在一定范围内),因而通常设置一个预设时间长度范围,在该预设时间长度范围内,若存在预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值均小于预设标准相位差阈值,则进入步骤S160。
其中,该预设时间长度范围可理解为上述鉴频器在对输入数据进行频率跟踪时对应的频率锁定时间。
步骤S160,保持电荷泵的电流不变。
上述电荷泵的电流调整方法,通过对某一采样时钟周期内的采样数据与输入数据的相位差的绝对值进行判断,以对电荷泵的电流进行调节,直至判断在预设时间长度范围内,存在预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值均小于预设标准相位差阈值时,才保持电荷泵的电流不变,从而实现根据实时采样数据对电荷泵的电流进行调节,进而使得锁相环电路能够输出不同的预设采样频率以对不同的输入数据频率进行锁定跟踪,从整体上提高了整个锁相环电路的输入端对于输入数据的频率适应范围。
在一个实施例中,如图4所示,上述电流调整方法还包括:
步骤S170,当在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值中至少存在一相位差大于或等于预设标准相位差阈值时,返回步骤S110处理,直至在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值均小于预设标准相位差阈值。
其中,若在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值中至少存在一相位差大于或等于预设标准相位差阈值时,即表明预设采样频率与输入数据频率仍然存在较大差异,此时电荷泵的电流未调整到位,需要返回步骤S110继续处理,直至在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值均小于预设标准相位差阈值。
如图5所示,采样时钟周期与输入数据对应的相位差的绝对值以及对应的电荷泵的电流各自随时间的变化的示意图,其中,Y1表示采样时钟周期与输入数据对应的相位差的绝对值,Y2表示对应的电荷泵的电流,在t=T1时刻时,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值均小于预设标准相位差阈值,预设标准相位差阈值为0.5个比特数据长度,此时电荷泵的电流调整结束。
本实施例中,通过判断在预设时间长度范围内,预设数量个采样时钟周期各自与所述输入数据之间所对应的相位差的绝对值是否均小于所述预设标准相位差阈值,当在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值中至少存在一相位差大于或等于预设标准相位差阈值时,进一步返回步骤S110进行处理,通过调节电荷泵的电流,进而通过锁相环电路输出调节预设采样频率,使得预设采样频率与输入数据频率差值保持在允许的误差范围内,即预设数量个采样时钟周期各自与所述输入数据之间所对应的相位差的绝对值均小于预设标准相位差阈值,从而实现根据实时采样数据对电荷泵的电流进行调节,进而使得锁相环电路能够输出不同的预设采样频率以对不同的输入数据频率进行锁定跟踪,进一步从整体上提高了整个锁相环电路的输入端对于输入数据的频率适应范围。
此外,如图6所示,还提供一种电荷泵230的电流调整电路210,应用于锁相环电路200,锁相环电路200包括鉴频器220和电荷泵230,锁相环电路200可进一步参考图7,电流调整电路210分别与鉴频器220和电荷泵230电性连接,电流调整电路210包括:
数据接收单元211,用于接收鉴频器220发送的任一采样时钟周期对应的采样数据;
第一相位差处理单元212,与数据接收单元211电性连接,用于接收数据接收单元211发送的任一采样时钟周期对应的采样数据,根据任一采样时钟周期对应的采样数据与输入数据,确定任一采样时钟周期与输入数据的相位差的绝对值,判断相位差的绝对值是否小于预设标准相位差阈值,在相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号;
第一相位差处理单元212还用于当相位差大于或等于预设标准相位差阈值时,生成第二预设电平信号,第一预设电平信号与第二预设电平信号电性相反;
第二相位差处理单元213,与第一相位差处理单元212电性连接,用于接收第一相位差处理单元212发送的第一预设电平信号,根据第一预设电平信号,判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,若是,则生成第三预设电平信号,所述第三预设电平信号与所述第一预设电平信号电性相同;
电流调整单元214,与第一相位差处理单元212和第二相位差处理单元213分别电性连接,用于接收第一相位差处理单元212发送的第二预设电平信号,根据第二预设电平信号,生成第一电流控制信号以降低电荷泵230的电流;
电流调整单元214还用于接收第二相位差处理单元213发送的第三预设电平信号,根据所述第三预设电平信号生成第二电流控制信号,以保持电荷泵230的电流不变。
在一个实施例中,数据接收单元211还用于在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据对应的相位差的绝对值中至少存在一相位差大于或等于预设标准相位差阈值时,接收鉴频器220发送的下一采样时钟周期内的采样数据;
第一相位差处理单元212还用于确定下一采样时钟周期内的采样数据与输入数据的相位差的绝对值,判断下一采样时钟周期对应的相位差的绝对值是否小于预设标准相位差阈值,当下一采样时钟周期对应的相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号并发送至第二相位差处理单元213;
第一相位差处理单元212还用于当下一采样时钟周期对应的相位差的绝对值大于或等于预设标准相位差阈值时,生成第二预设电平信号并发送至电流调整单元214;
第二相位差处理单元213还用于接收第一预设电平信号,根据第一预设电平信号判断在下一预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,直至生成第三预设电平信号。
其中,第一相位差处理单元212和第二相位差处理单元213均可通过数字逻辑电路实现。
本实施例中,电荷调整电路210通过数据接收单元211、第一相位差处理单元212、第二相位差处理单元213和电流调整单元214的配合,通过第一相位差处理单元212,根据任一采样时钟周期对应的采样数据与输入数据,确定任一采样时钟周期与输入数据的相位差的绝对值,并判断相位差的绝对值是否小于预设标准相位差阈值,在相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号,当相位差大于或等于预设标准相位差阈值时,生成第二预设电平信号,通过电流调整单元214接收第一相位差处理单元212发送的第二预设电平信号,根据第二预设电平信号,生成第一电流控制信号以降低电荷泵230的电流,以对电荷泵230的电流进行调节,然后进一步通过第二相位差处理单元213判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与输入数据之间的相位差的绝对值是否均小于预设标准相位差阈值,若是,则生成第三预设电平信号,第三预设电平信号与第一预设电平信号电性相同,通过电流调整单元214根据第三预设电平信号生成第二电流控制信号,以保持电荷泵230的电流不变,从而实现根据实时采样数据对电荷泵230的电流进行调节,进而使得锁相环电路100能够输出不同的预设采样频率以对不同的输入数据频率进行锁定跟踪,从整体上提高了整个锁相环电路100的输入端对于输入数据的频率适应范围。
在一个实施例中,数据接收单元211采用D锁存器结构。
在一个实施例中,第一相位差处理单元212采用异或门电路。
在一个实施例中,如图7所示,第二相位差处理单元213包括反相器213a、第一与门电路213b以及第一逻辑控制单元213c,反相器213a的输入端和第一与门电路213b的第一输入端均与第一相位差处理单元212的输出端电性连接,反相器213a的输出端与第一逻辑控制单元213c的复位端电性连接,第一与门电路213b的第二输入端用于输入时钟控制信号,第一与门电路213b的输出端与第一逻辑控制单元213c的时钟控制端电性连接,第一逻辑控制单元213c的输出端与电流调整单元214的输入端电性连接,第一与门电路213b的第一输入端和第二输入端均为高电平有效。
这里以第一预设电平信号为高电平信号、第二预设电平信号为低电平为例说明,当第一相位差处理单元212在判断相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号并分别发送至反相器213a的输入端和第一与门电路213b的第一输入端,此时反相器213a的输入端为低电平信号,第一逻辑控制单元213c的复位端输入为无效信号,第一逻辑控制单元213c的第一输入端为高电平信号,在第一逻辑控制单元213c的第二输入端为时钟控制信号的作用下,第一逻辑控制单元213c开始计数,统计各个采样时钟周期中第一相位差处理单元212输出的电平为高电平信号的次数。
其中,第一逻辑控制单元213c还用于在预设时间长度范围内统计到预设数量个高电平信号时,即预设数量个采样时钟周期各自与输入数据之间所对应的相位差的绝对值均小于预设标准相位差阈值时,生成电流调整结束信号并发送至电流调整单元214,此时电流调整单元214不工作,不再对电流泵230的电流进行调整。
其中,第一相位差处理单元212还用于当相位差大于或等于预设标准相位差阈值时,生成第二预设电平信号并发送至电流调整单元214,电流调整单元214根据第二预设电平信号,生成第一电流控制信号以降低电荷泵230的电流,若第一预设电平信号为高电平信号,则此时第二预设电平信号为低电平信号。
其中,数据接收单元211采用D锁存器结构,以输入数据Data1=D0 ~D7=10000111为例说明,结合图2所示,以D4和D5两个相邻且不同数值的比特数据位为例说明,此时数据接收单元211可采用两个D锁存器实现,其中一个D锁存器的输出端与第一相位差处理单元212的一输入端电性连接,另一个D锁存器的输出端与第一相位差处理单元212的另一一输入端电性连接。
在一个实施例中,如图7所示,电流调整单元214包括电性连接的第二与门电路214a和第二逻辑控制单元214b,第二与门电路214a的第一输入端与第一相位差处理单元212的输出端电性连接,第二逻辑控制单元214b的输出端用于与电荷泵230电性连接,第二与门电路214a的第二输入端与第二相位差处理单元213的输出端电性连接,第二与门电路214a的第一输入端和第二输入端均为低电平有效。
由于第二与门电路214a的第一输入端和第二输入端均为低电平有效,因此,若第一预设电平信号为高电平信号,进而当第一相位差处理单元212生成第二预设电平信号(低电平信号)时,第二相位差处理单元213的输出也为低电平信号,此时电流调整单元214的第一输入端和第二输入端均输入低电平信号,显然电流调整单元214开始工作,生成第一电流控制信号以降低电荷泵230的电流。
此外,如图8所示,还提供一种锁相环电路200,包括:
鉴频器220,用于根据预设采样时钟频率对输入数据进行鉴频采样,以得到任一采样时钟周期对应的采样数据并分别发送至相位检测器240和电流调整电路210;
相位检测器240,用于对任一采样时钟周期对应的采样数据进行相位检测,生成第一相位差信号和第二相位差信号并分别发送至电荷泵230;
电荷泵230用于根据第一相位差信号产生充电电流,根据第二相位差信号产生放电电流,以根据充电电流或放电电流对回路滤波器250进行充电或放电;
电流调整电路210,电流调整电路210与电荷泵230电性连接;
电荷泵230还用于接收电流调整电路210发送的第一电流控制信号,根据第一电流控制信号降低充电电流或放电电流;
电荷泵230还用于接收电流调整电路210发送的第二电流控制信号,以根据第二电流控制信号保持充电电流或放电电流不变;
回路滤波器250与电荷泵230电性连接,用于根据充电电流或放电电流产生控制电压信号并发送至压控振荡器260;
压控振荡器260,分别与回路滤波器250和鉴频器220电性连接,用于根据控制电压信号产生预设采样时钟频率信号并反馈至鉴频器220。
此外,还提供一种时钟和数据恢复电路,包括上述锁相环电路200。
此外,还提供一种可读存储介质,可读存储介质存储有计算机程序,计算机程序在被处理器执行时实施上述调整方法。
上述单元中各个单元的划分仅用于举例说明,在其他实施例中,可将上述单元按照需要划分为不同的单元,以完成上述单元的全部或部分功能。关于的上述单元具体限定可以参见上文中对于方法的限定,在此不再赘述。
即,以上仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
另外,对于特性相同或相似的结构元件,本申请可采用相同或者不相同的标号进行标识。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请中,“例如”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“例如”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请,本申请给出了以上描述。在以上描述中,为了解释的目的而列出了各个细节。
应当明白的是,本领域普通技术人员可以认识到,在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中,不会对公知的结构和过程进行详细阐述,以避免不必要的细节使本申请的描述变得晦涩。因此,本申请并非旨在限于所示的实施例,而是与符合本申请所公开的原理和特征的最广范围相一致。
Claims (9)
1.一种电荷泵的电流调整方法,其特征在于,应用于锁相环电路,所述锁相环电路包括鉴频器和电荷泵,所述电流调整方法包括:
接收所述鉴频器发送的任一采样时钟周期对应的采样数据;
根据所述任一采样时钟周期对应的采样数据与输入数据,确定所述任一采样时钟周期与所述输入数据的相位差的绝对值;
判断所述相位差的绝对值是否小于预设标准相位差阈值;
若否,则降低所述电荷泵的电流,并返回所述接收所述鉴频器发送的任一采样时钟周期对应的采样数据的步骤处理,直至所述相位差的绝对值小于预设标准相位差阈值;
若是,则判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值是否均小于所述预设标准相位差阈值;
当在所述预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值均小于所述预设标准相位差阈值时,则保持所述电荷泵的电流不变。
2.根据权利要求1所述的电荷泵的电流调整方法,其特征在于,还包括:
当在所述预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值中至少存在一相位差大于或等于所述预设标准相位差阈值时,返回所述接收所述鉴频器发送的任一采样时钟周期对应的采样数据的步骤处理,直至在所述预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值均小于所述预设标准相位差阈值。
3.一种电荷泵的电流调整电路,其特征在于,应用于锁相环电路,所述锁相环电路包括鉴频器和电荷泵,所述电流调整电路分别用于与所述鉴频器和所述电荷泵电性连接,所述电流调整电路包括:
数据接收单元,用于接收所述鉴频器发送的任一采样时钟周期对应的采样数据;
第一相位差处理单元,与所述数据接收单元电性连接,用于接收所述数据接收单元发送的任一采样时钟周期对应的采样数据,根据所述任一采样时钟周期对应的采样数据与输入数据,确定所述任一采样时钟周期与所述输入数据的相位差的绝对值,判断所述相位差的绝对值是否小于预设标准相位差阈值,当所述相位差的绝对值小于预设标准相位差阈值时,生成第一预设电平信号;
所述第一相位差处理单元还用于当所述相位差大于或等于预设标准相位差阈值时,生成第二预设电平信号,所述第一预设电平信号与所述第二预设电平信号电性相反;
第二相位差处理单元,与所述第一相位差处理单元电性连接,用于接收所述第一相位差处理单元发送的第一预设电平信号,根据所述第一预设电平信号,判断在预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值是否均小于所述预设标准相位差阈值,若是,则生成第三预设电平信号,所述第三预设电平信号与所述第一预设电平信号电性相同;
电流调整单元,与所述第一相位差处理单元、所述第二相位差处理单元和所述电荷泵分别电性连接,用于接收所述第一相位差处理单元发送的所述第二预设电平信号,根据所述第二预设电平信号生成第一电流控制信号,以降低所述电荷泵的电流;
所述电流调整单元还用于接收所述第二相位差处理单元发送的所述第三预设电平信号,根据所述第三预设电平信号生成第二电流控制信号,以保持所述电荷泵的电流不变。
4.根据权利要求3所述的电荷泵的电流调整电路,其特征在于,所述数据接收单元还用于在所述预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值中至少存在一相位差大于或等于所述预设标准相位差阈值时,接收所述鉴频器发送的下一采样时钟周期内的采样数据;
所述第一相位差处理单元还用于确定所述下一采样时钟周期内的采样数据与输入数据的相位差的绝对值,判断所述下一采样时钟周期对应的相位差的绝对值是否小于所述预设标准相位差阈值,当所述下一采样时钟周期对应的相位差的绝对值小于所述预设标准相位差阈值时,生成所述第一预设电平信号并发送至第二相位差处理单元;
所述第一相位差处理单元还用于当所述下一采样时钟周期对应的相位差的绝对值大于或等于预设标准相位差阈值时,生成所述第二预设电平信号并发送至所述电流调整单元;
所述第二相位差处理单元还用于接收所述第一预设电平信号,根据所述第一预设电平信号判断在下一预设时间长度范围内,连续预设数量个采样时钟周期各自与所述输入数据之间的相位差的绝对值是否均小于所述预设标准相位差阈值,直至生成所述第三预设电平信号。
5.根据权利要求3所述的电荷泵的电流调整电路,其特征在于,所述数据接收单元采用D锁存器结构。
6.根据权利要求3所述的电荷泵的电流调整电路,其特征在于,所述第一相位差处理单元采用异或门电路。
7.根据权利要求3所述的电荷泵的电流调整电路,其特征在于,所述第二相位差处理单元包括反相器、第一与门电路以及第一逻辑控制单元,所述反相器的输入端和所述第一与门电路的第一输入端均与所述第一相位差处理单元的输出端电性连接,所述反相器的输出端与所述第一逻辑控制单元的复位端电性连接,所述第一与门电路的第二输入端用于输入时钟控制信号,所述第一与门电路的输出端与所述第一逻辑控制单元的时钟控制端电性连接,所述第一逻辑控制单元的输出端与所述电流调整单元的输入端电性连接,所述第一与门电路的第一输入端和所述第二输入端均为高电平有效。
8.根据权利要求7所述的电荷泵的电流调整电路,其特征在于,所述电流调整单元包括电性连接的第二与门电路和第二逻辑控制单元,所述第二与门电路的第一输入端与所述第一相位差处理单元的输出端电性连接,所述第二逻辑控制单元的输出端用于与所述电荷泵电性连接,所述第二与门电路的第二输入端与所述第二相位差处理单元的输出端电性连接,所述第二与门电路的第一输入端和所述第二输入端均为低电平有效。
9.一种锁相环电路,其特征在于,包括:
鉴频器,用于根据预设采样时钟频率对输入数据进行鉴频采样,以得到任一采样时钟周期对应的采样数据并分别发送至相位检测器和电流调整电路;
所述相位检测器,用于对所述任一采样时钟周期对应的采样数据进行相位检测,生成第一相位差信号和第二相位差信号并分别发送至电荷泵;
所述电荷泵用于根据所述第一相位差信号产生充电电流,根据所述第二相位差信号产生放电电流,以根据所述充电电流或所述放电电流对回路滤波器进行充电或放电;
所述电流调整电路,采用权利要求3至8中任一项所述的电流调整电路,所述电流调整电路与所述电荷泵电性连接;
所述电荷泵还用于接收所述电流调整电路发送的所述第一电流控制信号,根据所述第一电流控制信号降低所述充电电流或所述放电电流;
所述电荷泵还用于接收所述电流调整电路发送的所述第二电流控制信号,以根据所述第二电流控制信号保持所述充电电流或所述放电电流不变;
所述回路滤波器与所述电荷泵电性连接,用于根据所述充电电流或所述放电电流产生控制电压信号并发送至压控振荡器;
所述压控振荡器,分别与所述回路滤波器和所述鉴频器电性连接,用于根据所述控制电压信号产生所述预设采样时钟频率信号并反馈至所述鉴频器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210266595.XA CN114362748B (zh) | 2022-03-18 | 2022-03-18 | 电荷泵的电流调整方法、电流调整电路和锁相环电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210266595.XA CN114362748B (zh) | 2022-03-18 | 2022-03-18 | 电荷泵的电流调整方法、电流调整电路和锁相环电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114362748A CN114362748A (zh) | 2022-04-15 |
CN114362748B true CN114362748B (zh) | 2022-05-27 |
Family
ID=81094701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210266595.XA Active CN114362748B (zh) | 2022-03-18 | 2022-03-18 | 电荷泵的电流调整方法、电流调整电路和锁相环电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114362748B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274680A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 位相同期回路 |
CN101931401A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
CN104579323A (zh) * | 2014-08-22 | 2015-04-29 | 魏建军 | 一种二级鉴频鉴相电荷泵锁相环 |
CN111819777A (zh) * | 2018-03-08 | 2020-10-23 | 华为技术有限公司 | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 |
CN112865788A (zh) * | 2021-01-03 | 2021-05-28 | 复旦大学 | 一种具有自适应锁频环的低功耗亚采样锁相环 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200721683A (en) * | 2005-11-25 | 2007-06-01 | Novatek Microelectronics Corp | Phase lock loop and method for reducing lock time and jitter of phase lock loop thereof |
JP2011259331A (ja) * | 2010-06-11 | 2011-12-22 | Panasonic Corp | Pll回路 |
-
2022
- 2022-03-18 CN CN202210266595.XA patent/CN114362748B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274680A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | 位相同期回路 |
CN101931401A (zh) * | 2009-06-24 | 2010-12-29 | 中国科学院微电子研究所 | 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构 |
CN104579323A (zh) * | 2014-08-22 | 2015-04-29 | 魏建军 | 一种二级鉴频鉴相电荷泵锁相环 |
CN111819777A (zh) * | 2018-03-08 | 2020-10-23 | 华为技术有限公司 | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 |
CN112865788A (zh) * | 2021-01-03 | 2021-05-28 | 复旦大学 | 一种具有自适应锁频环的低功耗亚采样锁相环 |
Non-Patent Citations (1)
Title |
---|
Design and Simulation of LV PLL with ALF D-Charge Pump in 90 nm CMOS Technology;Dhwani P.Sametriya 等;《IEEE》;20170109;第1034-1038页 * |
Also Published As
Publication number | Publication date |
---|---|
CN114362748A (zh) | 2022-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6337589B1 (en) | Phase-lock loop with independent phase and frequency adjustments | |
US6628171B1 (en) | Method, architecture and circuit for controlling and/or operating an oscillator | |
US5159279A (en) | Apparatus and method for detecting out-of-lock condition in a phase lock loop | |
US10860052B2 (en) | Hybrid single loop feedback retiming circuit | |
JP3649194B2 (ja) | Pll回路および光通信受信装置 | |
CN103944543A (zh) | 相位比较电路和数据接收单元 | |
CN117559992B (zh) | 时钟数据恢复电路及芯片 | |
CN108768393B (zh) | 一种用于pll频率综合器的周跳抑制电路 | |
US20080084233A1 (en) | Frequency regulator having lock detector and frequency regulating method | |
US6987825B1 (en) | Digital synchronous circuit for stably generating output clock synchronized with input data | |
US7315189B2 (en) | Retiming circuits for phase-locked loops | |
CN114362748B (zh) | 电荷泵的电流调整方法、电流调整电路和锁相环电路 | |
CN112311388B (zh) | 检测电路、锁相环系统、集成电路芯片及电子设备 | |
CN111294043B (zh) | 一种基于pll的自动恢复外部时钟的系统 | |
CN111464180B (zh) | 一种具有锁定检测功能的锁相环电路 | |
CN112290936A (zh) | 一种能够快速锁定的锁相环电路 | |
JP3617456B2 (ja) | Pll回路および光通信受信装置 | |
CN107809238B (zh) | 一种基于mcu的锁相环锁定检测方法和mcu | |
Chang et al. | A 5-Gb/s adaptive digital CDR circuit with SSC capability and enhanced high-frequency jitter tolerance | |
CN213426142U (zh) | 一种能够快速锁定的锁相环电路 | |
JP2024509432A (ja) | クロックデータリカバリ回路及びクロックデータリカバリ方法 | |
CN106301355B (zh) | 一种多相位时钟输出的装置 | |
CN116155273B (zh) | 一种基于频率电压转换的注入锁定锁频环路及方法 | |
CN118199623A (zh) | 一种应用于锁相环的锁定检测电路 | |
CN113612474B (zh) | 一种抗抖动的高速鉴频器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |