TWI538411B - 注入鎖相迴路 - Google Patents

注入鎖相迴路 Download PDF

Info

Publication number
TWI538411B
TWI538411B TW104111079A TW104111079A TWI538411B TW I538411 B TWI538411 B TW I538411B TW 104111079 A TW104111079 A TW 104111079A TW 104111079 A TW104111079 A TW 104111079A TW I538411 B TWI538411 B TW I538411B
Authority
TW
Taiwan
Prior art keywords
signal
injection
phase
reference signal
delayed
Prior art date
Application number
TW104111079A
Other languages
English (en)
Other versions
TW201637367A (zh
Inventor
劉深淵
葉哲維
Original Assignee
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣大學 filed Critical 國立臺灣大學
Priority to TW104111079A priority Critical patent/TWI538411B/zh
Application granted granted Critical
Publication of TWI538411B publication Critical patent/TWI538411B/zh
Publication of TW201637367A publication Critical patent/TW201637367A/zh

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

注入鎖相迴路
本發明係關於一種注入鎖相迴路,詳而言之,係關於一種應用於通訊領域之次諧波注入鎖相迴路。
鎖相迴路(Phase-Locked Loops;PLL)被廣泛運用在電子和通訊領域,包含記憶體、微處理器、硬碟驅動裝置、射頻無線收發器和光纖收發器等。鎖相迴路可視為一個輸出相位和輸入相位的回授系統,用以同步輸入的參考訊號和回授後的輸出訊號,使兩者操作在同樣的頻率。
低相位雜訊鎖相迴路(low-phase-noise PLL)運用於時脈產生器(clock generation)、頻率合成器(frequency synthesis)、或類比至數位轉換器(conversion)等用途,低相位雜訊鎖相迴路可透過次諧波注入(sub-harmonically injection-locked)的技巧來壓抑振盪器的相位雜訊,但其注入時間點(injection timing)會受製程變異與電源電壓的影響,進而影響壓抑相位雜訊的效果。
傳統的次諧波注入鎖相迴路使用的是二階被動迴路濾波器,其由一小電容元件並聯上串聯的一電阻元件和一大電容元件所構成。次諧波注入鎖相迴路之迴路穩定度可 以相位邊限(phase margin)來表示,而為了得到良好的相位邊限,通常需要在迴路濾波器中使用較大的電容元件,惟較大的電容元件相對需要較大的電路面積,此並不適合在現今次微米製程趨勢下實現。
因此,如何提出一種來克服前述問題,是為目前業界極待解決之議題。
為解決至少上述問題,本發明提出一種注入鎖相迴路,係包括:訊號產生單元,係接收一輸入訊號以根據該輸入訊號產生一注入訊號及一參考訊號;相位頻率偵測器,係接收一回授訊號並耦接該訊號產生單元以接收該參考訊號,俾根據該參考訊號及該回授訊號產生一相位差訊號;電荷幫浦,係耦接該相位頻率偵測器以接收該相位差訊號,俾根據該相位差訊號產生一電流訊號;濾波器,係基本上由一電容元件組成並耦接該電荷幫浦以接收該電流訊號,進而根據該電流訊號產生一電壓訊號;以及壓控振盪器,係耦接該濾波器及該訊號產生單元以分別接收該電壓訊號及該注入訊號,進而根據該電壓訊號及該注入訊號產生一輸出訊號並傳輸該回授訊號至該相位頻率偵測器。
於本發明之注入鎖相迴路中,該參考訊號之緣係位在該注入訊號之脈波波形中,該回授訊號係相同於該輸出訊號。於該注入鎖相迴路達到鎖定狀態時,該回授訊號的緣對齊於該參考訊號的緣,而使該輸出訊號的緣係位在該注入訊號之實質上脈波波形中央,亦即,該注入訊號注入於 該壓控振盪器的時間點係在該輸出訊號的零交越點上。
為解決至少上述問題,本發明次提出一種注入鎖相迴路,係包括:訊號產生單元,係接收一輸入訊號以根據該輸入訊號產生一注入訊號及一延遲參考訊號;相位頻率偵測器,係接收一回授訊號並耦接該訊號產生單元以接收該延遲參考訊號,進而根據該延遲參考訊號及該回授訊號產生一相位差訊號;電荷幫浦,係耦接該相位頻率偵測器以接收該相位差訊號,進而根據該相位差訊號產生一電流訊號;濾波器,係基本上由一電容元件組成並耦接該電荷幫浦以接收該電流訊號,進而根據該電流訊號產生一電壓訊號;壓控振盪器,係耦接該濾波器及該訊號產生單元以分別接收該電壓訊號及該注入訊號,進而根據該電壓訊號及該注入訊號產生一輸出訊號;以及回授單元,係耦接該壓控振盪器及該相位頻率偵測器,以接收該輸出訊號並根據該輸出訊號產生該回授訊號,進而傳輸該回授訊號至該相位頻率偵測器;其中,該訊號產生單元係包括:延遲器,係接收該輸入訊號,以根據該輸入訊號產生延遲輸入訊號;注入訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生該注入訊號,進而傳輸該注入訊號至該壓控振盪器;參考訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生一參考訊號;延遲元件,係耦接該參考訊號產生器以接收該參考訊號,俾根據該參考訊號產生該延遲參考訊號,進而傳輸該延遲參考訊號至該相位頻率偵測器。
於本發明之注入鎖相迴路中,該參考訊號之緣係位在該注入訊號之脈波波形中,該回授訊號相較於該輸出訊號之延遲時間係與該延遲參考訊號相較於該參考訊號之延遲時間相等。於該注入鎖相迴路達到鎖定狀態時,該回授訊號的緣對齊於該延遲參考訊號的緣,且該輸出訊號的緣對齊該參考訊號的緣,以使該輸出訊號的緣係位在該注入訊號之實質上脈波波形中央,亦即,該注入訊號注入於該壓控振盪器的時間點係在該輸出訊號的零交越點上。
為解決至少上述問題,本發明另提出一種注入鎖相迴路,係包括:訊號產生單元,係接收一輸入訊號以根據該輸入訊號產生一注入訊號及一延遲參考訊號;相位頻率偵測器,係接收一回授訊號並耦接該訊號產生單元以接收該延遲參考訊號,進而根據該延遲參考訊號及該回授訊號產生一相位差訊號;電荷幫浦,係耦接該相位頻率偵測器以接收該相位差訊號,進而根據該相位差訊號產生一電流訊號;濾波器,係基本上由一電容元件組成並耦接該電荷幫浦以接收該電流訊號,進而根據該電流訊號產生一電壓訊號;壓控振盪器,係耦接該濾波器及該訊號產生單元以分別接收該電壓訊號及該注入訊號,進而根據該電壓訊號及該注入訊號產生一輸出訊號;以及回授單元,係耦接該壓控振盪器及該相位頻率偵測器,以接收該輸出訊號並根據該輸出訊號產生該回授訊號,進而傳輸該回授訊號至該相位頻率偵測器;其中,該回授單元係包括:除頻器,係耦接該壓控振盪器以接收該輸出訊號,並根據該輸出訊號產 生一除頻輸出訊號;虛擬元件,係耦接該壓控振盪器以接收該輸出訊號,並輸出該輸出訊號;以及回授模式選擇器,係耦接該除頻器及該虛擬元件,並根據該回授模式選擇器之模式輸出該除頻輸出訊號或該輸出訊號,以作為傳輸至該相位頻率偵測器之回授訊號;其中,該訊號產生單元係包括:延遲器,係接收該輸入訊號,以根據該輸入訊號產生延遲輸入訊號;注入訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生該注入訊號,進而傳輸該注入訊號至該壓控振盪器;參考訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生一參考訊號;第一延遲元件,係耦接該參考訊號產生器以接收該參考訊號,俾根據該參考訊號產生該延遲參考訊號,進而傳輸該延遲參考訊號至該相位頻率偵測器;窗口訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,並根據該延遲輸入訊號產生一窗口訊號;以及第二延遲元件,係耦接該窗口訊號產生器以接收該窗口訊號,俾根據該窗口訊號產生一延遲窗口訊號;其中,該窗口訊號產生器包括一窗口模式選擇器,並根據該窗口模式選擇器之模式輸出或不輸出該窗口訊號,而當該回授模式選擇器的模式為輸出該除頻輸出訊號時,該窗口模式選擇器的模式為不輸出該窗口訊號;當該回授模式選擇器的模式為輸出該輸出訊號時,該窗口模式選擇器的模式為輸出該窗口訊號。
於本發明之注入鎖相迴路中,該參考訊號之緣係位在 該注入訊號之脈波波形中,該回授訊號相較於該輸出訊號之延遲時間、該延遲參考訊號相較於該參考訊號之延遲時間、以及該延遲窗口訊號相較於該窗口訊號之延遲時間係相等,該延遲參考訊號之緣及該回授訊號之緣係位在該延遲窗口訊號之脈波波形中。於該注入鎖相迴路達到鎖定狀態時,該回授訊號的緣對齊於該延遲參考訊號的緣,且該輸出訊號的緣對齊該參考訊號的緣,以使該輸出訊號的緣係位在該注入訊號之實質上脈波波形中央,亦即,該注入訊號注入於該壓控振盪器的時間點係在該輸出訊號的零交越點上。
再者,本發明之注入鎖相迴路具有一與該電容元件的電容量相關之調整係數,則該調整係數改變以調整該電容元件的電容量。
相較於先前技術,本發明之注入鎖相迴路能使注入訊號注入於該壓控振盪器的時間點位在該輸出訊號的零交越點上,進而達到抑制相位雜訊的效果,且無須使用電容量較大之電容元件,藉此大幅降低電路面積以實現次奈米製程。
1、1’、1”‧‧‧訊號產生單元(SG)
11‧‧‧延遲器
12‧‧‧注入訊號產生器
13‧‧‧參考訊號產生器
14‧‧‧窗口訊號產生器
121、131、141‧‧‧脈波產生器(PG)
122、132、142、64‧‧‧模式選擇器
2‧‧‧相位頻率偵測器(PFD)
3‧‧‧電荷幫浦(CP)
4‧‧‧濾波器
5‧‧‧壓控振盪器(VCO)
6a、6b‧‧‧回授單元
61‧‧‧除頻器
62、63‧‧‧正反器
7‧‧‧邏輯元件
C‧‧‧電容元件
IN‧‧‧輸入訊號
IN1IN2‧‧‧延遲輸入訊號
INJ‧‧‧注入訊號
REF‧‧‧參考訊號
REF_D‧‧‧延遲參考訊號
WIN‧‧‧窗口訊號
WIN_D‧‧‧延遲窗口訊號
PD‧‧‧相位差訊號
I P ‧‧‧電流訊號
V C ‧‧‧電壓訊號
OUT‧‧‧輸出訊號
FBFB’FB”‧‧‧回授訊號
D1、D2、D3‧‧‧延遲元件
第1A及1B圖為本發明之注入鎖相迴路之第一實施例之方塊圖;第2A及2B圖為本發明之注入鎖相迴路之第二實施例之方塊圖;第3A及3B圖為本發明之注入鎖相迴路之第三實施例 之電路圖;以及第3C圖為本發明之注入鎖相迴路之第三實施例之各訊號的時序圖。
以下藉由特定的實施例說明本發明之實施方式,熟習此項技藝之人士可由本文所揭示之內容輕易地瞭解本發明之其他優點及功效。本說明書所附圖式所繪示之結構、比例、大小等均僅用於配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,非用於限定本發明可實施之限定條件,故任何修飾、改變或調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。
第一實施例
請參閱第1A及1B圖,本案之注入鎖相迴路基本包括訊號產生單元1、耦接訊號產生單元1之相位頻率偵測器2、耦接相位頻率偵測器2之電荷幫浦3、耦接電荷幫浦3之濾波器4、及耦接濾波器4之壓控振盪器5。
訊號產生單元1包括延遲器11、耦接延遲器11之注入訊號產生器12、耦接延遲器11之參考訊號產生器13。
延遲器11接收一輸入訊號IN以根據該輸入訊號IN產生一延遲輸入訊號。注入訊號產生器12接收該延遲輸入訊號以根據該延遲輸入訊號產生一注入訊號INJ,進而傳輸該注入訊號INJ至壓控振盪器5。於本實施例中,注入訊號INJ為一種次諧波注入(sub-harmonically injection)。參考 訊號產生器13接收該延遲輸入訊號以根據該延遲輸入訊號產生一參考訊號REF,進而傳輸該參考訊號REF至相位頻率偵測器2。需說明的是,於本實施例中,參考訊號REF的上升/下降緣係在注入訊號INJ的脈波的波形中央。
相位頻率偵測器2接收來自訊號產生單元1之參考訊號REF及來自壓控振盪器5之回授訊號FB,以根據參考訊號REF及回授訊號FB之相位差而產生一相位差訊號PD
電荷幫浦3接收來自相位頻率偵測器2之相位差訊號PD,以根據相位差訊號PD產生一電流訊號I P 。基本上,相位差訊號PD為一種邏輯準位(UP/DN)訊號,電荷幫浦3可將其轉換為一電流訊號I P
濾波器4基本上由一電容元件(未繪示)組成,以接收來自電荷幫浦3之電流訊號I P ,根據電流訊號I P 產生一電壓訊號V C 。換言之,該電容元件可依據電荷幫浦3對其之充放電動作來產生電壓訊號V C
壓控振盪器5接收來自濾波器4之電壓訊號V C 及來自訊號產生單元1之注入訊號INJ,以根據電壓訊號V C 及注入訊號INJ產生一輸出訊號OUT,另輸出回授訊號FB以回授至相位頻率偵測器2,其中,輸出訊號OUT與回授訊號FB基本上是相同的。詳言之,電壓訊號V C 控制壓控振盪器5所輸出之輸出訊號OUT,而注入訊號INJ注入壓控振盪器5以校正輸出訊號OUT的上升/下降緣使其位於注入訊號INJ的脈波波形中,藉此抑制壓控振盪器5所產生 之相位雜訊。
於本實施例中,訊號產生單元1係根據同一輸入訊號IN來產生參考訊號REF和注入訊號INJ,更具體來說,係將參考訊號REF的上升/下降緣設計為位在注入訊號INJ的實質上脈波波形中央。當本實施例的注入鎖相迴路經運作而達到鎖定狀態時,回授訊號FB與參考訊號REF彼此的相位關係固定而不會改變,即達到鎖相(Phase-locked),而由於參考訊號REF的上升/下降緣受限於注入訊號INJ的脈波波形之間,故當回授訊號FB與參考訊號REF達到鎖相時,回授訊號FB(也就是輸出訊號OUT)的上升/下降緣和參考訊號REF的上升/下降緣對齊,則輸出訊號OUT便會夾在注入訊號INJ的脈波波形中。因此,於本實施例中,將訊號產生單元1產生之注入訊號INJ注入至壓控振盪器5,能使注入訊號INJ的注入時間(injection timing)在輸出訊號OUT的零交越點(zero-crossing point)上,也就是說,注入訊號INJ輸入於壓控振盪器5中正負波形交會之時間點上。
另外,於本實施例中,整個注入鎖相迴路具有一小訊號重新調整係數(small-signal realignment factor)γ,其表示注入訊號INJ注入壓控振盪器5之後,將輸出訊號OUT的上升/下降緣校正到其位在注入訊號INJ的脈波中離該脈波波形的中央有多近,γ=1表示輸出訊號OUT的上升/下降緣位在注入訊號INJ的脈波波形的中央;γ=0表示注入訊號INJ沒有校正輸出訊號OUT。再者,濾波器4中的電容 元件的電容量(electric capacity)與該小訊號重新調整係數γ相關,換言之,調整該小訊號重新調整係數γ可改變該電容元件的電容量。因此,透過調整該小訊號重新調整係數γ,可大大縮小該電容元件的電容量,例如500fF,又該電容元件的占電路板之面積與其電容量正相關,故可大幅縮小該電容元件的占電路板之面積,藉此降低其在迴路中所佔的面積,俾提高迴路的面積效率。
第二實施例
請參閱第2A及2B圖,本實施例與第一實施例之差異在於,本實施例之注入鎖相迴路更包括回授單元6a。此外,以訊號產生單元1’代替第一實施例中的訊號產生單元1,且訊號產生單元1’相較於訊號產生單元1更包括耦接參考訊號產生器13之延遲元件D3
延遲器11接收一輸入訊號IN以根據該輸入訊號IN產生一延遲輸入訊號。注入訊號產生器12接收該延遲輸入訊號以根據該延遲輸入訊號產生一注入訊號INJ,進而傳輸該注入訊號INJ至壓控振盪器5。於本實施例中,注入訊號INJ為一種次諧波注入。參考訊號產生器13接收該延遲輸入訊號以根據該延遲輸入訊號產生一參考訊號REF,延遲元件D3接收該參考訊號REF以根據參考訊號REF產生一延遲參考訊號REF_D,進而傳輸該延遲參考訊號REF_D至相位頻率偵測器2。需說明的是,於本實施例中,參考訊號REF的上升/下降緣係在注入訊號INJ的脈波的波形中央,而延遲參考訊號REF_D與參考訊號REF之間有一T d3 的時間延遲。
相位頻率偵測器2接收來自訊號產生單元1’之延遲參考訊號REF_D及來自回授單元6a之回授訊號FB’,以根據該延遲參考訊號REF_D及該回授訊號FB’之相位差而產生一相位差訊號PD。電荷幫浦3接收來自相位頻率偵測器2之相位差訊號PD,以根據該相位差訊號PD產生一電流訊號I P 。由一電容元件(未繪示)組成之濾波器4接收來自電荷幫浦3之電流訊號I P ,以根據該電流訊號I P 產生一電壓訊號V C 。壓控振盪器5接收來自濾波器4之電壓訊號V C 及來自訊號產生單元1’之注入訊號INJ,以根據該電壓訊號V C 及該注入訊號INJ產生一輸出訊號OUT
回授單元6a接收來自壓控振盪器5之輸出訊號OUT,以根據該輸出訊號OUT產生回授訊號FB’,進而傳輸回授訊號FB’至相位頻率偵測器2。於本實施例中,回授單元6a包括除頻器(未繪示),該除頻器接收該輸出訊號OUT以對該輸出訊號OUT執行除頻而產生一除頻輸出訊號,將該除頻輸出訊號作為回授訊號FB’進而傳輸至相位頻率偵測器2,而輸出訊號OUT與回授訊號FB’之間有一T d3的時間延遲。
本實施例之注入鎖相迴路之運作原理與第一實施例基本上相同,差別在於,於本實施例中,訊號產生單元1’係產生注入訊號INJ、參考訊號REF及延遲參考訊號REF_D,相位頻率偵測器2接收該延遲參考訊號REF_D及來自回授單元6a之作為回授訊號FB’之除頻輸出訊號,其 中,延遲參考訊號REF_D與參考訊號REF之間有一T d3的時間延遲,回授訊號FB’與輸出訊號OUT之間有一T d3的時間延遲。因此,在參考訊號REF的上升/下降緣位在該注入訊號INJ的脈波的波形中央之前提下,當本實施例之注入鎖相迴路經運作而達到鎖定狀態時,回授訊號FB’與延遲參考訊號REF_D達到鎖相,即回授訊號FB’的上升/下降緣與延遲參考訊號REF_D的上升/下降緣對齊,輸出訊號OUT的上升/下降緣與參考訊號REF的上升/下降緣對齊,則輸出訊號OUT便會被夾在該注入訊號INJ的脈波波形中。因此,於本實施例中,將訊號產生單元1’產生之注入訊號INJ注入至壓控振盪器5,能達到校正輸出訊號OUT以使其上升/下降緣位於注入訊號INJ的脈波波形中央之功效,亦即,使得注入訊號INJ注入於壓控振盪器5之注入時間點位在輸出訊號OUT的零交越點上,也就是說,注入訊號INJ輸入於壓控振盪器5中正負波形交會之時間點上。
另外,本實施例之濾波器4中的電容元件的電容量與一小訊號重新調整係數γ相關,調整該小訊號重新調整係數以改變該電容元件的電容量,進而縮小濾波器4的面積,藉此降低其在迴路中所佔的面積,俾提高迴路的面積效率。
第三實施例
請參閱第3A及3B圖,本實施例與第一實施例的差別在於,本實施例之注入鎖相迴路更包括回授單元6b。此外,於第3A圖直接以電容元件C來表示第一和第二實施 例的濾波器4。此外,以訊號產生單元(signal generation unit;第3A圖以SG表示)1”代替第一實施例中的訊號產生單元1,且訊號產生單元1”相較於訊號產生單元1更包括窗口訊號產生器14、及兩個分別耦接參考訊號產生器13和窗口訊號產生器14之延遲元件D3
延遲器11包括兩個延遲元件D1和兩個延遲元件D2,延遲元件D1之作用為延遲T d1的時間,延遲元件D2之作用為延遲T d2的時間,其中,T d1大於T d2。一輸入訊號IN經過這些延遲元件D1和D2中的部分幾個之後分別成為一延遲輸入訊號IN1和一IN2。如第3C圖所示,延遲輸入訊號IN1相較於輸入訊號IN延遲了T d1+T d2之時間,延遲輸入訊號IN2相較於延遲輸入訊號IN1延遲了T d1+T d2之時間。
注入訊號產生器12接收通過這些延遲元件D1和D2中的部分幾個之後的延遲輸入訊號以產生一注入訊號INJ。如第3C圖所示,注入訊號INJ的脈波波形寬度相當於2T d2。於本實施例中,注入訊號INJ為一種次諧波注入。
參考訊號產生器13接收該延遲輸入訊號IN1以根據該延遲輸入訊號IN1產生一參考訊號REF,延遲元件D3再延遲該參考訊號REF以產生一延遲參考訊號REF_D。如第3C圖所示,該參考訊號REF的上升緣位在該延遲輸入訊號IN1的上升緣與該延遲輸入訊號IN2的上升緣之間,且位在該注入訊號INJ的脈波波形的中央,而延遲元件D3使得延遲參考訊號REF_D相較於參考訊號REF延遲了T d3之時間。
窗口訊號產生器14接收該延遲輸入訊號IN2以根據該延遲輸入訊號IN2產生一窗口訊號WIN,延遲元件D3再延遲該窗口訊號WIN以產生一延遲窗口訊號WIN_D。如第3C圖所示,窗口訊號WIN的脈波波形寬度為2(T d1+T d2),而延遲元件D3使得延遲窗口訊號WIN_D相較於窗口訊號WIN延遲了T d3之時間。另外,於本實施例中,窗口訊號產生器14包括脈波產生器(pulse generator;第3B圖以PG表示)141和模式選擇器(亦稱為窗口模式選擇器)142,窗口訊號產生器14根據模式選擇器142之模式輸出窗口訊號WIN,亦即,當模式選擇器142的模式為1時,窗口訊號WIN等於脈波產生器141所產生的訊號;當模式選擇器142的模式為0時,窗口訊號WIN等於一高態(high state)訊號而不對邏輯元件7造成時序上的影響。
另,注入訊號產生器12亦可包括脈波產生器121和模式選擇器122,參考訊號產生器13亦可包括脈波產生器131和模式選擇器132,而脈波產生器121、模式選擇器122、脈波產生器131和模式選擇器132可視為虛擬元件,其目的是為了讓注入訊號產生器12、參考訊號產生器13和窗口訊號產生器14接收來自延遲器11之延遲輸入訊號而分別產生的注入訊號INJ、參考訊號REF、窗口訊號WIN之時間能一致,延遲參考訊號REF_D和延遲窗口訊號WIN_D之時間能一致。如第3C圖所示,參考訊號REF的上升緣是位在注入訊號INJ的脈波波形中央,並位在窗口訊號 WIN的脈波波形中央,延遲參考訊號REF_D的上升緣是位在延遲窗口訊號WIN_D的脈波波形中央。
相位頻率偵測器(phase frequency detector;第3A和3B圖以PFD表示)2接收來自訊號產生單元1”之延遲參考訊號REF_D、延遲窗口訊號WIN_D及來自回授單元6b之回授訊號FB”,以根據延遲參考訊號REF_D、延遲窗口訊號WIN_D及回授訊號FB”而產生一相位差訊號PD。本實施例之注入鎖相迴路還可利用二個邏輯元件7來接收延遲參考訊號REF_D、延遲窗口訊號WIN_D及回授訊號FB”,再傳輸延遲參考訊號REF_D、延遲窗口訊號WIN_D及回授訊號FB”至相位頻率偵測器2。延遲窗口訊號WIN_D輸入相位頻率偵測器2以提供一窗口,以令相位頻率偵測器2在該窗口中比較延遲參考訊號REF_D與回授訊號FB”兩者的相位差再輸出相位差訊號PD
電荷幫浦(charge pump;第3A圖以CP表示)3接收來自相位頻率偵測器2之相位差訊號PD,以根據相位差訊號PD產生一電流訊號I P 。電容元件C接收來自電荷幫浦3之電流訊號I P ,以根據電流訊號I P 產生一電壓訊號V C 。壓控振盪器(voltage controlled oscillator;第3A圖以VCO表示)5接收來自電容元件C之電壓訊號V C 及來自訊號產生單元1之注入訊號INJ,以根據電壓訊號V C 及注入訊號INJ產生一輸出訊號OUT
回授單元6b包括除頻器61、正反器62和63及模式選擇器(亦稱為回授模式選擇器)64。除頻器61耦接壓控振 盪器5以接收該輸出訊號OUT,並除頻該輸出訊號OUT以產生一除頻輸出訊號。正反器62耦接除頻器61以接收該除頻輸出訊號,並傳輸該除頻輸出訊號至模式選擇器64。正反器63,在此可視為一虛擬元件,其耦接壓控振盪器5以接收該輸出訊號OUT,並傳輸該輸出訊號OUT至模式選擇器64。模式選擇器64耦接正反器63及透過正反器62耦接除頻器61,並根據模式選擇器64之模式輸出該除頻輸出訊號或該輸出訊號OUT,以作為傳輸至相位頻率偵測器2之回授訊號FB”。於本實施例中,正反器62和63之設置目的是為了使輸出訊號OUT經過除頻器61成為除頻輸出訊號接著經正反器62到模式選擇器64與輸出訊號OUT經過正反器63到模式選擇器64之時間一致,則無論模式選擇器64的模式為何,回授訊號FB”相較於輸出訊號OUTT d3的時間延遲。
再者,於本實施例中,模式選擇器142與模式選擇器64連動。當模式選擇器64的模式為輸出該除頻輸出訊號時,模式選擇器142的模式為不輸出該窗口訊號WIN;當模式選擇器64的模式為輸出該輸出訊號時OUT,模式選擇器142的模式為輸出該窗口訊號WIN
具體實施時,訊號產生單元1”接收由一石英振盪器所產生之輸入訊號IN,以根據輸入訊號IN產生一延遲輸入訊號REF_D和延遲窗口訊號WIN_D,接著經過電荷幫浦3、電容元件C至壓控振盪器5,以令壓控振盪器5產生一輸出訊號OUT,其中,應用於通訊領域之輸出訊號OUT 的頻率通常高於輸入訊號IN頻率很多,故往往會於迴路中設計一除頻器以對該執行輸出訊號OUT除頻再回授至相位頻率偵測器2。於本實施例中,先將模式選擇器64的模式設定為輸出該除頻輸出訊號以作為該回授訊號FB”,並將該模式選擇器142的模式設定為不輸出該窗口訊號WIN,待整個注入鎖相迴路穩定,即達鎖相狀態之後,關閉除頻器61,並將模式選擇器64的模式設定為輸出該輸出訊號OUT以作為該回授訊號FB”,且將該模式選擇器142的模式設定為輸出該窗口訊號WIN,利用延遲窗口訊號WIN_D提供相位頻率偵測器2一窗口,令相位頻率偵測器2於該窗口中比較延遲參考訊號REF_D與回授訊號FB”,故延遲窗口訊號WIN_D對回授訊號FB”達到類似除頻之功效。因此,透過模式選擇器64和142之運作,可達到省電之目的。
在參考訊號REF的上升緣在注入訊號INJ的脈波的波形中央之前提下,且回授訊號FB”的上升緣與延遲參考訊號REF_D的上升緣在延遲窗口訊號WIN_D的脈波波形中(較佳為在延遲窗口訊號WIN_D的脈波的波形中央),當本實施例之注入鎖相迴路經運作而達到鎖定狀態時,回授訊號FB”與延遲參考訊號REF_D達到鎖相,即回授訊號FB”的上升緣與延遲參考訊號REF_D的上升緣對齊,輸出訊號OUT與參考訊號REF的上升緣對齊,則輸出訊號OUT便會夾在注入訊號INJ的脈波波形中。因此,於本實施例中,將訊號產生單元1”產生之注入訊號INJ注入至壓控振盪器 5,能達到校正輸出訊號OUT以使其上升緣位於注入訊號INJ的脈波波形中央之功效,亦即,使得注入訊號INJ注入於壓控振盪器5之注入時間點位在輸出訊號OUT的零交越點上,也就是說,注入訊號INJ輸入於壓控振盪器5中正負波形交會之時間點上。另,上述實施例係以訊號的上升緣為範例說明,本發明亦可應用於訊號的下降緣。
綜上所述,由於本發明之注入鎖相迴路係由一訊號產生單元產生注入至壓控振盪器之注入訊號,藉此改變了注入鎖相迴路的小訊號重新調整係數,故本發明無須具有由一小電容量的電容元件並聯上串聯之一電阻元件與一大電容量的電容元件所構成之二階濾波器,僅需由一小電容量(例如,500fF)的電容元件組成的濾波器,且該濾波器耦接該電荷幫浦與該壓控振盪器,俾降低其在迴路中所佔的面積以提高迴路的面積效率。另外,由於本發明之參考訊號與注入訊號之產生皆根據同一輸入訊號,藉此使參考訊號的上升/下降緣位於注入訊號的脈波波形的中央,故於注入鎖相迴路穩定呈鎖定狀態時,注入訊號注入於壓控振盪器的注入時間能在輸出訊號的零交越點上。再者,本發明於回授單元及訊號產生單元中設計有模式選擇器,更能於整個注入鎖相迴路穩定後關閉除頻器,利用延遲窗口訊號達到類似除頻的功能,進而達到省電目的。
上述實施例僅例示性說明本發明之功效,而非用於限制本發明,任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下對上述該些實施態樣進行修飾與改變。因 此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1‧‧‧訊號產生單元
2‧‧‧相位頻率偵測器
3‧‧‧電荷幫浦
4‧‧‧濾波器
5‧‧‧壓控振盪器
IN‧‧‧輸入訊號
INJ‧‧‧注入訊號
REF‧‧‧參考訊號
PD‧‧‧相位差訊號
I P ‧‧‧電流訊號
V C ‧‧‧電壓訊號
OUT‧‧‧輸出訊號
FB‧‧‧回授訊號

Claims (8)

  1. 一種注入鎖相迴路,係包括:訊號產生單元,係接收一輸入訊號以根據該輸入訊號產生一注入訊號及一參考訊號;相位頻率偵測器,係接收一回授訊號並耦接該訊號產生單元以接收該參考訊號,俾根據該參考訊號及該回授訊號產生一相位差訊號;電荷幫浦,係耦接該相位頻率偵測器以接收該相位差訊號,俾根據該相位差訊號產生一電流訊號;濾波器,係由一電容元件組成並耦接該電荷幫浦以接收該電流訊號,進而根據該電流訊號產生一電壓訊號;以及壓控振盪器,係耦接該濾波器及該訊號產生單元以分別接收該電壓訊號及該注入訊號,進而根據該電壓訊號及該注入訊號產生一輸出訊號並傳輸該回授訊號至該相位頻率偵測器;其中,該注入訊號注入於該壓控振盪器的時間點係在該輸出訊號的零交越點上,且該注入鎖相迴路更具有一與該電容元件的電容量相關之調整係數,俾藉由該調整係數之改變調整該電容元件的電容量。
  2. 如申請專利範圍第1項所述之注入鎖相迴路,其中,該訊號產生單元係包括:延遲器,係接收該輸入訊號,以根據該輸入訊號產生延遲輸入訊號; 注入訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,再根據該延遲輸入訊號產生該注入訊號,進而傳輸該注入訊號至該壓控振盪器;以及參考訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,再根據該延遲輸入訊號產生該參考訊號,進而傳輸該參考訊號至該相位頻率偵測器;其中,該參考訊號之緣係位在該注入訊號之脈波波形中;其中,該回授訊號係相同於該輸出訊號,俾於該注入鎖相迴路達到鎖定狀態時,該回授訊號的緣對齊於該參考訊號的緣,而使該輸出訊號的緣位在該注入訊號之實質上脈波波形中央。
  3. 一種注入鎖相迴路,係包括:訊號產生單元,係接收一輸入訊號以根據該輸入訊號產生一注入訊號及一延遲參考訊號;相位頻率偵測器,係接收一回授訊號並耦接該訊號產生單元以接收該延遲參考訊號,進而根據該延遲參考訊號及該回授訊號產生一相位差訊號;電荷幫浦,係耦接該相位頻率偵測器以接收該相位差訊號,進而根據該相位差訊號產生一電流訊號;濾波器,係由一電容元件組成並耦接該電荷幫浦以接收該電流訊號,進而根據該電流訊號產生一電壓訊號;壓控振盪器,係耦接該濾波器及該訊號產生單元 以分別接收該電壓訊號及該注入訊號,進而根據該電壓訊號及該注入訊號產生一輸出訊號;以及回授單元,係耦接該壓控振盪器及該相位頻率偵測器,以接收該輸出訊號並根據該輸出訊號產生該回授訊號,進而傳輸該回授訊號至該相位頻率偵測器;其中,該注入訊號注入於該壓控振盪器的時間點係位在該輸出訊號的零交越點上,且該注入鎖相迴路更具有一與該電容元件的電容量相關之調整係數,俾藉由該調整係數之改變調整該電容元件的電容量。
  4. 如申請專利範圍第3項所述之注入鎖相迴路,其中,該訊號產生單元係包括:延遲器,係接收該輸入訊號,以根據該輸入訊號產生延遲輸入訊號;注入訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生該注入訊號,進而傳輸該注入訊號至該壓控振盪器;參考訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生一參考訊號;以及延遲元件,係耦接該參考訊號產生器以接收該參考訊號,俾根據該參考訊號產生該延遲參考訊號,進而傳輸該延遲參考訊號至該相位頻率偵測器;其中,該參考訊號之緣係位在該注入訊號之脈波波形中; 其中,該回授訊號相較於該輸出訊號之延遲時間係相等於該延遲參考訊號相較於該參考訊號之延遲時間,俾於該注入鎖相迴路達到鎖定狀態時,該回授訊號的緣對齊於該延遲參考訊號的緣,且該輸出訊號的緣對齊該參考訊號的緣,並令該輸出訊號的緣係位在該注入訊號之實質上脈波波形中央。
  5. 如申請專利範圍第3項所述之注入鎖相迴路,其中,該回授單元係包括:除頻器,係耦接該壓控振盪器以接收該輸出訊號,俾根據該輸出訊號產生一除頻輸出訊號;虛擬元件,係耦接該壓控振盪器以接收該輸出訊號,並輸出該輸出訊號;以及回授模式選擇器,係耦接該除頻器及該虛擬元件,並根據該回授模式選擇器之模式輸出該除頻輸出訊號或該輸出訊號,以作為傳輸至該相位頻率偵測器之回授訊號。
  6. 如申請專利範圍第5項所述之注入鎖相迴路,其中,該訊號產生單元係包括:延遲器,係接收該輸入訊號,以根據該輸入訊號產生延遲輸入訊號;注入訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生該注入訊號,進而傳輸該注入訊號至該壓控振盪器;參考訊號產生器,係耦接該延遲器以接收該延遲 輸入訊號,俾根據該延遲輸入訊號產生一參考訊號;第一延遲元件,係耦接該參考訊號產生器以接收該參考訊號,俾根據該參考訊號產生該延遲參考訊號,進而傳輸該延遲參考訊號至該相位頻率偵測器;窗口訊號產生器,係耦接該延遲器以接收該延遲輸入訊號,俾根據該延遲輸入訊號產生一窗口訊號;以及第二延遲元件,係耦接該窗口訊號產生器以接收該窗口訊號,俾根據該窗口訊號產生一延遲窗口訊號;其中,該參考訊號之緣係位在該注入訊號之脈波波形中,該延遲參考訊號之緣及該回授訊號之緣係位在該延遲窗口訊號之脈波波形中;其中,該回授訊號相較於該輸出訊號之延遲時間、該延遲參考訊號相較於該參考訊號之延遲時間、以及該延遲窗口訊號相較於該窗口訊號之延遲時間係相等,俾於該注入鎖相迴路達到鎖定狀態時,該回授訊號的緣對齊於該延遲參考訊號的緣,且該輸出訊號的緣對齊該參考訊號的緣,而令該輸出訊號的緣係位在該注入訊號之實質上脈波波形中央。
  7. 如申請專利範圍第6項所述之注入鎖相迴路,其中,該窗口訊號產生器包括一窗口模式選擇器,並根據該窗口模式選擇器之模式輸出或不輸出該窗口訊號,而當該回授模式選擇器的模式為輸出該除頻輸出訊號時,該窗口模式選擇器的模式為不輸出該窗口訊號; 當該回授模式選擇器的模式為輸出該輸出訊號時,該窗口模式選擇器的模式為輸出該窗口訊號。
  8. 如申請專利範圍第6項所述之注入鎖相迴路,進一步包括邏輯元件,係耦接該訊號產生單元、該相位頻率偵測器及該壓控振盪器,以接收該延遲參考訊號、該延遲窗口訊號及該回授訊號,進而傳輸該延遲參考訊號、該延遲窗口訊號及該回授訊號至該相位頻率偵測器。
TW104111079A 2015-04-07 2015-04-07 注入鎖相迴路 TWI538411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104111079A TWI538411B (zh) 2015-04-07 2015-04-07 注入鎖相迴路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104111079A TWI538411B (zh) 2015-04-07 2015-04-07 注入鎖相迴路

Publications (2)

Publication Number Publication Date
TWI538411B true TWI538411B (zh) 2016-06-11
TW201637367A TW201637367A (zh) 2016-10-16

Family

ID=56755935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111079A TWI538411B (zh) 2015-04-07 2015-04-07 注入鎖相迴路

Country Status (1)

Country Link
TW (1) TWI538411B (zh)

Also Published As

Publication number Publication date
TW201637367A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
JP2005318599A (ja) 位相同期ループ集積回路
US5233314A (en) Integrated charge-pump phase-locked loop circuit
TWI460998B (zh) 數位鎖相迴路系統及方法
KR100937994B1 (ko) 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로
US6771096B1 (en) Circuit, system, and method for using hysteresis to avoid dead zone or non-linear conditions in a phase frequency detector
KR100973222B1 (ko) 타이밍 제어를 위한 지연동기 루프 장치
EP2740220B1 (en) Injection-locking a slave oscillator to a master oscillator with no frequency overshoot
US6946887B2 (en) Phase frequency detector with programmable minimum pulse width
CN104579319A (zh) 多相位时钟生成器
US8354867B2 (en) Phase-locked loop circuit and an associated method
US20080084233A1 (en) Frequency regulator having lock detector and frequency regulating method
Liao et al. A low-noise inductor-less fractional-N sub-sampling PLL with multi-ring oscillator
US11595050B2 (en) Circuits and methods for a cascade phase locked loop
US8188766B1 (en) Self-contained systems including scalable and programmable divider architectures and methods for generating a frequency adjustable clock signal
US8643402B2 (en) Phase frequency detector circuit
CN109428593B (zh) 重新对准回路的电路、锁相回路、重新对准强度调整方法
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
TWI538411B (zh) 注入鎖相迴路
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
WO2023124557A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
Park et al. A 10 Gb/s hybrid PLL-based forwarded clock receiver in 65-nm CMOS
CN116865749A (zh) 一种基于两点注入技术的直接调制vco展频时钟发生器
JP6513535B2 (ja) 自己注入位相同期回路
CN111211776B (zh) 一种锁相环电路
CN112311390B (zh) 锁相回路电路