WO2005043744A1 - パルス変調回路 - Google Patents

Abstract

ＤＣパルス信号と局部発振信号ＬＯを混合するアンチパラレルダイオードペア５に印加される電圧を分圧する抵抗８を設置する。これにより、ＲＦパルス出力端子７に出力するＲＦパルス信号のＯＮ時の出力電力とＯＦＦ時の出力電力の比を大きく取ることができる。

Description

パルス変調回路

技術分野

この発明は、 パルス信号の周波数を変調するパルス変調回路に関する 明

ものである。

背景技術 書 従来のパルス変調回路は、 パルス印加端子からパルス信号を入力し、 局部発振波入力端子から局部発振信号 L 0を入力すると、 内蔵している アンチパラレルダイォードペアがパルス信号と局部発振信号 L 0を混合 することにより、 その局部発振信号 L 0の 2倍の周波数を有するパルス 信号を: R F端子に出力するようにしている （以下の特許文献 1を参照）

[特許文献 1 ] 特開 2 0 0 0— 3 3 8 2 3 3号公報 （第 6頁から第 7 頁、 図 1 )

従来のパルス変調回路は以上のように構成されているので、 局部発振 信号 L 0の 2倍の周波数を有するパルス信号を R F端子に出力すること ができる。 しかし、 パルス印加端子に印加されるパルス信号の電圧が零 ボル卜に近い場合、 数十ミ リポルトの雑音が重畳されるため、 その雑音 の影響を回避するには、 R F端子に出力するパルス信号の 0 F F時の出 力電力を高めに設定する必要があり、 R F端子に出力するパルス信号の O N時の出力電力と O F F時の出力電力の比が小さくなつてしまう課題 があった。

この発明は上記のような課題を解決するためになされたもので、 R F 端子に出力するパルス信号の O N時の出力電力と O F F時の出力電力の 比を大きく取ることができるパルス変調回路を得ることを目的とする。 発明の開示

この発明に係るパルス変調回路は、 分波手段により入力されたパルス 信号と局部発振信号を混合する混合手段に印加される電圧を分圧する分 圧手段を設けたものである。

このことによって、 パルス出力端子に出力するパルス信号の O N時の 出力電力と O F F時の出力電力の比を大きく取ることができる効果があ る。 図面の簡単な説明

第 1図はこの発明の実施の形態 1 によるパルス変調回路を示す構成図 である。

第 2図は D Cパルス信号の印加電圧と R Fパルス信号の出力電力との 関係を示すグラフ図である。

第 3図はアンチパラレルダイオードペアの等価回路である。

第 4図は 2倍の高調波の位相を示すグラフ図である。

第 5図はこの発明の実施の形態 2によるパルス変調回路を示す構成図 である。

第 6図はこの発明の実施の形態 3によるパルス変調回路を示す構成図 である。

第 7図はこの発明の実施の形態 4によるパルス変調回路を示す構成図 である。

第 8図はこの発明の実施の形態 5によるパルス変調回路を示す構成図 である。 第 9図はダイォードが直列に接続されている場合の特性を示すグラフ 図である。

第 1 0図はこの発明の実施の形態 6によるパルス変調回路を示す構成 図である。

第 1 1図はこの発明の実施の形態 7によるパルス変調回路を示す構成 図である。

第 1 2図はこの発明の実施の形態 7によるパルス変調回路を示す構成 図である。

第 1 3図はこの発明の実施の形態 8によるパルス変調回路を示す構成 図である。 発明を実施するための最良の形態

以下、 この発明をより詳細に説明するために、 この発明を実施するた めの最良の形態について、 添付の図面に従って説明する。

実施の形態 1 .

第 1図はこの発明の実施の形態 1によるパルス変調回路を示す構成図 である。 図において、 ローパスフィル夕 （以下、 L P Fという） 2は D Cパルス印加端子 1に印加された D Cパルス信号 （パルス信号） を入力 し、 その D Cパルス信号から不要波成分を除去してパルス成分をアンチ パラレルダイオードペア 5に出力する。 ノ、'ン ドパスフィル夕 （以下、 B P Fという） 4は局部発振波入力端子 3に印加された局部発振信号 L 0 を入力し、 その局部発振信号 L 0から不要波成分を除去してアンチパラ レルダイォ一ドペア 5に出力する。

アンチパラレルダイオードペア 5は 2つのダイオード 5 a , 5 bが互 いに逆向きに並列接続され、 B P F 4により不要波成分が除去された局 部発振信号 L 0と L P F 2により不要波成分が除去された D Cパルス信 号を混合して、 その局部発振信号 L 0の 2倍 （偶数倍） の周波数を有す る R Fパルス信号 （パルス信号） を B P F 6に与える混合手段を構成し ている。

B P F 6はアンチパラレルダイォードペア 5から与えられた R Fパル ス信号のみを通過させて R Fパルス出力端子 7に出力する。 なお、 L P F 2及び B P F 4 , 6から分波手段が構成されている。

抵抗 8は D Cパルス印加端子 1 と L P F 2の間に設置され、 アンチパ ラレルダイオードペア 5に印加される電圧を分圧する分圧手段を構成し ている。

次に動作について説明する。

まず、 D Cパルス印加端子 1に印加された D Cパルス信号は L P F 2 に入力され、 L P F 2が D Cパルス信号から不要波成分を除去してパル ス成分をアンチパラレルダイォードペア 5に出力する。

また、 局部発振波入力端子 3に印加された局部発振信号 L 0は B P F 4に入力され、 B P F 4が局部発振信号 L Oから不要波成分を除去して アンチパラレルダイォードペア 5に出力する。

アンチパラレルダイォードペア 5は、 B P F 4から不要波成分が除去 された局部発振信号 L 0を受け、 L P F 2から不要波成分が除去された D Cパルス信号を受けると、 その局部発振信号 L 0と D Cパルス信号を 混合することにより、 その局部発振信号 L 0の 2倍の周波数を有する R Fパルス信号を B P F 6に与える。

B P F 6は、 アンチパラレルダイォ一ドペア 5から R Fパルス信号が 与えられると、 その R Fパルス信号のみを通過させて R Fパルス出力端 子 7に出力する。

以下、 アンチパラレルダイォードペア 5の作用を具体的に説明する。 ただし、 第 3図はアンチパラレルダイオードペア 5の等価回路である。 例えば、 周波数 1の局部発振信号 L 0が局部発振波入力端子 3に入 力されると、 周波数 ω 1の局部発振信号 L 0に対しては、 第 3図 （ a ) に示すように、 アンチパラレルダイオードペア 5のグラン ド側が開放に 見えて、 アンチパラレルダイオードペア 5の B P F 4， 6側が短絡に見

X. ·© o

よって、 ダイオードペア 5 a， 5 bが互いに逆向きに接続されている ことに注意すれば、 各ダイオード 5 a， 5 bから見れば、 周波数 ω 1の 成分は互いに逆向きに印加されていることになり、 偶数次の高調波成分 である周波数 2 ω 1の成分は同相であることになる。

第 4図 （ a ) はダイオード 5 aによって半波整流された信号の 2倍の 高調波の位相を表しており、 第 4図 （b ) は逆向きのダイオード 5 bに よって半波整流された信号の 2倍の高調波の位相を表している。

このことから、 2倍の高調波の位相は互いに逆相になっていることが わかる。

一方、 周波数 ω 1の約 2倍に相当する周波数 ω rの局部発振信号 L〇 に対しては、 第 3図 （ b ) に示すように、 アンチパラレルダイオードぺ ァ 5のグラン ド側が短絡に見えて、 アンチパラレルダイオードペア 5の B P F 4 , 6側が開放に見える。

したがって、 D Cパルス信号である周波数 ω r— 2 ω 1の成分は、 互 いに逆相となるので、 逆極性で接続されたダイォ一ド 5 a , 5 bから足 し合わされて取り出すことができる。

なお、 アンチパラレルダイォードペア 5により発生された周波数 2 ω 1の成分は、 R Fパルス出力端子 7において互いに逆相であるから、 R Fパルス出力端子 7には漏れない。

上記の説明より、 奇数次の高調波である局部発振信号 L Oの 2倍の周 波数を有する R Fパルス信号が R Fパルス出力端子 7から出力されるこ とが理解されるが、 D Cパルス印加端子 1 と L P F 2の間に抵抗 8が設 置されているので、 抵抗 8の抵抗値を適宜調整すれば、 アンチパラレル ダイオードペア 5に印加される電圧を任意の電圧に設定することができ る。

第 2図の横軸は D Cパルス信号の電圧 （D Cパルス印加端子 1に印加 される電圧） を示し、 縦軸は R Fパルス信号の出力電力を示しており、 抵抗 8の抵抗値を大きくする程、 出力電力が最大となる印加電圧が大き くなる。

したがって、 印加電圧が小さい部分に雑音が重畳されることを考慮し て、 抵抗 8の抵抗値を大きく取れば、 R Fパルス信号が 0 N時の出力電 力と、 0 F F時の出力電力との比を大きく取ることができる。

なお、 局部発振信号 L◦や R Fパルス信号は抵抗 8には寄与しないの で、 抵抗 8が設置されることにより、 R F的な特性に影響を与えること はない。

以上で明らかなように、 この実施の形態 1 によれば、 D Cパルス信号 と局部発振信号 L 0を混合するアンチパラレルダイオードペア 5に印加 される電圧を分圧する抵抗 8を設置するように構成したので、 R Fパル ス出力端子 7に出力する R Fパルス信号の 0 N時の出力電力と◦ F F時 の出力電力の比を大きく取ることができる効果を奏する。

また、 抵抗 8 として、 可変抵抗を用いれば、 図示せぬドライバ回路が パルス変調回路の D Cパルス印加端子 1に印加する D Cパルス信号の電 圧を適宜変更する場合でも、 その D Cパルス信号の電圧に応じて、 アン チパラレルダイオードペア 5に印加される電圧を適宜調整することがで きる効果を奏する。 実施の形態 2 第 5図はこの発明の実施の形態 2によるパルス変調回路を示す構成図 であり、 図において、 第 1図と同一符号は同一または相当部分を示すの で説明を省略する。

抵抗 1 0 とキャパシタンス 1 1の並列回路は分圧手段を構成し、 アン チパラレルダイオードペア 5 とグランドの間に設置されている。

次に動作について説明する。

上記実施の形態 1では、 抵抗 8がアンチパラレルダイォードペア 5 に 印加される電圧を分圧するものについて示したが、 並列回路の抵抗 1 0 がアンチパラレルダイオードペア 5に印加される電圧を分圧するように してもよく、 上記実施の形態 1 と同様の効果を奏することができる。 なお、 局部発振信号 L 0や R Fパルス信号はキャパシタンス 1 1側を 通過し、 抵抗 1 0には寄与することがないので、 抵抗 1 0が設置される ことにより、 R F的な特性に影響を与えることはない。 実施の形態 3 .

上記実施の形態 2では、 抵抗 1 0とキャパシタンス 1 1からなる並列 回路をアンチパラレルダイオードペア 5 とグラン ドの間に設置するもの について示したが、 第 6図に示すように、 抵抗 1 0 とキャパシタンス 1 1からなる並列回路を B P F 4 , 6の接続部分とアンチパラレルダイォ ードペア 5の間に設置するようにしてもよく、 上記実施の形態 2 と同様 の効果を奏することができる。 実施の形態 4 .

第 7図はこの発明の実施の形態 4によるパルス変調回路を示す構成図 であり、 図において、 第 1図と同一符号は同一または相当部分を示すの で説明を省略する。 抵抗 1 2は D Cパルス印加端子 1 とグラン ドの間に設置され、 D Cパ ルス信号に対する不整合を抑制する。

次に動作について説明する。

上記実施の形態 1では、 抵抗 8がアンチパラレルダイォ一ドペア 5に 印加される電圧を分圧するものについて示したが、 D Cパルス信号のパ ルス幅が狭い場合、 パルス波としては非常に高い周波数成分を持つこと になる。

しかし、 抵抗 8がアンチパラレルダイオードペア 5 に印加される電圧 を分圧する方式では、 D Cパルス印加端子 1からのイ ンピーダンスが非 常に大きくなり、 不整合を生じることがある。

そこで、 この実施の形態 4では、 D Cパルス印加端子 1 とグラン ドの 間に抵抗 1 2を設置して、 D Cパルス信号に対する不整合を抑制するよ うにしている。

この実施の形態 4によれば、 上記実施の形態 1 と同様の効果に加え、 D Cパルス信号に対する不整合を抑制することができる効果を奏する。 なお、 この実施の形態 4では、 第 1図のパルス変調回路に抵抗 1 2を 追加するものについて示したが、 第 5図及び第 6図のパルス変調回路に 抵抗 1 2を追加するようにしてもよい。 実施の形態 5 .

上記実施の形態 1では、 抵抗 8からなる分圧手段を搭載し、 上記実施 の形態 2では、 抵抗 1 0 とキャパシタンス 1 1の並列回路からなる分圧 手段を搭載するものについて示したが、 第 8図に示すように、 抵抗 8 ( または 1 0 ) と直列にダイオード 1 3を接続して分圧手段を構成するよ うにしてもよい。

上記実施の形態 1等では、 第 2図に示すように、 R Fパルス信号の 0 N時と O F F時の出力電力の比を高めようとする場合、 0 F F時の抵抗 値を大きく して、 ON時の抵抗値を所望の印加電圧で出力電力の最大値 が得られるように設定することが望ましい。

そこで、 この実施の形態 5では、 抵抗 8 (または 1 0 ) と直列にダイ オード 1 3を接続するようにしている。

第 9図はダイオード 1 3が直列に接続されている場合の特性を示して おり、 D Cパルス印加端子 1に電圧が印加されていない状態、 即ち、 〇 F F時の抵抗値は、 "抵抗 8 (または 1 0 ) の抵抗値" + "ダイオード 1 3の 0 F F時の抵抗値" となり、 非常に大きな値になる。

一方、 D Cパルス印加端子 1に電圧が印加されている状態、 即ち、 0 N時の抵抗値は、 "抵抗 8 (または 1 0 ) の抵抗値" + "ダイオード 1 3の 0 N時の抵抗値" となり、 ダイオード 1 3の 0 N時の抵抗値は通常 数オームであるため、 抵抗 8 (または 1 0 ) の抵抗値に近い値が得られ ることになる。

これにより、 R Fパルス信号の 0 N時と O F F時の出力電力の比を更 に高めることができる効果を奏する。 実施の形態 6.

第 1 0図はこの発明の実施の形態 6によるパルス変調回路を示す構成 図であり、 図において、 第 1図と同一符号は同一または相当部分を示す ので説明を省略する。

1 /4波長先端開放スタブ 2 1は電気長が局部発振信号 L 0の 1 /4 波長であって先端が開放されている。

1/4波長先端短絡スタブ 2 2は電気長が局部発振信号 L 0の 1/4 波長であって先端が短絡されている。

次に動作について説明する。 上記実施の形態 1では、 L P F 2 と B P F 4 , 6から分波手段が構成 されているものについて示したが、 L P F 2 と B P F 6から分波手段を 構成し、 1 / 4波長先端開放スタブ 2 1 と 1 / 4波長先端短絡スタブ 2 2を搭載して、 アンチパラレルダイオードペア 5 と 1 Z 4波長先端短絡 スタブ 2 2の間から局部発振信号 L〇を入力するようにしてもよい。

この場合も、 アンチパラレルダイォ一ドペア 5が上記実施の形態 1 と 同様の原理で、 局部発振信号 L 0と D Cパルス信号を混合して、 その局 部発振信号 L 0の 2倍の周波数を有する R Fパルス信号を B P F 6に与 える。

また、 D Cパルス印加端子 1 と L P F 2の間に抵抗 8が設置されてい るので、 上記実施の形態 1 と同様に、 抵抗 8の抵抗値を適宜調整すれば 、 アンチパラレルダイオードペア 5に印加される電圧を任意の電圧に設 定することができる。

したがって、 上記実施の形態 1 と同様に、 R Fパルス出力端子 7に出 力する R Fパルス信号の◦ N時の出力電力と 0 F F時の出力電力の比を 大きく取ることができる効果を奏する。

また、 抵抗 8 として、 可変抵抗を用いれば、 図示せぬドライバ回路が パルス変調回路の D Cパルス印加端子 1に印加する D Cパルス信号の電 圧を適宜変更する場合でも、 その D Cパルス信号の電圧に応じて、 アン チパラレルダイオードペア 5 に印加される電圧を適宜調整することがで きる効果を奏する。

なお、 この実施の形態 6の場合も、 局部発振信号 L 0や R Fパルス信 号が抵抗 8には寄与しないので、 抵抗 8が設置されることにより、 R F 的な特性に影響を与えることはない。 実施の形態 Ί 上記実施の形態 6では、 抵抗 8がアンチパラレルダイォ一ドペア 5 に 印加される電圧を分圧するものについて示したが、 第 1 1図又は第 1 2 図に示すように、 並列回路の抵抗 1 0がアンチパラレルダイオー ドペア 5 に印加される電圧を分圧するようにしてもよく、 上記実施の形態 6 と 同様の効果を奏することができる。

なお、 局部発振信号 L 0や R Fパルス信号はキャパシ夕ンス 1 1側を 通過し、 抵抗 1 0 には寄与することがないので、 抵抗 1 0が設置される ことによ り、 R F的な特性に影響を与えることはない。 実施の形態 8 .

上記実施の形態 6では、 抵抗 8がアンチパラレルダイォードペア 5 に 印加される電圧を分圧するものについて示したが、 D Cパルス信号のパ ルス幅が狭い場合、 パルス波としては非常に高い周波数成分を持つこと になる。

しかし、 抵抗 8がアンチパラレルダイォー ドペア 5 に印加される電圧 を分圧する方式では、 D Cパルス印加端子 1 からのィ ンピ一ダンスが非 常に大きくなり、 不整合を生じることがある。

そこで、 この実施の形態 8では、 第 1 3図に示すように、 D Cパルス 印加端子 1 とグラン ドの間に抵抗 1 2を設置して、 D Cパルス信号に対 する不整合を抑制するようにしている。

この実施の形態 8によれば、 上記実施の形態 6 と同様の効果に加え、 D Cパルス信号に対する不整合を抑制することができる効果を奏する。 なお、 この実施の形態 6では、 第 1 0図のパルス変調回路に抵抗 1 2 を追加するものについて示したが、 第 1 1図及び第 1 2図のパルス変調 回路に抵抗 1 2 を追加するようにしてもよい。 実施の形態 9 .

上記実施の形態 6〜 8では、 抵抗 8 (または 1 0 ) にダイォ一ド 1 3 が直列に接続されていないものについて示したが、 上記実施の形態 5 と 同様に、 第 1 0図〜第 1 2図のパルス変調回路の抵抗 8 (または 1 0 ) にダイォード 1 3を直列に接続するようにしてもよい。

これにより、 上記実施の形態 5 と同様に、 R Fパルス信号の O N時と O F F時の出力電力の比を更に高めることができる効果を奏する。 産業上の利用可能性

以上のように、 この発明に係るパルス変調回路は、 例えば、 パルス信 号を送受信するに際して、 パルス信号の周波数を変調する必要がある通 信装置やレーダに用いるのに適している。

Claims

請 求 の 範 囲

1 . パルス印加端子からパルス信号を入力するとともに、 局部発振波入 力端子から局部発振信号を入力する一方、 その局部発振信号の偶数倍の 周波数を有するパルス信号をパルス出力端子に出力する分波手段と、 上 記分波手段により入力されたパルス信号と局部発振信号を混合して、 そ の局部発振信号の偶数倍の周波数を有するパルス信号を上記分波手段に 与える混合手段と、 上記混合手段に印加される電圧を分圧する分圧手段 とを備えたパルス変調回路。

2 . 抵抗からなる分圧手段をパルス印加端子と分波手段の間に設置した ことを特徴とする請求の範囲第 1項記載のパルス変調回路。

3 . 分圧手段を構成する抵抗が可変抵抗であることを特徴とする請求の 範囲第 2項記載のパルス変調回路。

4 . 抵抗とキャパシ夕ンスの並列回路からなる分圧手段を混合手段とグ ラン ドの間、 または、 分波手段と上記混合手段の間に設置したことを特 徴とする請求の範囲第 1項記載のパルス変調回路。

5 . パルス印加端子とグラン ドの間に抵抗を設置したことを特徴とする 請求の範囲第 1項記載のパルス変調回路。

6 . 抵抗とダイォードの直列回路からなる分圧手段をパルス印加端子と 分波手段の間に設置したことを特徴とする請求の範囲第 1項記載のパル ス変調回路。

7 . 抵抗及びダイオー ドの直列回路とキャパシタンスの並列回路からな る分圧手段を混合手段とグラン ドの間、 または、 分波手段と上記混合手 段の間に設置したことを特徴とする請求の範囲第 1項記載のパルス変調 回路。

8 . パルス印加端子からパルス信号を入力する一方、 局部発振信号の偶 数倍の周波数を有するパルス信号をパルス出力端子に出力する分波手段 と、 上記分波手段により入力されたパルス信号と局部発振波入力端子か ら入力された局部発振信号を混合して、 その局部発振信号の偶数倍の周 波数を有するパルス信号を上記分波手段に与える混合手段と、 上記混合 手段に印加される電圧を分圧する分圧手段とを備えたパルス変調回路。

9 . 抵抗からなる分圧手段をパルス印加端子と分波手段の間に設置した ことを特徴とする請求の範囲第 8項記載のパルス変調回路。

1 0 . 分圧手段を構成する抵抗が可変抵抗であることを特徴とする請求 の範囲第 9項記載のパルス変調回路。

1 1 . 抵抗とキャパシ夕ンスの並列回路からなる分圧手段を混合手段と 局部発振波入力端子の間、 または、 分波手段と上記混合手段の間に設置 したことを特徴とする請求の範囲第 8項記載のパルス変調回路。

1 2 . パルス印加端子とグラン ドの間に抵抗を設置したことを特徴とす る請求の範囲第 8項記載のパルス変調回路。

1 3 . 抵抗とダイォードの直列回路からなる分圧手段をパルス印加端子 と分波手段の間に設置したことを特徴とする請求の範囲第 8項記載のパ ルス変調回路。

1 4 . 抵抗及びダイォードの直列回路とキャパシ夕ンスの並列回路から なる分圧手段を混合手段と局部発振波入力端子の間、 または、 分波手段 と上記混合手段の間に設置したことを特徴とする請求の範囲第 8項記載 のパルス変調回路。