JP6731396B2 - 信号変調器 - Google Patents
信号変調器 Download PDFInfo
- Publication number
- JP6731396B2 JP6731396B2 JP2017244879A JP2017244879A JP6731396B2 JP 6731396 B2 JP6731396 B2 JP 6731396B2 JP 2017244879 A JP2017244879 A JP 2017244879A JP 2017244879 A JP2017244879 A JP 2017244879A JP 6731396 B2 JP6731396 B2 JP 6731396B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- conductor
- capacitor
- modulator
- combiner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Transmitters (AREA)
Description
第1BPSK変調器は、第1有意信号、第2有意信号、及びウィルキンソン・パワーディバイダーからの入力に従って、第1出力信号を発生させる。第2BPSK変調器は、第3有意信号、第4有意信号、及びウィルキンソン・パワーディバイダーからの入力に従って、第2出力信号を発生させる。
2つの位相変調器が0度及び180度の位相変調関数のみの場合、直交変調器は0、90、180及び270度の位相変調のみを発生させることができる。n−QAМ高次ディジタル変調、2位相反射型変調器などの振幅変調及び位相変調は、直交キャリア信号の直線変調による直線振幅変調能力もまた有していなければならず、任意の振幅変調及び位相変調信号を発生することができる。
Claims (4)
- BPSK(バイナリー位相シフト・キーイング)変調器であって、
第1コンダクタ、第2コンダクタ、第3コンダクタ及び第4コンダクタを有する平衡不平衡変成器であって、前記第1コンダクタ及び第2コンダクタが接続されて等しい電流を有するように使用され、前記第3コンダクタが磁気的に前記第1コンダクタに結合しかつ前記第3コンダクタの一端が接地に接続し、前記第4コンダクタが磁気的に前記第2コンダクタに結合しかつ前記第4コンダクタの一端が接地に接続する平衡不平衡変成器、
第1反射型変調器であって、前記第1反射型変調器の第1入力端末が前記第3コンダクタに接続されている第1反射型変調器、
第2反射型変調器であって、前記第2反射型変調器の第2入力端末が前記第4コンダクタに接続されている第2反射型変調器、及び
前記第1反射型変調器の第1出力端末及び前記第2反射型変調器の第2出力端末に接続されている、電力合成器、とを具備するBPSK(バイナリー位相シフト・キーイング)変調器であって、
第1有意信号が前記第1反射型変調器へと入力されかつ第2有意信号が前記第2反射型変調器へと入力され、また前記第1有意信号及び前記第2有意信号が異なる信号の対であり、
前記第1反射型変調器が第1結合器、第1ダイオード、第2ダイオード、第1DC(直流)ブロック単位及び第2DCブロック単位を具備し、前記第1結合器が前記第1入力端末、前記第1出力端末、第1負荷端末及び第2負荷端末を有し、前記第1DCブロック単位が前記第1ダイオードと前記第1結合器の前記第1負荷端末との間でDCブロッキングのために接続されており、前記第2DCブロック単位が前記第2ダイオードと前記第1結合器の前記第2負荷端末との間でDCブロッキングのために接続されており、前記第1有意信号が前記第1及び第2ダイオードの状態を演算するために、前記第1及び第2DCブロック単位の両方へと入力され、
前記第2反射型変調器が第2結合器、第3ダイオード、第4ダイオード、第3DCブロック単位及び第4DCブロック単位を具備し、前記第2結合器が前記第2入力端末、前記第2出力端末、第3負荷端末及び第4負荷端末を有し、前記第3DCブロック単位が前記第3ダイオードと前記第2結合器の前記第3負荷端末との間でDCブロッキングのために接続されており、前記第4DCブロック単位が前記第4ダイオードと前記第2結合器の前記第4負荷端末との間でDCブロッキングのために接続されており、前記第2有意信号が前記第3及び第4ダイオードの状態を演算するために、前記第3及び第4DCブロック単位の両方へと入力され、
前記第1有意信号が十分に強い場合に前記第1及び第2ダイオードが作動し、また前記第1有意信号の強さが十分ではない場合に前記第1及び第2ダイオードの作動が停止し、
前記第2有意信号が十分に強い場合に前記第3及び第4ダイオードが作動し、また前記第2有意信号の強さが十分ではない場合に前記第3及び第4ダイオードの作動が停止し、
前記第1、第2、第3及び第4ダイオードが基板としてヒ化カリウムを使用するPINダイオードにより実装される、BPSK(バイナリー位相シフト・キーイング)変調器。 - 前記第1DCブロック単位が第1コンデンサ及び第1抵抗器を含み、前記第2DCブロック単位が第2コンデンサ及び第2抵抗器を含み、前記第1コンデンサが前記第1ダイオードと前記第1結合器の前記第1負荷端末との間でDCブロッキングのために接続され、前記第1抵抗器の一端が前記第1コンデンサと前記第1ダイオードの接続点に接続され、前記第2コンデンサが前記第2ダイオードと前記第1結合器の前記第2負荷端末との間でDCブロッキングのために接続され、また前記第2抵抗器の一端が前記第2コンデンサと前記第2ダイオードの接続点に接続されており、
前記第3DCブロック単位が第3コンデンサ及び第3抵抗器を含み、前記第4DCブロック単位が第4コンデンサ及び第4抵抗器を含み、前記第3コンデンサが前記第3ダイオードと前記第2結合器の前記第3負荷端末との間でDCブロッキングのために接続され、前記第3抵抗器の一端が前記第3コンデンサと前記第3ダイオードの接続点に接続され、前記第4コンデンサが前記第4ダイオードと前記第2結合器の前記第4負荷端末との間でDCブロッキングのために接続され、また前記第4抵抗器の一端が前記第4コンデンサと前記第4ダイオードの接続点に接続されている、請求項1に記載のBPSK変調器。 - 直交変調器であって、
電力入力端末、第1電力出力端末及び第2電力出力端末を有するウィルキンソン・パワーディバイダー、
前記ウィルキンソン・パワーディバイダーの前記第1電力出力端末に接続されている第1BPSK変調器(バイナリー位相シフト・キーイング)、
前記ウィルキンソン・パワーディバイダーの前記第2電力出力端末に接続されており、第2出力信号を発生させる、第2BPSK変調器、及び
第1出力信号及び第2出力信号を受信するために、前記第1BPSK変調器及び前記第2BPSK変調器に接続されている、ランゲ結合器、とを具備する直交変調器であって、
第1有意信号及び第2有意信号が前記第1BPSK変調器へと入力され、第3有意信号及び第4有意信号が前記第2BPSK変調器へと入力され、前記第1BPSK変調器が前記第1有意信号、前記第2有意信号、及び前記ウィルキンソン・パワーディバイダーからの入力に従い前記第1出力信号を発生させ、また前記第2BPSK変調器が前記第3有意信号、前記第4有意信号、及び前記ウィルキンソン・パワーディバイダーからの入力に従い前記第2出力信号を発生させ、
前記第1BPSK変調器が第1平衡不平衡変成器、第1反射型変調器、第2反射型変調器及び第1電力合成器を具備し、前記第1平衡不平衡変成器が第1コンダクタ、第2コンダクタ、第3コンダクタ及び第4コンダクタを有し、前記第1コンダクタ及び前記第2コンダクタが接続されておりかつ等しい電流を有するように使用され、前記第3コンダクタが磁気的に前記第1コンダクタに結合しており、また前記第3コンダクタの別端が接地に接続しており、前記第4コンダクタが磁気的に前記第2コンダクタに結合しており、また前記第4コンダクタの別端が接地に接続しており、前記第1反射型変調器の第1入力端末が前記第3コンダクタに接続しており、前記第2反射型変調器の第2入力端末が前記第4コンダクタに接続しており、前記第1電力合成器が前記第1反射型変調器の第1出力端末及び前記第2反射型変調器の第2出力端末に接続しており、前記第1有意信号が前記第1反射型変調器に入力され、前記第2有意信号が前記第2反射型変調器に入力され、前記第1有意信号及び前記第2有意信号が異なる信号の対であり、
前記第2BPSK変調器が第2平衡不平衡変成器、第3反射型変調器、第4反射型変調器及び第2電力合成器を具備し、前記第2平衡不平衡変成器が第5コンダクタ、第6コンダクタ、第7コンダクタ及び第8コンダクタを有し、前記第5コンダクタ及び前記第6コンダクタが接続されておりかつ等しい電流を有するように使用され、前記第7コンダクタの一端が接地に接続しており、前記第8コンダクタの一端が接地に接続しており、前記第3反射型変調器の第3入力端末が前記第7コンダクタに接続しており、前記第4反射型変調器の第4入力端末が前記第8コンダクタに接続しており、前記第2電力合成器が前記第3反射型変調器の第3出力端末及び前記第4反射型変調器の第4出力端末に接続しており、前記第3有意信号が前記第3反射型変調器に入力され、前記第4有意信号が前記第4反射型変調器に入力され、前記第3有意信号及び前記第4有意信号が異なる信号の対であり、
前記第1反射型変調器が第1結合器、第1ダイオード、第2ダイオード、第1DC(直流)ブロック単位及び第2DCブロック単位を具備し、前記第1結合器が前記第1入力端末、前記第1出力端末、第1負荷端末及び第2負荷端末を有し、前記第1ダイオードが前記第1結合器の前記第1負荷端末に接続しており、前記第2ダイオードが前記第1結合器の前記第2負荷端末に接続しており、前記第1DCブロック単位が前記第1ダイオードと前記第1結合器の前記第1負荷端末との間でDCブロッキングのために接続されており、前記第2DCブロック単位が前記第2ダイオードと前記第1結合器の前記第2負荷端末との間でDCブロッキングのために接続されており、前記第1有意信号が前記第1及び第2ダイオードの状態を演算するために、前記第1及び第2DCブロック単位の両方へと入力され、
前記第2反射型変調器が第2結合器、第3ダイオード、第4ダイオード、第3DCブロック単位及び第4DCブロック単位を具備し、前記第2結合器が前記第2入力端末、前記第2出力端末、第3負荷端末及び第4負荷端末を有し、前記第3ダイオードが前記第2結合器の前記第3負荷端末に接続しており、前記第4ダイオードが前記第2結合器の前記第4負荷端末に接続しており、前記第3DCブロック単位が前記第3ダイオードと前記第2結合器の前記第3負荷端末との間でDCブロッキングのために接続されており、前記第4DCブロック単位が前記第4ダイオードと前記第2結合器の前記第4負荷端末との間でDCブロッキングのために接続されており、前記第2有意信号が前記第3及び第4ダイオードの状態を演算するために、前記第3及び第4DCブロック単位の両方へと入力され、
前記第3反射型変調器が第3結合器、第5ダイオード、第6ダイオード、第5DCブロック単位及び第6DCブロック単位を具備し、前記第3結合器が前記第3入力端末、前記第3出力端末、第5負荷端末及び第6負荷端末を有し、前記第5ダイオードが前記第3結合器の前記第5負荷端末に接続しており、前記第6ダイオードが前記第3結合器の前記第6負荷端末に接続しており、前記第5DCブロック単位が前記第5ダイオードと前記第3結合器の前記第5負荷端末との間でDCブロッキングのために接続されており、前記第6DCブロック単位が前記第6ダイオードと前記第3結合器の前記第6負荷端末との間でDCブロッキングのために接続されており、前記第3有意信号が前記第5及び第6ダイオードの状態を演算するために、前記第5及び第6DCブロック単位の両方へと入力され、また、
前記第4反射型変調器が第4結合器、第7ダイオード、第8ダイオード、第7DCブロック単位及び第8DCブロック単位を具備し、前記第4結合器が前記第4入力端末、前記第4出力端末、第7負荷端末及び第8負荷端末を有し、前記第7ダイオードが前記第4結合器の前記第7負荷端末に接続しており、前記第8ダイオードが前記第4結合器の前記第8負荷端末に接続しており、前記第7DCブロック単位が前記第7ダイオードと前記第4結合器の前記第7負荷端末との間でDCブロッキングのために接続されており、前記第8DCブロック単位が前記第8ダイオードと前記第4結合器の前記第8負荷端末との間でDCブロッキングのために接続されており、前記第4有意信号が前記第7及び第8ダイオードの状態を演算するために、前記第7及び第8DCブロック単位の両方へと入力され、
前記第1有意信号が十分に強い場合に前記第1及び第2ダイオードが作動し、また前記第1有意信号の強さが十分ではない場合に前記第1及び第2ダイオードの作動が停止し、
前記第2有意信号が十分に強い場合に前記第3及び第4ダイオードが作動し、また前記第2有意信号の強さが十分ではない場合に前記第3及び第4ダイオードの作動が停止し、
前記第3有意信号が十分に強い場合に前記第5及び第6ダイオードが作動し、また前記第3有意信号の強さが十分ではない場合に前記第5及び第6ダイオードの作動が停止し、
前記第4有意信号が十分に強い場合に前記第7及び第8ダイオードが作動し、また前記第4有意信号の強さが十分ではない場合に前記第7及び第8ダイオードの作動が停止し、
前記第1、第2、第3、第4、第5、第6、第7及び第8ダイオードが基板としてヒ化カリウムを使用するPINダイオードにより実装される、直交変調器。 - 前記第1DCブロック単位が第1コンデンサ及び第1抵抗器を含み、前記第2DCブロック単位が第2コンデンサ及び第2抵抗器を含み、前記第1コンデンサが前記第1ダイオードと前記第1結合器の前記第1負荷端末との間でDCブロッキングのために接続され、前記第1抵抗器の一端が前記第1コンデンサと前記第1ダイオードの接続点に接続され、前記第2コンデンサが前記第2ダイオードと前記第1結合器の前記第2負荷端末との間でDCブロッキングのために接続され、また前記第2抵抗器の一端が前記第2コンデンサと前記第2ダイオードの接続点に接続されており、
前記第3DCブロック単位が第3コンデンサ及び第3抵抗器を含み、前記第4DCブロック単位が第4コンデンサ及び第4抵抗器を含み、前記第3コンデンサが前記第3ダイオードと前記第2結合器の前記第3負荷端末との間でDCブロッキングのために接続され、前記第3抵抗器の一端が前記第3コンデンサと前記第3ダイオードの接続点に接続され、前記第4コンデンサが前記第4ダイオードと前記第2結合器の前記第4負荷端末との間でDCブロッキングのために接続され、また前記第4抵抗器が前記第4コンデンサと前記第4ダイオードの接続点に接続されており、
前記第5DCブロック単位が第5コンデンサ及び第5抵抗器を含み、前記第6DCブロック単位が第6コンデンサ及び第6抵抗器を含み、前記第5コンデンサが前記第5ダイオードと前記第3結合器の前記第5負荷端末との間でDCブロッキングのために接続され、前記第5抵抗器の一端が前記第5コンデンサと前記第5ダイオードの接続点に接続され、前記第6コンデンサが前記第6ダイオードと前記第3結合器の前記第6負荷端末との間でDCブロッキングのために接続され、また前記第6抵抗器の一端が前記第6コンデンサと前記第6ダイオードの接続点に接続されており、
前記第7DCブロック単位が第7コンデンサ及び第7抵抗器を含み、前記第8DCブロック単位が第8コンデンサ及び第8抵抗器を含み、前記第7コンデンサが前記第7ダイオードと前記第4結合器の前記第7負荷端末との間でDCブロッキングのために接続され、前記第7抵抗器の一端が前記第7コンデンサと前記第7ダイオードの接続点に接続され、前記第8コンデンサが前記第8ダイオードと前記第4結合器の前記第8負荷端末との間でDCブロッキングのために接続され、また前記第8抵抗器の一端が前記第8コンデンサと前記第8ダイオードの接続点に接続されている、請求項3に記載の直交変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017244879A JP6731396B2 (ja) | 2017-12-21 | 2017-12-21 | 信号変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017244879A JP6731396B2 (ja) | 2017-12-21 | 2017-12-21 | 信号変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019114846A JP2019114846A (ja) | 2019-07-11 |
JP6731396B2 true JP6731396B2 (ja) | 2020-07-29 |
Family
ID=67222827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017244879A Active JP6731396B2 (ja) | 2017-12-21 | 2017-12-21 | 信号変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6731396B2 (ja) |
-
2017
- 2017-12-21 JP JP2017244879A patent/JP6731396B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019114846A (ja) | 2019-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750749B2 (en) | Switching circuit, and a modulator, demodulator or mixer including such a circuit | |
CN101888218B (zh) | 基于GaAs HBT器件的模拟反射型I-Q矢量调制电路 | |
CN110784179B (zh) | 一种双平衡fet混频器 | |
CN109873780B (zh) | 信号调制器 | |
EP1949532B1 (en) | Switching circuit, and a modulator, demodulator or mixer including such a circuit | |
Standaert et al. | A 390-GHz outphasing transmitter in 28-nm CMOS | |
US10284289B1 (en) | Signal modulator | |
JP6731396B2 (ja) | 信号変調器 | |
JP6535380B1 (ja) | 信号変調器 | |
CN116799463A (zh) | 新型宽带巴伦结构及其应用 | |
TWI641212B (zh) | Reflective modulator and its application | |
TWI660573B (zh) | Reflection modulator | |
US8885768B2 (en) | Low-loss, broad band, LC I/Q phase shifter | |
US5214397A (en) | Modulator using low-pass filter as delay element | |
US8217818B2 (en) | Digital RF converter and RF converting method thereof | |
Liu | A 2.7-V dual-frequency single-sideband mixer [for PCS] | |
US7852135B2 (en) | Circuit arrangement for signal mixing | |
JP2016127452A (ja) | 位相変換装置 | |
CN110035026B (zh) | 微波qpsk调制电路及电子设备 | |
US20130082756A1 (en) | Signal input device of digital-rf converter | |
LaRue | A Fully-Integrated Four-way Outphasing Architecture in Heterogeneously Integrated CMOS/GaN Process Technologies | |
JPH09238027A (ja) | ハーモニックミキサ | |
Lin et al. | A 25–65 GHz broadband low-LO-driving wide-modulation-bandwidth monolithic BPSK modulator in GaAs PIN diode MMIC process | |
JP4066295B2 (ja) | 偶高調波ミクサ | |
JP4185017B2 (ja) | 周波数変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6731396 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |