JP5586141B2 - 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 - Google Patents

偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 Download PDF

Info

Publication number
JP5586141B2
JP5586141B2 JP2008283399A JP2008283399A JP5586141B2 JP 5586141 B2 JP5586141 B2 JP 5586141B2 JP 2008283399 A JP2008283399 A JP 2008283399A JP 2008283399 A JP2008283399 A JP 2008283399A JP 5586141 B2 JP5586141 B2 JP 5586141B2
Authority
JP
Japan
Prior art keywords
input
terminal
signal
diode
multiplexing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008283399A
Other languages
English (en)
Other versions
JP2010114511A (ja
Inventor
憲司 川上
拓也 鈴木
浩之 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008283399A priority Critical patent/JP5586141B2/ja
Publication of JP2010114511A publication Critical patent/JP2010114511A/ja
Application granted granted Critical
Publication of JP5586141B2 publication Critical patent/JP5586141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)

Description

この発明は、通信装置やレーダ装置などに用いられる偶高調波ミクサに関するものである。
従来から、通信装置やレーダ装置などに用いられる偶高調波ミクサは、よく知られている(たとえば、非特許文献1参照)。
電子情報通信学会編「モノリシックマイクロ波集積回路(MMIC)」第120頁
従来の偶高調波ミクサでは、駆動するのに必要なLO波の電力(以下、「LO電力」という)が非線形素子のDC特性に大きく依存するので、自由度が少ないうえ、大きなLO電力が必要になるという課題があった。
また、複数のミクサに1つのLO信号源から分配する場合には、特に大きなLO電力が必要になるという課題があった。
この発明は、逆並列接続された2つのダイオードに外部からDC電圧を印加し、所望のLO電力を低くすることにより、アップコンバータおよびダウンコンバータの両方に適用可能な偶高調波ミクサを得ることを目的とする。
この発明による偶高調波ミクサは、逆並列接続された第1および第2のダイオードと、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子と、RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、LO波が入力されるLO端子、ならびに、前記RF端子に入力された前記RF信号および前記LO波が出力されるとともに前記第1および第2のダイオードで生じた前記RF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記LO波のLO周波数を合波または分波する機能を有する第1の合・分波回路と、DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、前記RF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、前記IF信号のIF周波数および前記DC電圧を遮断する第1、第2および第3の高域通過フィルタと、前記DC電圧を遮断する第4の高域通過フィルタとを備え、前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのアノードおよび前記第2のダイオードのカソードに接続され、前記第1のダイオードのカソードと前記第2のダイオードのアノードとの接続点は、前記第3の高域通過フィルタを介して接地されるとともに、前記第4の高域通過フィルタを介して前記IF端子に接続され、前記第1の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第1のダイオードのアノードとの間に挿入され、前記第2の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第2のダイオードのカソードとの間に挿入され、前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたものである。
この発明によれば、所望のLO電力を低くすることにより、アップコンバータおよびダウンコンバータの両方に適用することができる。
実施の形態1.
図1はこの発明の実施の形態1に係る偶高調波ミクサを示す回路ブロック図である。
図1において、偶高調波ミクサは、RF信号が入出力されるRF端子1と、LO波(差動信号)が入力されるLO端子2と、IF信号(中間信号)が入出力されるIF端子3と、DC電圧(直流電圧)が入力されるDC端子4と、逆並列接続された1対(第1および第2)のダイオード5a、5bと、第1の合・分波回路10と、DC端子4に接続された第2の合・分波回路11と、RF信号およびLO波を遮断する第1および第2の低域通過フィルタ(LPF)12a、12bと、IF信号およびDC電圧を遮断する第1、第2および第3の高域通過フィルタ(HPF)13a、13b、13cと、DC電圧を遮断する第4の高域通過フィルタ(HPF)14とを備えている。
第1の合・分波回路10は、RF端子1およびLO端子2を有するとともに、RF信号が入出力されるとともにLO波が出力される第1の入出力端子を有し、RF信号のRF周波数およびLO波のLO周波数を合波または分波する機能を有する。
第2の合・分波回路11は、DC端子4とIF信号を外部で接地する接地端子とIF信号が入出力されるとともにDC電圧が出力される第2の入出力端子を有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1および第2の低域通過フィルタ12a、12bの各一端は、第1および第2のダイオード5a、5bの各一端に個別に接続されている。また、第1の低域通過フィルタ12aの他端は、第2の合・分波回路11の第2の入出力端子に接続され、第2の低域通過フィルタ12bの他端は接地されている。
第1のダイオード5aの一端は、第1の高域通過フィルタ13aを介して、第1の合・分波回路10の第1の入出力端子に接続されている。また、第2のダイオード5bの一端は、第2の高域通過フィルタ13bを介して、第1の合・分波回路10の第1の入出力端子に接続されている。
第1および第2のダイオード5a、5bの各他端(第1のダイオード5aのカソードおよび第2のダイオード5bのアノード)は、第1の高域通過フィルタ13aを介して接地されるとともに、第4の高域通過フィルタ14を介してIF端子3に接続されている。
次に、図1に示したこの発明の実施の形態1に係る偶高調波ミクサの動作について説明する。
図1の偶高調波ミクサは、従来と同様に、RF端子1およびLO端子2からRF信号およびLO波(または、IF信号およびLO波)を取り込み、互いに逆並列接続された第1および第2のダイオード5a、5bを用いることにより、「RF周波数−2×LO周波数」(または、「2×LO周波数±IF周波数」)の成分を抽出する。
ただし、従来と異なる点として、DC端子4からDC電圧が入力されることにより、各ダイオード5a、5bに対しては、同じ電流が流れ、LO電力がDC電圧印加分だけオフセットされた状態で励振される。これにより、所望のLO電力を小さくすることが可能となる。
また、各ダイオード5a、5bには一般的にばらつきが存在するが、同じ電流が流れることにより、動作点における特性のばらつきを最小限にすることが可能となる。
図2は図1内の各ブロック構成を具体的に示す回路構成図である。
図2において、インダクタ20a、20bは、図1内の第1および第2の低域通過フィルタ12a、12bを構成しており、RF信号のRF周波数とLO波のLO周波数とを遮断して、IF信号およびDC電圧を通過させる。
キャパシタ22a、22b、22cは、図1内の第1〜第3の高域通過フィルタ13a〜13cを構成しており、IF信号のIF周波数およびDC電圧を遮断して、RF信号およびLO電圧を通過させる。
インダクタ21およびキャパシタ23aは、第2の合・分波回路11を構成している。
インダクタ21は、RF周波数、LO周波数およびIF周波数を遮断して、DC電圧のみを通過させる。キャパシタ23aは、DC電圧を遮断してIF信号を通過させる。
キャパシタ23bは、図1内の第4の高域通過フィルタ14を構成しており、DC電圧を遮断してIF信号を通過させる。
先端オープンスタブ(λ/4@LO)24、伝送線路(λ/4@LO)25、先端ショートスタブ(λ/2@RF)26および伝送線路(λ/4@RF)27は、第1の合・分波回路10を構成している。
先端オープンスタブ24は、LO周波数で1/4波長の先端オープンスタブを構成し、伝送線路25は、LO周波数で1/4波長の伝送線路を構成している。また、先端ショートスタブ26は、RF周波数で1/2波長の先端ショートスタブを構成し、伝送線路27は、RF周波数で1/4波長の伝送線路を構成している。
以下、図2の回路構成における、LO波、RF信号、IF信号およびDC電圧の各周波数信号の流れについて説明する。
図3〜図6は各周波数信号の流れを示す説明図であり、図3はLO波の流れを破線で示している。図3において、LO波は、LO端子2から入力され、逆並列接続されたダイオード5a、5bを介して接地される。
図4はRF信号の流れを破線で示しており、図4において、ダウンコンバータの場合には、RF信号は、RF端子1から入力され、逆並列接続されたダイオード5a、5bを介して接地される。
一方、アップコンバータの場合には、ダイオード5a、5bで生じたRF信号は、接地点を基準として、RF端子1から出力される。
図5はIF信号の流れを破線で示しており、図5において、アップコンバータの場合には、IF信号は、IF端子3から入力され、逆並列接続されたダイオード5a、5bおよびインダクタ20a、20bを介して接地される。
一方、ダウンコンバータの場合には、ダイオード5a、5bで生じたIF信号は、接地点を基準としてIF端子3から出力される。
以上の図3〜図5に示したLO波、RF信号およびIF信号に対する回路動作は、逆並列接続されたダイオード5a、5bを用いた従来の偶高調波ミクサの動作と同様である。
図6はDC電圧(または、DC電流)の流れを破線で示しており、図6において、DC端子4に印加されたDC電圧は、ダイオード5a、5bを介して接地される。
つまり、2つのダイオード5a、5bは、DC電圧に対して直列に接続されているので、各ダイオード5a、5bに流れる電流は、ダイオードのDC特性にばらつきがあったとしても、同一値となる。
このように、偶高調波ミクサにDC電圧を印加することにより、ダイオード5a、5bに対しては、LO電力がDC印加分だけオフセットされた状態で励振されるので、所望のLO電力を小さくすることが可能となる。
図7はこの発明の実施の形態1による効果(低LO電力化)を示す説明図であり、印加される異なるDC電圧(Vin1)ごとの具体的な計算例を示している。
図7において、横軸は入力されるLO電力(LO Power[dBm])、縦軸は変換利得(Conversion Gain[dB])である。
図7から明らかなように、印加されるDC電圧Vin1を「0V」から「0.4V」へと増大させることにより、変換利得が一定となる領域が低LO電力側に拡大し、LO電力の依存性が低LO電力化されることが分かる。
以上のように、この発明の実施の形態1に係る偶高調波ミクサ(図1)は、逆並列接続された第1および第2のダイオード5a、5bと、第1の合・分波回路10と、第2の合・分波回路11と、RF周波数およびLO周波数を遮断する第1および第2の低域通過フィルタ13a、13bと、IF周波数およびDC電圧を遮断する第1、第2および第3の高域通過フィルタ13a、13b、13cと、DC電圧を遮断する第4の高域通過フィルタ14とを備えている。
第1の合・分波回路10は、RF信号が入出力されるRF端子1と、LO波が入力されるLO端子2と、RF信号およびLO波が入出力される第1の入出力端子とを有し、RF周波数およびLO周波数を合波または分波する機能を有する。
第2の合・分波回路11は、DC電圧が入力されるDC端子4と、IF信号が入出力されるIF端子3と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1の合・分波回路10の第1の入出力端子は、第1のダイオード5aのアノードおよび第2のダイオード5bのカソードに接続されている。
第1のダイオード5aのカソードと第2のダイオード5bのアノードとの接続点は、第3の高域通過フィルタ13cを介して接地されるとともに、第4の高域通過フィルタ14を介してIF端子3に接続されている。
第1の高域通過フィルタ13aは、第1の合・分波回路10の第1の入出力端子と第1のダイオード5aのアノードとの間に挿入されている。
第2の高域通過フィルタ13bは、第1の合・分波回路10の第1の入出力端子と第2のダイオード5bのカソードとの間に挿入されている。
第1のダイオード5aのアノードは、第1の低域通過フィルタ12aを介して第2の合・分波回路11の第2の入出力端子に接続されている。
第2のダイオード5bのカソードは、第2の低域通過フィルタ12bを介して接地されている。
上記偶高調波ミクサの構成により、偶高調波ミクサの低LO電力化が可能となり、送受信装置の低消費電力化が可能となる利点がある。
また、上記偶高調波ミクサは、アップコンバータおよびダウンコンバータの両方に利用可能な構成を有する。
実施の形態2.
なお、上記実施の形態1(図1)では、第1の低域通過フィルタ12aの一端を、第1のダイオード5aのアノードに接続したが、図8のように、LO端子2に接続し、第1の高域通過フィルタ13aを省略してもよい。
図8はこの発明の実施の形態2に係る偶高調波ミクサを示すブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図8において、第1の合・分波回路10Aは、前述(図1)の第1の合・分波回路10に対応している。
また、第1および第2の高域通過フィルタ13b、13cは、前述の第2および第3の高域通過フィルタに対応し、第3の高域通過フィルタ14は、前述の第4の高域通過フィルタに対応している。
すなわち、この発明の実施の形態2に係る偶高調波ミクサ(図8)は、逆並列接続された第1および第2のダイオード5a、5bと、第1の合・分波回路10Aと、第2の合・分波回路11と、RF周波数およびLO周波数を遮断する第1および第2の低域通過フィルタ12a、12bと、IF周波数およびDC電圧を遮断する第1および第2の高域通過フィルタ13b、13cと、DC電圧を遮断する第3の高域通過フィルタ14とを備えている。
第1の合・分波回路10Aは、RF信号が入出力されるRF端子1と、LO波およびDC電圧が入力されるとともにIF信号が入出力されるLO端子2と、RF信号、LO波、IF信号およびDC電圧が入出力される第1の入出力端子とを有し、RF周波数に対して、LO周波数、IF周波数およびDC電圧を、合波または分波する機能を有する。
第2の合・分波回路11は、DC電圧が入力されるDC端子4と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1の合・分波回路10Aの第1の入出力端子は、第1のダイオード5aのアノードおよび第2のダイオード5bのカソードに接続されている。
第1のダイオード5aのカソードと第2のダイオード5bのアノードとの接続点は、第2の高域通過フィルタ13cを介して接地されるとともに、第3の高域通過フィルタ14を介してIF端子3に接続されている。
第1の高域通過フィルタ13bは、第1の合・分波回路10Aの第1の入出力端子と第2のダイオード5bのカソードとの間に挿入されている。
第2のダイオード5bのカソードは、第2の低域通過フィルタ12bを介して接地されている。
第1の合・分波回路10AのLO端子2は、第1の低域通過フィルタ12aを介して第2の合・分波回路11の第2の入出力端子に接続されている。
この場合、DC電圧が印加されるDC端子4がLO端子2側に接続されていることが、前述の実施の形態1と相違するが、回路動作については、前述と同様なので説明を省略する。
これにより、前述と同等の作用効果を奏し、前述と同等の利点を有するとともに、前述(図1)の高域通過フィルタ13aを省略することができるという利点もある。
実施の形態3.
なお、上記実施の形態2(図8)では、各単一ブロックからなる回路で偶高調波ミクサを構成したが、図9のように、図8の偶高調波ミクサを複数個並設して、複数個の偶高調波ミクサのLO端子2、DC端子4、第1の低域通過フィルタ12aおよび第2の合・分波回路11を、それぞれひとつにまとめて単一化(共通化)構成し、複数個の偶高調波ミクサの各々の第1の合・分波回路10A単一のLO端子2との間に単一の分配回路15を挿入してもよい。
図9はこの発明の実施の形態3に係る偶高調波ミクサを示すブロック図であり、前述(図8参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図9において、分配回路15は、複数個の偶高調波ミクサにLO波を分配するために、複数個の偶高調波ミクサと同数の第1端子と、LO端子2に接続された1つの第2端子とを有する。
第2の合・分波回路11の第2の入出力端子に接続された第1の低域通過フィルタ12aは、分配回路15の第2端子に接続されている。
図9の回路構成による動作については、前述の実施の形態2と同様なので省略する。
それぞれ第1の合・分波回路10Aを含む複数の偶高調波ミクサを接続する場合、従来構成では、1つのLO端子2の信号源から分配する際に大きな電力供給が必要になるという課題があったが、図9の回路構成によりLO電力を低減可能になる。
また、図9の回路構成により、前述(図1、図8)の実施の形態1、2の偶高調波ミクサを、一部回路を共通化せずにそのまま複数個並設する場合に比べて、RF信号およびLO波を遮断する第1の低域通過フィルタ12aと、DC電圧を印加するための第2の合・分波回路11と、を最小限に削減することが可能になり、小形化にも寄与することができる。
実施の形態4.
なお、上記実施の形態3(図9)では、第1の低域通過フィルタ12aを分配回路15の第2端子に接続したが、図10のように、分配回路15の各第1端子に接続してもよい。
図10はこの発明の実施の形態4に係る偶高調波ミクサを示すブロック図であり、前述(図9参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
前述の通り、複数の偶高調波ミクサを接続する場合には、1つのLO端子2の信号源から分配すると大きな電力が必要になる課題があったが、図10の回路構成により、図9の場合と同様に、LO電力を低減可能になる。
また、図10の回路構成により、一部回路を共通化せずにそのまま偶高調波ミクサを複数接続する場合に比べて、第1の低域通過フィルタ12aおよび第2の合・分波回路11が削減可能になり、小形化にも寄与することができる。
実施の形態5.
なお、上記実施の形態1〜4(図1、図8〜図10)では、第1のダイオード5aのアノードと第2のダイオード5bのカソードとの接続点側に第1の合・分波回路10Aを設けたが、図11のように、第1のダイオード5aのカソードと第2のダイオード5bのアノードとの接続点側に第1の合・分波回路10Bを設けてもよい。
図11はこの発明に係る実施の形態5に係る偶高調波ミクサを示すブロック図であり、前述(図1、図8〜図10参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図11において、第1および第2の低域通過フィルタ12a、12bは、RF信号およびLO波を遮断し、第1および第2の高域通過フィルタ13a、13bは、IF信号およびDC電圧を遮断する。
RF周波数で1/2波長の先端ショートスタブ26は、接地線に挿入されている。
第1の合・分波回路10Bは、RF端子1と、IF端子3と、LO波、RF信号およびIF信号が入出力される第1の入出力端子とを有し、RF周波数およびIF周波数を合波または分波する機能を有する。
第2の合・分波回路11は、DC端子4と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1の合・分波回路10Bの第1の入出力端子は、第1のダイオード5aのカソードおよび第2のダイオード5bのアノードに接続されている。
第1のダイオード5aのアノードと第2のダイオード5bのカソードとの接続点Qは、先端ショートスタブ26を介して接地されるとともに、LO端子2に接続されている。
第1の高域通過フィルタ13aは、接続点Qと第1のダイオード5aのアノードとの間に挿入されている。
第2の高域通過フィルタ13bは、接続点Qと第2のダイオード5bのカソードとの間に挿入されている。
第1のダイオード5aのアノードは、第1の低域通過フィルタ12aを介して第2の合・分波回路11の第2の入出力端子に接続されている。
第2のダイオード5bのカソードは、第2の低域通過フィルタ12bを介して接地されている。
次に、図11に示したこの発明の実施の形態5に係る偶高調波ミクサの動作について説明する。
図11の偶高調波ミクサは、前述と同様に、RF信号およびLO波(または、IF信号およびLO波)を取り込み、互いに逆並列接続された1対のダイオード5a、5bを用いることにより、「RF周波数−2×LO周波数」(または、「2×LO周波数±IF周波数」)の成分を抽出する。
また、従来と異なる点として、DC端子4からDC電圧が入力されることにより、各ダイオード5a、5bに対しては、同じ電流が流れ、LO電力がDC電圧印加分だけオフセットされた状態で励振される。これにより、所望のLO電力を小さくすることが可能となる。さらに、各ダイオード5a、5bには一般的にばらつきが存在するが、同じ電流が流れることにより、動作点における特性のばらつきを最小限にすることが可能となる。
図12は図11内の各ブロック構成を具体的に示す回路構成図である。
図12において、前述(図2、図11参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
キャパシタ22d、23b、先端オープンスタブ24、伝送線路27および先端オープンスタブ28は、第1の合・分波回路10Bを構成している。
RF端子1に接続されたキャパシタ22dは、キャパシタ22a、22bと同様に、RF信号およびLO波を通過させて、IF信号およびDC電圧を遮断する。
IF端子3に接続されたキャパシタ23bは、第2の合・分波回路11を構成するキャパシタ23aと同様に、DC電圧を遮断してIF信号を通過させる。
先端オープンスタブ24は、LO周波数で1/4波長の先端オープンスタブを構成しており、キャパシタ22dの他端に接続されている。
伝送線路27は、RF周波数で1/4波長の伝送線路を構成しており、キャパシタ22dとキャパシタ23bとの間に挿入されている。
先端オープンスタブ28は、RF周波数で1/4波長の先端オープンスタブを構成しており、キャパシタ23bの他端に接続されている。
図12の回路構成における各周波数に対する信号の流れは、ほぼ、前述の実施の形態1(図3〜図6参照)で述べた通りである。
すなわち、LO波は、LO端子2から入力され、各ダイオード5a、5bおよび先端オープンスタブ24を介して接地される。
また、RF信号は、ダウンコンバータの場合には、RF端子1から入力され、各ダイオード5a、5bおよび先端ショートスタブ26を介して接地され、アップコンバータの場合には、各ダイオード5a、5bで生じた後、先端ショートスタブ26との接続点Qを基準として、RF端子1から出力される。
IF信号は、アップコンバータの場合には、IF端子3から入力され、各ダイオード5a、5bおよびインダクタ20a、20bを介して接地され、ダウンコンバータの場合には、各ダイオードで生じた後、先端ショートスタブ26の接地点を基準としてIF端子3から出力される。
さらに、DC電圧は、DC端子4に印加され、各ダイオード5a、5bを介して接地される。つまり、DC電圧に対して、2つのダイオード5a、5bは直列に接続されているので、2つのダイオード5a、5bに流れる電流は、ダイオードDC特性にばらつきがあったとしても、同一の値となる。
このように、従来の偶高調波ミクサにDC電圧を印加することにより、ダイオードに対しては、LO電力がこのDC印加分だけオフセットされた状態で励振されるので、所望のLO電力を小さくすることが可能となる(前述の図7参照)。
以上のように、この発明の実施の形態5(図11、図12)によれば、偶高調波ミクサの低LO電力化が可能となり、送受信装置の低消費電力化が可能となる利点がある。この構成は、アップコンバータおよびダウンコンバータの両方に利用可能な構成である。
また、前述の実施の形態1〜4では、各ダイオード5a、5bに対して、LO端子2およびRF端子1が同じ側に配置されていたが、この発明の実施の形態5では、互いに逆側に配置されているので、分波特性を向上させることができる。
実施の形態6.
なお、上記実施の形態5(図11)では、第1の低域通過フィルタ12aの一端を、第1のダイオード5aのアノードに接続したが、図13のように(前述の実施の形態2(図8)と同様に)、LO端子2に接続してもよい。
この場合、図12と比べて、第2の低域通過フィルタ12bが省略可能になり、単一の低域通過フィルタ12aを用いることができるとともに、単一の高域通過フィルタ13を用いることができる。
図13はこの発明の実施の形態6に係る偶高調波ミクサを示すブロック図であり、前述(図11参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図13において、高域通過フィルタ13は、第1のダイオード5aのアノードと第2のダイオード5bのカソードとの間に挿入されており、IF信号およびDC電圧を遮断する。
第1の合・分波回路10Bは、RF端子1と、IF端子3と、LO波、RF信号およびIF信号が入出力される第1の入出力端子とを有し、RF周波数およびIF周波数を合波または分波する機能と、LO波を接地する機能とを有する。
第2の合・分波回路11は、DC端子4と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第2のダイオード5bのカソードは、RF周波数で1/2波長の先端ショートスタブ26を介して接地されている。
第1のダイオード5aのアノードおよび第2のダイオード2bのカソードは、高域通過フィルタ13を介して接続され、第1のダイオード5aのアノードは、LO端子2に接続されるとともに、低域通過フィルタ12aを介して第2の合・分波回路11の第2の入出力端子に接続されている。
この発明の実施の形態6(図13)において、前述の実施の形態5(図11)との相違点は、DC端子を印加するための第2の合・分波回路11がLO端子2側に接続されていることである。なお、動作については、前述と同様なので説明を省略する。
図13の回路構成により、前述の実施の形態5と同様の利点があり、さらに、低域通過フィルタおよび高域通過フィルタを一部省略することができる。
実施の形態7.
なお、上記実施の形態6(図13)では、各単一ブロックからなる回路で偶高調波ミクサを構成したが、図14のように(前述の実施の形態3(図9)と同様に)、図13の偶高調波ミクサを複数個並設して、複数個の偶高調波ミクサのLO端子2、DC端子4、第1の低域通過フィルタ12aおよび第2の合・分波回路11を、それぞれひとつにまとめて単一化(共通化)構成し、複数個の偶高調波ミクサの各々の第1のダイオード5aのアノードと単一のLO端子2との間に単一の分配回路15を挿入してもよい。
図14はこの発明の実施の形態7に係る偶高調波ミクサを示すブロック図であり、前述(図8、図13参照)と同様のものについては、前述と同一符号を付して詳述を省略する。また、動作については、前述と同様なので説明を省略する。
一般に、複数の偶高調波ミクサを接続する場合には、1つのLO端子2の信号源から分配する際に、大きな電力が必要になるが、図14の構成により、LO電力を低減することができる。
また、図14のように、低域通過フィルタ12aおよび第2の合・分波回路11を共通化した回路構成により、前述の実施の形態5、6(図11、図13)の偶高調波ミクサをそのまま接続する場合に比べて、回路構成の削減が可能であり、小形化に寄与することができる。
実施の形態8.
なお、上記実施の形態7(図14)では、第1の低域通過フィルタ12aを分配回路15の第2端子に接続したが、図15のように(前述の実施の形態4(図10)と同様に)、分配回路15の各第1端子に接続してもよい。
図15はこの発明の実施の形態8に係る偶高調波ミクサを示すブロック図であり、前述(図14参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
前述の通り、複数の偶高調波ミクサを接続する場合には、1つのLO端子2の信号源から分配すると大きな電力が必要になる課題があったが、図15の回路構成により、図14の場合と同様に、LO電力を低減可能になる。
また、図15の回路構成により、一部回路を共通化せずにそのまま偶高調波ミクサを複数接続する場合に比べて、第1の低域通過フィルタ12aおよび第2の合・分波回路11が削減可能になり、小形化にも寄与することができる。
実施の形態9.
なお、上記実施の形態5〜8(図11、図13〜図15)では、第1の合・分波回路10BにRF端子1を設けたが、図16のように、第1の合・分波回路10CにLO端子2を設けてもよい。
図16はこの発明に係る実施の形態9を示すブロック図であり、前述(図11参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
図16において、第1の合・分波回路10Cは、LO端子2と、IF端子3と、RF信号、LO波およびIF信号が入出力される第1の入出力端子とを有し、LO周波数およびIF周波数を合波または分波する機能と、RF信号を接地する機能とを有する。
第1のダイオード5aのアノードと第2のダイオード5bのカソードとの接続点Qは、RF端子1に接続されるとともに、LO周波数で1/4波長のオープンスタブ26に接続されている。すなわち、先端オープンスタブ24は、RF端子1および接続点Qに接続されている。
次に、図16に示したこの発明の実施の形態9による動作について説明する。
偶高調波ミクサは、前述のように、RF信号およびLO波(または、IF信号とLO波)を取り込み、互いに逆並列接続された1対のダイオード5a、5bを用いて、「RF周波数−2×LO周波数」(または、「2×LO周波数±IF周波数」)の成分を抽出するが、従来と異なる点として、DC端子4からDC電圧が印加される。
これにより、各ダイオード5a、5bに対し、同じ電流が流れて、LO電力がDC印加分だけオフセットされた状態で励振されるので、所望のLO電力を小さくすることが可能となる。
また、各ダイオード5a、5bには、一般的にばらつきが存在するが、同じ電流が流れるので、動作点における特性のばらつきを最小限にすることが可能となる。
図17は図16内の各ブロック構成を具体的に示す回路構成図である。
図17において、前述(図2、図12、図16参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
キャパシタ22e、23b、先端オープンスタブ24e、伝送線路25および先端ショートスタブ26は、第1の合・分波回路10Cを構成している。
LO端子2に接続されたキャパシタ22eは、キャパシタ22a、22b(第1および第2の高域通過フィルタ)と同様に、RF信号およびLO波を通過させて、IF信号およびDC電圧を遮断する。
先端オープンスタブ24eは、RF端子1側の先端オープンスタブ24と同様に、LO周波数で1/4波長の先端オープンスタブを構成している。
LO周波数で1/4波長の伝送線路25は、キャパシタ22eとキャパシタ23bとの間に挿入され、RF周波数で1/2波長の先端ショートスタブ26は、LO端子2に接続されている。
図17の回路構成における各周波数に対する信号の流れについては、ほぼ、前述の実施の形態1(図3〜図6)で説明した通りである。
すなわち、LO波は、LO端子2から入力され、各ダイオード5a、5bおよび先端オープンスタブ24を介して接地される。
RF信号は、ダウンコンバータの場合には、RF端子1から入力され、各ダイオード5a、5bおよび先端ショートスタブ26を介して接地され、アップコンバータの場合には、各ダイオード5a、5bで生じた後、先端ショートスタブ26の接続点を基準としてRF端子1から出力される。
IF信号は、アップコンバータの場合には、IF端子3から入力され、各ダイオード5a、5bおよびインダクタ20a、20bを介して接地され、ダウンコンバータの場合には、各ダイオード5a、5bで生じた後、接地点を基準としてIF端子3から出力される。
さらに、DC端子4に印加されたDC電圧は、ダイオード5a、5bを介して接地される。
つまり、DC電圧に対し、2つのダイオード5a、5bは直列に接続されているので、2つのダイオード5a、5bに流れる電流は、各ダイオードDC特性にばらつきがあったとしても、同一の値となる。
このように、従来構成の偶高調波ミクサにDC電圧を印加することにより、各ダイオード5a、5bに対しては、LO電力がDC印加分だけオフセットされた状態で励振されるので、所望のLO電力を小さくすることが可能となる。
以上のように、この発明の実施の形態9(図16、図17)の回路構成により、偶高調波ミクサの低LO電力化が可能となり、送受信装置の低消費電力化が可能となる利点がある。また、この構成は、アップコンバータおよびダウンコンバータの両方に利用可能な構成である。
さらに、前述の実施の形態1〜4では、各ダイオード5a、5bに対して、LO端子2およびRF端子1が同じ側に配置されていたが、この発明の実施の形態5では、互いに逆側に配置されているので、分波特性を向上させることができる。
なお、上記実施の形態1〜9では、特に言及しなかったが、第1〜第4の高域通過フィルタ13a〜13c、14のいずれか、または高域通過フィルタ13は、さらに小形化を実現するために、第1および第2のダイオード5a、5bが形成された半導体基板上に形成されていることが望ましい。
また、半導体基板は、母基板上にフリップチップ実装されてもよい。
さらに、上記実施の形態1〜9のいずれかの偶高調波ミクサを用いて、通信装置またはレーダ装置を構成してもよく、この場合も、前述と同等の作用効果を奏する。
この発明の実施の形態1に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態1に係る偶高域通過ミクサを具体的に示す回路構成図である。 この発明の実施の形態1によるLO波の流れを示す説明図である。 この発明の実施の形態1によるRF信号の流れを示す説明図である。 この発明の実施の形態1によるIF信号の流れを示す説明図である。 この発明の実施の形態1によるDC電圧(DC信号)の流れを示す説明図である。 この発明の実施の形態1による低LO電力化効果を示す説明図である。 この発明の実施の形態2に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態3に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態4に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態5に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態5に係る偶高域通過ミクサを具体的に示す回路構成図である。 この発明の実施の形態6に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態7に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態8に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態9に係る偶高域通過ミクサを示すブロック図である。 この発明の実施の形態9に係る偶高域通過ミクサを具体的に示す回路構成図である。
符号の説明
1 RF端子、2 LO端子、3 IF端子、4 DC端子、5a、5b ダイオード、10、10A、10B、10C 第1の合・分波回路、11 第2の合・分波回路、12a、12b 低域通過フィルタ、13、13a〜13c、14 高域通過フィルタ、15 分配回路、24 LO周波数で1/4波長の先端オープンスタブ、26 RF周波数で1/2波長の先端ショートスタブ。

Claims (14)

  1. 逆並列接続された第1および第2のダイオードと、
    IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子と、
    RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、LO波が入力されるLO端子、ならびに、前記RF端子に入力された前記RF信号および前記LO波が出力されるとともに前記第1および第2のダイオードで生じた前記RF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記LO波のLO周波数を合波または分波する機能を有する第1の合・分波回路と、
    DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
    前記RF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、
    前記IF信号のIF周波数および前記DC電圧を遮断する第1、第2および第3の高域通過フィルタと、
    前記DC電圧を遮断する第4の高域通過フィルタとを備え、
    前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのアノードおよび前記第2のダイオードのカソードに接続され、
    前記第1のダイオードのカソードと前記第2のダイオードのアノードとの接続点は、前記第3の高域通過フィルタを介して接地されるとともに、前記第4の高域通過フィルタを介して前記IF端子に接続され、
    前記第1の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第1のダイオードのアノードとの間に挿入され、
    前記第2の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第2のダイオードのカソードとの間に挿入され、
    前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、
    前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたことを特徴とする偶高調波ミクサ。
  2. 逆並列接続された第1および第2のダイオードと、
    IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子と、
    RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、LO波およびDC電圧が入力されるとともに前記IF信号が出力されるLO端子、ならびに、前記RF端子に入力された前記RF信号、前記LO波、および前記DC電圧が出力されるとともに前記IF信号および前記第1および第2のダイオードで生じた前記RF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数に対して、前記LO信号のLO周波数、前記IF信号のIF周波数および前記DC電圧を、合波または分波する機能を有する第1の合・分波回路と、
    DC電圧が入力されるDC端子、前記第1の合・分波回路の前記LO端子から前記IF信号が入力されるとともにDC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
    前記RF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、
    前記IF周波数および前記DC電圧を遮断する第1および第2の高域通過フィルタと、
    前記DC電圧を遮断する第3の高域通過フィルタとを備え、
    前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのアノードおよび前記第2のダイオードのカソードに接続され、
    前記第1のダイオードのカソードと前記第2のダイオードのアノードとの接続点は、前記第2の高域通過フィルタを介して接地されるとともに、前記第3の高域通過フィルタを介して前記IF端子に接続され、
    前記第1の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第2のダイオードのカソードとの間に挿入され、
    前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地され、
    前記第1の合・分波回路のLO端子は、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続されたことを特徴とする偶高調波ミクサ。
  3. 請求項2に記載の偶高調波ミクサが複数個並設された偶高調波ミクサであって、
    前記複数個の偶高調波ミクサのLO端子、DC端子、第1の低域通過フィルタおよび第2の合・分波回路は、それぞれひとつにまとめて単一化構成され、
    前記複数個の偶高調波ミクサの各々の第1の合・分波回路に接続された前記複数個の偶高調波ミクサと同数の第1端子と、前記LO端子に接続された1つの第2端子とを有する、単一の分配回路を備え
    記第2の合・分波回路の第2の入出力端子に接続された前記第1の低域通過フィルタは、前記分配回路の前記第2端子に接続されたことを特徴とする偶高調波ミクサ。
  4. 逆並列接続された第1および第2のダイオードと、
    RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子、ならびに、前記RF端子に入力された前記RF信号および前記IF端子に入力された前記IF信号が出力されるとともにLO波および前記第1および第2のダイオードで生じた前記RF信号および前記IF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記IF信号のIF周波数を合波または分波する機能、ならびに、前記LO波を接地する機能を有する第1の合・分波回路と、
    DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
    前記RF周波数および前記LO波のLO周波数を遮断する第1および第2の低域通過フィルタと、
    前記IF周波数および前記DC電圧を遮断する第1および第2の高域通過フィルタとを備え、
    前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのカソードおよび前記第2のダイオードのアノードに接続され、
    前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点は、前記RF周波数で1/2波長の先端ショートスタブを介して接地されるとともに、前記LO波が入力されるLO端子に接続され、
    前記第1の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第1のダイオードのアノードとの間に挿入され、
    前記第2の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第2のダイオードのカソードとの間に挿入され、
    前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、
    前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたことを特徴とする偶高調波ミクサ。
  5. 逆並列接続された第1および第2のダイオードと、
    RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子、ならびに、前記RF端子に入力された前記RF信号および前記IF端子に入力された前記IF信号が出力されるとともにLO波および前記第1および第2のダイオードで生じた前記RF信号および前記IF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記IF信号のIF周波数を合波または分波する機能、ならびに、前記LO波を接地する機能を有する第1の合・分波回路と、
    DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
    前記RF周波数および前記LO波のLO周波数を遮断する低域通過フィルタと、
    前記IF周波数および前記DC電圧を遮断する高域通過フィルタとを備え、
    前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのカソードおよび前記第2のダイオードのアノードに接続され、
    前記第2のダイオードのカソードは、前記RF周波数で1/2波長の先端ショートスタブを介して接地され、
    前記第1のダイオードのアノードおよび前記第2のダイオードのカソードは、前記高域通過フィルタを介して接続され、
    前記第1のダイオードのアノードは、前記LO波が入力されるLO端子に接続されるとともに、前記低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続されたことを特徴とする偶高調波ミクサ。
  6. 請求項5に記載の偶高調波ミクサが複数個並設された偶高調波ミクサであって、
    前記複数個の偶高調波ミクサのLO端子、DC端子、低域通過フィルタおよび第2の合・分波回路は、それぞれひとつにまとめて単一化構成され、
    前記複数個の偶高調波ミクサの各々の第1のダイオードのアノードに接続された前記複数個の偶高調波ミクサと同数の第1端子と、前記LO端子に接続された1つの第2端子とを有する、単一の分配回路を備え
    記第2の合・分波回路の第2の入出力端子に接続された前記低域通過フィルタは、前記分配回路の前記第2端子に接続されたことを特徴とする偶高調波ミクサ。
  7. 逆並列接続された第1および第2のダイオードと、
    RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子と、
    LO波が入力されるLO端子、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子、ならびに、前記RF信号および前記第1および第2のダイオードで生じた前記IF信号が入力されるとともに前記IF端子に入力された前記IF信号および前記LO波を出力する第1の入出力端子を有し、前記LO波のLO周波数および前記IF信号のIF周波数を合波または分波する機能、ならびに、前記RF信号を接地する機能を有する第1の合・分波回路と、
    DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
    前記RF信号のRF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、
    前記IF周波数および前記DC電圧を遮断する第1および第2の高域通過フィルタとを備え、
    前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのカソードおよび前記第2のダイオードのアノードに接続され、
    前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点は、前記RF端子および前記LO周波数で1/4波長のオープンスタブに接続され、
    前記第1の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第1のダイオードのアノードとの間に挿入され、
    前記第2の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第2のダイオードのカソードとの間に挿入され、
    前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、
    前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたことを特徴とする偶高調波ミクサ。
  8. 前記第1〜第4の高域通過フィルタのいずれかは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項1に記載の偶高調波ミクサ。
  9. 前記第1〜第3の高域通過フィルタのいずれかは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項2または3に記載の偶高調波ミクサ。
  10. 前記第1〜第2の高域通過フィルタのいずれかは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項4または7に記載の偶高調波ミクサ。
  11. 前記高域通過フィルタは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項5または6に記載の偶高調波ミクサ。
  12. 前記半導体基板は、母基板上にフリップチップ実装されたことを特徴とする請求項8から請求項11までのいずれか1項に記載の偶高調波ミクサ。
  13. 請求項1から請求項12までのいずれか1項に記載の偶高調波ミクサを用いた通信装置。
  14. 請求項1から請求項12までのいずれか1項に記載の偶高調波ミクサを用いたレーダ装置。
JP2008283399A 2008-11-04 2008-11-04 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 Active JP5586141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008283399A JP5586141B2 (ja) 2008-11-04 2008-11-04 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008283399A JP5586141B2 (ja) 2008-11-04 2008-11-04 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置

Publications (2)

Publication Number Publication Date
JP2010114511A JP2010114511A (ja) 2010-05-20
JP5586141B2 true JP5586141B2 (ja) 2014-09-10

Family

ID=42302760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008283399A Active JP5586141B2 (ja) 2008-11-04 2008-11-04 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置

Country Status (1)

Country Link
JP (1) JP5586141B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430498B2 (ja) * 2010-06-01 2014-02-26 新日本無線株式会社 ダイオードミキサ回路

Also Published As

Publication number Publication date
JP2010114511A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
US8290453B2 (en) Power combiner, amplifier, and transmitter
JP5670417B2 (ja) Sawレス、lnaレス低ノイズ受信器
CN108432128B (zh) 多尔蒂放大器
JP4975100B2 (ja) 偶高調波ミクサ
KR20130123305A (ko) 도허티 증폭기
JP2004159342A (ja) 平衡分数調波ミクサ
JP5586141B2 (ja) 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置
JP2001196862A (ja) シングルバランスミキサ
US10483940B2 (en) High-performance conversion between single-ended and differential/common-mode signals
CN108141179B (zh) 功率放大器
US9013246B2 (en) Coupler with distributed feeding and compensation
JP4572164B2 (ja) リミッタ付ミキサ、周波数変換装置、通信装置、及びマルチチップモジュール
US20050191985A1 (en) Diode ring configuration for harmonic diode mixers
CN101842976A (zh) 混频器结构
JPWO2005064787A1 (ja) 周波数変換器
JP2010171650A (ja) バイアス回路
JP4152985B2 (ja) パルス変調回路
JP2007142743A (ja) 高周波スイッチ回路
EP2073379B1 (en) Low-noise block
JP2006030019A (ja) パルス変調回路
JP2010245944A (ja) 高周波増幅器
JP2010268213A (ja) 高調波終端回路
KR20150129087A (ko) 주파수 혼합기
JP2007235368A (ja) 偶高調波ミキサ
JP4066295B2 (ja) 偶高調波ミクサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140722

R150 Certificate of patent or registration of utility model

Ref document number: 5586141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250