JP5586141B2 - 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 - Google Patents
偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 Download PDFInfo
- Publication number
- JP5586141B2 JP5586141B2 JP2008283399A JP2008283399A JP5586141B2 JP 5586141 B2 JP5586141 B2 JP 5586141B2 JP 2008283399 A JP2008283399 A JP 2008283399A JP 2008283399 A JP2008283399 A JP 2008283399A JP 5586141 B2 JP5586141 B2 JP 5586141B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- signal
- diode
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Description
また、複数のミクサに1つのLO信号源から分配する場合には、特に大きなLO電力が必要になるという課題があった。
図1はこの発明の実施の形態1に係る偶高調波ミクサを示す回路ブロック図である。
図1において、偶高調波ミクサは、RF信号が入出力されるRF端子1と、LO波(差動信号)が入力されるLO端子2と、IF信号(中間信号)が入出力されるIF端子3と、DC電圧(直流電圧)が入力されるDC端子4と、逆並列接続された1対(第1および第2)のダイオード5a、5bと、第1の合・分波回路10と、DC端子4に接続された第2の合・分波回路11と、RF信号およびLO波を遮断する第1および第2の低域通過フィルタ(LPF)12a、12bと、IF信号およびDC電圧を遮断する第1、第2および第3の高域通過フィルタ(HPF)13a、13b、13cと、DC電圧を遮断する第4の高域通過フィルタ(HPF)14とを備えている。
第2の合・分波回路11は、DC端子4と、IF信号を外部で接地する接地端子と、IF信号が入出力されるとともにDC電圧が出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
図1の偶高調波ミクサは、従来と同様に、RF端子1およびLO端子2からRF信号およびLO波(または、IF信号およびLO波)を取り込み、互いに逆並列接続された第1および第2のダイオード5a、5bを用いることにより、「RF周波数−2×LO周波数」(または、「2×LO周波数±IF周波数」)の成分を抽出する。
また、各ダイオード5a、5bには一般的にばらつきが存在するが、同じ電流が流れることにより、動作点における特性のばらつきを最小限にすることが可能となる。
図2において、インダクタ20a、20bは、図1内の第1および第2の低域通過フィルタ12a、12bを構成しており、RF信号のRF周波数とLO波のLO周波数とを遮断して、IF信号およびDC電圧を通過させる。
インダクタ21およびキャパシタ23aは、第2の合・分波回路11を構成している。
インダクタ21は、RF周波数、LO周波数およびIF周波数を遮断して、DC電圧のみを通過させる。キャパシタ23aは、DC電圧を遮断してIF信号を通過させる。
キャパシタ23bは、図1内の第4の高域通過フィルタ14を構成しており、DC電圧を遮断してIF信号を通過させる。
先端オープンスタブ24は、LO周波数で1/4波長の先端オープンスタブを構成し、伝送線路25は、LO周波数で1/4波長の伝送線路を構成している。また、先端ショートスタブ26は、RF周波数で1/2波長の先端ショートスタブを構成し、伝送線路27は、RF周波数で1/4波長の伝送線路を構成している。
図3〜図6は各周波数信号の流れを示す説明図であり、図3はLO波の流れを破線で示している。図3において、LO波は、LO端子2から入力され、逆並列接続されたダイオード5a、5bを介して接地される。
一方、アップコンバータの場合には、ダイオード5a、5bで生じたRF信号は、接地点を基準として、RF端子1から出力される。
一方、ダウンコンバータの場合には、ダイオード5a、5bで生じたIF信号は、接地点を基準としてIF端子3から出力される。
以上の図3〜図5に示したLO波、RF信号およびIF信号に対する回路動作は、逆並列接続されたダイオード5a、5bを用いた従来の偶高調波ミクサの動作と同様である。
つまり、2つのダイオード5a、5bは、DC電圧に対して直列に接続されているので、各ダイオード5a、5bに流れる電流は、ダイオードのDC特性にばらつきがあったとしても、同一値となる。
図7において、横軸は入力されるLO電力(LO Power[dBm])、縦軸は変換利得(Conversion Gain[dB])である。
図7から明らかなように、印加されるDC電圧Vin1を「0V」から「0.4V」へと増大させることにより、変換利得が一定となる領域が低LO電力側に拡大し、LO電力の依存性が低LO電力化されることが分かる。
第2の合・分波回路11は、DC電圧が入力されるDC端子4と、IF信号が入出力されるIF端子3と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1のダイオード5aのカソードと第2のダイオード5bのアノードとの接続点は、第3の高域通過フィルタ13cを介して接地されるとともに、第4の高域通過フィルタ14を介してIF端子3に接続されている。
第2の高域通過フィルタ13bは、第1の合・分波回路10の第1の入出力端子と第2のダイオード5bのカソードとの間に挿入されている。
第2のダイオード5bのカソードは、第2の低域通過フィルタ12bを介して接地されている。
また、上記偶高調波ミクサは、アップコンバータおよびダウンコンバータの両方に利用可能な構成を有する。
なお、上記実施の形態1(図1)では、第1の低域通過フィルタ12aの一端を、第1のダイオード5aのアノードに接続したが、図8のように、LO端子2に接続し、第1の高域通過フィルタ13aを省略してもよい。
図8はこの発明の実施の形態2に係る偶高調波ミクサを示すブロック図であり、前述(図1参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
また、第1および第2の高域通過フィルタ13b、13cは、前述の第2および第3の高域通過フィルタに対応し、第3の高域通過フィルタ14は、前述の第4の高域通過フィルタに対応している。
第1のダイオード5aのカソードと第2のダイオード5bのアノードとの接続点は、第2の高域通過フィルタ13cを介して接地されるとともに、第3の高域通過フィルタ14を介してIF端子3に接続されている。
第2のダイオード5bのカソードは、第2の低域通過フィルタ12bを介して接地されている。
第1の合・分波回路10AのLO端子2は、第1の低域通過フィルタ12aを介して第2の合・分波回路11の第2の入出力端子に接続されている。
これにより、前述と同等の作用効果を奏し、前述と同等の利点を有するとともに、前述(図1)の高域通過フィルタ13aを省略することができるという利点もある。
なお、上記実施の形態2(図8)では、各単一ブロックからなる回路で偶高調波ミクサを構成したが、図9のように、図8の偶高調波ミクサを複数個並設して、複数個の偶高調波ミクサのLO端子2、DC端子4、第1の低域通過フィルタ12aおよび第2の合・分波回路11を、それぞれひとつにまとめて単一化(共通化)構成し、複数個の偶高調波ミクサの各々の第1の合・分波回路10Aと単一のLO端子2との間に単一の分配回路15を挿入してもよい。
図9において、分配回路15は、複数個の偶高調波ミクサにLO波を分配するために、複数個の偶高調波ミクサと同数の第1端子と、LO端子2に接続された1つの第2端子とを有する。
第2の合・分波回路11の第2の入出力端子に接続された第1の低域通過フィルタ12aは、分配回路15の第2端子に接続されている。
それぞれ第1の合・分波回路10Aを含む複数の偶高調波ミクサを接続する場合、従来構成では、1つのLO端子2の信号源から分配する際に大きな電力供給が必要になるという課題があったが、図9の回路構成によりLO電力を低減可能になる。
なお、上記実施の形態3(図9)では、第1の低域通過フィルタ12aを分配回路15の第2端子に接続したが、図10のように、分配回路15の各第1端子に接続してもよい。
図10はこの発明の実施の形態4に係る偶高調波ミクサを示すブロック図であり、前述(図9参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
また、図10の回路構成により、一部回路を共通化せずにそのまま偶高調波ミクサを複数接続する場合に比べて、第1の低域通過フィルタ12aおよび第2の合・分波回路11が削減可能になり、小形化にも寄与することができる。
なお、上記実施の形態1〜4(図1、図8〜図10)では、第1のダイオード5aのアノードと第2のダイオード5bのカソードとの接続点側に第1の合・分波回路10Aを設けたが、図11のように、第1のダイオード5aのカソードと第2のダイオード5bのアノードとの接続点側に第1の合・分波回路10Bを設けてもよい。
図11において、第1および第2の低域通過フィルタ12a、12bは、RF信号およびLO波を遮断し、第1および第2の高域通過フィルタ13a、13bは、IF信号およびDC電圧を遮断する。
RF周波数で1/2波長の先端ショートスタブ26は、接地線に挿入されている。
第2の合・分波回路11は、DC端子4と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1のダイオード5aのアノードと第2のダイオード5bのカソードとの接続点Qは、先端ショートスタブ26を介して接地されるとともに、LO端子2に接続されている。
第2の高域通過フィルタ13bは、接続点Qと第2のダイオード5bのカソードとの間に挿入されている。
第2のダイオード5bのカソードは、第2の低域通過フィルタ12bを介して接地されている。
図11の偶高調波ミクサは、前述と同様に、RF信号およびLO波(または、IF信号およびLO波)を取り込み、互いに逆並列接続された1対のダイオード5a、5bを用いることにより、「RF周波数−2×LO周波数」(または、「2×LO周波数±IF周波数」)の成分を抽出する。
図12において、前述(図2、図11参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
キャパシタ22d、23b、先端オープンスタブ24、伝送線路27および先端オープンスタブ28は、第1の合・分波回路10Bを構成している。
IF端子3に接続されたキャパシタ23bは、第2の合・分波回路11を構成するキャパシタ23aと同様に、DC電圧を遮断してIF信号を通過させる。
伝送線路27は、RF周波数で1/4波長の伝送線路を構成しており、キャパシタ22dとキャパシタ23bとの間に挿入されている。
先端オープンスタブ28は、RF周波数で1/4波長の先端オープンスタブを構成しており、キャパシタ23bの他端に接続されている。
すなわち、LO波は、LO端子2から入力され、各ダイオード5a、5bおよび先端オープンスタブ24を介して接地される。
また、前述の実施の形態1〜4では、各ダイオード5a、5bに対して、LO端子2およびRF端子1が同じ側に配置されていたが、この発明の実施の形態5では、互いに逆側に配置されているので、分波特性を向上させることができる。
なお、上記実施の形態5(図11)では、第1の低域通過フィルタ12aの一端を、第1のダイオード5aのアノードに接続したが、図13のように(前述の実施の形態2(図8)と同様に)、LO端子2に接続してもよい。
この場合、図12と比べて、第2の低域通過フィルタ12bが省略可能になり、単一の低域通過フィルタ12aを用いることができるとともに、単一の高域通過フィルタ13を用いることができる。
図13において、高域通過フィルタ13は、第1のダイオード5aのアノードと第2のダイオード5bのカソードとの間に挿入されており、IF信号およびDC電圧を遮断する。
第2の合・分波回路11は、DC端子4と、IF信号を外部で接地する接地端子と、IF信号およびDC電圧が入出力される第2の入出力端子とを有し、IF信号およびDC電圧を合波または分波する機能を有する。
第1のダイオード5aのアノードおよび第2のダイオード2bのカソードは、高域通過フィルタ13を介して接続され、第1のダイオード5aのアノードは、LO端子2に接続されるとともに、低域通過フィルタ12aを介して第2の合・分波回路11の第2の入出力端子に接続されている。
図13の回路構成により、前述の実施の形態5と同様の利点があり、さらに、低域通過フィルタおよび高域通過フィルタを一部省略することができる。
なお、上記実施の形態6(図13)では、各単一ブロックからなる回路で偶高調波ミクサを構成したが、図14のように(前述の実施の形態3(図9)と同様に)、図13の偶高調波ミクサを複数個並設して、複数個の偶高調波ミクサのLO端子2、DC端子4、第1の低域通過フィルタ12aおよび第2の合・分波回路11を、それぞれひとつにまとめて単一化(共通化)構成し、複数個の偶高調波ミクサの各々の第1のダイオード5aのアノードと単一のLO端子2との間に単一の分配回路15を挿入してもよい。
また、図14のように、低域通過フィルタ12aおよび第2の合・分波回路11を共通化した回路構成により、前述の実施の形態5、6(図11、図13)の偶高調波ミクサをそのまま接続する場合に比べて、回路構成の削減が可能であり、小形化に寄与することができる。
なお、上記実施の形態7(図14)では、第1の低域通過フィルタ12aを分配回路15の第2端子に接続したが、図15のように(前述の実施の形態4(図10)と同様に)、分配回路15の各第1端子に接続してもよい。
図15はこの発明の実施の形態8に係る偶高調波ミクサを示すブロック図であり、前述(図14参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
また、図15の回路構成により、一部回路を共通化せずにそのまま偶高調波ミクサを複数接続する場合に比べて、第1の低域通過フィルタ12aおよび第2の合・分波回路11が削減可能になり、小形化にも寄与することができる。
なお、上記実施の形態5〜8(図11、図13〜図15)では、第1の合・分波回路10BにRF端子1を設けたが、図16のように、第1の合・分波回路10CにLO端子2を設けてもよい。
図16はこの発明に係る実施の形態9を示すブロック図であり、前述(図11参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
第1のダイオード5aのアノードと第2のダイオード5bのカソードとの接続点Qは、RF端子1に接続されるとともに、LO周波数で1/4波長のオープンスタブ26に接続されている。すなわち、先端オープンスタブ24は、RF端子1および接続点Qに接続されている。
偶高調波ミクサは、前述のように、RF信号およびLO波(または、IF信号とLO波)を取り込み、互いに逆並列接続された1対のダイオード5a、5bを用いて、「RF周波数−2×LO周波数」(または、「2×LO周波数±IF周波数」)の成分を抽出するが、従来と異なる点として、DC端子4からDC電圧が印加される。
また、各ダイオード5a、5bには、一般的にばらつきが存在するが、同じ電流が流れるので、動作点における特性のばらつきを最小限にすることが可能となる。
図17において、前述(図2、図12、図16参照)と同様のものについては、前述と同一符号を付して詳述を省略する。
キャパシタ22e、23b、先端オープンスタブ24e、伝送線路25および先端ショートスタブ26は、第1の合・分波回路10Cを構成している。
LO周波数で1/4波長の伝送線路25は、キャパシタ22eとキャパシタ23bとの間に挿入され、RF周波数で1/2波長の先端ショートスタブ26は、LO端子2に接続されている。
すなわち、LO波は、LO端子2から入力され、各ダイオード5a、5bおよび先端オープンスタブ24を介して接地される。
IF信号は、アップコンバータの場合には、IF端子3から入力され、各ダイオード5a、5bおよびインダクタ20a、20bを介して接地され、ダウンコンバータの場合には、各ダイオード5a、5bで生じた後、接地点を基準としてIF端子3から出力される。
つまり、DC電圧に対し、2つのダイオード5a、5bは直列に接続されているので、2つのダイオード5a、5bに流れる電流は、各ダイオードDC特性にばらつきがあったとしても、同一の値となる。
さらに、前述の実施の形態1〜4では、各ダイオード5a、5bに対して、LO端子2およびRF端子1が同じ側に配置されていたが、この発明の実施の形態5では、互いに逆側に配置されているので、分波特性を向上させることができる。
また、半導体基板は、母基板上にフリップチップ実装されてもよい。
さらに、上記実施の形態1〜9のいずれかの偶高調波ミクサを用いて、通信装置またはレーダ装置を構成してもよく、この場合も、前述と同等の作用効果を奏する。
Claims (14)
- 逆並列接続された第1および第2のダイオードと、
IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子と、
RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、LO波が入力されるLO端子、ならびに、前記RF端子に入力された前記RF信号および前記LO波が出力されるとともに前記第1および第2のダイオードで生じた前記RF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記LO波のLO周波数を合波または分波する機能を有する第1の合・分波回路と、
DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
前記RF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、
前記IF信号のIF周波数および前記DC電圧を遮断する第1、第2および第3の高域通過フィルタと、
前記DC電圧を遮断する第4の高域通過フィルタとを備え、
前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのアノードおよび前記第2のダイオードのカソードに接続され、
前記第1のダイオードのカソードと前記第2のダイオードのアノードとの接続点は、前記第3の高域通過フィルタを介して接地されるとともに、前記第4の高域通過フィルタを介して前記IF端子に接続され、
前記第1の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第1のダイオードのアノードとの間に挿入され、
前記第2の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第2のダイオードのカソードとの間に挿入され、
前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、
前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたことを特徴とする偶高調波ミクサ。 - 逆並列接続された第1および第2のダイオードと、
IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子と、
RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、LO波およびDC電圧が入力されるとともに前記IF信号が出力されるLO端子、ならびに、前記RF端子に入力された前記RF信号、前記LO波、および前記DC電圧が出力されるとともに前記IF信号および前記第1および第2のダイオードで生じた前記RF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数に対して、前記LO信号のLO周波数、前記IF信号のIF周波数および前記DC電圧を、合波または分波する機能を有する第1の合・分波回路と、
DC電圧が入力されるDC端子、前記第1の合・分波回路の前記LO端子から前記IF信号が入力されるとともにDC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
前記RF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、
前記IF周波数および前記DC電圧を遮断する第1および第2の高域通過フィルタと、
前記DC電圧を遮断する第3の高域通過フィルタとを備え、
前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのアノードおよび前記第2のダイオードのカソードに接続され、
前記第1のダイオードのカソードと前記第2のダイオードのアノードとの接続点は、前記第2の高域通過フィルタを介して接地されるとともに、前記第3の高域通過フィルタを介して前記IF端子に接続され、
前記第1の高域通過フィルタは、前記第1の合・分波回路の第1の入出力端子と前記第2のダイオードのカソードとの間に挿入され、
前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地され、
前記第1の合・分波回路のLO端子は、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続されたことを特徴とする偶高調波ミクサ。 - 請求項2に記載の偶高調波ミクサが複数個並設された偶高調波ミクサであって、
前記複数個の偶高調波ミクサのLO端子、DC端子、第1の低域通過フィルタおよび第2の合・分波回路は、それぞれひとつにまとめて単一化構成され、
前記複数個の偶高調波ミクサの各々の第1の合・分波回路に接続された前記複数個の偶高調波ミクサと同数の第1端子と、前記LO端子に接続された1つの第2端子とを有する、単一の分配回路を備え、
前記第2の合・分波回路の第2の入出力端子に接続された前記第1の低域通過フィルタは、前記分配回路の前記第2端子に接続されたことを特徴とする偶高調波ミクサ。 - 逆並列接続された第1および第2のダイオードと、
RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子、ならびに、前記RF端子に入力された前記RF信号および前記IF端子に入力された前記IF信号が出力されるとともにLO波および前記第1および第2のダイオードで生じた前記RF信号および前記IF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記IF信号のIF周波数を合波または分波する機能、ならびに、前記LO波を接地する機能を有する第1の合・分波回路と、
DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
前記RF周波数および前記LO波のLO周波数を遮断する第1および第2の低域通過フィルタと、
前記IF周波数および前記DC電圧を遮断する第1および第2の高域通過フィルタとを備え、
前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのカソードおよび前記第2のダイオードのアノードに接続され、
前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点は、前記RF周波数で1/2波長の先端ショートスタブを介して接地されるとともに、前記LO波が入力されるLO端子に接続され、
前記第1の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第1のダイオードのアノードとの間に挿入され、
前記第2の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第2のダイオードのカソードとの間に挿入され、
前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、
前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたことを特徴とする偶高調波ミクサ。 - 逆並列接続された第1および第2のダイオードと、
RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子、ならびに、前記RF端子に入力された前記RF信号および前記IF端子に入力された前記IF信号が出力されるとともにLO波および前記第1および第2のダイオードで生じた前記RF信号および前記IF信号が入力される第1の入出力端子を有し、前記RF信号のRF周波数および前記IF信号のIF周波数を合波または分波する機能、ならびに、前記LO波を接地する機能を有する第1の合・分波回路と、
DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
前記RF周波数および前記LO波のLO周波数を遮断する低域通過フィルタと、
前記IF周波数および前記DC電圧を遮断する高域通過フィルタとを備え、
前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのカソードおよび前記第2のダイオードのアノードに接続され、
前記第2のダイオードのカソードは、前記RF周波数で1/2波長の先端ショートスタブを介して接地され、
前記第1のダイオードのアノードおよび前記第2のダイオードのカソードは、前記高域通過フィルタを介して接続され、
前記第1のダイオードのアノードは、前記LO波が入力されるLO端子に接続されるとともに、前記低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続されたことを特徴とする偶高調波ミクサ。 - 請求項5に記載の偶高調波ミクサが複数個並設された偶高調波ミクサであって、
前記複数個の偶高調波ミクサのLO端子、DC端子、低域通過フィルタおよび第2の合・分波回路は、それぞれひとつにまとめて単一化構成され、
前記複数個の偶高調波ミクサの各々の第1のダイオードのアノードに接続された前記複数個の偶高調波ミクサと同数の第1端子と、前記LO端子に接続された1つの第2端子とを有する、単一の分配回路を備え、
前記第2の合・分波回路の第2の入出力端子に接続された前記低域通過フィルタは、前記分配回路の前記第2端子に接続されたことを特徴とする偶高調波ミクサ。 - 逆並列接続された第1および第2のダイオードと、
RF信号が入力されるとともに前記第1および第2のダイオードで生じたRF信号が出力されるRF端子と、
LO波が入力されるLO端子、IF信号が入力されるとともに前記第1および第2のダイオードで生じたIF信号が出力されるIF端子、ならびに、前記RF信号および前記第1および第2のダイオードで生じた前記IF信号が入力されるとともに前記IF端子に入力された前記IF信号および前記LO波を出力する第1の入出力端子を有し、前記LO波のLO周波数および前記IF信号のIF周波数を合波または分波する機能、ならびに、前記RF信号を接地する機能を有する第1の合・分波回路と、
DC電圧が入力されるDC端子、前記IF信号が入力されるとともに前記DC電圧が出力される第2の入出力端子、ならびに、前記第2の入出力端子に入力された前記IF信号を外部で接地する接地端子を有し、前記IF信号および前記DC電圧を合波または分波する機能を有する第2の合・分波回路と、
前記RF信号のRF周波数および前記LO周波数を遮断する第1および第2の低域通過フィルタと、
前記IF周波数および前記DC電圧を遮断する第1および第2の高域通過フィルタとを備え、
前記第1の合・分波回路の第1の入出力端子は、前記第1のダイオードのカソードおよび前記第2のダイオードのアノードに接続され、
前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点は、前記RF端子および前記LO周波数で1/4波長のオープンスタブに接続され、
前記第1の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第1のダイオードのアノードとの間に挿入され、
前記第2の高域通過フィルタは、前記第1のダイオードのアノードと前記第2のダイオードのカソードとの接続点と、前記第2のダイオードのカソードとの間に挿入され、
前記第1のダイオードのアノードは、前記第1の低域通過フィルタを介して前記第2の合・分波回路の第2の入出力端子に接続され、
前記第2のダイオードのカソードは、前記第2の低域通過フィルタを介して接地されたことを特徴とする偶高調波ミクサ。 - 前記第1〜第4の高域通過フィルタのいずれかは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項1に記載の偶高調波ミクサ。
- 前記第1〜第3の高域通過フィルタのいずれかは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項2または3に記載の偶高調波ミクサ。
- 前記第1〜第2の高域通過フィルタのいずれかは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項4または7に記載の偶高調波ミクサ。
- 前記高域通過フィルタは、前記第1および第2のダイオードが形成された半導体基板上に形成されたことを特徴とする請求項5または6に記載の偶高調波ミクサ。
- 前記半導体基板は、母基板上にフリップチップ実装されたことを特徴とする請求項8から請求項11までのいずれか1項に記載の偶高調波ミクサ。
- 請求項1から請求項12までのいずれか1項に記載の偶高調波ミクサを用いた通信装置。
- 請求項1から請求項12までのいずれか1項に記載の偶高調波ミクサを用いたレーダ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283399A JP5586141B2 (ja) | 2008-11-04 | 2008-11-04 | 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008283399A JP5586141B2 (ja) | 2008-11-04 | 2008-11-04 | 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114511A JP2010114511A (ja) | 2010-05-20 |
JP5586141B2 true JP5586141B2 (ja) | 2014-09-10 |
Family
ID=42302760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008283399A Active JP5586141B2 (ja) | 2008-11-04 | 2008-11-04 | 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5586141B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5430498B2 (ja) * | 2010-06-01 | 2014-02-26 | 新日本無線株式会社 | ダイオードミキサ回路 |
-
2008
- 2008-11-04 JP JP2008283399A patent/JP5586141B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010114511A (ja) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8290453B2 (en) | Power combiner, amplifier, and transmitter | |
JP5670417B2 (ja) | Sawレス、lnaレス低ノイズ受信器 | |
CN108432128B (zh) | 多尔蒂放大器 | |
JP4975100B2 (ja) | 偶高調波ミクサ | |
KR20130123305A (ko) | 도허티 증폭기 | |
JP2004159342A (ja) | 平衡分数調波ミクサ | |
JP5586141B2 (ja) | 偶高調波ミクサならびにそれを用いた通信装置およびレーダ装置 | |
JP2001196862A (ja) | シングルバランスミキサ | |
US10483940B2 (en) | High-performance conversion between single-ended and differential/common-mode signals | |
CN108141179B (zh) | 功率放大器 | |
US9013246B2 (en) | Coupler with distributed feeding and compensation | |
JP4572164B2 (ja) | リミッタ付ミキサ、周波数変換装置、通信装置、及びマルチチップモジュール | |
US20050191985A1 (en) | Diode ring configuration for harmonic diode mixers | |
CN101842976A (zh) | 混频器结构 | |
JPWO2005064787A1 (ja) | 周波数変換器 | |
JP2010171650A (ja) | バイアス回路 | |
JP4152985B2 (ja) | パルス変調回路 | |
JP2007142743A (ja) | 高周波スイッチ回路 | |
EP2073379B1 (en) | Low-noise block | |
JP2006030019A (ja) | パルス変調回路 | |
JP2010245944A (ja) | 高周波増幅器 | |
JP2010268213A (ja) | 高調波終端回路 | |
KR20150129087A (ko) | 주파수 혼합기 | |
JP2007235368A (ja) | 偶高調波ミキサ | |
JP4066295B2 (ja) | 偶高調波ミクサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5586141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |