JP4152985B2

JP4152985B2 - パルス変調回路

Info

Publication number: JP4152985B2
Application number: JP2005510137A
Authority: JP
Inventors: 憲司川上; 聡濱野; 直久上原; 政好小野; 正臣津留
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-10-30
Filing date: 2003-10-30
Publication date: 2008-09-17
Anticipated expiration: 2023-10-30
Also published as: US20070072573A1; JPWO2005043744A1; EP1679788A1; WO2005043744A1

Description

この発明は、パルス信号の周波数を変調するパルス変調回路に関するものである。

従来のパルス変調回路は、パルス印加端子からパルス信号を入力し、局部発振波入力端子から局部発振信号ＬＯを入力すると、内蔵しているアンチパラレルダイオードペアがパルス信号と局部発振信号ＬＯを混合することにより、その局部発振信号ＬＯの２倍の周波数を有するパルス信号をＲＦ端子に出力するようにしている（以下の特許文献１を参照）。
特開２０００−３３８２３３号公報（第６頁から第７頁、図１）

従来のパルス変調回路は以上のように構成されているので、局部発振信号ＬＯの２倍の周波数を有するパルス信号をＲＦ端子に出力することができる。しかし、パルス印加端子に印加されるパルス信号の電圧が零ボルトに近い場合、数十ミリボルトの雑音が重畳されるため、その雑音の影響を回避するには、ＲＦ端子に出力するパルス信号のＯＦＦ時の出力電力を高めに設定する必要があり、ＲＦ端子に出力するパルス信号のＯＮ時の出力電力とＯＦＦ時の出力電力の比が小さくなってしまう課題があった。
この発明は上記のような課題を解決するためになされたもので、ＲＦ端子に出力するパルス信号のＯＮ時の出力電力とＯＦＦ時の出力電力の比を大きく取ることができるパルス変調回路を得ることを目的とする。

この発明に係るパルス変調回路は、分波手段により入力されたパルス信号と局部発振信号を混合する混合手段に印加される電圧を分圧する分圧手段を設けたものである。
このことによって、パルス出力端子に出力するパルス信号のＯＮ時の出力電力とＯＦＦ時の出力電力の比を大きく取ることができる効果がある。

第１図はこの発明の実施の形態１によるパルス変調回路を示す構成図である。
第２図はＤＣパルス信号の印加電圧とＲＦパルス信号の出力電力との関係を示すグラフ図である。
第３図はアンチパラレルダイオードペアの等価回路である。
第４図は２倍の高調波の位相を示すグラフ図である。
第５図はこの発明の実施の形態２によるパルス変調回路を示す構成図である。
第６図はこの発明の実施の形態３によるパルス変調回路を示す構成図である。
第７図はこの発明の実施の形態４によるパルス変調回路を示す構成図である。
第８図はこの発明の実施の形態５によるパルス変調回路を示す構成図である。
第９図はダイオードが直列に接続されている場合の特性を示すグラフ図である。
第１０図はこの発明の実施の形態６によるパルス変調回路を示す構成図である。
第１１図はこの発明の実施の形態７によるパルス変調回路を示す構成図である。
第１２図はこの発明の実施の形態７によるパルス変調回路を示す構成図である。
第１３図はこの発明の実施の形態８によるパルス変調回路を示す構成図である。

以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
第１図はこの発明の実施の形態１によるパルス変調回路を示す構成図である。図において、ローパスフィルタ（以下、ＬＰＦという）２はＤＣパルス印加端子１に印加されたＤＣパルス信号（パルス信号）を入力し、そのＤＣパルス信号から不要波成分を除去してパルス成分をアンチパラレルダイオードペア５に出力する。バンドパスフィルタ（以下、ＢＰＦという）４は局部発振波入力端子３に印加された局部発振信号ＬＯを入力し、その局部発振信号ＬＯから不要波成分を除去してアンチパラレルダイオードペア５に出力する。
アンチパラレルダイオードペア５は２つのダイオード５ａ，５ｂが互いに逆向きに並列接続され、ＢＰＦ４により不要波成分が除去された局部発振信号ＬＯとＬＰＦ２により不要波成分が除去されたＤＣパルス信号を混合して、その局部発振信号ＬＯの２倍（偶数倍）の周波数を有するＲＦパルス信号（パルス信号）をＢＰＦ６に与える混合手段を構成している。
ＢＰＦ６はアンチパラレルダイオードペア５から与えられたＲＦパルス信号のみを通過させてＲＦパルス出力端子７に出力する。なお、ＬＰＦ２及びＢＰＦ４，６から分波手段が構成されている。
抵抗８はＤＣパルス印加端子１とＬＰＦ２の間に設置され、アンチパラレルダイオードペア５に印加される電圧を分圧する分圧手段を構成している。
次に動作について説明する。
まず、ＤＣパルス印加端子１に印加されたＤＣパルス信号はＬＰＦ２に入力され、ＬＰＦ２がＤＣパルス信号から不要波成分を除去してパルス成分をアンチパラレルダイオードペア５に出力する。
また、局部発振波入力端子３に印加された局部発振信号ＬＯはＢＰＦ４に入力され、ＢＰＦ４が局部発振信号ＬＯから不要波成分を除去してアンチパラレルダイオードペア５に出力する。
アンチパラレルダイオードペア５は、ＢＰＦ４から不要波成分が除去された局部発振信号ＬＯを受け、ＬＰＦ２から不要波成分が除去されたＤＣパルス信号を受けると、その局部発振信号ＬＯとＤＣパルス信号を混合することにより、その局部発振信号ＬＯの２倍の周波数を有するＲＦパルス信号をＢＰＦ６に与える。
ＢＰＦ６は、アンチパラレルダイオードペア５からＲＦパルス信号が与えられると、そのＲＦパルス信号のみを通過させてＲＦパルス出力端子７に出力する。
以下、アンチパラレルダイオードペア５の作用を具体的に説明する。ただし、第３図はアンチパラレルダイオードペア５の等価回路である。
例えば、周波数ω１の局部発振信号ＬＯが局部発振波入力端子３に入力されると、周波数ω１の局部発振信号ＬＯに対しては、第３図（ａ）に示すように、アンチパラレルダイオードペア５のグランド側が開放に見えて、アンチパラレルダイオードペア５のＢＰＦ４，６側が短絡に見える。
よって、ダイオードペア５ａ，５ｂが互いに逆向きに接続されていることに注意すれば、各ダイオード５ａ，５ｂから見れば、周波数ω１の成分は互いに逆向きに印加されていることになり、偶数次の高調波成分である周波数２ω１の成分は同相であることになる。
第４図（ａ）はダイオード５ａによって半波整流された信号の２倍の高調波の位相を表しており、第４図（ｂ）は逆向きのダイオード５ｂによって半波整流された信号の２倍の高調波の位相を表している。
このことから、２倍の高調波の位相は互いに逆相になっていることがわかる。
一方、周波数ω１の約２倍に相当する周波数ωｒの局部発振信号ＬＯに対しては、第３図（ｂ）に示すように、アンチパラレルダイオードペア５のグランド側が短絡に見えて、アンチパラレルダイオードペア５のＢＰＦ４，６側が開放に見える。
したがって、ＤＣパルス信号である周波数ωｒ−２ω１の成分は、互いに逆相となるので、逆極性で接続されたダイオード５ａ，５ｂから足し合わされて取り出すことができる。
なお、アンチパラレルダイオードペア５により発生された周波数２ω１の成分は、ＲＦパルス出力端子７において互いに逆相であるから、ＲＦパルス出力端子７には漏れない。
上記の説明より、奇数次の高調波である局部発振信号ＬＯの２倍の周波数を有するＲＦパルス信号がＲＦパルス出力端子７から出力されることが理解されるが、ＤＣパルス印加端子１とＬＰＦ２の間に抵抗８が設置されているので、抵抗８の抵抗値を適宜調整すれば、アンチパラレルダイオードペア５に印加される電圧を任意の電圧に設定することができる。
第２図の横軸はＤＣパルス信号の電圧（ＤＣパルス印加端子１に印加される電圧）を示し、縦軸はＲＦパルス信号の出力電力を示しており、抵抗８の抵抗値を大きくする程、出力電力が最大となる印加電圧が大きくなる。
したがって、印加電圧が小さい部分に雑音が重畳されることを考慮して、抵抗８の抵抗値を大きく取れば、ＲＦパルス信号がＯＮ時の出力電力と、ＯＦＦ時の出力電力との比を大きく取ることができる。
なお、局部発振信号ＬＯやＲＦパルス信号は抵抗８には寄与しないので、抵抗８が設置されることにより、ＲＦ的な特性に影響を与えることはない。
以上で明らかなように、この実施の形態１によれば、ＤＣパルス信号と局部発振信号ＬＯを混合するアンチパラレルダイオードペア５に印加される電圧を分圧する抵抗８を設置するように構成したので、ＲＦパルス出力端子７に出力するＲＦパルス信号のＯＮ時の出力電力とＯＦＦ時の出力電力の比を大きく取ることができる効果を奏する。
また、抵抗８として、可変抵抗を用いれば、図示せぬドライバ回路がパルス変調回路のＤＣパルス印加端子１に印加するＤＣパルス信号の電圧を適宜変更する場合でも、そのＤＣパルス信号の電圧に応じて、アンチパラレルダイオードペア５に印加される電圧を適宜調整することができる効果を奏する。
実施の形態２．
第５図はこの発明の実施の形態２によるパルス変調回路を示す構成図であり、図において、第１図と同一符号は同一または相当部分を示すので説明を省略する。
抵抗１０とキャパシタンス１１の並列回路は分圧手段を構成し、アンチパラレルダイオードペア５とグランドの間に設置されている。
次に動作について説明する。
上記実施の形態１では、抵抗８がアンチパラレルダイオードペア５に印加される電圧を分圧するものについて示したが、並列回路の抵抗１０がアンチパラレルダイオードペア５に印加される電圧を分圧するようにしてもよく、上記実施の形態１と同様の効果を奏することができる。
なお、局部発振信号ＬＯやＲＦパルス信号はキャパシタンス１１側を通過し、抵抗１０には寄与することがないので、抵抗１０が設置されることにより、ＲＦ的な特性に影響を与えることはない。
実施の形態３．
上記実施の形態２では、抵抗１０とキャパシタンス１１からなる並列回路をアンチパラレルダイオードペア５とグランドの間に設置するものについて示したが、第６図に示すように、抵抗１０とキャパシタンス１１からなる並列回路をＢＰＦ４，６の接続部分とアンチパラレルダイオードペア５の間に設置するようにしてもよく、上記実施の形態２と同様の効果を奏することができる。
実施の形態４．
第７図はこの発明の実施の形態４によるパルス変調回路を示す構成図であり、図において、第１図と同一符号は同一または相当部分を示すので説明を省略する。
抵抗１２はＤＣパルス印加端子１とグランドの間に設置され、ＤＣパルス信号に対する不整合を抑制する。
次に動作について説明する。
上記実施の形態１では、抵抗８がアンチパラレルダイオードペア５に印加される電圧を分圧するものについて示したが、ＤＣパルス信号のパルス幅が狭い場合、パルス波としては非常に高い周波数成分を持つことになる。
しかし、抵抗８がアンチパラレルダイオードペア５に印加される電圧を分圧する方式では、ＤＣパルス印加端子１からのインピーダンスが非常に大きくなり、不整合を生じることがある。
そこで、この実施の形態４では、ＤＣパルス印加端子１とグランドの間に抵抗１２を設置して、ＤＣパルス信号に対する不整合を抑制するようにしている。
この実施の形態４によれば、上記実施の形態１と同様の効果に加え、ＤＣパルス信号に対する不整合を抑制することができる効果を奏する。
なお、この実施の形態４では、第１図のパルス変調回路に抵抗１２を追加するものについて示したが、第５図及び第６図のパルス変調回路に抵抗１２を追加するようにしてもよい。
実施の形態５．
上記実施の形態１では、抵抗８からなる分圧手段を搭載し、上記実施の形態２では、抵抗１０とキャパシタンス１１の並列回路からなる分圧手段を搭載するものについて示したが、第８図に示すように、抵抗８（または１０）と直列にダイオード１３を接続して分圧手段を構成するようにしてもよい。
上記実施の形態１等では、第２図に示すように、ＲＦパルス信号のＯＮ時とＯＦＦ時の出力電力の比を高めようとする場合、ＯＦＦ時の抵抗値を大きくして、ＯＮ時の抵抗値を所望の印加電圧で出力電力の最大値が得られるように設定することが望ましい。
そこで、この実施の形態５では、抵抗８（または１０）と直列にダイオード１３を接続するようにしている。
第９図はダイオード１３が直列に接続されている場合の特性を示しており、ＤＣパルス印加端子１に電圧が印加されていない状態、即ち、ＯＦＦ時の抵抗値は、“抵抗８（または１０）の抵抗値”＋“ダイオード１３のＯＦＦ時の抵抗値”となり、非常に大きな値になる。
一方、ＤＣパルス印加端子１に電圧が印加されている状態、即ち、ＯＮ時の抵抗値は、“抵抗８（または１０）の抵抗値”＋“ダイオード１３のＯＮ時の抵抗値”となり、ダイオード１３のＯＮ時の抵抗値は通常数オームであるため、抵抗８（または１０）の抵抗値に近い値が得られることになる。
これにより、ＲＦパルス信号のＯＮ時とＯＦＦ時の出力電力の比を更に高めることができる効果を奏する。
実施の形態６．
第１０図はこの発明の実施の形態６によるパルス変調回路を示す構成図であり、図において、第１図と同一符号は同一または相当部分を示すので説明を省略する。
１／４波長先端開放スタブ２１は電気長が局部発振信号ＬＯの１／４波長であって先端が開放されている。
１／４波長先端短絡スタブ２２は電気長が局部発振信号ＬＯの１／４波長であって先端が短絡されている。
次に動作について説明する。
上記実施の形態１では、ＬＰＦ２とＢＰＦ４，６から分波手段が構成されているものについて示したが、ＬＰＦ２とＢＰＦ６から分波手段を構成し、１／４波長先端開放スタブ２１と１／４波長先端短絡スタブ２２を搭載して、アンチパラレルダイオードペア５と１／４波長先端短絡スタブ２２の間から局部発振信号ＬＯを入力するようにしてもよい。
この場合も、アンチパラレルダイオードペア５が上記実施の形態１と同様の原理で、局部発振信号ＬＯとＤＣパルス信号を混合して、その局部発振信号ＬＯの２倍の周波数を有するＲＦパルス信号をＢＰＦ６に与える。
また、ＤＣパルス印加端子１とＬＰＦ２の間に抵抗８が設置されているので、上記実施の形態１と同様に、抵抗８の抵抗値を適宜調整すれば、アンチパラレルダイオードペア５に印加される電圧を任意の電圧に設定することができる。
したがって、上記実施の形態１と同様に、ＲＦパルス出力端子７に出力するＲＦパルス信号のＯＮ時の出力電力とＯＦＦ時の出力電力の比を大きく取ることができる効果を奏する。
また、抵抗８として、可変抵抗を用いれば、図示せぬドライバ回路がパルス変調回路のＤＣパルス印加端子１に印加するＤＣパルス信号の電圧を適宜変更する場合でも、そのＤＣパルス信号の電圧に応じて、アンチパラレルダイオードペア５に印加される電圧を適宜調整することができる効果を奏する。
なお、この実施の形態６の場合も、局部発振信号ＬＯやＲＦパルス信号が抵抗８には寄与しないので、抵抗８が設置されることにより、ＲＦ的な特性に影響を与えることはない。
実施の形態７．
上記実施の形態６では、抵抗８がアンチパラレルダイオードペア５に印加される電圧を分圧するものについて示したが、第１１図又は第１２図に示すように、並列回路の抵抗１０がアンチパラレルダイオードペア５に印加される電圧を分圧するようにしてもよく、上記実施の形態６と同様の効果を奏することができる。
なお、局部発振信号ＬＯやＲＦパルス信号はキャパシタンス１１側を通過し、抵抗１０には寄与することがないので、抵抗１０が設置されることにより、ＲＦ的な特性に影響を与えることはない。
実施の形態８．
上記実施の形態６では、抵抗８がアンチパラレルダイオードペア５に印加される電圧を分圧するものについて示したが、ＤＣパルス信号のパルス幅が狭い場合、パルス波としては非常に高い周波数成分を持つことになる。
しかし、抵抗８がアンチパラレルダイオードペア５に印加される電圧を分圧する方式では、ＤＣパルス印加端子１からのインピーダンスが非常に大きくなり、不整合を生じることがある。
そこで、この実施の形態８では、第１３図に示すように、ＤＣパルス印加端子１とグランドの間に抵抗１２を設置して、ＤＣパルス信号に対する不整合を抑制するようにしている。
この実施の形態８によれば、上記実施の形態６と同様の効果に加え、ＤＣパルス信号に対する不整合を抑制することができる効果を奏する。
なお、この実施の形態６では、第１０図のパルス変調回路に抵抗１２を追加するものについて示したが、第１１図及び第１２図のパルス変調回路に抵抗１２を追加するようにしてもよい。
実施の形態９．
上記実施の形態６〜８では、抵抗８（または１０）にダイオード１３が直列に接続されていないものについて示したが、上記実施の形態５と同様に、第１０図〜第１２図のパルス変調回路の抵抗８（または１０）にダイオード１３を直列に接続するようにしてもよい。
これにより、上記実施の形態５と同様に、ＲＦパルス信号のＯＮ時とＯＦＦ時の出力電力の比を更に高めることができる効果を奏する。

以上のように、この発明に係るパルス変調回路は、例えば、パルス信号を送受信するに際して、パルス信号の周波数を変調する必要がある通信装置やレーダに用いるのに適している。

Claims

パルス印加端子からパルス信号を入力するとともに、局部発振波入力端子から局部発振信号を入力する一方、その局部発振信号の偶数倍の周波数を有するパルス信号をパルス出力端子に出力する分波手段と、上記分波手段により入力されたパルス信号と局部発振信号を混合して、その局部発振信号の偶数倍の周波数を有するパルス信号を上記分波手段に与える混合手段と、上記混合手段に印加される電圧を分圧する分圧手段とを備えたパルス変調回路。
抵抗からなる分圧手段をパルス印加端子と分波手段の間に設置したことを特徴とする請求の範囲第１項記載のパルス変調回路。
分圧手段を構成する抵抗が可変抵抗であることを特徴とする請求の範囲第２項記載のパルス変調回路。
抵抗とキャパシタンスの並列回路からなる分圧手段を混合手段とグランドの間、または、分波手段と上記混合手段の間に設置したことを特徴とする請求の範囲第１項記載のパルス変調回路。
パルス印加端子とグランドの間に抵抗を設置したことを特徴とする請求の範囲第１項記載のパルス変調回路。
抵抗とダイオードの直列回路からなる分圧手段をパルス印加端子と分波手段の間に設置したことを特徴とする請求の範囲第１項記載のパルス変調回路。
抵抗及びダイオードの直列回路とキャパシタンスの並列回路からなる分圧手段を混合手段とグランドの間、または、分波手段と上記混合手段の間に設置したことを特徴とする請求の範囲第１項記載のパルス変調回路。
パルス印加端子からパルス信号を入力する一方、局部発振信号の偶数倍の周波数を有するパルス信号をパルス出力端子に出力する分波手段と、上記分波手段により入力されたパルス信号と局部発振波入力端子から入力された局部発振信号を混合して、その局部発振信号の偶数倍の周波数を有するパルス信号を上記分波手段に与える混合手段と、上記混合手段に印加される電圧を分圧する分圧手段とを備えたパルス変調回路。
抵抗からなる分圧手段をパルス印加端子と分波手段の間に設置したことを特徴とする請求の範囲第８項記載のパルス変調回路。
分圧手段を構成する抵抗が可変抵抗であることを特徴とする請求の範囲第９項記載のパルス変調回路。
抵抗とキャパシタンスの並列回路からなる分圧手段を混合手段と局部発振波入力端子の間、または、分波手段と上記混合手段の間に設置したことを特徴とする請求の範囲第８項記載のパルス変調回路。
パルス印加端子とグランドの間に抵抗を設置したことを特徴とする請求の範囲第８項記載のパルス変調回路。
抵抗とダイオードの直列回路からなる分圧手段をパルス印加端子と分波手段の間に設置したことを特徴とする請求の範囲第８項記載のパルス変調回路。
抵抗及びダイオードの直列回路とキャパシタンスの並列回路からなる分圧手段を混合手段と局部発振波入力端子の間、または、分波手段と上記混合手段の間に設置したことを特徴とする請求の範囲第８項記載のパルス変調回路。