JP2007142743A - 高周波スイッチ回路 - Google Patents

高周波スイッチ回路 Download PDF

Info

Publication number
JP2007142743A
JP2007142743A JP2005332927A JP2005332927A JP2007142743A JP 2007142743 A JP2007142743 A JP 2007142743A JP 2005332927 A JP2005332927 A JP 2005332927A JP 2005332927 A JP2005332927 A JP 2005332927A JP 2007142743 A JP2007142743 A JP 2007142743A
Authority
JP
Japan
Prior art keywords
switch circuit
frequency
input terminal
output terminal
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005332927A
Other languages
English (en)
Other versions
JP4213706B2 (ja
Inventor
Atsushi Nishihara
淳 西原
Eiji Takeda
英次 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005332927A priority Critical patent/JP4213706B2/ja
Publication of JP2007142743A publication Critical patent/JP2007142743A/ja
Application granted granted Critical
Publication of JP4213706B2 publication Critical patent/JP4213706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

【課題】ピンダイオードを用いた高周波スイッチ回路において、部品点数の削減及び製造工程でのコスト削減、電気性能のバラツキを軽減することができる高周波スイッチ回路を提供する。
【解決手段】入力端子3と複数の出力端子8、9との間にスイッチ回路2を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路2は、前記入力端子3と各出力端子への分岐部23との間に配設された伝達信号の1/4波長で結合する3本の並列マイクロストリップ線路200と、前記分岐部と各出力端子との間で前記分岐部から伝達信号の1/4波長離れた位置における前記高周波信号経路に一端が接続され、他端が接地されたピンダイオード17a、17bとを備えた構成とする。
【選択図】図1

Description

この発明は、高周波スイッチ回路、特に通信機器及びレーダ装置に使用する高周波スイッチ回路に関するものである。
従来の通信機器やレーダ装置においては、例えば送受信の切換や複数のアンテナへの給電切換に高周波スイッチ回路が用いられている。一例として、図9に高周波二分岐スイッチ回路(SPDT;Single Pole Double Throw)を用いたレーダ装置のブロック図を示す。また、図10に二分岐スイッチ回路の構成の一例を示す。(例えば特許文献1参照)。
図9において、電力増幅器1からの出力信号は帯域通過フィルタ12により、伝達信号波以外の高調波等の不要信号が排除され、二分岐スイッチ回路(SPDT)2の入力端子3に与えられる。また、電源から供給される正電位(+)4または負電位(−)5が外部制御信号6によって電圧ドライバ回路7で制御され、前記二分岐スイッチ回路(SPDT)2にスイッチ切換え制御信号として与えられている。
この信号によって前記入力端子3と出力端子8又は9のいずれか一方が選択されてスルー接続される。その結果、前記出力信号はその選択された側のアンテナ10又は11から出力される。
図10は、前記二分岐スイッチ回路(SPDT)2の具体的構成の一例を示している。この例では、入力端子3と出力端子(1)8との間を選択して接続する場合について説明する。この場合、制御端子(A)14に負電位(−)を、制御端子(B)15に正電位(+)を与える。
これにより、ピン(PIN)ダイオード17aは逆方向にバイアスされ、アノード-カソード間は高インピーダンス状態となってオープンとなる。その結果、入力端子3と出力端子(1)8との間は導通状態になり、入力端子3から入力された高周波信号はDCカットコンデンサ21a、伝達信号の波長に対し、1/4波長となっている線路16a、DCカットコンデンサ22aを経て出力端子(1)8から出力される。
また、ピンダイオード17bは前記制御端子(B)15の正電位(+)によって順バイアスされてオンし、ショートの状態になる。このとき分岐部23とピンダイオード17b間に1/4波長線路16bが存在するため、分岐部23から出力端子(2)9側を見た場合、伝達信号波ではオープンの状態となり出力端子(2)9には信号波は伝送されない。
また、前記正電位によって直流電流が抵抗20b、インダクタ18b、ピンダイオード17bの順に流れる。ここで抵抗20a、20bは前記直流電流値を与え、インダクタ18a、18bは高周波信号ラインから直流ラインを分離するためのチョークコイルである。
なお、入力端子3と出力端子(2)9との間を選択して接続する場合には、制御端子15に負電位を与え、制御端子14に正電位を与える。このスイッチ回路は左右対称構造となっているために、抵抗、インダクタ、及び容量等の各個別部品によるバイアス、バイパス等の回路機能も左右で対称の働きをするため、前述の場合と同様に作用し、入力端子3と出力端子(2)9とが接続される。
特開平10−284901号公報
図10に示す従来の高周波スイッチ回路の実装例を図11に示す。前述のように、ピンダイオード17a、17bを制御するには直流バイアスを印加する必要があり、ピンダイオード17a、17bに逆方向の直流バイアスを印加する場合には、その直流バイアスの漏れ出しを阻止するために4個のDCカット用コンデンサ21a、21b、22a、22bを実装する必要がある。
このDCカット用コンデンサ21a、21b、22a、22bの実装により、コンデンサそのもののコストおよび、誘電体基板23への接着、並びに金ワイヤ24bによる接続工数分のコストが発生するという問題点がある。また、誘電体基板23への接着位置のバラツキや金ワイヤ24bの長さのバラツキによる電気特性の変動も問題点となっていた。
この発明は、このような問題点を解消するためになされたもので、DCカット用コンデンサを回路からなくすことにより、製造コストの削減及び電気性能のバラツキの低減を図ると共に、伝達する信号波以外の高調波等の不要信号を除去する帯域通過フィルタ機能を備えた高周波スイッチ回路を提供することを目的とする。
この発明に係る高周波スイッチ回路は、入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の1/4波長で結合する3本の並列マイクロストリップ線路と、前記分岐部と各出力端子との間で前記分岐部から伝達信号の1/4波長離れた位置における前記高周波信号経路に一端が接続され、他端が接地されたピンダイオードとを備えたものである。
この発明に係る高周波スイッチ回路は前記のように構成されているため、直流阻止機能と帯域通過フィルタ機能の両方の機能を持ち合わせると共に、部品点数の削減及び製造工程でのコスト削減、電気性能のバラツキを軽減することができる。
実施の形態1.
以下、この発明の実施の形態1を図にもとづいて説明する。図1は、実施の形態1による高周波スイッチ回路の構成を示す図、図2は、その実装例を示す図である。これらの図において、図10、図11と同一または相当部分には同一符号を付して説明を省略する。
図10、図11と異なる点は、入力端子3と分岐部23との間に、伝達信号の1/4波長で結合する3本の並列マイクロストリップ線路(以下、3本構成λ/4カップラという)200を接続してピンダイオード17a、17b駆動用の直流電流が入力端子3側へ漏れ込むのを阻止する役割と帯域通過フィルタの両方の役割を持たせると共に、分岐部23と出力端子(1)8、出力端子(2)9との間に、伝達信号の1/4波長で結合する2本の並列マイクロストリップ線路(以下、λ/4カップラという)201、202を接続し、出力端子(1)8、出力端子(2)9側への直流電流の漏れ込みを阻止するようにした点である。λ/4カップラ201、202の先端にはピンダイオード17a、17bが並列接続されている。
図1の高周波スイッチ回路の動作の概要を図3の説明図にもとづいて説明する。図1におけるバイアス回路100a、100bは高周波的に分離されているため図3では省略している。
図3は図1において、制御端子(A)14に負電位(−)を、制御端子(B)15に正電位(+)を与えた状態であり、図1のピンダイオード17aは等価的にコンデンサ300と見ることができ、λ/4カップラ201のピンダイオード17aの接続部は高周波的にオープンとなる。逆にピンダイオード17bは等価的に抵抗301と見ることができ、λ/4カップラ202のピンダイオード17bの接続部は高周波的にショートとなる。
このとき、λ/4カップラ201と3本構成λ/4カップラ200との接続部302は伝達信号周波数でショートとなり、λ/4カップラ201の2本のマイクロストリップ線路201a、201bと3本構成λ/4カップラ200の出力端子(1)8側の2本のλ/4マイクロストリップ線路200a、200bはそれぞれ伝達信号周波数にて電磁的に結合しているため、伝達信号は入力端子3からマイクロストリップ線路200b、200a及び201a、201bを経由して出力端子(1)8に伝送される。
逆に、λ/4カップラ202と3本構成λ/4カップラ200との接続部303は伝達信号周波数でオープンとなり、λ/4カップラ202の2本のマイクロストリップ線路202a、202bと3本構成λ/4カップラ200の出力端子(2)9側の2本のλ/4マイクロストリップ線路200b、200cはそれぞれ伝達信号周波数にて電磁的に結合せず、信号は伝送されない。
図4はAgilentTechnologies社のシミュレーションソフト「ADS」を用いて、伝達信号周波数が9〜10GHzとなるように図3の回路を構成したときのブロック図である。
この図において、401〜403は回路の反射特性を良くするための整合回路であり、誘電体基板等の条件は適宜の値に設定されている。
図4の回路における計算結果を図5に示している。図5(a)は入力端子3から出力端子(1)8への伝達信号の通過損失であり、m1部の所望の伝達信号周波数では小さな損失で伝送されており、かつ、m3部の所望の伝達信号周波数、即ちm1部の所望の伝達信号周波数の2倍の周波数では通過損失が大きくなっていることがわかる。
また、図5(b)は入力端子3から出力端子(2)9への伝達信号の通過損失であり、出力端子(2)9へはm2部の伝達信号周波数がほとんど伝送されていないことが分かる。
実施の形態2.
次に、この発明の実施の形態2を図にもとづいて説明する。図6は、実施の形態2による高周波スイッチ回路の構成を示す図、図7は、その実装例を示す図である。これらの図において、図1、図2と同一または相当部分には同一符号を付して説明を省略する。
図1、図2と異なる点は、3本構成λ/4カップラ200の先端にピンダイオード17a、17bを並列接続した点である。
図6の高周波スイッチ回路の動作の概要を図8の説明図にもとづいて説明する。図6のバイアス回路100a、100bは高周波的に分離されているため図8では省略している。
図8は図6において、制御端子(A)14に負電位(−)を、制御端子(B)15に正電位(+)を与えた状態であり、図6のピンダイオード17aは等価的にコンデンサ300と見ることができ、3本構成λ/4カップラ200のピンダイオード17aの接続部は高周波的にオープンとなる。
逆にピンダイオード17bは等価的に抵抗301と見ることができ、3本構成λ/4カップラ200のピンダイオード17bの接続部は高周波的にショートとなる。
このとき、λ/4カップラ201と3本構成λ/4カップラ200との接続部302は伝達信号周波数でショートとなり、λ/4カップラ201の2本のマイクロストリップ線路201a、201bと3本構成λ/4カップラ200の出力端子(1)8側の2本のλ/4マイクロストリップ線路200a、200bはそれぞれ伝達信号周波数にて電磁的に結合しているため、伝達信号は入力端子3からマイクロストリップ線路200b、200a及び201a、201bを経由して出力端子(1)8に伝送される。
逆に、λ/4カップラ202と3本構成λ/4カップラ200との接続部303は伝達信号周波数でオープンとなり、λ/4カップラ202の2本のマイクロストリップ線路202a、202bと3本構成λ/4カップラ200の出力端子(2)9側の2本のλ/4マイクロストリップ線路200b、200cはそれぞれ伝達信号周波数にて電磁的に結合せず、信号は伝送されない。
この発明の実施の形態1による高周波スイッチ回路の構成を示す図である。 図1に示す高周波スイッチ回路の実装例を示す図である。 実施の形態1の動作概要を示す説明図である。 図3に示す回路のシミュレーションブロック図である。 図4におけるシミュレーション結果を示す図である。 この発明の実施の形態2による高周波スイッチ回路の構成を示す図である。 図6に示す高周波スイッチ回路の実装例を示す図である。 実施の形態2の動作概要を示す説明図である。 従来のレーダ装置において二分岐スイッチ回路を用いた高周波スイッチ回路の一例を示すブロック図である。 従来の二分岐(SPDT)スイッチ回路の具体的構成の一例を示す図である。 図10に示す従来の二分岐(SPDT)スイッチ回路の実装例を示す図である。
符号の説明
1 電力増幅器、 2 二分岐スイッチ回路、 3 入力端子、 4 正電位(+)、
5 負電位(−)、 6 外部制御信号、 7 電圧ドライバ回路、
8、9 出力端子、 10、11 アンテナ、 12 帯域通過フィルタ、
14、15 制御端子、 16a、16b 伝達信号波長の1/4波長線路、
17a、17b ピンダイオード、
18a、18b インダクタ、 19a、19b コンデンサ、
20a、20b 抵抗、 21a、21b、22a、22b コンデンサ、
23 分岐部、 24a、24b 金ワイヤ、 25 スルーホール、
100a、100b バイアス回路、
200 伝達信号の1/4波長で結合する3本の並列マイクロストリップ線路、
201、202 伝達信号の1/4波長で結合する2本の並列マイクロストリップ線路、300 コンデンサ、 301 抵抗、
401、402、403 整合回路。

Claims (4)

  1. 入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の1/4波長で結合する3本の並列マイクロストリップ線路と、前記分岐部と各出力端子との間で前記分岐部から伝達信号の1/4波長離れた位置における前記高周波信号経路に一端が接続され、他端が接地されたピンダイオードとを備えたことを特徴とする高周波スイッチ回路。
  2. 前記分岐部からピンダイオードまでの高周波信号経路をそれぞれ伝達信号の1/4波長で結合する2本の並列マイクロストリップ線路で構成することを特徴とする請求項1記載の高周波スイッチ回路。
  3. 入力端子と複数の出力端子との間にスイッチ回路を接続し、前記入力端子と所定の出力端子とを選択的に接続して高周波信号経路を形成するようにした高周波スイッチ回路において、前記スイッチ回路は、前記入力端子と各出力端子への分岐部との間に配設された伝達信号の1/4波長で結合する3本の並列マイクロストリップ線路と、前記3本の並列マイクロストリップ線路のうち外側の2本のマイクロストリップ線路の開放端にそれぞれ一端が接続され他端が接地されたピンダイオードとを備えたことを特徴とする高周波スイッチ回路。
  4. 前記分岐部からピンダイオードまでの高周波信号経路をそれぞれ伝達信号の1/4波長で結合する2本の並列マイクロストリップ線路で構成することを特徴とする請求項3記載の高周波スイッチ回路。
JP2005332927A 2005-11-17 2005-11-17 高周波スイッチ回路 Expired - Fee Related JP4213706B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005332927A JP4213706B2 (ja) 2005-11-17 2005-11-17 高周波スイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332927A JP4213706B2 (ja) 2005-11-17 2005-11-17 高周波スイッチ回路

Publications (2)

Publication Number Publication Date
JP2007142743A true JP2007142743A (ja) 2007-06-07
JP4213706B2 JP4213706B2 (ja) 2009-01-21

Family

ID=38205087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332927A Expired - Fee Related JP4213706B2 (ja) 2005-11-17 2005-11-17 高周波スイッチ回路

Country Status (1)

Country Link
JP (1) JP4213706B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038700A1 (ja) * 2008-09-30 2010-04-08 双信電機株式会社 高周波スイッチ
KR100959385B1 (ko) 2008-06-18 2010-05-25 한국과학기술원 Bcb 기반의 다층구조를 이용한 고성능 광대역 pin단극쌍투 진행파 스위치
CN103682544A (zh) * 2013-11-22 2014-03-26 西安天和防务技术股份有限公司 一种具有故障自适应功能的雷达微波功率合成器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959385B1 (ko) 2008-06-18 2010-05-25 한국과학기술원 Bcb 기반의 다층구조를 이용한 고성능 광대역 pin단극쌍투 진행파 스위치
WO2010038700A1 (ja) * 2008-09-30 2010-04-08 双信電機株式会社 高周波スイッチ
JP2010087884A (ja) * 2008-09-30 2010-04-15 Soshin Electric Co Ltd 高周波スイッチ
CN102171927A (zh) * 2008-09-30 2011-08-31 双信电机株式会社 高频开关
CN103682544A (zh) * 2013-11-22 2014-03-26 西安天和防务技术股份有限公司 一种具有故障自适应功能的雷达微波功率合成器

Also Published As

Publication number Publication date
JP4213706B2 (ja) 2009-01-21

Similar Documents

Publication Publication Date Title
US7528678B2 (en) Antenna Switch Module
JP2007201634A (ja) 高周波スイッチ
JP5261119B2 (ja) 高周波スイッチ
US5485130A (en) Microwave switch circuit and an antenna apparatus
SE511749C2 (sv) Antennomkopplare
JP2003087002A (ja) 高周波スイッチ
KR100848261B1 (ko) Rf 스위치 및 rf 스위치를 포함하는 장치
JP3163918B2 (ja) 高周波スイッチ
JP4213706B2 (ja) 高周波スイッチ回路
EP2940782B1 (en) Semiconductor diode switch
KR100495217B1 (ko) 고주파 스위칭 장치 및 이를 이용한 이동통신 단말기
JP4363922B2 (ja) リミッタ回路
EP1492245B1 (en) Transmitting-receiving switch
JP5287286B2 (ja) バイアス回路
SE529457C2 (sv) Förbikopplingsanordning för mikrovågsförstärkarenhet
US6225874B1 (en) Coupling structure as a signal switch
JP2007318223A (ja) スイッチ回路
JP2001111451A (ja) 送受信機
JP5921823B2 (ja) 高調波抑圧回路
JP3168920B2 (ja) 高周波スイッチ
US10090571B2 (en) Transmission switch containing tunable dielectrics and operating method for the same
JP2009194445A (ja) 反射形可変インピーダンス整合回路
JP3175421B2 (ja) アンテナスイッチ共用器
JP3333317B2 (ja) アンテナスイッチ共用器
JP2016197832A (ja) 接地回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4213706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees