JPH05501642A - 高周波信号のスイッチ回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高周波信号のスイッチ回路装置 本発明は、付勢状態および減勢状態の両方においてソース間の高度なアイソレー ションを実現するための高周波信号スイッチに関する。

複数の高周波信号源に対して通例、テレビジョン受信機または類似のもののよう な高周波受信機のチューナ入力側において切換が行われるようになっている。

このような装置においては、信号ソース間が十分に減結合されていることが保証 されなければならない。米国において、ＦＣＣは２２０ＭＨｚまでの周波数に対 して８０ｄｂ以上の減衰値を要求している。この値は遮断状態においても守らな ければならない。高周波信号源はしばしば、特別なリレーを用いて切り換えられ る。このようなリレーを高周波に対して使用できるようにするために、これらリ レーはストリップライン技術を用いて製造されなければならない。しかしこのス トリップラインリレー技術は非常に高価であり、かつこの種のリレーに対して要 求されるスペース、並びに設計および回路にかかるコストは非常に大きい、更に 、可動部分のために予測される寿命は制限されている。

本発明は、このような欠点を克服した回路装置を目指すものである。

特表千５−５０１６４２　（２） 藺単にいえば、高周波信号のスイッチスルー（通過スイッチング）用の回路装置 が提供される。複数の高周波信号源からの信号は制御されるダイオード路を介し て切り換えられ、その際バラクタダイオードのキャパシタンスが減勢されている 状態において信号をアースに導き、これによりスイッチ装置が付勢されていない ときソース間の高度な減結合を実現する。この種の装置は実際には、テレビジョ ン受信機およびサテライト設備のアンテナスイッチにおいて使用可能である。

次に図面を参照して説明する。

第１図はアンテナスイッチを示す図であり、第２図は第１図のアンテナスイッチ の本発明の１つの態様を示す図である。

図示の回路装置は、それぞれ入力端子ＩＮＩおよびＩＮ２を有している２つの分 路８および９から成フており、それぞれの入力端子に加わる信号は回路Ｓを介し て選択的に出力端子ＯＵＴに通過接続することができる。いずれの入力端子（Ｉ ＮＩまたはＩ　Ｎ２）を出力端子（ＯＵＴ）に結合するかに関する決定は、論理 回路ＳＬによって行われる。

論理回路ＳＬは、分路のそれぞれ１つに任意に指定されるＬ信号（ロー）および Ｈ信号（ハイ）を発生する。実施例において、Ｌ信号は分路８に割り当てられて いる。論理回路ＳＬにおいて象徴的に示された接点は、図示されたプラス電位お よびアース電位にある。

出力端子ＯＵＴに結合すべき入力端子ＩＮＩにおける信号に対して、論理回路Ｓ Ｌは矢印によって示されているように位置りに切り換えられる。この位置におい て、正の電位は、抵抗Ｒ１とコンデンサＣＩとの接続点において上側の分路８に 接続されており、かつダイオードＤ１のアノード電極に接続されている。コンデ ンサＣＩはアースに接続されている。更に、この正の電位は抵抗Ｒ３を介してダ イオードＤ２．Ｄ３およびＤ５のアノード電極にも接続されている。ダイオード Ｄ３のカソードは抵抗Ｒ４を介して回路ＳＬからの負の電位に接続されておりか つＤ２およびＤ４のカソードは抵抗Ｒ２を介して負の電位に接続されている。ダ イオードＤ３のカソード電極は抵抗Ｒ４およびコンデンサＣ４を介して信号アー スに接続されている。回路ＳＬからの負の電位は抵抗Ｒ５およびＲ６を介してダ イオードＤ４のアノードおよびダイオードＤ３のカソードに接続されている。従 って、直列の信号通過（またはブロック）ダイオードＤｉ、Ｄ２およびＤ３は順 方向にバイアスされておりかつ入力端子ＩＮＩはこれらダイオード群およびコン デンサＣ３およびＣ１ｌを介して、抵抗Ｒ１６が並列接続されている出力端子Ｏ ＵＴに接続されている。ダイオードＤ４およびＤ５はそれぞれのコンデンサＣ４ およびＣ５を介して信号アースに接続されている。ダイオードＤ５のカソードに は抵抗Ｒ８を介して正の阻止電位が供給される。切換位置りの期間に、ダイオー ドＤ４およびＤ５は非導通状態に逆バイアスされておりかつ従って信号をアース に導かない。下側の分路９が切換位置りにある場合、対応するダイオード（Ｄｉ に対してＤ６．Ｄ４に対してＤ９．Ｄ２に対してＤ７．Ｄ５に対してＤＩＯ，Ｄ ３に対してＤ８）が反対の極性で接続されており、反対のバイアス状態にあるこ とがわかる。従って、論理回路ＳＬの切換位置りにおいて下側の分路９のダイオ ードＤ６．Ｄ７およびＤ８は端子ＩＮ２から端子ＯＵＴへの信号路を阻止するよ うにバイアスされておりかつダイオードＤ９およびＤＩＯは信号をアースに導く ようにバイアスされているので、入力端子ＩＮ２に加わる信号は直列には阻止さ れ、アースに導かれておりかつ入力端子ＩＮＩにおける信号から減結合されてい る。

論理回路ＳＬの他方の切換位置（Ｈまたはハイ信号）において、他方の入力端子 ＩＮ２は、上述したようにＬ位置における分路８を介する信号の通過接続に相応 して分路９を介して出力端子ＯＵＴに通過接続される。

アース電位は抵抗Ｒ９およびＲＩＯを介してダイオードＤ６のカソードに達しか つ信号をコンデンサＣ６を介してアースに接続する。ダイオードＤ７．Ｄ８およ びＤＩＯのカソードは抵抗Ｒ１２を介してアース電位に接続されている。ダイオ ードＤ６のアノードは抵抗１１を介して正の電位に接続されているので、ダイオ ードＤ６は導通状態にバイアスされている。ダイオードＤ９のカソードおよびダ イオードＤＩＯのアノードはそれぞれコンデンサＣ７またはＣ８を介してＡＣア ース電位にある。ダイオードＤ７は抵抗Ｒ１１を介して正の電位に対して順方向 にバイアスされている。正の電位は抵抗Ｒ６およびＲ１５を介してダイオードＤ ８にも供給されて、同じように導通状態にバイアスしている。抵抗１５はコンデ ンサＣ９を介してＡＣアースに接続されている。この場合、入力端子ＩＮ２はコ ンデンサＣ１０およびＣ１２、更には順方向にバイアスされている直列信号通過 （または阻止）ダイオードＤ６．Ｄ７およびＤ８を介して出力端子ＯＵＴに接続 されている。ダイオードＤ９およびＤＩＯは逆バイアスされており、従ってそれ らは“オフ”に切り換えられていて、信号をＡＣアースに導かない、Ｌ位置にあ る論理回路ＳＬと関連して説明したように、Ｈ位置にあるスイッチＳＬに対して 、上側の分路８の相応のダイオードは反対の極性に極性付けられておりかつ入力 端子ＩＮＩにおける信号を減衰する。

それぞれのダイオードＤ２およびＤｌに対する抵抗Ｒ２，Ｒ３およびＲ１１，Ｒ １２の値は、論理回路ＳＬのそれぞれの位置に対して、これらダイオードを介し て相応のバイアス阻止電圧が生じるように選択されている。

冒頭に述べたように、テレビジョン受信機等が減勢特表千５−５０１６４２　（ ３） 状態にあるときでも入力ソース間のアイソレーションが維持されていることが望 ましい０本発明の態様の１つは、第２図に示されている。この回路装置に供給さ れる電圧が非常に低いかまたは電圧が供給されていない場合に所望の減結合を実 現するために、容量性のバラクタダイオードとしてダイオードＤ４．Ｄ５．Ｄ９ およびＤｌｏが設けられている。バラクタダイオードは無電流状態における容量 特性のために、久方信号を所望の減衰値に導くために十分な大きさの容量（例え ば５ないし４０９Ｆ）を有している。どの程度のアイソレーションが要求される かに依存して、容量性のバラクタダイオードとしてアースに接続された唯一のダ イオードで十分なこともある。この場合、別の分路ダイオードは簡単なシリコン スイッチダイオードとすることができる。実施例において、直列ダイオードは、 挿入減衰を最小限にするために順方向にバイアスされているとき（ｌΩより小さ い抵抗）、十分に低い内部抵抗を有していることが望ましい。

第２図において、ダイオードＤ４．Ｄ５．Ｄ９およびＤＩＯに対してバラクタダ イオードを使用している回路が示されている。バラクタダイオードＤ４．Ｄ５゜ Ｄ９およびＤＩＯは、それぞれの電極に供給されるバイアス電圧に応じてその他 のダイオードのすべてと同様に切換可能であり、かつ受信機が付勢されていると き、第１図との関連において説明したように動作する。

しかし、付勢電圧が生じていないとき、バラクタダイオードは約２０ｐＦないし ４０ｐＦの値を有しかつ順方向にバイアスされていないスイッチダイオードＤＩ 。

Ｄ２．Ｄ６およびＤｌは約０．８９　Ｆの値を有するので、端子ＩＮＩおよびＩ Ｎ２に供給されるソース信号に対して、結果的に容量性の分圧器、例えばダイオ ードＤＩおよびＤ４．Ｄ２およびＤ５間の容量性分圧器。

また相応にＤ６およびＤ９．ＤｌおよびＤＩＯ間に容量性分圧器が生じる。この ような場合、減勢されている受信機において、入力端子ＩＮＩとＩＮ２との間に 可逆性のはしご形減衰回路網が存在する。

論理回路ＳＬはこの実施例においてインバータ１゜であり、その際入力側１２に 供給されるＨ信号およびＬ信号は出力側１４において反転されている。入力側１ ２および出力側１４からの信号の組合せにより、第１図の論理回路ＳＬにおいて 簡単に示されているような論理状態が生じる。

次の素子が本発明の回路装置に適していることが認められている： Ｒ１：　２．２にΩ　Ｃ１＋４．７ｎＦＲ２：　１．ＯｋΩ　Ｃ１：４．７ｎＦ Ｒ３：　１．ＯｋΩ　Ｃ３：　１．０ｎＦＲ４：　２．２にΩ　Ｇ４：１２０ｐ ＦＲ５：　５６　Ω　Ｃ５：　１２０ｐＦＲ６：　１．ＯｋΩ　Ｃ６：４．７ｎ ＦＲ７：　５６　Ω　Ｃ７：　１　２０ｐＦＲ８：　５６　Ω　Ｃ８：　Ｌ２０ ｐＦＲ９：５６　Ω　Ｃ９：４．７ｎＦ Ｒ１０：２．２にΩ　ＣＩＯ：１．０ｎＦＲ１１：　１．０にΩ　Ｃ１ｌ　：　 ３３　ｐＦＲｌ　２　：　１．２にΩ　Ｃ１２：３３ｐＦＲ１３：　５６　Ω Ｒ１４：　５６　Ω Ｒ１５：２．２にΩ Ｒ１６：５６０　Ω Ｄｌ、Ｄ２．　Ｄ３．　Ｄ６．　Ｄｌ、Ｄ８　：　ｌ５Ｓ２４１（Ｓ　Ｉ　ＥＭ ＥＮＳ） Ｄ４．　Ｄ５．　Ｄ９．　ＤＩＯ：　ＢＢ８１　１（ＴＯ３）（ＩＢＡ） ここで使用されている受信機には、テレビジョン受信機、ＶＣＲ、サテライト受 信機等が含まれている。

：！ニー て 国際調査報告 ＥＰ９００１Ｂ３２

Claims (9)

【特許請求の範囲】
1. １．高周波信号を１つの出力端子に切り換えるための、少なくとも２つの入力端 子を有している回路装置において、前記２つの入力端子は前記出力端子に複数の 直列ダイオードを介して切換可能に接続されており、前記直列ダイオードはその 間に接続点を有しており、かつ少なくとも１つのダイオードが前記接続点の少な くとも１つを基準電位に接続し、前記ダイオードはバラクタダイオードであるこ とを特徴とする回路装置。
2. ２．直列ダイオードおよび少なくとも１つのダイオードは、２つの入力端子が１ つの出力端子に連続的に切換可能であるように論理回路によって切換可能である 請求項１記載の回路装置。
3. ３．回路が減勢されているとき少なくとも２つの入力端子間がアイソレーション されるようにした請求項１記載の回路装置。
4. ４．接続点を基準電位に接続する非バラクタダイオードを備えている請求項１記 載の回路装置。
5. ５．テレビジョン受信機において、少なくとも２つの入力端子からの高周波信号 を１つの出力端子に切り換える回路装置が、少なくとも２つの入力端子と、１つ の出力端子と、それぞれの入力端子を前記出力端子に接続する複数の第１スイッ チ素子とを備えており、該第１スイッチ素子はその間に接続点を有しており、か つ前記接続点の少なくとも１つを基準電位に接続する少なくとも１つの第２スイ ッチ素子を備え、該第２素子は減勢されているときにキャパシタンスを有するこ とを特徴とする回路装置。
6. ６．第２スイッチ素子はバラクタダイオードである請求項５記載の回路装置。
7. ７．第１および第２のスイッチ素子は論理回路によって切り換えられる請求項５ 記載の回路装置。
8. ８．２つの入力端子は１つの出力端子に連続的に切換可能である請求項７記載の 回路装置。
9. ９．接続点を基準電位に接続する非バラクタダイオードを備えている請求項５記 載の回路装置。