JPH0329506A - 周波数変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明（上　周波数変換回区　特に通信用無線機に適し
た周波数変換回路に関するものであも従来の技術 近抵　携帯形無線電話機など、無線機の小急軽量化が進
められるに伴へ　その利用者の数は急増を続けており、
その利用性の向上のために（衣更に小形・軽量化を図る
ことが重要な課題であんこのような小形・軽量・安価を
要求される移動通信用無線機などの受信回路には　回路
構或が簡易で変換利得を有する電界効果トランジスタ（
以下、ＦＥＴと呼ぶ）を用いた周波数変換回路がよく用
いられも　以下、第３図第４図を参照して従来のＦＥＴ
を用いた周波数変換回路について説明すも第３図におい
て、　１は第１、第２の２つのゲート端子を有するデュ
アルゲートＦＥＴ０　２は第２のゲート端子でゲートバ
イアス端子２８からゲートバイアス抵抗３０を介して直
流バイアスを設定した状態において、局部信号源７で発
生する局部信号を局部信号増幅器８で増幅して入力す瓜
　３は第１のゲート端子玄　ゲートバイアス端子２９か
らゲートバイアス抵抗３１を介して直流バイアスを設定
した状態において、ＲＦ入力端子９からのＲＦ信号をＲ
Ｆ信号増幅回路３３を介して増幅した後、入力す，Ｌ　
　ＲＦ信号増幅回路３３（よ　ソース接地能動素子３５
．入力整合回路３４，　　出力整合回路３代　および図
には示していないが直流バイアス回路より構戒すも　４
はドレイン端子で整合回路３７を介してＩＦ出力端子１
０より中間周波数（以下ＩＦと呼ぶ）信号を出力すも　
ソース端子５は接地あるいは高周波的に接地していも　
ドレインバイアス回路は図では省略していも　第４図は
第３図の回路構或をより詳細に示したもの重　第３図と
同一の機能を持つ部分には同一番号を付して詳細な説明
を省略すも　第４図において、ＲＦ信号増幅回路３３は
ＦＥＴ４１、整合およびバイアス用素子４５．　４６，
　４７．　４８，　４９．　５０，　５１，　５２．　
５３から構或すも　ＦＥＴ４１はゲート端子４２を入力
端子、　ドレイン端子４３を出力端子として用へ　ソー
ス端子４４は高周波バイパスコンデンサ５２により高周
波的に接地す＆　　ＦＥＴ１のドレイン端子４からのＩ
Ｐ信号《よ　例えば　コンデンサ１９，　２０，　２４
，　２５，伝送線路２１．２２，インダクタ２３，２６
から構或される整合回路を介してＩＰ出力端子ＩＯより
出力されも　６は直流バイアスを印加するドレインバイ
アス端子、２７は高周波バイパス用コンデンサであも　
以上のような構或において以下その動作を説明すも　例
えば無線機の場合、受信ＲＦ信号（上　図には示してい
ない力丈　空中線（アンテナ）より入カレ　帯域通過形
フィルタを経て不要帯域信号を除去した眞　第３，４図
のＲＦ入力端子９に達すん　その抵　雑音特性の改善の
ためＲＦ信号増幅回路３３で所望の利得分、ＲＦ信号を
増幅した眞　デュアルゲートＦＥＴＩの第１のゲート端
子３に印加す４　　−Ｘ　　局部信号源７で発生する局
部信号を周波数変換回路が所望の変換利得を得るために
必要なレベルまで局部信号増幅器８で増幅した後に　デ
ュアルゲートＦＥＴ１の第２ゲート端子２に印加す＆　
　ＲＦ信号および局部信号はデュアルゲートＦＥＴＩの
非線形動作特性により、２次歪或分としてＩＰ信号を発
生し　ドレイン端子か板　整合用コンデンサ１９，　２
０，　２４．　２５，伝送線路２１．２２を介してＩＰ
出力端子１ｏより得も直流ドレインバイアスおよび直流
ゲートバイアスは各々ドレインバイアス端子６およびゲ
ートバイアス端子２８．　２９まり印加す４　　３０．
３１はゲートを過大電流より守る保護抵抗であも　以上
のように第１のゲート端子３と第２のゲート端子２の分
離特性が良好なた数　方向性結合器などを用いずに直接
ＲＦ信号および局部信号を印加で東　ダイオードを用い
た周波数変換回路に比し回路構或が簡易であも　また　
ゲートを人力端としているために高い変換利得が得られ
るという特徴があり、無線機のヘテログイン受信回路に
よく用いられも発明が解決しようとする課題 しかしなか板　以上のようなＦＥＴミキサとソース接地
能動素子を用いた高周波増幅器にょる構或でｉ友　ＲＦ
入力端子を（一般的には）　５０Ωとするための高周波
増幅器の人力整合回路のインダク久　キャパシタが小形
化　集積回路（ＩＣ）化特にＩ　ＧＨＺ帯域以下でのモ
ノリシックＩＣ化の際の支障となも　本発明は以上のよ
うな問題を解決するもので、更に簡易な回路構或で、モ
ノリシックＩＣ化に適した周波数変換回路を実現するこ
とを目的とするものであも 課題を解決するための手段 本発明｛ｉＲＦ信号増幅回路をゲート接地形のＦＥＴで
構或し　ソース端子をＲＦ入力端子とすることで上記目
的を達或するものであも　すなゎ板　本発明の周波数変
換回路（主　ソース端子を高周波的に接地Ｌ，第１ゲー
ト端子および第２ゲート端子を有するデュアルゲートＦ
ＥＴと前記デュアルゲートＦＥＴの第１ゲート端子にド
レイン端子を接続服　ゲート端子を高周波的に接地した
ＦＥＴを有するもの玄　またソース端子を局部信号の人
力端とする第１のＦＥＴと、前記第１のＦＥＴのゲート
端子にドレイン端子を接続し　ゲート端子を高周波的に
接地した第２のＦＥＴを有するものであも 作用 本発明は上記構或により、ＲＦ信号増幅回路の入力整合
回路を省略可能とすること玄　小形でモノリシックＩＣ
化に適した周波数変換回路を得るようにしたものであも 実施例 以下、図面を参照しながら本発明の実施例について説明
すも　第１図は特許請求の範囲第１項記載の第１の実施
例における周波数変換回路の等価回路を示す構或図であ
も　第１図において第３図と同一の働きをもつものは同
一の番号を付してあ４１はデュアルゲートＦＥＴ，２は
デュアルゲートＦＥＴＩの第２ゲート端子で、局部信号
源７につながる局部信号増幅器８の出力端子が接続すも
　３はデュアルゲートＦＥＴ１の第１ゲート端子でＲＦ
入力端子９を入力とするＲＦ信号増幅回路１１の出力端
子が接続す＆　　ＲＦ信号増幅回路１１はゲート端子１
３を接地あるいは高周波接地し　ドレイン端子１４を出
力端子とし　ソース端子１５を入力端子としてＲＦ入力
端子９に接続したＦＥＴ１２および直流バイアス設定の
ために用いるインダクタ１６Ｓ　　抵抗１７．　　直流
阻止用キャパシタ１８より構戊すも　４はデュアルゲー
トＦＥＴＩのドレイン端子で、コンデンサ１９，　２０
．　２４，　２５．伝送線路２１，２２，インダクタ２
３．　２６，高周波バイパス用コンデンサから構威され
る整合回路を介して、　ＩＦ出力端子１ｏに接続すも　
６は直流バイアスを印加するドレインバイアス端子であ
４　　２８，３０および２９．　３１は各々デュアルゲ
ートＦ　Ｅ　Ｔ　１．の第２ゲート端子、第１ゲート端
子に直流バイアスを印加するためのゲートバイアス端子
と保護抵抗であも　以上のような構或において、以下、
その動作を説明す４　　ＲＦ信号はＲＦ入力端子９から
雑音特性改善のためＲＦ信号増幅回路１ｌで所望の利得
分、増幅されてデュアルゲートＦＥＴＩの第１のゲート
端子３に印加す，Ｌ　　ＲＦ信号増幅回路１１はＦＥＴ
１２をゲート端子１３を接地あるいは高周波的に接地し
　ソース端子１５を入力端子として用いる構或のた＆　
　ＦＥＴｌ２のゲート祇　抵抗ｌ７の値の選択により、
ＲＦ入力端子９から見た入力インピーダンスを５０Ωに
することができ＆　　−４　　局部信号源７で発生する
局部信号を周波数変換回路が所望の変換利得を得るため
に必要なレベルまで局部信号増幅器８で増幅した後に　
デュアルゲートＦＥＴＩの第２ゲート端子に印加す＆　
　ＲＦ信号および局部信号はデュアルゲートＦＥＴＩの
非線形動作特性により、２次歪或分としてＩＦ信号を発
生し　コンデンサ１９，　２０．　２４，　２５，伝送
線路２１，２２．インダクタ２３．　２８，高周波バイ
パスコンデンサ２７から構或する整合回路で局部信ｕ　
　ＲＦ信号等の不要信号を除去した後に　■Ｆ出力端子
１０より取り出されも　直流バイアスはドレインバイア
ス端子６、ゲートバイアス端子２８．　２９より印加ナ
も　以上の説明から明らかなように　本実施例によれば
ＲＦ信号増幅回路の部分の大形化の要因となるインダク
久　コンデンサを含む入力整合回路が不要なたべ　周波
数変換回路の大幅な小型化が図れ　特に　モノリシック
ＩＣ化の際にその効果は著じるし（ち　第２図は特許請
求の範囲第２項に記載の実施例における周波数変換回路
の等価回路を示す構戒図であん　な抵第２図において、
第１図と同じ機能をもつ部分には同一番号を付して詳細
な説明を省略すも　第２図において、２０はＦＥＴで２
１はＦＥＴ２Ｑのゲート端子、　２２はＦＥＴ２０のド
レイン端子、　２３はＦＥＴ２０のソース端子であも　
ゲート端子２１はＲＦ人力端子９を入力とするＲＦ信号
増幅回路１１の出力端子が接続すも　ソース端子２３は
局部信号源７につながる局部信号増幅器８の出力端子が
接続すもドレイン端子２２はコンデンサ１９，　２０，
　２４，　２５，伝送線路２１．２２，インダクタ２３
．　２６，高周波バイパスコンデンサ２７から構或する
整合回路を介して、　ＩＦ出力端子１０に接続す，Ｌ　
　ＲＦ信号増幅回路１１はゲート端子ｌ３を接地あるい
は高周波接地し　ドレイン端子１４を出力端子とし　ソ
ース端子１５を入力端子としてＲＦ入力端子９に接続し
たＦＥＴ１２および直流バイアス設定のために用いるイ
ンダクタ１６，抵抗１７，直流阻止用キャパシタ１８よ
り構或すも　６はＦＥ　Ｔ　２０のドレインバイアス端
子、２９．３１はゲートバイアス端子、保護抵抗であモ
３２はＦ　Ｅ　Ｔ　２０の直流電流帰還用のソースバイ
アス抵抗であも　以上のような構或において、以下、そ
の動作を説明す＆　　ＲＦ信号はＲＦ入力端子９から雑
音特性改善のためＲＦ信号増幅回路１１で所望の利得分
、増幅されてＦＥＴ２０のゲート端子２１に印加す−Ｌ
　　ＲＦ信号増幅回路１１はＦＥＴ１２を、ゲート端子
１３を接地あるいは高周波的に接地し　ソース端子１５
を入力端子として用いる構或のた＆　　ＦＥＴ１２のゲ
ート抵　抵抗１７の値の遺択により、ＲＦ入力端子９か
ら見た入力インピーダンスを５０Ωにすることができ＆
　　−Ｘ　　局部信号源７で発生する局部信号を周波数
変換回路が所望の変換利得を得るために必要なレベルま
で局部信号増幅器８で増幅した後に　ＦＥＴ２０のソー
ス端子に印加す，％　　ＲＦ信号および局発信号はＦＥ
Ｔ２０の相互コンダクタン入ドレインコンダクタン入　
ゲート・ソース間容量等の非線形動作特性により、　２
次歪戒分として１Ｆ信号を発生し　ドレイン２２に接続
する整合回路で局部信−１ｉＬ　　ＲＦ信号等の不要信
号を除去した後Ｌ　　ＩＦ出力端子１０より取り出され
も　直流バイアスはドレインバイアス端子６、ゲートバ
イアス端子２９，およびソースバイアス抵抗３２より印
加すも以上の説明から明らかなように　本実施例によれ
ば　シングルゲー｝ＦＥＴを用いて、第１図の実施例ｌ
に比し更に簡易な回路構戒の周波数変換回路において、
ＲＦ信号人力部のＲＦ信号増幅回路の入力整合回路を省
いた回路の簡素化・小形化を図ることができも 発明の効果 第１の発明で（上　デュアルゲートＦＥＴの第１ゲート
端子にＲＦ信号を増幅した後人力し　第２ゲート端子に
局部信号を入力し　ドレイン端子よりＩＰ信号を取り出
す周波数変換回路において、ＲＦ信号増幅回路をゲート
接地ＦＥＴにて構或すること重　大幅に回路の簡素化を
図ることができも　第２の発明で｛よ　シングルゲート
ＦＥＴのゲート端子にＲＦ信号を増幅した檄　入カし　
ソース端子に局部信号を入力し　ドレイン端子より工Ｆ
信号を取り出す周波数変換回路において、ＲＦ信号増幅
回路をゲート接地ＦＥＴにて構戒すること玄　第１の発
明より、更に回路の簡素化・小形化を図ることができも
　以上のように本発明によれば　周波数変換回路の小形
化を図ることができ、その効果は極めて太きＬ〜

【図面の簡単な説明】

第１図は第１の本発明の実施例における周減数変換回路
の等価回路の構或は　第２図は第２の本発明の実施例に
おける周波数変換回路の等価回路の構或は　第３図は従
来の周波数変換回路の構或諷　第４図は従来の周波数変
換回路のより詳細な等価回路の構戒図であも ■・・・・デュアルゲートＦＥＴ．　　１２．４１・・
・・Ｆ　Ｅ　Ｔ，２・・・・デュアルゲートＦＥＴの第
２ゲート端子、３・・・・デュアルゲートＦＥＴの第１
ゲート端子、４，１４・・・・ドレイン端子、　５，１
５・・・・ソース端子、１３．　４２・・・・ゲート端
子、　６・・・・ドレインバイアス端子、　７・・・・
局部信号温　８・・・・局部信号増ｍａ９・・・・ＲＦ
入力端子、１０・・・・ＩＦ出力端子、１１・・・・Ｒ
Ｆ信号増幅回路（ゲート接地）、１６，　２３．　２６
・・・・インダク久　１７，　３０．　３１・・・・抵
詭　１８，　１９，　２０，　２４，２５．　２７・・
・・コンデンサ、２１．　２２・・・・伝送線ｉ　　２
８，２９・・・・ゲートバイアス端子。

Claims (2)

【特許請求の範囲】
1. （１）ソース端子を高周波的に接地し、第１ゲート端子
   および第２ゲート端子を有するデュアルゲートＦＥＴと
   前記デュアルゲートＦＥＴの第１ゲート端子にドレイン
   端子を接続し、ゲート端子を高周波的に接地したＦＥＴ
   を有する周波数変換回路。
2. （２）ソース端子を局部信号の入力端とする第１のＦＥ
   Ｔと、前記第１のＦＥＴのゲート端子にドレイン端子を
   接続し、ゲート端子を高周波的に接地した第２のＦＥＴ
   を有する周波数変換回路。