JPH09289443A - 半導体高周波スイッチ回路 - Google Patents

半導体高周波スイッチ回路

Info

Publication number
JPH09289443A
JPH09289443A JP10126696A JP10126696A JPH09289443A JP H09289443 A JPH09289443 A JP H09289443A JP 10126696 A JP10126696 A JP 10126696A JP 10126696 A JP10126696 A JP 10126696A JP H09289443 A JPH09289443 A JP H09289443A
Authority
JP
Japan
Prior art keywords
transmission line
terminal
switch circuit
fet
frequency switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10126696A
Other languages
English (en)
Other versions
JP2941214B2 (ja
Inventor
Kazuhiro Matsui
一浩 松井
Akira Minagawa
晃 皆川
Nobuaki Imai
伸明 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATR Optical and Radio Communications Research Laboratories
Original Assignee
ATR Optical and Radio Communications Research Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATR Optical and Radio Communications Research Laboratories filed Critical ATR Optical and Radio Communications Research Laboratories
Priority to JP10126696A priority Critical patent/JP2941214B2/ja
Publication of JPH09289443A publication Critical patent/JPH09289443A/ja
Application granted granted Critical
Publication of JP2941214B2 publication Critical patent/JP2941214B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来例に比較してより大きなオン時とオフ時
の通過損失比を得ることができ、しかも回路構成が簡単
である半導体高周波スイッチ回路を提供する。 【解決手段】 一方の電極が入力端子1に接続されたF
ET6の他方の電極と、一方の電極が出力端子2に接続
されたFET7の他方の電極と、一方の電極が接地され
たFET8の他方の電極とを接続し、FET6とFET
7とFET8の各ゲートが制御端子に接続されてなる。
入力端子1と出力端子2との間に接続され、入力端子1
に入力される入力信号の波長に比較して短い線路長を有
する伝送線路12と、入力端子1とFET6のソースと
の間に接続され、波長に比較して短い線路長を有する伝
送線路13と、出力端子とFET7のドレインとの間に
接続され、波長に比較して短い線路長を有する伝送線路
14と、接地電極とFET8のドレインとの間に接続さ
れ、波長に比較して短い線路長を有する伝送線路15と
を備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、概ね1GHz以上
のマイクロ波帯、準ミリ波帯、ミリ波帯などの高周波帯
において用いられる半導体高周波スイッチ回路に関す
る。
【0002】
【従来の技術】図6に、3個のPチャンネル電界効果ト
ランジスタ(以下、電界効果トランジスタをFETとい
う。)を用いた従来例の半導体高周波スイッチ回路の構
成例を示す。図6に示すように、入力端子1と出力端子
2との間に、3つのPチャンネルFET6,7,8が接
続される。ここで、入力端子1は、FET6のソースと
ドレインとを介して、FET7及びFET8の各ソース
に接続される。FET8のドレインはアースに接地さ
れ、FET7のドレインは出力端子2に接続される。さ
らに、FET6,7,8の各ゲートはそれぞれ抵抗素子
9,11,10を介して制御端子3,5,4に接続され
る。
【0003】以上のように構成された従来例の半導体高
周波スイッチ回路において、FET6及び7の各制御端
子3,5にそれぞれ0Vを印加すると同時に、FET8
の制御端子4にFET8のピンチオフ電圧以上の負電圧
を印加すると、FET6及び7がオンとなるとともにF
ET8がオフとなる。このとき、入力端子1と出力端子
2との間はほぼ短絡状態となり、当該半導体高周波スイ
ッチ回路はオンとなる。一方、FET6及び7の各制御
端子3,5にそれぞれFET3,5のピンチオフ電圧以
上の負電圧を印加すると同時に、FET8の制御端子4
に0Vを印加すると、FET6及び7がオフとなるとと
もにFET8がオンとなる。このとき、入力端子1と出
力端子2との間はほぼ開放状態となり、当該半導体高周
波スイッチ回路はオフとなる。
【0004】
【発明が解決しようとする課題】図9は、図6の従来例
の半導体高周波スイッチ回路のシミュレーション結果で
ある反射係数S11、伝送係数S21及びアイソレーション
ISの周波数特性のグラフである。図9から明らかなよ
うに、オン時の伝送係数S21である通過損失は0に近い
値となるが、オフ時には、周波数が高くなるにつれて通
過損失が低下し、オン時とオフ時の通過損失比、すなわ
ちアイソレーションISが小さくなるという問題点があ
った。これは、FET6,7の寄生容量のために、オフ
時に信号が出力端子2に漏れるためであり、当該通過損
失比のとり得る値に限界がある。
【0005】本発明の目的は、従来例に比較してより大
きなアイソレーションを得ることができ、しかも小型・
軽量化することができる半導体高周波スイッチ回路を提
供することにある。
【0006】
【課題を解決するための手段】この発明に係る請求項1
記載の半導体高周波スイッチ回路は、一方の電極が入力
端子に接続された第1の電界効果トランジスタの他方の
電極と、一方の電極が出力端子に接続された第2の電界
効果トランジスタの他方の電極と、一方の電極が接地電
極に接地された第3の電界効果トランジスタの他方の電
極とを接続し、上記第1の電界効果トランジスタと上記
第2の電界効果トランジスタと上記第3の電界効果トラ
ンジスタの各ゲートが制御端子に接続されてなる半導体
高周波スイッチ回路において、上記入力端子と上記出力
端子との間に接続され、上記入力端子に入力される入力
信号の波長に比較して短い線路長を有する第1の伝送線
路と、上記入力端子と上記第1の電界効果トランジスタ
の一方の電極との間に接続され、上記入力信号の波長に
比較して短い線路長を有する第2の伝送線路と、上記出
力端子と上記第2の電界効果トランジスタの一方の電極
との間に接続され、上記入力信号の波長に比較して短い
線路長を有する第3の伝送線路と、上記接地電極と上記
第3の電界効果トランジスタの一方の電極との間に接続
され、上記入力信号の波長に比較して短い線路長を有す
る第4の伝送線路とを備えたことを特徴とする。
【0007】以上のように構成された半導体高周波スイ
ッチ回路においては、従来例と同様に、各FETの制御
端子の電圧を制御し、すなわち、第1と第2のFETを
オフとしかつ第3のFETをオンとなるように制御端子
に電圧を印加することによって、当該スイッチ回路をオ
フとし、一方、第1と第2のFETをオンとしかつ第3
のFETをオフとなるように制御端子に電圧を印加する
ことによって、当該スイッチ回路をオンとすることがで
きる。
【0008】ここで、当該スイッチ回路がオフの時に
は、当該スイッチ回路の等価回路は図3のように書き換
えることができる。図3からわかるように、当該スイッ
チ回路の入力端子と出力端子との間に、除去帯域内の所
定の中心周波数fcを有する一種の帯域除去フィルタが
接続され、これによって、例えば図8の伝送係数S21
周波数特性に示すように、所定の中心周波数fc付近に
おいて通過損失が極めて大きくなる。一方、当該スイッ
チ回路がオンの時には、当該スイッチ回路の等価回路は
図5のように書き換えることができる。図5からわかる
ように、入力端子と出力端子との間に、2つの伝送経路
を有する伝送線路となるので、入力端子と出力端子との
間がオンとなる。これより、低損失な、すなわち良好な
オン特性を得ることができる。以上より、当該スイッチ
回路のアイソレーションは、従来例に比較して極めて大
きくなる。
【0009】また、請求項2記載の半導体高周波スイッ
チ回路は、請求項1記載の半導体高周波スイッチ回路に
おいて、好ましくは、上記第1の伝送線路の一方の端子
と上記第2の伝送線路の一方の端子との接続点と、上記
入力端子との間に接続され、上記入力信号に対して容量
性を有する入力インピーダンス整合用第5の伝送線路
と、上記第1の伝送線路の他方の端子と上記第3の伝送
線路の一方の端子との接続点と、上記出力端子との間に
接続され、上記入力信号に対して容量性を有する出力イ
ンピーダンス整合用第6の伝送線路とをさらに備えたこ
とを特徴とする。
【0010】
【実施の形態】
<第1の実施形態>図1に、本発明に係る一実施形態の
半導体高周波スイッチ回路の回路図を示す。この実施形
態の半導体高周波スイッチ回路は、図6のスイッチ回路
に加えて、以下の如く4個の伝送線路12乃至15を接
続したことを特徴とする。 (a)入力端子1と出力端子2との間に接続され、入力
端子1に入力される入力信号の波長に比較して短い線路
長を有する伝送線路12。 (b)入力端子1とFET6のソースとの間に接続さ
れ、入力信号の波長に比較して短い線路長を有する伝送
線路13。 (c)出力端子とFET7のドレインとの間に接続さ
れ、入力信号の波長に比較して短い線路長を有する伝送
線路14。 (d)接地電極とFET8のドレインとの間に接続さ
れ、入力信号の波長に比較して短い線路長を有する伝送
線路15。ここで、上記伝送線路12乃至15は、例え
ばマイクロストリップ線路であり、伝送線路13と伝送
線路14はともに同一の特性インピーダンスZ1と線路
長L1とを有し、伝送線路15は特性インピーダンスZ
2と線路長L2とを有し、伝送線路12は特性インピー
ダンスZ3と線路長L3とを有する。
【0011】この実施形態の半導体高周波スイッチ回路
は、図1に示すように、入力端子1と出力端子2との間
に、3つのディプレション型PチャンネルFET6,
7,8が接続される。ここで、入力端子1は、伝送線路
13とFET6のソースとドレインとを介して、FET
7及びFET8の各ソースに接続される。FET8のド
レインは伝送線路15を介してアースに接地され、FE
T7のドレインは伝送線路14を介して出力端子2に接
続される。さらに、FET6,7,8の各ゲートはそれ
ぞれ抵抗素子9,11,10を介して制御端子3,5,
4に接続される。また、入力端子1と出力端子2との間
に、伝送線路12を接続する。
【0012】以上のように構成された本実施形態の半導
体高周波スイッチ回路において、FET6及び7の各制
御端子3,5にそれぞれFET3,5のピンチオフ電圧
以上の負電圧を印加すると同時に、FET8の制御端子
4に0Vを印加すると、FET6及び7がオフとなると
ともにFET8がオンとなる。このとき、当該半導体高
周波スイッチ回路は後述するようにオフとなる。一方、
FET6及び7の各制御端子3,5にそれぞれ0Vを印
加すると同時に、FET8の制御端子4にFET8のピ
ンチオフ電圧以上の負電圧を印加すると、FET6及び
7がオンとなるとともにFET8がオフとなる。このと
き、当該半導体高周波スイッチ回路は後述するようにオ
ンとなる。
【0013】図2に、図1の半導体高周波スイッチ回路
のオフ時の等価回路を示す。ここで、C6,C7はそれ
ぞれFET6,7がオフ時の等価容量であり、R8はF
ET8がオン時の等価抵抗である。図2の等価回路にお
いて、等価抵抗R8が伝送線路の特性インピーダンスに
比較して十分に小さく無視できると仮定すると、半導体
高周波スイッチ回路のオフ時の等価回路は図3のように
なる。図3の回路は、帯域除去フィルタとなり、その除
去帯域の中心周波数fcは、次式で表される。
【0014】
【数1】fc=(1/(2π))√(D/E) ここで、
【数2】D=A+B±√{B(B−C)}
【数3】E=Co√(εμ)(A2+2AB+BC)
【0015】ここで、各伝送線路12乃至15の線路長
L3,L1,L1,L2は入力信号の波長に対して十分
に短いと仮定して次式で表され、各伝送線路12乃至1
5はそれぞれ、例えば、裏面全面に接地電極が形成さ
れ、誘電率εと透磁率μとを有する誘電体基板上にマイ
クロストリップ導体が形成されてなるマイクロストリッ
プ線路であるとする。
【0016】
【数4】A=Z1・L1
【数5】B=Z2・L2
【数6】C=Z3・L3
【0017】従って、上記数1で表される中心周波数で
通過損失は最大となる。すなわち、FET6,7のオフ
時の等価容量と、各伝送線路12乃至14の特性インピ
ーダンスと線路長とを設定すれば、目的とする動作周波
数で、入力端子1と出力端子2との間は概ね開放状態と
なり、当該スイッチ回路はオフ状態となる。例えば、入
力端子1にミリ波信号を入力したとき、出力端子2から
出力されるミリ波信号は非常に小さくなり、優れたオフ
特性が得られる。
【0018】次いで、図4に、図1の半導体高周波スイ
ッチ回路のオン時の等価回路を示す。ここで、R6,R
7はそれぞれFET6,7がオン時の等価抵抗であり、
C8はFET8がオフ時の等価容量である。この図4に
おいて、オン時の等価抵抗R6,R7が伝送線路の特性
インピーダンスに比較して十分に小さく無視できるもの
とし、オフ時の等価容量C8が伝送線路の特性インピー
ダンスから換算された容量に比較して十分に小さく無視
できるものとすると、等価回路は図5のようになる。従
って、図5から明らかなように、伝送線路12,13,
14のみの構成となり、入力端子1と出力端子2との間
は概ね導通状態となり、当該スイッチ回路はオン状態と
なる。例えば、入力端子1にミリ波信号を入力したと
き、出力端子2からミリ波信号が出力される。
【0019】本実施形態によれば、目的とする所望の動
作周波数fcで、従来例の図6の半導体高周波スイッチ
回路と比べて極めて大きな、オン時とオフ時の通過損失
比(又はアイソレーション)を得ることができる。しか
も、本実施形態の半導体高周波スイッチ回路において
は、図1に示すように極めて簡単な回路構成を有し、さ
らには、入力信号の波長に対して十分に小さい線路長を
有する伝送線路12乃至15を用いるので、従来例に比
較して小型・軽量化して製造することができるという特
有の効果を有する。
【0020】<第2の実施形態>図7は、本発明に係る
第2の実施形態の半導体高周波スイッチ回路の回路図で
ある。図7の第2の実施形態の半導体高周波スイッチ回
路は、図1の第1の実施形態の半導体高周波スイッチ回
路において、(a)伝送線路12の一方の端子と伝送線
路13の一方の端子との接続点と、入力端子1との間に
接続され、入力信号に対して容量性を有する入力インピ
ーダンス整合用伝送線路21と、(b)伝送線路12の
他方の端子と伝送線路14の一方の端子との接続点と、
出力端子2との間に接続され、入力信号に対して容量性
を有する出力インピーダンス整合用伝送線路22とをさ
らに備えたことを特徴とする。ここで、伝送線路21,
22はともに、入力端子1又は出力端子2から外部装置
側を見たときの特性インピーダンスZmに等しい同一の
特性インピーダンスZmと、所定の線路長Lmとを有す
る。
【0021】図8は、図7の第2の実施形態の半導体高
周波スイッチ回路における反射係数S11、伝送係数S21
及びアイソレーションISの周波数特性を示すグラフで
あり、図9は、図6の従来例の半導体高周波スイッチ回
路における反射係数S11、伝送係数S21及びアイソレー
ションISの周波数特性を示すグラフである。ここで、
誘電体基板の比誘電率εr=12でありその厚さt=2
54μmである。また、FET6,7のオン時の等価抵
抗R6=R7=12Ωであり、オフ時の等価容量Co=
C6=C7=0.07pFである。各伝送線路12乃至
15の特性インピーダンスZo=Z1=Z2=Z3=Z
m=123Ωであり、線路長L1=92μm、線路長L
2=109μm、線路長L3=107μmである。
【0022】図8と図9との比較から明らかなように、
オンとオフとの間の挿入損失の比であるアイソレーショ
ンは、従来例では、周波数が高くなるにつれて小さくな
る一方、第2の実施形態では、動作周波数である除去帯
域の中心周波数fc付近において30dB以上のアイソ
レーションを得ることができる。また、オン時の挿入損
失は両者とも2dB程度で同等な導通特性を有してい
る。
【0023】従って、本実施形態によれば、目的とする
所望の動作周波数fcで、従来例の図6の半導体高周波
スイッチ回路と比べて極めて大きな、オン時とオフ時の
通過損失比(又はアイソレーション)を得ることができ
る。しかも、本実施形態の半導体高周波スイッチ回路に
おいては、図7に示すように極めて簡単な回路構成を有
し、さらには、入力信号の波長に対して十分に小さい線
路長を有する伝送線路12乃至15を用いるので、従来
例に比較して小型・軽量化して製造することができると
いう特有の効果を有する。
【0024】以上の実施形態において、PチャンネルF
ET6,7,8を用いているが、本発明はこれに限ら
ず、NチャンネルFETを用いてもよい。また、Pチャ
ンネルFET及びNチャンネルFETに限らず、図1に
おける各FET6,7,8のソースとドレインの電極を
入れ替えてもよい。以上の実施形態において、ディプレ
ション型FET6,7,8を用いているが、本発明はこ
れに限らず、エンハンスメント型FETを用いてもよ
い。
【0025】
【発明の効果】以上詳述したように本発明に係る請求項
1記載の半導体高周波スイッチ回路によれば、一方の電
極が入力端子に接続された第1の電界効果トランジスタ
の他方の電極と、一方の電極が出力端子に接続された第
2の電界効果トランジスタの他方の電極と、一方の電極
が接地電極に接地された第3の電界効果トランジスタの
他方の電極とを接続し、上記第1の電界効果トランジス
タと上記第2の電界効果トランジスタと上記第3の電界
効果トランジスタの各ゲートが制御端子に接続されてな
る半導体高周波スイッチ回路において、上記入力端子と
上記出力端子との間に接続され、上記入力端子に入力さ
れる入力信号の波長に比較して短い線路長を有する第1
の伝送線路と、上記入力端子と上記第1の電界効果トラ
ンジスタの一方の電極との間に接続され、上記入力信号
の波長に比較して短い線路長を有する第2の伝送線路
と、上記出力端子と上記第2の電界効果トランジスタの
一方の電極との間に接続され、上記入力信号の波長に比
較して短い線路長を有する第3の伝送線路と、上記接地
電極と上記第3の電界効果トランジスタの一方の電極と
の間に接続され、上記入力信号の波長に比較して短い線
路長を有する第4の伝送線路とを備えた。従って、この
発明は、回路構成が簡単であって小型・軽量に製造する
ことができるとともに、従来例に比較してより大きなオ
ン時とオフ時の通過損失比を得ることができるという特
有の効果を有する。
【0026】また、請求項2記載の半導体高周波スイッ
チ回路によれば、上記第1の伝送線路の一方の端子と上
記第2の伝送線路の一方の端子との接続点と、上記入力
端子との間に接続され、上記入力信号に対して容量性を
有する入力インピーダンス整合用第5の伝送線路と、上
記第1の伝送線路の他方の端子と上記第3の伝送線路の
一方の端子との接続点と、上記出力端子との間に接続さ
れ、上記入力信号に対して容量性を有する出力インピー
ダンス整合用第6の伝送線路とをさらに備えた。従っ
て、この発明は、入力端子及び出力端子に接続される外
部装置とインピーダンス整合して接続することができる
とともに、回路構成が簡単であって小型・軽量に製造す
ることができ、しかも従来例に比較してより大きなオン
時とオフ時の通過損失比を得ることができるという特有
の効果を有する。
【図面の簡単な説明】
【図1】 本発明に係る第1の実施形態の半導体高周波
スイッチ回路の回路図である。
【図2】 図1の半導体高周波スイッチ回路のオフのと
きの等価回路図である。
【図3】 図1の半導体高周波スイッチ回路のオフのと
きの近似等価回路図である。
【図4】 図1の半導体高周波スイッチ回路のオンのと
きの等価回路図である。
【図5】 図1の半導体高周波スイッチ回路のオンのと
きの近似等価回路図である。
【図6】 従来例の半導体高周波スイッチ回路の回路図
である。
【図7】 本発明に係る第2の実施形態の半導体高周波
スイッチ回路の回路図である。
【図8】 図7の第2の実施形態の半導体高周波スイッ
チ回路における反射係数S11、伝送係数S21及びアイソ
レーションISの周波数特性を示すグラフである。
【図9】 図6の従来例の半導体高周波スイッチ回路に
おける反射係数S11、伝送係数S21及びアイソレーショ
ンISの周波数特性を示すグラフである。
【符号の説明】
1…入力端子、 2…出力端子、 3,4,5…制御端子、 6,7,8…FET、 9,10,11…抵抗素子、 12,13,14,15,21,22…伝送線路、 R6,R7,R8…等価抵抗、 C6,C7,C8…等価容量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 皆川 晃 京都府相楽郡精華町大字乾谷小字三平谷5 番地 株式会社エイ・ティ・アール光電波 通信研究所内 (72)発明者 今井 伸明 京都府相楽郡精華町大字乾谷小字三平谷5 番地 株式会社エイ・ティ・アール光電波 通信研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 一方の電極が入力端子に接続された第1
    の電界効果トランジスタの他方の電極と、一方の電極が
    出力端子に接続された第2の電界効果トランジスタの他
    方の電極と、一方の電極が接地電極に接地された第3の
    電界効果トランジスタの他方の電極とを接続し、上記第
    1の電界効果トランジスタと上記第2の電界効果トラン
    ジスタと上記第3の電界効果トランジスタの各ゲートが
    制御端子に接続されてなる半導体高周波スイッチ回路に
    おいて、 上記入力端子と上記出力端子との間に接続され、上記入
    力端子に入力される入力信号の波長に比較して短い線路
    長を有する第1の伝送線路と、 上記入力端子と上記第1の電界効果トランジスタの一方
    の電極との間に接続され、上記入力信号の波長に比較し
    て短い線路長を有する第2の伝送線路と、 上記出力端子と上記第2の電界効果トランジスタの一方
    の電極との間に接続され、上記入力信号の波長に比較し
    て短い線路長を有する第3の伝送線路と、 上記接地電極と上記第3の電界効果トランジスタの一方
    の電極との間に接続され、上記入力信号の波長に比較し
    て短い線路長を有する第4の伝送線路とを備えたことを
    特徴とする半導体高周波スイッチ回路。
  2. 【請求項2】 上記第1の伝送線路の一方の端子と上記
    第2の伝送線路の一方の端子との接続点と、上記入力端
    子との間に接続され、上記入力信号に対して容量性を有
    する入力インピーダンス整合用第5の伝送線路と、 上記第1の伝送線路の他方の端子と上記第3の伝送線路
    の一方の端子との接続点と、上記出力端子との間に接続
    され、上記入力信号に対して容量性を有する出力インピ
    ーダンス整合用第6の伝送線路とをさらに備えたことを
    特徴とする請求項1記載の半導体高周波スイッチ回路。
JP10126696A 1996-04-23 1996-04-23 半導体高周波スイッチ回路 Expired - Lifetime JP2941214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10126696A JP2941214B2 (ja) 1996-04-23 1996-04-23 半導体高周波スイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10126696A JP2941214B2 (ja) 1996-04-23 1996-04-23 半導体高周波スイッチ回路

Publications (2)

Publication Number Publication Date
JPH09289443A true JPH09289443A (ja) 1997-11-04
JP2941214B2 JP2941214B2 (ja) 1999-08-25

Family

ID=14296100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10126696A Expired - Lifetime JP2941214B2 (ja) 1996-04-23 1996-04-23 半導体高周波スイッチ回路

Country Status (1)

Country Link
JP (1) JP2941214B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253800A (ja) * 2008-04-09 2009-10-29 Mitsubishi Electric Corp ミリ波帯スイッチ
JP2011045019A (ja) * 2009-08-24 2011-03-03 Institute Of National Colleges Of Technology Japan 高周波スイッチ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253800A (ja) * 2008-04-09 2009-10-29 Mitsubishi Electric Corp ミリ波帯スイッチ
JP2011045019A (ja) * 2009-08-24 2011-03-03 Institute Of National Colleges Of Technology Japan 高周波スイッチ回路

Also Published As

Publication number Publication date
JP2941214B2 (ja) 1999-08-25

Similar Documents

Publication Publication Date Title
US5903178A (en) Semiconductor integrated circuit
JP3264518B2 (ja) スイッチ回路
US6114923A (en) Switching circuit and semiconductor device
US20010040479A1 (en) Electronic switch
JPH09232827A (ja) 半導体装置及び送受信切り替え型アンテナスイッチ回路
JPH022702A (ja) 可変減衰器
JP2002314373A (ja) 可変減衰器
KR20010031580A (ko) 2주파 정합 회로
US7482892B2 (en) Traveling wave switch having FET-integrated CPW line structure
US20080238570A1 (en) Spst Switch, Spdt Switch and Mpmt Switch
JPH11195960A (ja) 半導体移相器
WO2022088445A1 (zh) 一种应用于射频集成电路的耦合式单刀双掷开关
JP2941214B2 (ja) 半導体高周波スイッチ回路
JP2781788B2 (ja) 方向性結合器
JP2962771B2 (ja) 移相器
US7167064B2 (en) Phase shift circuit and phase shifter
JPS6072302A (ja) 半導体スイツチ
JP2642600B2 (ja) 半導体高周波スイッチ回路
JPH0119761B2 (ja)
JPH09219602A (ja) 高周波半導体スイッチ回路
JP3315299B2 (ja) マイクロ波スイッチ
JP2956383B2 (ja) 半導体スイッチ
Chen et al. A 60 GHz CMOS Transmit/Receive Switch Using Leakage Cancellation and Body Bias Technique
JP3132949B2 (ja) 電界効果トランジスタスイッチ装置
JPS5980974A (ja) 高周波スイツチ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 14

EXPY Cancellation because of completion of term