JP2941214B2 - 半導体高周波スイッチ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概ね１ＧＨｚ以上
のマイクロ波帯、準ミリ波帯、ミリ波帯などの高周波帯
において用いられる半導体高周波スイッチ回路に関す
る。

【０００２】

【従来の技術】図６に、３個のＰチャンネル電界効果ト
ランジスタ（以下、電界効果トランジスタをＦＥＴとい
う。）を用いた従来例の半導体高周波スイッチ回路の構
成例を示す。図６に示すように、入力端子１と出力端子
２との間に、３つのＰチャンネルＦＥＴ６，７，８が接
続される。ここで、入力端子１は、ＦＥＴ６のソースと
ドレインとを介して、ＦＥＴ７及びＦＥＴ８の各ソース
に接続される。ＦＥＴ８のドレインはアースに接地さ
れ、ＦＥＴ７のドレインは出力端子２に接続される。さ
らに、ＦＥＴ６，７，８の各ゲートはそれぞれ抵抗素子
９，１１，１０を介して制御端子３，５，４に接続され
る。

【０００３】以上のように構成された従来例の半導体高
周波スイッチ回路において、ＦＥＴ６及び７の各制御端
子３，５にそれぞれ０Ｖを印加すると同時に、ＦＥＴ８
の制御端子４にＦＥＴ８のピンチオフ電圧以上の負電圧
を印加すると、ＦＥＴ６及び７がオンとなるとともにＦ
ＥＴ８がオフとなる。このとき、入力端子１と出力端子
２との間はほぼ短絡状態となり、当該半導体高周波スイ
ッチ回路はオンとなる。一方、ＦＥＴ６及び７の各制御
端子３，５にそれぞれＦＥＴ３，５のピンチオフ電圧以
上の負電圧を印加すると同時に、ＦＥＴ８の制御端子４
に０Ｖを印加すると、ＦＥＴ６及び７がオフとなるとと
もにＦＥＴ８がオンとなる。このとき、入力端子１と出
力端子２との間はほぼ開放状態となり、当該半導体高周
波スイッチ回路はオフとなる。

【０００４】

【発明が解決しようとする課題】図９は、図６の従来例
の半導体高周波スイッチ回路のシミュレーション結果で
ある反射係数Ｓ₁₁、伝送係数Ｓ₂₁及びアイソレーション
ＩＳの周波数特性のグラフである。図９から明らかなよ
うに、オン時の伝送係数Ｓ₂₁である通過損失は０に近い
値となるが、オフ時には、周波数が高くなるにつれて通
過損失が低下し、オン時とオフ時の通過損失比、すなわ
ちアイソレーションＩＳが小さくなるという問題点があ
った。これは、ＦＥＴ６，７の寄生容量のために、オフ
時に信号が出力端子２に漏れるためであり、当該通過損
失比のとり得る値に限界がある。

【０００５】本発明の目的は、従来例に比較してより大
きなアイソレーションを得ることができ、しかも小型・
軽量化することができる半導体高周波スイッチ回路を提
供することにある。

【０００６】

【課題を解決するための手段】この発明に係る請求項１
記載の半導体高周波スイッチ回路は、一方の電極が入力
端子に接続された第１の電界効果トランジスタの他方の
電極と、一方の電極が出力端子に接続された第２の電界
効果トランジスタの他方の電極と、一方の電極が接地電
極に接地された第３の電界効果トランジスタの他方の電
極とを接続し、上記第１の電界効果トランジスタと上記
第２の電界効果トランジスタと上記第３の電界効果トラ
ンジスタの各ゲートが制御端子に接続されてなる半導体
高周波スイッチ回路において、上記入力端子と上記出力
端子との間に接続され、上記入力端子に入力される入力
信号の波長に比較して短い線路長Ｌ３と特性インピーダ
ンスＺ３を有する第１の伝送線路と、上記入力端子と上
記第１の電界効果トランジスタの一方の電極との間に接
続され、上記入力信号の波長に比較して短い線路長Ｌ１
と特性インピーダンスＺ１を有する第２の伝送線路と、
上記出力端子と上記第２の電界効果トランジスタの一方
の電極との間に接続され、上記線路長Ｌ１と上記特性イ
ンピーダンスＺ１を有する第３の伝送線路と、上記接地
電極と上記第３の電界効果トランジスタの一方の電極と
の間に接続され、上記入力信号の波長に比較して短い線
路長Ｌ２と特性インピーダンスＺ２を有する第４の伝送
線路とを備え、上記第１、第２、第３及び第４の伝送線
路は、裏面全面に接地電極が形成され、誘電率εと透磁
率μとを有する誘電体基板上にマイクロストリップ導体
が形成されてなるマイクロストリップ線路であり、上記
第１と第２の電界効果トランジスタのオフ時の等価容量
がＣｏであるときに、上記半導体高周波スイッチ回路の
オフ時の除去帯域の中心周波数ｆｃは次式で表され、

【数７】 ｆｃ＝（１／（２π））√（Ｄ／Ｅ） ここで、

【数８】 Ｄ＝Ａ＋Ｂ±√｛Ｂ（Ｂ−Ｃ）｝

【数９】 Ｅ＝Ｃｏ√（εμ）（Ａ²＋２ＡＢ＋ＢＣ）

【数１０】 Ａ＝Ｚ１・Ｌ１

【数１１】 Ｂ＝Ｚ２・Ｌ２

【数１２】 Ｃ＝Ｚ３・Ｌ３ であり、上記第１、第２、第３及び第４の伝送線路の特
性インピーダンスＺ３，Ｚ１，Ｚ１，Ｚ２及び線路長Ｌ
３，Ｌ１，Ｌ１，Ｌ２はそれぞれ、上記式を満足するよ
うに設定されたことを特徴とする。

【０００７】以上のように構成された半導体高周波スイ
ッチ回路においては、従来例と同様に、各ＦＥＴの制御
端子の電圧を制御し、すなわち、第１と第２のＦＥＴを
オフとしかつ第３のＦＥＴをオンとなるように制御端子
に電圧を印加することによって、当該スイッチ回路をオ
フとし、一方、第１と第２のＦＥＴをオンとしかつ第３
のＦＥＴをオフとなるように制御端子に電圧を印加する
ことによって、当該スイッチ回路をオンとすることがで
きる。

【０００８】ここで、当該スイッチ回路がオフの時に
は、当該スイッチ回路の等価回路は図３のように書き換
えることができる。図３からわかるように、当該スイッ
チ回路の入力端子と出力端子との間に、除去帯域内の所
定の中心周波数ｆｃを有する一種の帯域除去フィルタが
接続され、これによって、例えば図８の伝送係数Ｓ₂₁の
周波数特性に示すように、所定の中心周波数ｆｃ付近に
おいて通過損失が極めて大きくなる。一方、当該スイッ
チ回路がオンの時には、当該スイッチ回路の等価回路は
図５のように書き換えることができる。図５からわかる
ように、入力端子と出力端子との間に、２つの伝送経路
を有する伝送線路となるので、入力端子と出力端子との
間がオンとなる。これより、低損失な、すなわち良好な
オン特性を得ることができる。以上より、当該スイッチ
回路のアイソレーションは、従来例に比較して極めて大
きくなる。

【０００９】また、請求項２記載の半導体高周波スイッ
チ回路は、請求項１記載の半導体高周波スイッチ回路に
おいて、好ましくは、上記第１の伝送線路の一方の端子
と上記第２の伝送線路の一方の端子との接続点と、上記
入力端子との間に接続され、上記入力信号に対して容量
性を有する入力インピーダンス整合用第５の伝送線路
と、上記第１の伝送線路の他方の端子と上記第３の伝送
線路の一方の端子との接続点と、上記出力端子との間に
接続され、上記入力信号に対して容量性を有する出力イ
ンピーダンス整合用第６の伝送線路とをさらに備えたこ
とを特徴とする。

【００１０】

【実施の形態】

＜第１の実施形態＞図１に、本発明に係る一実施形態の
半導体高周波スイッチ回路の回路図を示す。この実施形
態の半導体高周波スイッチ回路は、図６のスイッチ回路
に加えて、以下の如く４個の伝送線路１２乃至１５を接
続したことを特徴とする。 （ａ）入力端子１と出力端子２との間に接続され、入力
端子１に入力される入力信号の波長に比較して短い線路
長を有する伝送線路１２。 （ｂ）入力端子１とＦＥＴ６のソースとの間に接続さ
れ、入力信号の波長に比較して短い線路長を有する伝送
線路１３。 （ｃ）出力端子とＦＥＴ７のドレインとの間に接続さ
れ、入力信号の波長に比較して短い線路長を有する伝送
線路１４。 （ｄ）接地電極とＦＥＴ８のドレインとの間に接続さ
れ、入力信号の波長に比較して短い線路長を有する伝送
線路１５。ここで、上記伝送線路１２乃至１５は、例え
ばマイクロストリップ線路であり、伝送線路１３と伝送
線路１４はともに同一の特性インピーダンスＺ１と線路
長Ｌ１とを有し、伝送線路１５は特性インピーダンスＺ
２と線路長Ｌ２とを有し、伝送線路１２は特性インピー
ダンスＺ３と線路長Ｌ３とを有する。

【００１１】この実施形態の半導体高周波スイッチ回路
は、図１に示すように、入力端子１と出力端子２との間
に、３つのディプレション型ＰチャンネルＦＥＴ６，
７，８が接続される。ここで、入力端子１は、伝送線路
１３とＦＥＴ６のソースとドレインとを介して、ＦＥＴ
７及びＦＥＴ８の各ソースに接続される。ＦＥＴ８のド
レインは伝送線路１５を介してアースに接地され、ＦＥ
Ｔ７のドレインは伝送線路１４を介して出力端子２に接
続される。さらに、ＦＥＴ６，７，８の各ゲートはそれ
ぞれ抵抗素子９，１１，１０を介して制御端子３，５，
４に接続される。また、入力端子１と出力端子２との間
に、伝送線路１２を接続する。

【００１２】以上のように構成された本実施形態の半導
体高周波スイッチ回路において、ＦＥＴ６及び７の各制
御端子３，５にそれぞれＦＥＴ３，５のピンチオフ電圧
以上の負電圧を印加すると同時に、ＦＥＴ８の制御端子
４に０Ｖを印加すると、ＦＥＴ６及び７がオフとなると
ともにＦＥＴ８がオンとなる。このとき、当該半導体高
周波スイッチ回路は後述するようにオフとなる。一方、
ＦＥＴ６及び７の各制御端子３，５にそれぞれ０Ｖを印
加すると同時に、ＦＥＴ８の制御端子４にＦＥＴ８のピ
ンチオフ電圧以上の負電圧を印加すると、ＦＥＴ６及び
７がオンとなるとともにＦＥＴ８がオフとなる。このと
き、当該半導体高周波スイッチ回路は後述するようにオ
ンとなる。

【００１３】図２に、図１の半導体高周波スイッチ回路
のオフ時の等価回路を示す。ここで、Ｃ６，Ｃ７はそれ
ぞれＦＥＴ６，７がオフ時の等価容量Ｃｏであり、Ｒ８
はＦＥＴ８がオン時の等価抵抗である。図２の等価回路
において、等価抵抗Ｒ８が伝送線路１５の特性インピー
ダンスＺ２に比較して十分に小さく無視できると仮定す
ると、半導体高周波スイッチ回路のオフ時の等価回路は
図３のようになる。図３の回路は、帯域除去フィルタと
なり、その除去帯域の中心周波数ｆｃは、次式で表され
る。

【００１４】

【数１３】 ｆｃ＝（１／（２π））√（Ｄ／Ｅ） ここで、

【数１４】 Ｄ＝Ａ＋Ｂ±√｛Ｂ（Ｂ−Ｃ）｝

【数１５】 Ｅ＝Ｃｏ√（εμ）（Ａ²＋２ＡＢ＋ＢＣ）

【００１５】ここで、各伝送線路１２乃至１５の線路長
Ｌ３，Ｌ１，Ｌ１，Ｌ２は入力信号の波長に対して十分
に短いと仮定して次式で表され、各伝送線路１２乃至１
５はそれぞれ、例えば、裏面全面に接地電極が形成さ
れ、誘電率εと透磁率μとを有する誘電体基板上にマイ
クロストリップ導体が形成されてなるマイクロストリッ
プ線路であるとする。ここで、伝送線路１２乃至１５の
特性インピーダンスはそれぞれ、図１乃至図３に示すよ
うに、Ｚ３，Ｚ１，Ｚ１，Ｚ２である。

【００１６】

【数１６】 Ａ＝Ｚ１・Ｌ１

【数１７】 Ｂ＝Ｚ２・Ｌ２

【数１８】 Ｃ＝Ｚ３・Ｌ３

【００１７】従って、上記数１３で表される中心周波数
で通過損失は最大となる。すなわち、ＦＥＴ６，７のオ
フ時の等価容量Ｃｏと、各伝送線路１２乃至１４の特性
インピーダンスＺ３，Ｚ１，Ｚ１，Ｚ２と線路長Ｌ３，
Ｌ１，Ｌ１，Ｌ２とを設定すれば、目的とする動作周波
数ｆｃで、入力端子１と出力端子２との間は概ね開放状
態となり、当該スイッチ回路はオフ状態となる。例え
ば、入力端子１にミリ波信号を入力したとき、出力端子
２から出力されるミリ波信号は非常に小さくなり、優れ
たオフ特性が得られる。

【００１８】次いで、図４に、図１の半導体高周波スイ
ッチ回路のオン時の等価回路を示す。ここで、Ｒ６，Ｒ
７はそれぞれＦＥＴ６，７がオン時の等価抵抗であり、
Ｃ８はＦＥＴ８がオフ時の等価容量である。この図４に
おいて、オン時の等価抵抗Ｒ６，Ｒ７が伝送線路の特性
インピーダンスに比較して十分に小さく無視できるもの
とし、オフ時の等価容量Ｃ８が伝送線路の特性インピー
ダンスから換算された容量に比較して十分に小さく無視
できるものとすると、等価回路は図５のようになる。従
って、図５から明らかなように、伝送線路１２，１３，
１４のみの構成となり、入力端子１と出力端子２との間
は概ね導通状態となり、当該スイッチ回路はオン状態と
なる。例えば、入力端子１にミリ波信号を入力したと
き、出力端子２からミリ波信号が出力される。

【００１９】本実施形態によれば、目的とする所望の動
作周波数ｆｃで、従来例の図６の半導体高周波スイッチ
回路と比べて極めて大きな、オン時とオフ時の通過損失
比（又はアイソレーション）を得ることができる。しか
も、本実施形態の半導体高周波スイッチ回路において
は、図１に示すように極めて簡単な回路構成を有し、さ
らには、入力信号の波長に対して十分に小さい線路長を
有する伝送線路１２乃至１５を用いるので、従来例に比
較して小型・軽量化して製造することができるという特
有の効果を有する。

【００２０】＜第２の実施形態＞図７は、本発明に係る
第２の実施形態の半導体高周波スイッチ回路の回路図で
ある。図７の第２の実施形態の半導体高周波スイッチ回
路は、図１の第１の実施形態の半導体高周波スイッチ回
路において、（ａ）伝送線路１２の一方の端子と伝送線
路１３の一方の端子との接続点と、入力端子１との間に
接続され、入力信号に対して容量性を有する入力インピ
ーダンス整合用伝送線路２１と、（ｂ）伝送線路１２の
他方の端子と伝送線路１４の一方の端子との接続点と、
出力端子２との間に接続され、入力信号に対して容量性
を有する出力インピーダンス整合用伝送線路２２とをさ
らに備えたことを特徴とする。ここで、伝送線路２１，
２２はともに、入力端子１又は出力端子２から外部装置
側を見たときの特性インピーダンスＺｍに等しい同一の
特性インピーダンスＺｍと、所定の線路長Ｌｍとを有す
る。

【００２１】図８は、図７の第２の実施形態の半導体高
周波スイッチ回路における反射係数Ｓ₁₁、伝送係数Ｓ₂₁
及びアイソレーションＩＳの周波数特性を示すグラフで
あり、図９は、図６の従来例の半導体高周波スイッチ回
路における反射係数Ｓ₁₁、伝送係数Ｓ₂₁及びアイソレー
ションＩＳの周波数特性を示すグラフである。ここで、
誘電体基板の比誘電率εｒ＝１２でありその厚さｔ＝２
５４μｍである。また、ＦＥＴ６，７のオン時の等価抵
抗Ｒ６＝Ｒ７＝１２Ωであり、オフ時の等価容量Ｃｏ＝
Ｃ６＝Ｃ７＝０．０７ｐＦである。各伝送線路１２乃至
１５の特性インピーダンスＺｏ＝Ｚ１＝Ｚ２＝Ｚ３＝Ｚ
ｍ＝１２３Ωであり、線路長Ｌ１＝９２μｍ、線路長Ｌ
２＝１０９μｍ、線路長Ｌ３＝１０７μｍである。

【００２２】図８と図９との比較から明らかなように、
オンとオフとの間の挿入損失の比であるアイソレーショ
ンは、従来例では、周波数が高くなるにつれて小さくな
る一方、第２の実施形態では、動作周波数である除去帯
域の中心周波数ｆｃ付近において３０ｄＢ以上のアイソ
レーションを得ることができる。また、オン時の挿入損
失は両者とも２ｄＢ程度で同等な導通特性を有してい
る。

【００２３】従って、本実施形態によれば、目的とする
所望の動作周波数ｆｃで、従来例の図６の半導体高周波
スイッチ回路と比べて極めて大きな、オン時とオフ時の
通過損失比（又はアイソレーション）を得ることができ
る。しかも、本実施形態の半導体高周波スイッチ回路に
おいては、図７に示すように極めて簡単な回路構成を有
し、さらには、入力信号の波長に対して十分に小さい線
路長を有する伝送線路１２乃至１５を用いるので、従来
例に比較して小型・軽量化して製造することができると
いう特有の効果を有する。

【００２４】以上の実施形態において、ＰチャンネルＦ
ＥＴ６，７，８を用いているが、本発明はこれに限ら
ず、ＮチャンネルＦＥＴを用いてもよい。また、Ｐチャ
ンネルＦＥＴ及びＮチャンネルＦＥＴに限らず、図１に
おける各ＦＥＴ６，７，８のソースとドレインの電極を
入れ替えてもよい。以上の実施形態において、ディプレ
ション型ＦＥＴ６，７，８を用いているが、本発明はこ
れに限らず、エンハンスメント型ＦＥＴを用いてもよ
い。

【００２５】

【発明の効果】以上詳述したように本発明に係る請求項
１記載の半導体高周波スイッチ回路によれば、一方の電
極が入力端子に接続された第１の電界効果トランジスタ
の他方の電極と、一方の電極が出力端子に接続された第
２の電界効果トランジスタの他方の電極と、一方の電極
が接地電極に接地された第３の電界効果トランジスタの
他方の電極とを接続し、上記第１の電界効果トランジス
タと上記第２の電界効果トランジスタと上記第３の電界
効果トランジスタの各ゲートが制御端子に接続されてな
る半導体高周波スイッチ回路において、上記入力端子と
上記出力端子との間に接続され、上記入力端子に入力さ
れる入力信号の波長に比較して短い線路長Ｌ３と特性イ
ンピーダンスＺ３を有する第１の伝送線路と、上記入力
端子と上記第１の電界効果トランジスタの一方の電極と
の間に接続され、上記入力信号の波長に比較して短い線
路長Ｌ１と特性インピーダンスＺ１を有する第２の伝送
線路と、上記出力端子と上記第２の電界効果トランジス
タの一方の電極との間に接続され、上記線路長Ｌ１と上
記特性インピーダンスＺ１を有する第３の伝送線路と、
上記接地電極と上記第３の電界効果トランジスタの一方
の電極との間に接続され、上記入力信号の波長に比較し
て短い線路長Ｌ２と特性インピーダンスＺ２を有する第
４の伝送線路とを備え、上記第１、第２、第３及び第４
の伝送線路は、裏面全面に接地電極が形成され、誘電率
εと透磁率μとを有する誘電体基板上にマイクロストリ
ップ導体が形成されてなるマイクロストリップ線路であ
り、上記第１と第２の電界効果トランジスタのオフ時の
等価容量がＣｏであるときに、上記半導体高周波スイッ
チ回路のオフ時の除去帯域の中心周波数ｆｃは次式で表
され、

【数１９】 ｆｃ＝（１／（２π））√（Ｄ／Ｅ） ここで、

【数２０】 Ｄ＝Ａ＋Ｂ±√｛Ｂ（Ｂ−Ｃ）｝

【数２１】 Ｅ＝Ｃｏ√（εμ）（Ａ²＋２ＡＢ＋ＢＣ）

【数２２】 Ａ＝Ｚ１・Ｌ１

【数２３】 Ｂ＝Ｚ２・Ｌ２

【数２４】 Ｃ＝Ｚ３・Ｌ３ であり、上記第１、第２、第３及び第４の伝送線路の特
性インピーダンスＺ３，Ｚ１，Ｚ１，Ｚ２及び線路長Ｌ
３，Ｌ１，Ｌ１，Ｌ２はそれぞれ、上記式を満足するよ
うに設定される。従って、この発明は、回路構成が簡単
であって小型・軽量に製造することができるとともに、
従来例に比較してより大きなオン時とオフ時の通過損失
比を得ることができるという特有の効果を有する。

【００２６】また、請求項２記載の半導体高周波スイッ
チ回路によれば、上記第１の伝送線路の一方の端子と上
記第２の伝送線路の一方の端子との接続点と、上記入力
端子との間に接続され、上記入力信号に対して容量性を
有する入力インピーダンス整合用第５の伝送線路と、上
記第１の伝送線路の他方の端子と上記第３の伝送線路の
一方の端子との接続点と、上記出力端子との間に接続さ
れ、上記入力信号に対して容量性を有する出力インピー
ダンス整合用第６の伝送線路とをさらに備えた。従っ
て、この発明は、入力端子及び出力端子に接続される外
部装置とインピーダンス整合して接続することができる
とともに、回路構成が簡単であって小型・軽量に製造す
ることができ、しかも従来例に比較してより大きなオン
時とオフ時の通過損失比を得ることができるという特有
の効果を有する。

【図面の簡単な説明】

【図１】 本発明に係る第１の実施形態の半導体高周波
スイッチ回路の回路図である。

【図２】 図１の半導体高周波スイッチ回路のオフのと
きの等価回路図である。

【図３】 図１の半導体高周波スイッチ回路のオフのと
きの近似等価回路図である。

【図４】 図１の半導体高周波スイッチ回路のオンのと
きの等価回路図である。

【図５】 図１の半導体高周波スイッチ回路のオンのと
きの近似等価回路図である。

【図６】 従来例の半導体高周波スイッチ回路の回路図
である。

【図７】 本発明に係る第２の実施形態の半導体高周波
スイッチ回路の回路図である。

【図８】 図７の第２の実施形態の半導体高周波スイッ
チ回路における反射係数Ｓ₁₁、伝送係数Ｓ₂₁及びアイソ
レーションＩＳの周波数特性を示すグラフである。

【図９】 図６の従来例の半導体高周波スイッチ回路に
おける反射係数Ｓ₁₁、伝送係数Ｓ₂₁及びアイソレーショ
ンＩＳの周波数特性を示すグラフである。

【符号の説明】

１…入力端子、 ２…出力端子、 ３，４，５…制御端子、 ６，７，８…ＦＥＴ、 ９，１０，１１…抵抗素子、 １２，１３，１４，１５，２１，２２…伝送線路、 Ｒ６，Ｒ７，Ｒ８…等価抵抗、 Ｃ６，Ｃ７，Ｃ８…等価容量。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 伸明 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内 (56)参考文献 特開 平６−169246（ＪＰ，Ａ) 特開 平８−65003（ＪＰ，Ａ) 特開 平８−293776（ＪＰ，Ａ) 特開 昭53−60155（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03K 17/687 H01P 1/15

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 一方の電極が入力端子に接続された第１
   の電界効果トランジスタの他方の電極と、一方の電極が
   出力端子に接続された第２の電界効果トランジスタの他
   方の電極と、一方の電極が接地電極に接地された第３の
   電界効果トランジスタの他方の電極とを接続し、上記第
   １の電界効果トランジスタと上記第２の電界効果トラン
   ジスタと上記第３の電界効果トランジスタの各ゲートが
   制御端子に接続されてなる半導体高周波スイッチ回路に
   おいて、 上記入力端子と上記出力端子との間に接続され、上記入
   力端子に入力される入力信号の波長に比較して短い線路
   長Ｌ３と特性インピーダンスＺ３を有する第１の伝送線
   路と、 上記入力端子と上記第１の電界効果トランジスタの一方
   の電極との間に接続され、上記入力信号の波長に比較し
   て短い線路長Ｌ１と特性インピーダンスＺ１を有する第
   ２の伝送線路と、 上記出力端子と上記第２の電界効果トランジスタの一方
   の電極との間に接続され、上記線路長Ｌ１と上記特性イ
   ンピーダンスＺ１を有する第３の伝送線路と、 上記接地電極と上記第３の電界効果トランジスタの一方
   の電極との間に接続され、上記入力信号の波長に比較し
   て短い線路長Ｌ２と特性インピーダンスＺ２を有する第
   ４の伝送線路とを備え、 上記第１、第２、第３及び第４の伝送線路は、裏面全面
   に接地電極が形成され、誘電率εと透磁率μとを有する
   誘電体基板上にマイクロストリップ導体が形成されてな
   るマイクロストリップ線路であり、 上記第１と第２の電界効果トランジスタのオフ時の等価
   容量がＣｏであるときに、上記半導体高周波スイッチ回
   路のオフ時の除去帯域の中心周波数ｆｃは次式で表さ
   れ、 【数１】 ｆｃ＝（１／（２π））√（Ｄ／Ｅ） ここで、 【数２】 Ｄ＝Ａ＋Ｂ±√｛Ｂ（Ｂ−Ｃ）｝ 【数３】 Ｅ＝Ｃｏ√（εμ）（Ａ²＋２ＡＢ＋ＢＣ） 【数４】 Ａ＝Ｚ１・Ｌ１ 【数５】 Ｂ＝Ｚ２・Ｌ２ 【数６】 Ｃ＝Ｚ３・Ｌ３ であり、上記第１、第２、第３及び第４の伝送線路の特
   性インピーダンスＺ３，Ｚ１，Ｚ１，Ｚ２及び線路長Ｌ
   ３，Ｌ１，Ｌ１，Ｌ２はそれぞれ、上記式を満足するよ
   うに設定されたことを特徴とする半導体高周波スイッチ
   回路。
2. 【請求項２】 上記第１の伝送線路の一方の端子と上記
   第２の伝送線路の一方の端子との接続点と、上記入力端
   子との間に接続され、上記入力信号に対して容量性を有
   する入力インピーダンス整合用第５の伝送線路と、 上記第１の伝送線路の他方の端子と上記第３の伝送線路
   の一方の端子との接続点と、上記出力端子との間に接続
   され、上記入力信号に対して容量性を有する出力インピ
   ーダンス整合用第６の伝送線路とをさらに備えたことを
   特徴とする請求項１記載の半導体高周波スイッチ回路。