JP3562977B2 - 減衰回路 - Google Patents
減衰回路 Download PDFInfo
- Publication number
- JP3562977B2 JP3562977B2 JP30091698A JP30091698A JP3562977B2 JP 3562977 B2 JP3562977 B2 JP 3562977B2 JP 30091698 A JP30091698 A JP 30091698A JP 30091698 A JP30091698 A JP 30091698A JP 3562977 B2 JP3562977 B2 JP 3562977B2
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- anode
- voltage
- resistor
- attenuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、温度変化に対して減衰量を変化し難くした減数回路に関する。
【0002】
【従来の技術】
従来の減衰回路を図3に従って説明する。トランジスタ31のコレクタには電圧供給抵抗(図示せず)が接続され、また、ベースにはバイアス抵抗(図示せず)によってバイアス電圧が印加されている。そして、ベースに入力された高周波信号を増幅してコレクタから出力する。コレクタには第一の可変減衰回路32と第二の可変減衰回路33とが縦続接続される。
【0003】
第一の可変減衰回路32は第一のピンダイオード32a、第二のピンダイオード32b、第三のピンダイオード32cを有している。第一のピンダイオード32aのアノードは直流阻止コンデンサ34を介してトランジスタ31のコレクタに接続され、第二のピンダイオード32bのアノードは直流阻止コンデンサ35を介して第一のピンダイオード32aのアノードに接続される。また、第三のピンダイオード32cのカソードは第一のピンダイオード32aのカソードに接続される。そして、第二のピンダイオード32bのカソードと第三のピンダイオード32cのアノードとが互いに接続されるとともに直流コンデンサ36を介して高周波的にグランドに接続される。この結果、第一の可変減衰回路32は第一乃至第三のピンダイオード32a、32b、32cによってπ型に構成される。
【0004】
第一のピンダイオード32aのカソードと第三のピンダイオード32cのカソード同士が抵抗37によってグランドに接続され、第二のピンダイオード32bのアノードには抵抗38を介して固定電圧Bが供給される。そして、高周波阻止用のチョークインダクタ39を介して、例えば、AGC電圧Vが第一のピンダイオード32aのアノードに印加される。
【0005】
同様に、第二の可変減衰回路33は第四のピンダイオード33a、第五のピンダイオード33b、第六のピンダイオード33cを有している。第四のピンダイオード33aのアノードは直流阻止コンデンサ40を介して第一のピンダイオード32aのカソードに接続され、第五のピンダイオード33bのアノードは直流阻止コンデンサ41を介して第四のピンダイオード33aのアノードに接続される。また、第六のピンダイオード33cのカソードは第四のピンダイオード33aのカソードに接続される。そして、第五のピンダイオード33bのカソードと第六のピンダイオード33cのアノードとが互いに接続されるとともに直流コンデンサ42を介して高周波的にグランドに接続される。この結果、第二の可変減衰回路33は第四乃至第六のピンダイオード33a、33b、33cによってπ型に構成される。
【0006】
第四のピンダイオード33aのカソードと第六のピンダイオード33cのカソード同士が抵抗43によってグランドに接続され、第二のピンダイオード33bのアノードには抵抗44を介して固定電圧Bが供給される。そして、高周波阻止用のチョークインダクタ45を介して、例えば、AGC電圧Vが第四のピンダイオード33aのアノードに印加される。
【0007】
ここで、固定電圧Bは、例えば、12V(ボルト)に設定され、AGC電圧Vはそれよりも低く且つ5Vから10Vの範囲で変化する。また、抵抗37、43の抵抗値はそれぞれおよそ3.3KΩ(キロオーム)に設定され、抵抗38、44の抵抗値はそれぞれおよそ33KΩに設定されている。
【0008】
以上の構成において、AGC電圧Vが高い電圧(例えば10V)から低い電圧(例えば5V)に変化する場合を考えると、第一のピンダイオード32aと第四のピンダイオード33aに流れる電流は漸次減少してそれらのピンダイオード32a、33aの等価的な抵抗が増加する。すると、抵抗37、43の電圧降下が小さくなって、第二のピンダイオード32b、第三のピンダイオード32c、第五のピンダイオード33b、第六のピンダイオード33cに流れる電流が増加してそれらのピンダイオード32b、32c、33b、33cの等価的な抵抗が減少する。この結果、第一の可変減衰回路32の減衰量と第二の可変減衰回路33の減衰量とがともに増加するようになる。
【0009】
【発明が解決しようとする課題】
ところで、一般に、ピンダイオードの直流特性(電圧/電流特性)は温度によって変化し、同一電流が流れていても温度が高くなるとアノードとカソードとの間の接合電圧は低くなる。このことから、温度が高くなるとピンダイオードの等価的な抵抗値は低くなる。そして、抵抗37の抵抗値よりも抵抗38の抵抗値が大きく、同様に、抵抗43の抵抗値よりも抵抗44の抵抗値が大きいので、減衰量の増加開始後は第一のピンダイオード32aに流れる電流が第二および第三のピンダイオード32b、32cに流れる電流よりも大きく、同様に、第四のピンダイオード33aに流れる電流が第五および第六のピンダイオード33b、33cに流れる電流よりも大きくなっている。
【0010】
従って、第一のピンダイオード32aおよび第四のピンダイオード33aは電圧/電流特性が急峻となる電流の大きな動作点にバイアスされているので、温度による電流の変化の割合が第二、第三、第五、第六のピンダイオード32b、32c,33b、33cの電流の変化の割合よりも大きくなる。そのため、温度が高くなると減衰量が減少する方向に変化するという問題が生じる。
【0011】
そこで、本発明の減衰回路は、減衰量が温度変化によって変化しないようにすることを目的とする。
【0012】
【課題を解決するための手段】
上記の課題を解決するため、本発明の減衰回路は、高周波信号が入力される増幅素子と、前記増幅素子の入力端と出力端との間に結合されると共に前記増幅素子を負帰還動作させるインピーダンス素子と、前記増幅素子と出力端子との間に介挿された可変減衰回路とを備え、前記インピーダンス素子と前記可変減衰回路とにAGC電圧を印加すると共に、前記インピーダンス素子のインピーダンスと前記可変減衰回路の減衰量とを前記AGC電圧の変化によって互いに逆方向に増減させ、前記インピーダンス素子のインピーダンスと前記可変減衰回路の減衰量とを温度変化によって互いに同一方向に増減させた。
【0013】
また、本発明の減衰回路は、前記インピーダンス素子を第一のピンダイオードで構成すると共に、そのカソードを直流的に接地し、前記可変減衰回路には前記増幅器と前記出力端子との間に直列に介挿された第二のピンダイオードと、カソードが前記第二のピンダイオードのカソードに接続されると共にアノードが高周波的に接地された第三のピンダイオードとを少なくとも設け、前記第二及び第三のピンダイオードのカソード同士を第一の抵抗を介してグランドに接続し、前記第一のピンダイオードのアノードに反転増幅器を介して前記AGC電圧を印加し、前記第二のピンダイオードのアノードに前記AGC電圧を印加すると共に、前記第三のピンダイオードのアノードに電圧値が一定の固定電圧を印加した。
【0014】
また、本発明の減衰回路は、前記第三のピンダイオードには前記第一の抵抗の抵抗値よりも大きな抵抗値を有する第二の抵抗を介して前記固定電圧を印加した。
【0017】
【発明の実施の形態】
本発明の減衰回路を図1に従って説明する。増幅素子であるトランジスタ1は入力端となるベースと出力端となるコレクタを有し、ベースにはバイアス抵抗(図示せず)によってバイアス電圧が印加され、コレクタには給電抵抗(図示せず)を介して電源電圧が供給されている。そして、ベースに入力された高周波信号を増幅してコレクタから出力する。
【0018】
トランジスタ1のコレクタとベースとの間には、インピーダンス素子としての第一のピンダイオード2が設けられる。従って、第一のピンダイオード2によってトランジスタ1のコレクタからベースに負帰還がかかることになる。第一のピンダイオード2のアノードは直流阻止コンデンサ3を介してコレクタに、カソードは直流阻止コンデンサ4を介してベースにそれぞれ接続される。そして、第一のピンダイオード2のカソードは抵抗5によってグランドに接続される。
【0019】
トランジスタ1のコレクタには可変減衰回路6が接続される。可変減衰回路6は第二のピンダイオード6a、第三のピンダイオード6b、第四のピンダイオード6cを有している。第一のピンダイオード6aのアノードは直流阻止コンデンサ7を介してトランジスタ1のコレクタに接続され、カソードは出力端子8に接続される。第三のピンダイオード6bは、そのカソードが第二のピンダイオード6aのカソードに接続され、アノードが直流阻止コンデンサ9によってグランドに接続される。また、第四のピンダイオード6cは、そのアノードが直流阻止コンデンサ10によって第二のピンダイオード6aのアノードに接続され、カソードが第二のピンダイオード6bのアノードに接続される。
【0020】
この結果、第二のピンダイオード6aは信号伝送ラインに直列に設けられ、第三のピンダイオード6bと第四のピンダイオード6cとは共に信号伝送ラインとグランドとの間に設けられ、可変減衰回路6は第二乃至第四のピンダイオード6a、6b、6cによってπ型に構成される。
【0021】
そして、第二のピンダイオード6aのカソードと第三のピンダイオード6bとのカソードとが抵抗11によってグランドに接続され、第四のピンダイオード6bのアノードには抵抗12を介して固定電圧Bが供給される。また、高周波阻止用のチョークインダクタ13を介して、例えば、AGC電圧Vが第二のピンダイオード6aのアノードに印加される。
【0022】
第一のピンダイオード2にはオペアンプ15から電流が流れる。オペアンプ15は差動増幅器15aと帰還抵抗15bと入力抵抗15cを有し、オペアンプ15aの反転入力端(−)と出力端との間に帰還抵抗15bが接続され、非反転入力端(+)が接地され、入力抵抗15bを介してAGC電圧Vが反転入力端に入力される。この結果、オペアンプ15の出力端の電圧の増減方向はAGC電圧Vの増減方向とは逆となる。よって、オペアンプ15は反転増幅器となる。そして、オペアンプ15の出力端がチョークインダクタ16を介して第一のピンダイオード2のアノードに接続される。
【0023】
ここで、固定電圧Bは、例えば、12V(ボルト)に設定され、AGC電圧Vはそれよりも低く且つ5Vから10Vの範囲で変化する。また、抵抗11抵抗値はおよそ3.3KΩ(キロオーム)に設定され、抵抗12抵抗値はおよそ33KΩに設定されている。
【0024】
以上の構成において、AGC電圧Vが高い電圧(例えば10V)から低い電圧(例えば5V)に変化する場合を考えると、第二のピンダイオード6aに流れる電流は漸次減少してその等価的な抵抗が増加する。すると、抵抗11の両端の電圧降下が小さくなって、第三のピンダイオード6b、第四のピンダイオード6cに流れる電流が増加してそれらの等価的な抵抗が減少する。この結果、可変減衰回路6の減衰量が増加するようになる。
【0025】
一方、AGC電圧Vが高い電圧(例えば10V)から低い電圧(例えば5V)に変化すると、オペアンプ15の出力端は低い電圧から高い電圧に変化していく。すると、第一のピンダイオード1に流れる電流が増加し、その等価的な抵抗が減少する。従ってトランジスタ1における負帰還量が増加し、その増幅度(利得)は減少する。そして、トランジスタ1の増幅度の減少と可変減衰回路6の減衰量の増加とが重なって出力端子8における信号レベルが下がる。
【0026】
ここで、可変減衰回路6における第二のピンダイオード6aに流れる電流は、抵抗11の抵抗値よりも抵抗12の抵抗値が大きいので、第三および第四のピンダイオード6b、6cに流れる電流よりも大きく、従って、可変減衰回路6の減衰量は第二のピンダイオード6aが支配的となって変わる。
【0027】
一方、第一乃至第四のピンダイオード2、6a、6b、6cに流れる電流は温度が高くなると増加し、それらの等価的な抵抗は減少する。すると、可変減衰回路6においては、第二のピンダイオード6aの等価的な抵抗の減少によって減衰量が減少する。しかし、トランジスタ1の増幅度は第一のピンダイオード2の等価的な抵抗が減少することによって負帰還量が増加して減少する。この結果、トランジスタ1の増幅度の減少と可変減衰回路6の減衰量の減少とが相殺する形となり、出力端子8における信号のレベルの変化は無くなる。
【0028】
なお、図1に示した可変減衰回路6における第三のピンダイオード6cと直流阻止コンデンサ10とを削除して、図2に示すように、可変減衰回路6を第二のピンダイオード6aと第二のピンダイオード6bとによってL型に構成してもよい。この場合、抵抗12から第二のピンダイオード6bのアノードに固定電圧Bを印加する。
【0029】
以上のように、本発明の減衰回路は、インピーダンス素子と可変減衰回路とにAGC電圧を印加すると共に、インピーダンス素子のインピーダンスと可変減衰回路の減衰量とをAGC電圧の変化によって互いに逆方向に増減させ、インピーダンス素子のインピーダンスと可変減衰回路の減衰量とを温度変化によって互いに同一方向に増減させたので、インピーダンス素子のインピーダンスを減少すれば増幅素子は負帰還量が増加して利得が下がり、一方、可変減衰回路の減衰量を増加させるので回路全体の減衰量の変化範囲が拡大すると共に、周囲温度の変化に対しては出力端子における信号レベルが変化しない。
【0030】
また、本発明の減衰回路は、インピーダンス素子を第一のピンダイオードで構成すると共に、そのカソードを直流的に接地し、可変減衰回路には増幅器と出力端子との間に直列に介挿された第二のピンダイオードと、カソードが第二のピンダイオードのカソードに接続されると共にアノードが高周波的に接地された第三のピンダイオードとを少なくとも設け、第二及び第三のピンダイオードのカソード同士を第一の抵抗を介してグランドに接続し、第一のピンダイオードのアノードに反転増幅器を介してAGC電圧を印加し、第二のピンダイオードのアノードにAGC電圧を印加すると共に、第三のピンダイオードのアノードに電圧値が一定の固定電圧を印加したので、インピーダンス素子のインピーダンスを減少したときに可変減衰回路の減衰量を増加させることができる。
【0031】
また、本発明の減衰回路は、第三のピンダイオードには第一の抵抗の抵抗値よりも大きな抵抗値を有する第二の抵抗を介して固定電圧を印加したので、第二のピンダイオードに流れる電流は第三のピンダイオードに流れる電流よりも大きくなって可変減衰回路の減衰量は第二のピンダイオードによって支配されることになり、第一のピンダイオードの等価的な抵抗値と第二のピンダイオードの等価的な抵抗値が温度によって同じ方向に増減することとなり、増幅素子の温度による増幅度の変化と可変減衰回路の減衰量の温度による変化とが自動的に相殺されて周囲温度の変化に対しては出力端子における信号レベルが変化しない。
【図面の簡単な説明】
【図1】本発明の減衰回路を示す回路図である。
【図2】本発明の減衰回路の変形例である。
【図3】従来の減衰回路を示す回路図である。
【符号の説明】
1 トランジスタ
2 第一のピンダイオード
3、4、7、9、10 直流阻止コンデンサ
5 抵抗
6 可変減衰回路
6a 第二のピンダイオード
6b 第三のピンダイオード
6c 第四のピンダイオード
8 出力端子
11 第一の抵抗
12 第二の抵抗
13、16 チョークインダクタ
15 オペアンプ(反転増幅器)
15a 差動増幅器
15b 帰還抵抗
15c 入力抵抗
Claims (3)
- 高周波信号が入力される増幅素子と、前記増幅素子の入力端と出力端との間に結合されると共に前記増幅素子を負帰還動作させるインピーダンス素子と、前記増幅素子と出力端子との間に介挿された可変減衰回路とを備え、前記インピーダンス素子と前記可変減衰回路とにAGC電圧を印加すると共に、前記インピーダンス素子のインピーダンスと前記可変減衰回路の減衰量とを前記AGC電圧の変化によって互いに逆方向に増減させ、前記インピーダンス素子のインピーダンスと前記可変減衰回路の減衰量とを温度変化によって互いに同一方向に増減させたことを特徴とする減衰回路。
- 前記インピーダンス素子を第一のピンダイオードで構成すると共に、そのカソードを直流的に接地し、前記可変減衰回路には前記増幅器と前記出力端子との間に直列に介挿された第二のピンダイオードと、カソードが前記第二のピンダイオードのカソードに接続されると共にアノードが高周波的に接地された第三のピンダイオードとを少なくとも設け、前記第二及び第三のピンダイオードのカソード同士を第一の抵抗を介してグランドに接続し、前記第一のピンダイオードのアノードに反転増幅器を介して前記AGC電圧を印加し、前記第二のピンダイオードのアノードに前記AGC電圧を印加すると共に、前記第三のピンダイオードのアノードに電圧値が一定の固定電圧を印加したことを特徴とする請求項1記載の減衰回路。
- 前記第三のピンダイオードには前記第一の抵抗の抵抗値よりも大きな抵抗値を有する第二の抵抗を介して前記固定電圧を印加したことを特徴とする請求項2記載の減衰回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30091698A JP3562977B2 (ja) | 1998-10-22 | 1998-10-22 | 減衰回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30091698A JP3562977B2 (ja) | 1998-10-22 | 1998-10-22 | 減衰回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000134063A JP2000134063A (ja) | 2000-05-12 |
JP3562977B2 true JP3562977B2 (ja) | 2004-09-08 |
Family
ID=17890683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30091698A Expired - Fee Related JP3562977B2 (ja) | 1998-10-22 | 1998-10-22 | 減衰回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562977B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100397332B1 (ko) * | 2001-06-11 | 2003-09-13 | 엘지전자 주식회사 | 이동단말기에서 자동이득제어기의 온도보상회로 |
KR20040013282A (ko) * | 2002-08-05 | 2004-02-14 | 한국전자통신연구원 | 감쇄기의 온도보상 회로 및 그 방법 |
-
1998
- 1998-10-22 JP JP30091698A patent/JP3562977B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000134063A (ja) | 2000-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6426677B1 (en) | Linearization bias circuit for BJT amplifiers | |
JP3678939B2 (ja) | 温度補償を行ったagc回路 | |
EP0587965B1 (en) | Differential transconductance stage, dynamically controlled by the input signal's amplitude | |
JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形c級増幅器 | |
US4088963A (en) | Gain control circuit | |
JP3562977B2 (ja) | 減衰回路 | |
US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
US7345556B2 (en) | Variable attenuation circuit having large attenuation amount with small circuit size | |
JP3061674B2 (ja) | 利得制御回路 | |
JPH0314818Y2 (ja) | ||
US6218906B1 (en) | Amplifier circuit | |
JP2002217659A (ja) | 利得制御回路 | |
JPH08340219A (ja) | 無線周波数で作動するaクラス増幅器 | |
JP2606165B2 (ja) | インピーダンス整合回路 | |
JP2953393B2 (ja) | 可変利得増幅回路 | |
JPH10126215A (ja) | 可変減衰装置 | |
JP2001057511A (ja) | 線形増幅回路 | |
JP3168724B2 (ja) | 可変利得広帯域増幅器 | |
KR19990063796A (ko) | 교류 결합 증폭기의 인덕터없는 전압 바이어싱 회로 | |
JP2001244766A (ja) | 可変利得増幅器 | |
JPH0537530Y2 (ja) | ||
JP3085203B2 (ja) | プリアンプ | |
JPH0547123B2 (ja) | ||
JPH05102765A (ja) | 利得制御回路 | |
JP2001352223A (ja) | 前置増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040601 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |