JP3168724B2 - 可変利得広帯域増幅器 - Google Patents
可変利得広帯域増幅器Info
- Publication number
- JP3168724B2 JP3168724B2 JP25582792A JP25582792A JP3168724B2 JP 3168724 B2 JP3168724 B2 JP 3168724B2 JP 25582792 A JP25582792 A JP 25582792A JP 25582792 A JP25582792 A JP 25582792A JP 3168724 B2 JP3168724 B2 JP 3168724B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- resistor
- potential
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、利得を変化できる広帯
域増幅器に関し、特に精密に利得の制御を行なう必要が
あり、しかも広帯域特性が必要とされる用途に有用な、
可変利得広帯域増幅器に関するものである。
域増幅器に関し、特に精密に利得の制御を行なう必要が
あり、しかも広帯域特性が必要とされる用途に有用な、
可変利得広帯域増幅器に関するものである。
【０００２】超音波探傷器，超音波濃度計，超音波ボル
ト軸力計等においては、センサから受信された超音波信
号を増幅するために可変利得広帯域増幅器を必要とす
る。
ト軸力計等においては、センサから受信された超音波信
号を増幅するために可変利得広帯域増幅器を必要とす
る。
【０００３】このような目的に使用される可変利得広帯
域増幅器は、数［ＫHz］〜数十［ＭHz］の広帯域におい
て、一定利得で増幅を行なうことができるとともに、制
御電圧に応じて希望する一定利得に、高精度かつ高安定
に設定可能であることが要求されている。
域増幅器は、数［ＫHz］〜数十［ＭHz］の広帯域におい
て、一定利得で増幅を行なうことができるとともに、制
御電圧に応じて希望する一定利得に、高精度かつ高安定
に設定可能であることが要求されている。
【０００４】
【従来の技術】図９は、従来の可変利得増幅器の一例を
示したものであって、ラジオ受信機等に使用されている
自動利得制御（ＡＧＣ）増幅回路を例示し、Ｑ1,Ｑ2 は
トランジスタ、ＶAGC はＡＧＣ電圧の端子電圧を示す。
示したものであって、ラジオ受信機等に使用されている
自動利得制御（ＡＧＣ）増幅回路を例示し、Ｑ1,Ｑ2 は
トランジスタ、ＶAGC はＡＧＣ電圧の端子電圧を示す。
【０００５】また図１０は、トランジスタのエミッタ電
流による特性変化を例示したものであって、同図（ａ）
はエミッタ電流（ＩE ）対電力利得（Ｇpr）の特性を示
し、同図（ｂ）はエミッタ電流（ＩE ）対利得帯域幅積
（ｆT ）の特性を示す。
流による特性変化を例示したものであって、同図（ａ）
はエミッタ電流（ＩE ）対電力利得（Ｇpr）の特性を示
し、同図（ｂ）はエミッタ電流（ＩE ）対利得帯域幅積
（ｆT ）の特性を示す。
【０００６】図９に示されたＡＧＣ増幅回路は、ＶAGC
端子の電圧を変化させて、トランジスタＱ2 のエミッタ
電流（コレクタ電流）を変化させることによって、図１
０（ａ）に示される特性に基づいてその電力利得を変化
させて、増幅回路の利得を変化させるものである。
端子の電圧を変化させて、トランジスタＱ2 のエミッタ
電流（コレクタ電流）を変化させることによって、図１
０（ａ）に示される特性に基づいてその電力利得を変化
させて、増幅回路の利得を変化させるものである。
【０００７】図１０（ａ）の特性から示されるように、
電力利得Ｇprは、ある電流値ＩG において最大値Ｇmax
となり、これよりもエミッタ電流が多くても、少なくて
も、電力利得は低下する。
電力利得Ｇprは、ある電流値ＩG において最大値Ｇmax
となり、これよりもエミッタ電流が多くても、少なくて
も、電力利得は低下する。
【０００８】この際、ＡＧＣ電圧ＶAGC を低下させて、
エミッタ電流が減少する方向に制御する方法を、リバー
ス形ＡＧＣと呼び、消費電流を少なくできるが、反面、
歪みが多くなる欠点を有している。
エミッタ電流が減少する方向に制御する方法を、リバー
ス形ＡＧＣと呼び、消費電流を少なくできるが、反面、
歪みが多くなる欠点を有している。
【０００９】これに対して、ＡＧＣ電圧ＶAGC を上昇さ
せて、エミッタ電流が増加する方向に制御する方法を、
フォワード形ＡＧＣと呼び、歪みは少なくなるが、反
面、消費電流が多くなる欠点を有している。
せて、エミッタ電流が増加する方向に制御する方法を、
フォワード形ＡＧＣと呼び、歪みは少なくなるが、反
面、消費電流が多くなる欠点を有している。
【００１０】このような原理に基づく利得可変方式は、
エミッタ電流を変化させたときの電力利得の変化を利用
しているので、抵抗を負荷とする広帯域増幅器において
は、トランジスタの動作点が変化するため、実現が困難
である。
エミッタ電流を変化させたときの電力利得の変化を利用
しているので、抵抗を負荷とする広帯域増幅器において
は、トランジスタの動作点が変化するため、実現が困難
である。
【００１１】また図１０（ｂ）に示すように、エミッタ
電流の変化に伴って、トランジスタの利得帯域幅積ｆT
が変化するため、周波数特性自体が変化するという欠点
も存在する。このため、可変利得広帯域増幅器への応用
には、不向きである。
電流の変化に伴って、トランジスタの利得帯域幅積ｆT
が変化するため、周波数特性自体が変化するという欠点
も存在する。このため、可変利得広帯域増幅器への応用
には、不向きである。
【００１２】可変利得増幅器としては、この他に、演算
増幅器（ＯＰアンプ）のフィードバック抵抗をアナログ
スイッチを用いて切り換える方法や、ＰＩＮダイオード
を使用する方法等があるが、前者の方法は、演算増幅器
自体、高周波用として対応しにくいという欠点があり、
また後者の方法は、微小信号レベルでしか使用できない
という欠点があり、いずれにしても、可変利得広帯域増
幅器への応用は困難である。
増幅器（ＯＰアンプ）のフィードバック抵抗をアナログ
スイッチを用いて切り換える方法や、ＰＩＮダイオード
を使用する方法等があるが、前者の方法は、演算増幅器
自体、高周波用として対応しにくいという欠点があり、
また後者の方法は、微小信号レベルでしか使用できない
という欠点があり、いずれにしても、可変利得広帯域増
幅器への応用は困難である。
【００１３】近年において、ビデオ信号増幅器等におい
て、広帯域の可変利得増幅器が用いられるようになっ
た。図１１は、従来の可変利得増幅器の他の例を示した
ものであって、差動増幅器を基本とした回路からなるも
のである。図中、Ｑ1,〜Ｑ4 はトランジスタ、Ｄ1,Ｄ2
はダイオード、Ｒ1 〜Ｒ4 は抵抗、符号１００は定電流
源である。図１２は、差動増幅器の構成例を示したもの
であって、Ｑ1,Ｑ2 はトランジスタ、Ｒ1 〜Ｒ5 は抵抗
である。
て、広帯域の可変利得増幅器が用いられるようになっ
た。図１１は、従来の可変利得増幅器の他の例を示した
ものであって、差動増幅器を基本とした回路からなるも
のである。図中、Ｑ1,〜Ｑ4 はトランジスタ、Ｄ1,Ｄ2
はダイオード、Ｒ1 〜Ｒ4 は抵抗、符号１００は定電流
源である。図１２は、差動増幅器の構成例を示したもの
であって、Ｑ1,Ｑ2 はトランジスタ、Ｒ1 〜Ｒ5 は抵抗
である。
【００１４】また、図１２に示された差動増幅器におい
ては、抵抗Ｒ3,Ｒ4 Ｒ5 のとき、入力端子ｉｎ１，ｉ
ｎ２から信号を入力すると、出力端子ｏｕｔ１，ｏｕｔ
２から差動信号出力として取り出すことができる。この
場合、、抵抗Ｒ1 の大きさが抵抗Ｒ5 のおおむね数十倍
以下のとき、増幅度Ｇは次式によって求められる。 Ｇ＝Ｒ1 ／Ｒ5 …（１） ここで、 Ｒ1 ＝Ｒ2, Ｒ3 ＝Ｒ4
ては、抵抗Ｒ3,Ｒ4 Ｒ5 のとき、入力端子ｉｎ１，ｉ
ｎ２から信号を入力すると、出力端子ｏｕｔ１，ｏｕｔ
２から差動信号出力として取り出すことができる。この
場合、、抵抗Ｒ1 の大きさが抵抗Ｒ5 のおおむね数十倍
以下のとき、増幅度Ｇは次式によって求められる。 Ｇ＝Ｒ1 ／Ｒ5 …（１） ここで、 Ｒ1 ＝Ｒ2, Ｒ3 ＝Ｒ4
【００１５】これは、抵抗Ｒ3,Ｒ4 からトランジスタＱ
1,Ｑ2 への負帰還の量が、抵抗Ｒ5によって制御され、
その結果、トランジスタＱ1,Ｑ2 のパラメータには左右
されずに、抵抗値の比によって増幅度が定まることを意
味している。
1,Ｑ2 への負帰還の量が、抵抗Ｒ5によって制御され、
その結果、トランジスタＱ1,Ｑ2 のパラメータには左右
されずに、抵抗値の比によって増幅度が定まることを意
味している。
【００１６】図１１に示された可変利得増幅器は、トラ
ンジスタＱ1,Ｑ2 のエミッタ側に利得可変回路を設ける
ことによって、等価的に抵抗Ｒ5 を可変にして利得制御
を行なうものである。
ンジスタＱ1,Ｑ2 のエミッタ側に利得可変回路を設ける
ことによって、等価的に抵抗Ｒ5 を可変にして利得制御
を行なうものである。
【００１７】図１１において、ＡＧＣ電圧ＶAGC を高く
してトランジスタＱ3 をオンにすると、トランジスタＱ
1,Ｑ2 のエミッタ電流は、ダイオードＤ1,Ｄ2 を経てト
ランジスタＱ3 に流れる。その結果、等価的に、図１２
において抵抗Ｒ5 が非常に小さくなり利得Ｇは大きくな
る。
してトランジスタＱ3 をオンにすると、トランジスタＱ
1,Ｑ2 のエミッタ電流は、ダイオードＤ1,Ｄ2 を経てト
ランジスタＱ3 に流れる。その結果、等価的に、図１２
において抵抗Ｒ5 が非常に小さくなり利得Ｇは大きくな
る。
【００１８】逆に、ＡＧＣ電圧ＶAGC を負側に大きくす
ると、トランジスタＱ4 がオンになって、トランジスタ
Ｑ1,Ｑ2 のエミッタ電流は、抵抗Ｒ3,Ｒ4 を経てトラン
ジスタＱ4 に流れることとなる。その結果、等価的に、
図１１において、抵抗Ｒ5 が無限大となって、利得は
（１）式では表されなくなって、次式のようになる。 Ｇ＝Ｒ1 ／Ｒ3 …（２）
ると、トランジスタＱ4 がオンになって、トランジスタ
Ｑ1,Ｑ2 のエミッタ電流は、抵抗Ｒ3,Ｒ4 を経てトラン
ジスタＱ4 に流れることとなる。その結果、等価的に、
図１１において、抵抗Ｒ5 が無限大となって、利得は
（１）式では表されなくなって、次式のようになる。 Ｇ＝Ｒ1 ／Ｒ3 …（２）
【００１９】従ってこの範囲内で、ＡＧＣ電圧ＶAGC を
変化させることによって、増幅度Ｇを制御することが可
能となる。この回路では、トランジスタＱ1,Ｑ2 に流れ
るバイアス電流が一定しているため、出力ｏｕｔ１，ｏ
ｕｔ２の動作点は、利得制御動作によって変化しないと
いう利点がある。しかしながら、ＡＧＣ電圧ＶAGC に対
する利得制御が非線形となり、高精度に利得制御を行な
うことは困難である。
変化させることによって、増幅度Ｇを制御することが可
能となる。この回路では、トランジスタＱ1,Ｑ2 に流れ
るバイアス電流が一定しているため、出力ｏｕｔ１，ｏ
ｕｔ２の動作点は、利得制御動作によって変化しないと
いう利点がある。しかしながら、ＡＧＣ電圧ＶAGC に対
する利得制御が非線形となり、高精度に利得制御を行な
うことは困難である。
【００２０】図１３は、ビデオ信号可変利得増幅器の一
例を示すものであって、図中、Ｑ1〜Ｑ16はそれぞれト
ランジスタ、Ｒ1 〜Ｒ21は抵抗である。この回路も、図
１２に示された差動増幅器を基本とした構成を有してい
るが、この場合は、図１２におけるトランジスタＱ1,Ｑ
2 の負荷抵抗Ｒ1,Ｒ2 を変えることによって、利得を制
御するようになっている。
例を示すものであって、図中、Ｑ1〜Ｑ16はそれぞれト
ランジスタ、Ｒ1 〜Ｒ21は抵抗である。この回路も、図
１２に示された差動増幅器を基本とした構成を有してい
るが、この場合は、図１２におけるトランジスタＱ1,Ｑ
2 の負荷抵抗Ｒ1,Ｒ2 を変えることによって、利得を制
御するようになっている。
【００２１】図１３の場合、図１２に示された差動増幅
器のトランジスタＱ1 Ｑ2 に相当する部分は、トランジ
スタＱ5,Ｑ6 であり、その負荷抵抗Ｒ1,Ｒ2 の部分に、
カスケード増幅器Ｑ1 〜Ｑ4 を設けている。負荷抵抗
は、トランジスタＱ1,Ｑ4 のコレクタに接続された抵抗
Ｒ2,Ｒ3 である。
器のトランジスタＱ1 Ｑ2 に相当する部分は、トランジ
スタＱ5,Ｑ6 であり、その負荷抵抗Ｒ1,Ｒ2 の部分に、
カスケード増幅器Ｑ1 〜Ｑ4 を設けている。負荷抵抗
は、トランジスタＱ1,Ｑ4 のコレクタに接続された抵抗
Ｒ2,Ｒ3 である。
【００２２】カスケード増幅器Ｑ1〜Ｑ4のうち、負荷抵
抗が接続されていない、トランジスタＱ2,Ｑ3 のコレク
タは、直接、電源ラインに接続されている。このトラン
ジスタＱ2,Ｑ3 のベースは、相互に接続されて分圧抵抗
Ｒ1,Ｒ4 を介してＶAGC 端子に接続されている。
抗が接続されていない、トランジスタＱ2,Ｑ3 のコレク
タは、直接、電源ラインに接続されている。このトラン
ジスタＱ2,Ｑ3 のベースは、相互に接続されて分圧抵抗
Ｒ1,Ｒ4 を介してＶAGC 端子に接続されている。
【００２３】そして、入力端子ｉｎ（＋），ｉｎ（−）
から入力された信号は、トランジスタＱ5,Ｑ6 によって
差動増幅されて、それぞれのトランジスタのコレクタ電
流の変化を生じる。ここでトランジスタＱ5 のコレクタ
電流は、トランジスタＱ1,Ｑ2 のエミッタ電流の和であ
り、トランジスタＱ6 のコレクタ電流は、トランジスタ
Ｑ3,Ｑ4 のエミッタ電流の和となる。
から入力された信号は、トランジスタＱ5,Ｑ6 によって
差動増幅されて、それぞれのトランジスタのコレクタ電
流の変化を生じる。ここでトランジスタＱ5 のコレクタ
電流は、トランジスタＱ1,Ｑ2 のエミッタ電流の和であ
り、トランジスタＱ6 のコレクタ電流は、トランジスタ
Ｑ3,Ｑ4 のエミッタ電流の和となる。
【００２４】ＶAGC 端子の電圧が低く、トランジスタＱ
2,Ｑ3 がオフの状態では、トランジスタＱ5 のコレクタ
電流の大部分は、トランジスタＱ1 を経て負荷抵抗Ｒ2
に流れて、最大利得となる。またＶAGC 端子の電圧が高
く、トランジスタＱ2,Ｑ3 がオンの状態では、トランジ
スタＱ5 のコレクタ電流の大部分が、トランジスタＱ2
のコレクタ電流となるため、負荷抵抗Ｒ2 に流れる電流
は最小となって、最小利得となる。トランジスタＱ6 側
についても、全く同様の動作状態となる。
2,Ｑ3 がオフの状態では、トランジスタＱ5 のコレクタ
電流の大部分は、トランジスタＱ1 を経て負荷抵抗Ｒ2
に流れて、最大利得となる。またＶAGC 端子の電圧が高
く、トランジスタＱ2,Ｑ3 がオンの状態では、トランジ
スタＱ5 のコレクタ電流の大部分が、トランジスタＱ2
のコレクタ電流となるため、負荷抵抗Ｒ2 に流れる電流
は最小となって、最小利得となる。トランジスタＱ6 側
についても、全く同様の動作状態となる。
【００２５】このため、この図１３においても、ＶAGC
端子の電圧を上記の電圧範囲内で制御することによっ
て、利得を制御することが可能となる。
端子の電圧を上記の電圧範囲内で制御することによっ
て、利得を制御することが可能となる。
【００２６】しかしながら、この方式では、出力端，
の動作点が、利得制御に伴って変化するという欠点が
ある。また、出力を取り出すトランジスタのコレクタ電
流自体が大幅に変化して、周波数特性が変化しやすいと
いう問題がある。
の動作点が、利得制御に伴って変化するという欠点が
ある。また、出力を取り出すトランジスタのコレクタ電
流自体が大幅に変化して、周波数特性が変化しやすいと
いう問題がある。
【００２７】
【発明が解決しようとする課題】上述のように、従来の
可変利得広帯域増幅器においては、利得可変に伴って動
作点の変化を生じるため、抵抗を負荷とする回路構成が
困難であったり、また利得変化に伴う周波数特性の変化
が生じるという問題があった。そのため、広帯域増幅を
可能とし且つ電圧制御によって高精度に利得制御を行な
うことが可能な、可変利得広帯域増幅器を実現すること
はできなかった。
可変利得広帯域増幅器においては、利得可変に伴って動
作点の変化を生じるため、抵抗を負荷とする回路構成が
困難であったり、また利得変化に伴う周波数特性の変化
が生じるという問題があった。そのため、広帯域増幅を
可能とし且つ電圧制御によって高精度に利得制御を行な
うことが可能な、可変利得広帯域増幅器を実現すること
はできなかった。
【００２８】
【発明の目的】本発明は、このような従来技術の課題を
解決しようとするものであって、広帯域増幅回路であっ
て、しかも電圧制御によって高精度に利得制御を行なう
ことができる、可変利得広帯域増幅器を提供することを
目的としている。
解決しようとするものであって、広帯域増幅回路であっ
て、しかも電圧制御によって高精度に利得制御を行なう
ことができる、可変利得広帯域増幅器を提供することを
目的としている。
【００２９】
【課題を解決するための手段】本発明では、入力信号が
ベースに接続されエミッタが抵抗Ｒ2 を介して負電源に
接続された第１のトランジスタＱ1 と、固定電源がベー
スに接続されコレクタが抵抗Ｒ1 を介して正電源に接続
され当該コレクタより増幅信号を外部出力する第２のト
ランジスタＱ2 と、第１のトランジスタＱ1 と第２のト
ランジスタＱ2との間に接続されベースにＡＧＣ電圧Ｖ
AGC が接続された第３のトランジスタＱ 3 とを有する増
幅回路を設ける。また、第２のトランジスタＱ2 と第３
のトランジスタＱ3 の直列回路部分に、当該第２のトラ
ンジスタＱ2 のベース電位より低い電位にベース電位が
設定された第４のトランジスタＱ4 を並列接続し、第２
のトランジスタＱ2 のエミッタを、第５のトランジスタ
Ｑ5 と定電流源とから成る直列回路を介して接地すると
共に、この第５のトランジスタＱ5 のべース電位を第２
のトランジスタＱ2 のベース電位よりも低く設定する。
更に、第４のトランジスタＱ4 への通電電流値に応じて
定電流源の電流値が調整されるようにする、という構成
を採っている。これによって前述した目的を達成しよう
とするものである。
ベースに接続されエミッタが抵抗Ｒ2 を介して負電源に
接続された第１のトランジスタＱ1 と、固定電源がベー
スに接続されコレクタが抵抗Ｒ1 を介して正電源に接続
され当該コレクタより増幅信号を外部出力する第２のト
ランジスタＱ2 と、第１のトランジスタＱ1 と第２のト
ランジスタＱ2との間に接続されベースにＡＧＣ電圧Ｖ
AGC が接続された第３のトランジスタＱ 3 とを有する増
幅回路を設ける。また、第２のトランジスタＱ2 と第３
のトランジスタＱ3 の直列回路部分に、当該第２のトラ
ンジスタＱ2 のベース電位より低い電位にベース電位が
設定された第４のトランジスタＱ4 を並列接続し、第２
のトランジスタＱ2 のエミッタを、第５のトランジスタ
Ｑ5 と定電流源とから成る直列回路を介して接地すると
共に、この第５のトランジスタＱ5 のべース電位を第２
のトランジスタＱ2 のベース電位よりも低く設定する。
更に、第４のトランジスタＱ4 への通電電流値に応じて
定電流源の電流値が調整されるようにする、という構成
を採っている。これによって前述した目的を達成しよう
とするものである。
【００３０】
【作用】図１において、入力端子ｉｎから入力した信号
は、トランジスタＱ1,抵抗Ｒ2によって定まる増幅度に
よって増幅され、トランジスタＱ1 のコレクタ電流の変
化として出力される。トランジスタＱ1 のコレクタ電流
ｉ3 は、トランジスタＱ3 のエミッタ電流ｉ1 と、トラ
ンジスタＱ4 のエミッタ電流ｉ2 の和となっており、こ
の電流の配分比がＡＧＣ電圧ＶAGC によって定まること
になる。トランジスタＱ4 のコレクタは、抵抗等からな
る電流検出部２を経て、正電源ＶCCに接続されている。
トランジスタＱ3 のコレクタは、トランジスタＱ2 のエ
ミッタに接続され、トランジスタＱ2 のコレクタは、負
荷抵抗Ｒ1 を経て正電源ＶCCに接続されていて、トラン
ジスタＱ2 のコレクタから出力信号ｏｕｔが発生する。
ここでトランジスタＱ5 がない場合には、負荷抵抗Ｒ1
にはトランジスタＱ2 の電流ｉ1 から、トランジスタＱ
2,Ｑ3 のベース電流を差し引いた分の電流（≒ｉ1 ）が
流れ、出力電圧Ｖout ≒Ｒ1 ・ｉ1 が生じる。電流ｉ1
は、ＡＧＣ電圧ＶAGCによって制御されているため、こ
の増幅器の利得は、ＶAGC によって定まる。ところが、
トランジスタＱ2 のバイアス電流も同時に増減するた
め、利得制御に伴ってトランジスタＱ2 の動作点も大幅
に変化し、出力動作基準電圧の大幅な変化と、周波数特
性の大幅な変化を生じる。
は、トランジスタＱ1,抵抗Ｒ2によって定まる増幅度に
よって増幅され、トランジスタＱ1 のコレクタ電流の変
化として出力される。トランジスタＱ1 のコレクタ電流
ｉ3 は、トランジスタＱ3 のエミッタ電流ｉ1 と、トラ
ンジスタＱ4 のエミッタ電流ｉ2 の和となっており、こ
の電流の配分比がＡＧＣ電圧ＶAGC によって定まること
になる。トランジスタＱ4 のコレクタは、抵抗等からな
る電流検出部２を経て、正電源ＶCCに接続されている。
トランジスタＱ3 のコレクタは、トランジスタＱ2 のエ
ミッタに接続され、トランジスタＱ2 のコレクタは、負
荷抵抗Ｒ1 を経て正電源ＶCCに接続されていて、トラン
ジスタＱ2 のコレクタから出力信号ｏｕｔが発生する。
ここでトランジスタＱ5 がない場合には、負荷抵抗Ｒ1
にはトランジスタＱ2 の電流ｉ1 から、トランジスタＱ
2,Ｑ3 のベース電流を差し引いた分の電流（≒ｉ1 ）が
流れ、出力電圧Ｖout ≒Ｒ1 ・ｉ1 が生じる。電流ｉ1
は、ＡＧＣ電圧ＶAGCによって制御されているため、こ
の増幅器の利得は、ＶAGC によって定まる。ところが、
トランジスタＱ2 のバイアス電流も同時に増減するた
め、利得制御に伴ってトランジスタＱ2 の動作点も大幅
に変化し、出力動作基準電圧の大幅な変化と、周波数特
性の大幅な変化を生じる。
【００３１】このような欠点を解消するため、本発明で
は、トランジスタＱ4 のコレクタ電流ｉ2 を抵抗等から
なる電流検出部２で検出し、ローパスフィルタ３を介し
てその直流分を取り出して、トランジスタＱ5 のエミッ
タ側に接続された定電流源１を制御して、トランジスタ
Ｑ5 に電流ｉ2 の直流分と同じ電流が流れるようにする
ことによって、トランジスタＱ2 に対するバイアス電流
が常に一定になるようにする。トランジスタＱ5 の作用
としては、この他に、トランジスタＱ3 のコレクタから
の有効な信号成分が、トランジスタＱ5 側に流れること
なく、すべてトランジスタＱ2 に流れるように、トラン
ジスタＱ5 のコレクタ電流の交流分に対するインピーダ
ンスを大きくする役割を果たしている。すなわち、トラ
ンジスタＱ5 は、直流定電流源であって、交流成分の電
流変化を妨げる役割を有している。これによって、図１
の回路では、利得の制御に伴うトランジスタＱ2 の動作
点の変化がなく、従って、前述のような問題点のない、
増幅動作を行なうことができる。
は、トランジスタＱ4 のコレクタ電流ｉ2 を抵抗等から
なる電流検出部２で検出し、ローパスフィルタ３を介し
てその直流分を取り出して、トランジスタＱ5 のエミッ
タ側に接続された定電流源１を制御して、トランジスタ
Ｑ5 に電流ｉ2 の直流分と同じ電流が流れるようにする
ことによって、トランジスタＱ2 に対するバイアス電流
が常に一定になるようにする。トランジスタＱ5 の作用
としては、この他に、トランジスタＱ3 のコレクタから
の有効な信号成分が、トランジスタＱ5 側に流れること
なく、すべてトランジスタＱ2 に流れるように、トラン
ジスタＱ5 のコレクタ電流の交流分に対するインピーダ
ンスを大きくする役割を果たしている。すなわち、トラ
ンジスタＱ5 は、直流定電流源であって、交流成分の電
流変化を妨げる役割を有している。これによって、図１
の回路では、利得の制御に伴うトランジスタＱ2 の動作
点の変化がなく、従って、前述のような問題点のない、
増幅動作を行なうことができる。
【００３２】
【発明の実施例】以下、本発明の第１実施例としての原
理的構成（その１）を、図１に基づいて説明する。この
図１に示す第１実施例は、入力信号がベースに接続され
エミッタが抵抗Ｒ2 を介して負電源に接続された第１の
トランジスタＱ1 と、固定電源がベースに接続されコレ
クタが抵抗Ｒ1 を介して正電源に接続され当該コレクタ
より増幅信号を外部出力する第２のトランジスタＱ
2 と、第１のトランジスタＱ1 と第２のトランジスタＱ
2 との間に接続されベースにＡＧＣ電圧ＶAGC が接続さ
れた第３のトランジスタＱ3 とを有する増幅回路を有し
ている。また、第２のトランジスタＱ2 と第３のトラン
ジスタＱ3 の直列回路部分に、前記第２のトランジスタ
Ｑ2 のベース電位より低い電位にベース電位が設定され
た第４のトランジスタＱ4を並列接続し、第２のトラン
ジスタＱ2 のエミッタを、第５のトランジスタＱ5と定
電流源とから成る直列回路を介して接地し、この第５の
トランジスタＱ5 のべース電位が第２のトランジスタＱ
2 のベース電位よりも低く設定されている。そして、第
４のトランジスタＱ4 への通電電流値に応じて前記定電
流源の電流値を調整するようになっている。これを更に
詳述すると、図１は、本発明の可変利得広帯域増幅器の
原理的構成（その１）を示したものであって、Ｑ1 〜Ｑ
5 はトランジスタ、符号１は定電流源、符号２は電流検
出部、符号３はローパスフィルタ（Ｌ．Ｐ．Ｆ）を示
す。また、ＶA,ＶB,ＶC は基準電圧である。
理的構成（その１）を、図１に基づいて説明する。この
図１に示す第１実施例は、入力信号がベースに接続され
エミッタが抵抗Ｒ2 を介して負電源に接続された第１の
トランジスタＱ1 と、固定電源がベースに接続されコレ
クタが抵抗Ｒ1 を介して正電源に接続され当該コレクタ
より増幅信号を外部出力する第２のトランジスタＱ
2 と、第１のトランジスタＱ1 と第２のトランジスタＱ
2 との間に接続されベースにＡＧＣ電圧ＶAGC が接続さ
れた第３のトランジスタＱ3 とを有する増幅回路を有し
ている。また、第２のトランジスタＱ2 と第３のトラン
ジスタＱ3 の直列回路部分に、前記第２のトランジスタ
Ｑ2 のベース電位より低い電位にベース電位が設定され
た第４のトランジスタＱ4を並列接続し、第２のトラン
ジスタＱ2 のエミッタを、第５のトランジスタＱ5と定
電流源とから成る直列回路を介して接地し、この第５の
トランジスタＱ5 のべース電位が第２のトランジスタＱ
2 のベース電位よりも低く設定されている。そして、第
４のトランジスタＱ4 への通電電流値に応じて前記定電
流源の電流値を調整するようになっている。これを更に
詳述すると、図１は、本発明の可変利得広帯域増幅器の
原理的構成（その１）を示したものであって、Ｑ1 〜Ｑ
5 はトランジスタ、符号１は定電流源、符号２は電流検
出部、符号３はローパスフィルタ（Ｌ．Ｐ．Ｆ）を示
す。また、ＶA,ＶB,ＶC は基準電圧である。
【００３３】図１において、入力端子ｉｎから入力した
信号は、トランジスタＱ1,抵抗Ｒ2によって定まる増幅
度によって増幅されて、トランジスタＱ1 のコレクタ電
流の変化として出力される。トランジスタＱ1 のコレク
タ電流ｉ3 は、トランジスタＱ3 のエミッタ電流ｉ1
と、トランジスタＱ4 のエミッタ電流ｉ2 の和となって
おり、この電流の配分比がＡＧＣ電圧ＶAGC によって定
まることになる。
信号は、トランジスタＱ1,抵抗Ｒ2によって定まる増幅
度によって増幅されて、トランジスタＱ1 のコレクタ電
流の変化として出力される。トランジスタＱ1 のコレク
タ電流ｉ3 は、トランジスタＱ3 のエミッタ電流ｉ1
と、トランジスタＱ4 のエミッタ電流ｉ2 の和となって
おり、この電流の配分比がＡＧＣ電圧ＶAGC によって定
まることになる。
【００３４】すなわちｉ3 ＝ｉ1 ＋ｉ2 であって、トラ
ンジスタＱ3 とＱ4 の特性が揃っていれば、ＶA ＝Ｖ
AGC のとき、ｉ1 ＝ｉ2 となって、電流は１：１の割合
で流れる。ＶAGC ＜ＶA のときは、ｉ1 ＜ｉz となる。
ンジスタＱ3 とＱ4 の特性が揃っていれば、ＶA ＝Ｖ
AGC のとき、ｉ1 ＝ｉ2 となって、電流は１：１の割合
で流れる。ＶAGC ＜ＶA のときは、ｉ1 ＜ｉz となる。
【００３５】トランジスタＱ4 のコレクタは、抵抗等か
らなる電流検出部２を経て、正電源ＶCCに接続されてい
る。トランジスタＱ3 のコレクタは、トランジスタＱ2
のエミッタに接続され、トランジスタＱ2 のコレクタ
は、負荷抵抗Ｒ1 を経て正電源ＶCCに接続されていて、
トランジスタＱ2 のコレクタから出力信号ｏｕｔが発生
する。
らなる電流検出部２を経て、正電源ＶCCに接続されてい
る。トランジスタＱ3 のコレクタは、トランジスタＱ2
のエミッタに接続され、トランジスタＱ2 のコレクタ
は、負荷抵抗Ｒ1 を経て正電源ＶCCに接続されていて、
トランジスタＱ2 のコレクタから出力信号ｏｕｔが発生
する。
【００３６】ここでトランジスタＱ5 がない場合には、
負荷抵抗Ｒ1 にはトランジスタＱ2の電流ｉ1 から、ト
ランジスタＱ2,Ｑ3 のベース電流を差し引いた分の電流
（≒ｉ1 ）が流れ、これによって出力電圧Ｖout ≒Ｒ1
ｉ1 が生じる。電流ｉ1 は、ＡＧＣ電圧ＶAGC によって
制御されているため、この増幅器の利得は、ＶAGC によ
って定まることになる。
負荷抵抗Ｒ1 にはトランジスタＱ2の電流ｉ1 から、ト
ランジスタＱ2,Ｑ3 のベース電流を差し引いた分の電流
（≒ｉ1 ）が流れ、これによって出力電圧Ｖout ≒Ｒ1
ｉ1 が生じる。電流ｉ1 は、ＡＧＣ電圧ＶAGC によって
制御されているため、この増幅器の利得は、ＶAGC によ
って定まることになる。
【００３７】ところが、トランジスタＱ2 のバイアス電
流も同時に増減するため、利得制御に伴ってトランジス
タＱ2 の動作点も大幅に変化し、出力動作基準電圧の大
幅な変化と、周波数特性の大幅な変化を生じることにな
る。
流も同時に増減するため、利得制御に伴ってトランジス
タＱ2 の動作点も大幅に変化し、出力動作基準電圧の大
幅な変化と、周波数特性の大幅な変化を生じることにな
る。
【００３８】このため、本第１実施例では、トランジス
タＱ4 のコレクタ電流ｉ2 を抵抗等からなる電流検出部
２で検出し、ローパスフィルタ３を介してその直流分を
取り出して、トランジスタＱ5 のエミッタ側に接続され
た定電流源１を制御して、トランジスタＱ5 に電流ｉ2
の直流分と同じ電流が流れるようにすることによって、
トランジスタＱ2 に対するバイアス電流が常に一定にな
るようにする。
タＱ4 のコレクタ電流ｉ2 を抵抗等からなる電流検出部
２で検出し、ローパスフィルタ３を介してその直流分を
取り出して、トランジスタＱ5 のエミッタ側に接続され
た定電流源１を制御して、トランジスタＱ5 に電流ｉ2
の直流分と同じ電流が流れるようにすることによって、
トランジスタＱ2 に対するバイアス電流が常に一定にな
るようにする。
【００３９】トランジスタＱ5 の作用としては、この他
に、トランジスタＱ3 のコレクタからの有効な信号成分
が、トランジスタＱ5 側に流れることなく、すべてトラ
ンジスタＱ2 に流れるように、トランジスタＱ5 のコレ
クタ電流の交流分に対するインピーダンスを大きくする
役割を果たしている。すなわち、トランジスタＱ5 は、
直流定電流源であって、交流成分の電流変化を妨げる役
割を有している。
に、トランジスタＱ3 のコレクタからの有効な信号成分
が、トランジスタＱ5 側に流れることなく、すべてトラ
ンジスタＱ2 に流れるように、トランジスタＱ5 のコレ
クタ電流の交流分に対するインピーダンスを大きくする
役割を果たしている。すなわち、トランジスタＱ5 は、
直流定電流源であって、交流成分の電流変化を妨げる役
割を有している。
【００４０】これによって、図１の回路では、利得の制
御に伴うトランジスタＱ2 の動作点の変化がなく、従っ
て、前述のような問題点のない、増幅動作を行なうこと
ができる。
御に伴うトランジスタＱ2 の動作点の変化がなく、従っ
て、前述のような問題点のない、増幅動作を行なうこと
ができる。
【００４１】さらにトランジスタＱ3 は、利得可変動作
によって、コレクタ電流が大幅に変化するが、コレクタ
電圧は「ＶB −０．６Ｖ」であってほぼ一定であり、ま
たエミッタ電圧も「ＶA −０．６Ｖ」であってほぼ一定
であって、ＶCE（コレクタ−エミッタ間電圧）はほぼ一
定である。
によって、コレクタ電流が大幅に変化するが、コレクタ
電圧は「ＶB −０．６Ｖ」であってほぼ一定であり、ま
たエミッタ電圧も「ＶA −０．６Ｖ」であってほぼ一定
であって、ＶCE（コレクタ−エミッタ間電圧）はほぼ一
定である。
【００４２】またトランジスタＱ3 では、信号の増幅は
行なわず、トランジスタＱ1 の出力電流をそのままトラ
ンジスタＱ2 に伝える役割を果たしているだけなので、
コレクタ電流の変化に伴う、周波数特性その他の性能へ
の影響を極力少なくすることができる。
行なわず、トランジスタＱ1 の出力電流をそのままトラ
ンジスタＱ2 に伝える役割を果たしているだけなので、
コレクタ電流の変化に伴う、周波数特性その他の性能へ
の影響を極力少なくすることができる。
【００４３】
【第２実施例】図２にこれを示す。この図２に示す第２
実施例は、図１に示す実施例と同様に、まず、入力信号
がベースに接続されエミッタが抵抗Ｒ2 を介して負電源
に接続された第１のトランジスタＱ1 と、固定電源がベ
ースに接続されコレクタが抵抗Ｒ1 を介して正電源に接
続され当該コレクタより増幅信号を外部出力する第２の
トランジスタＱ2 と、第１のトランジスタＱ1 と第２の
トランジスタＱ2 との間に接続されベースが前記第２の
トランジスタＱ2 の電位よりも低く設定された第３のト
ランジスタＱ3 とを有する増幅回路を備えている。ま
た、抵抗Ｒ1 と第２のトランジスタＱ2 と第３のトラン
ジスタＱ3 の直列回路部分に、ＡＧＣ電圧ＶAG C がベー
スに接続された第４のトランジスタＱ4 が並列接続され
ている。更に、第２のトランジスタＱ2 のエミッタを、
第５のトランジスタＱ5 と定電流源とから成る直列回路
を介して接地すると共に、この第５のトランジスタＱ5
のべース電位が第２のトランジスタＱ2 のベース電位よ
りも低く設定されている。そして、第４のトランジスタ
Ｑ4 への通電電流値に応じて定電流源の電流値が調整さ
れるようになっている。この図２に示す第２実施例は、
本発明の可変利得広帯域増幅器の他の原理的構成（その
２）を示したものであって、上述した如く図１における
と同じものを同じ記号で示しているが、ＡＧＣ電圧Ｖ
AGC の接続方法が異なっている。
実施例は、図１に示す実施例と同様に、まず、入力信号
がベースに接続されエミッタが抵抗Ｒ2 を介して負電源
に接続された第１のトランジスタＱ1 と、固定電源がベ
ースに接続されコレクタが抵抗Ｒ1 を介して正電源に接
続され当該コレクタより増幅信号を外部出力する第２の
トランジスタＱ2 と、第１のトランジスタＱ1 と第２の
トランジスタＱ2 との間に接続されベースが前記第２の
トランジスタＱ2 の電位よりも低く設定された第３のト
ランジスタＱ3 とを有する増幅回路を備えている。ま
た、抵抗Ｒ1 と第２のトランジスタＱ2 と第３のトラン
ジスタＱ3 の直列回路部分に、ＡＧＣ電圧ＶAG C がベー
スに接続された第４のトランジスタＱ4 が並列接続され
ている。更に、第２のトランジスタＱ2 のエミッタを、
第５のトランジスタＱ5 と定電流源とから成る直列回路
を介して接地すると共に、この第５のトランジスタＱ5
のべース電位が第２のトランジスタＱ2 のベース電位よ
りも低く設定されている。そして、第４のトランジスタ
Ｑ4 への通電電流値に応じて定電流源の電流値が調整さ
れるようになっている。この図２に示す第２実施例は、
本発明の可変利得広帯域増幅器の他の原理的構成（その
２）を示したものであって、上述した如く図１における
と同じものを同じ記号で示しているが、ＡＧＣ電圧Ｖ
AGC の接続方法が異なっている。
【００４４】図２において、ＶAGC 端子をトランジスタ
Ｑ4 のベースに接続し、トランジスタＱ3 のベースを電
源ＶA の正側端子に接続するようにしても、図１の回路
と同様な動作を行なわせることができる。この場合は、
ＡＧＣ電圧ＶAGC が高くなると、利得が低下するように
動作する。
Ｑ4 のベースに接続し、トランジスタＱ3 のベースを電
源ＶA の正側端子に接続するようにしても、図１の回路
と同様な動作を行なわせることができる。この場合は、
ＡＧＣ電圧ＶAGC が高くなると、利得が低下するように
動作する。
【００４５】
【第３実施例】図３にこれを示す。この図３に示す第３
実施例は、図１に示す実施例と同様に、まず、入力信号
がベースに接続されエミッタが抵抗Ｒ2 を介して負電源
に接続された第１のトランジスタＱ1 と、固定電源がベ
ースに接続されコレクタが抵抗Ｒ1 を介して正電源に接
続され当該コレクタより増幅信号を外部出力する第２の
トランジスタＱ2 と、第１のトランジスタＱ1 と第２の
トランジスタＱ2 との間に接続されベースにＡＧＣ電圧
ＶAGC が接続された第３のトランジスタＱ3 とを有する
増幅回路を備えている。また、第２のトランジスタＱ2
と第３のトランジスタＱ3 の直列回路部分に、当該第２
のトランジスタＱ2 のベース電位より低い電位にベース
電位が設定された第４のトランジスタＱ4 が並列接続さ
れ、第２のトランジスタＱ2 のエミッタを、第５のトラ
ンジスタＱ5 と定電流源とから成る直列回路を介して接
地され、この第５のトランジスタＱ5 のべース電位が第
２のトランジスタＱ2 のベース電位よりも低く設定され
ている。そして、第２のトランジスタＱ2 のコレクタ出
力電圧値に応じて、定電流源の電流値が調整されるよう
になっている。この図３に示す第３実施例は、本発明の
可変利得広帯域増幅器の原理的構成（その３）を示した
ものであって、図１におけると同じものを同じ記号で示
しているが、電流検出部に代えてて電圧検出部４が設け
られている点に特徴を有する。
実施例は、図１に示す実施例と同様に、まず、入力信号
がベースに接続されエミッタが抵抗Ｒ2 を介して負電源
に接続された第１のトランジスタＱ1 と、固定電源がベ
ースに接続されコレクタが抵抗Ｒ1 を介して正電源に接
続され当該コレクタより増幅信号を外部出力する第２の
トランジスタＱ2 と、第１のトランジスタＱ1 と第２の
トランジスタＱ2 との間に接続されベースにＡＧＣ電圧
ＶAGC が接続された第３のトランジスタＱ3 とを有する
増幅回路を備えている。また、第２のトランジスタＱ2
と第３のトランジスタＱ3 の直列回路部分に、当該第２
のトランジスタＱ2 のベース電位より低い電位にベース
電位が設定された第４のトランジスタＱ4 が並列接続さ
れ、第２のトランジスタＱ2 のエミッタを、第５のトラ
ンジスタＱ5 と定電流源とから成る直列回路を介して接
地され、この第５のトランジスタＱ5 のべース電位が第
２のトランジスタＱ2 のベース電位よりも低く設定され
ている。そして、第２のトランジスタＱ2 のコレクタ出
力電圧値に応じて、定電流源の電流値が調整されるよう
になっている。この図３に示す第３実施例は、本発明の
可変利得広帯域増幅器の原理的構成（その３）を示した
ものであって、図１におけると同じものを同じ記号で示
しているが、電流検出部に代えてて電圧検出部４が設け
られている点に特徴を有する。
【００４６】図３に示された回路においては、ＡＧＣ電
圧ＶAGC が低下して、トランジスタＱ3 の電流が減少す
ると、抵抗Ｒ1 における電圧降下が小さくなり、出力端
子ｏｕｔの電圧が上昇する。そのため、電圧検出部４に
よってｏｕｔ端子の電圧を監視し、ローパスフィルタ３
を経て、その直流分によって定電流源１を制御して、ト
ランジスタＱ2 に対するバイアス電流を一定に保つこと
によって、動作点を安定化している。
圧ＶAGC が低下して、トランジスタＱ3 の電流が減少す
ると、抵抗Ｒ1 における電圧降下が小さくなり、出力端
子ｏｕｔの電圧が上昇する。そのため、電圧検出部４に
よってｏｕｔ端子の電圧を監視し、ローパスフィルタ３
を経て、その直流分によって定電流源１を制御して、ト
ランジスタＱ2 に対するバイアス電流を一定に保つこと
によって、動作点を安定化している。
【００４７】
【第４実施例】図４にこれを示す。この図４に示す実施
例は、図１に示た実施例と同様に、まず、入力信号がベ
ースに接続されエミッタが抵抗Ｒ2 を介して負電源に接
続された第１のトランジスタＱ1 と、固定電源がベース
に接続されコレクタが抵抗Ｒ1を介して正電源に接続さ
れ且つ当該コレクタより増幅信号を外部出力する第２の
トランジスタＱ2 と、前記第１のトランジスタＱ1 と第
２のトランジスタＱ2 との間に接続された第３のトラン
ジスタＱ3 とを有する増幅回路を備えている。また、第
２のトランジスタＱ2 と第３のトランジスタＱ3 の直列
回路部分には、当該第２のトランジスタＱ2 のベース電
位より低い電位にベース電位が設定された第４のトラン
ジスタＱ4 が並列接続され、第２のトランジスタＱ2 の
エミッタが、第５のトランジスタＱ5 と定電流源１と抵
抗Ｒ3 とから成る直列回路を介して接地され、この第５
のトランジスタＱ5 のべース電位が第２のトランジスタ
Ｑ2のベース電位よりも低く設定されている。
例は、図１に示た実施例と同様に、まず、入力信号がベ
ースに接続されエミッタが抵抗Ｒ2 を介して負電源に接
続された第１のトランジスタＱ1 と、固定電源がベース
に接続されコレクタが抵抗Ｒ1を介して正電源に接続さ
れ且つ当該コレクタより増幅信号を外部出力する第２の
トランジスタＱ2 と、前記第１のトランジスタＱ1 と第
２のトランジスタＱ2 との間に接続された第３のトラン
ジスタＱ3 とを有する増幅回路を備えている。また、第
２のトランジスタＱ2 と第３のトランジスタＱ3 の直列
回路部分には、当該第２のトランジスタＱ2 のベース電
位より低い電位にベース電位が設定された第４のトラン
ジスタＱ4 が並列接続され、第２のトランジスタＱ2 の
エミッタが、第５のトランジスタＱ5 と定電流源１と抵
抗Ｒ3 とから成る直列回路を介して接地され、この第５
のトランジスタＱ5 のべース電位が第２のトランジスタ
Ｑ2のベース電位よりも低く設定されている。
【００４８】そして、第４のトランジスタＱ4 への通電
電流値に応じて定電流源１の電流値を調整するように構
成すると共に、抵抗Ｒ3 の出力電位が外部から送り込ま
れるＡＧＣ電圧ＶAGC に等しくなるように第３のトラン
ジスタＱ3 のベース電流を制御する演算増幅器ＯＰ1 が
第３のトランジスタＱ3 に併設されている。すなわち、
この図４に示す実施例は、本発明の可変利得広帯域増幅
器の原理的構成（その４）を示したものであって、図１
におけると同じものを同じ記号で示しているが、ＯＰ1
は演算増幅器（ＯＰアンプ）である。
電流値に応じて定電流源１の電流値を調整するように構
成すると共に、抵抗Ｒ3 の出力電位が外部から送り込ま
れるＡＧＣ電圧ＶAGC に等しくなるように第３のトラン
ジスタＱ3 のベース電流を制御する演算増幅器ＯＰ1 が
第３のトランジスタＱ3 に併設されている。すなわち、
この図４に示す実施例は、本発明の可変利得広帯域増幅
器の原理的構成（その４）を示したものであって、図１
におけると同じものを同じ記号で示しているが、ＯＰ1
は演算増幅器（ＯＰアンプ）である。
【００４９】上述の原理的構成（１）〜（３）において
は、広帯域増幅器としての諸特性を維持しながら、利得
制御を行なうことができる構成を有している。この場
合、利得を決定するのは、トランジスタＱ3,Ｑ4 の電流
分配比であるが、トランジスタＱ3 の電流を決定するの
は、ＡＧＣ電圧ＶAGC に応じてトランジスタＱ3 に流れ
るベース電流ｉB と、トランジスタＱ3 の電流増幅率ｈ
feである。
は、広帯域増幅器としての諸特性を維持しながら、利得
制御を行なうことができる構成を有している。この場
合、利得を決定するのは、トランジスタＱ3,Ｑ4 の電流
分配比であるが、トランジスタＱ3 の電流を決定するの
は、ＡＧＣ電圧ＶAGC に応じてトランジスタＱ3 に流れ
るベース電流ｉB と、トランジスタＱ3 の電流増幅率ｈ
feである。
【００５０】ＶAGC 対ｉB 特性と、電流増幅率ｈfeと
は、トランジスタの個体差および温度による影響, トラ
ンジスタＱ3 のコレクタ電流値等による影響が大きく、
このままでは、一定のＡＧＣ電圧ＶAGC に対して、一定
の出力レベルを保証することは困難である。そこで、デ
ィジタルアナログ（Ｄ／Ａ）コンバータの出力電圧等を
利用して、安定かつ高精度に、増幅器の利得を設定する
方法が考えられる。
は、トランジスタの個体差および温度による影響, トラ
ンジスタＱ3 のコレクタ電流値等による影響が大きく、
このままでは、一定のＡＧＣ電圧ＶAGC に対して、一定
の出力レベルを保証することは困難である。そこで、デ
ィジタルアナログ（Ｄ／Ａ）コンバータの出力電圧等を
利用して、安定かつ高精度に、増幅器の利得を設定する
方法が考えられる。
【００５１】図４において、電流検出部２はトランジス
タＱ4 のコレクタ電流を検出し、ローパスフィルタ３を
経て定電流源１を制御することによって、トランジスタ
Ｑ4と同一の電流を、トランジスタＱ5 のエミッタに生
じる。演算増幅器ＯＰ1 は、抵抗Ｒ3 の電圧降下と、Ａ
ＧＣ電圧ＶAGC とが等しくなるように、トランジスタＱ
3 のベース電流を制御する。
タＱ4 のコレクタ電流を検出し、ローパスフィルタ３を
経て定電流源１を制御することによって、トランジスタ
Ｑ4と同一の電流を、トランジスタＱ5 のエミッタに生
じる。演算増幅器ＯＰ1 は、抵抗Ｒ3 の電圧降下と、Ａ
ＧＣ電圧ＶAGC とが等しくなるように、トランジスタＱ
3 のベース電流を制御する。
【００５２】これにより、ＡＧＣ電圧ＶAGC によってト
ランジスタＱ4 のコレクタ電流、ひいてはトランジスタ
Ｑ3 のコレクタ電流をも、ＶAGC によって精密に制御す
ることができる。従って、ＡＧＣ電圧ＶAGC に基づく出
力レベルの安定化が可能になるとともに、次のような効
果も生じる。
ランジスタＱ4 のコレクタ電流、ひいてはトランジスタ
Ｑ3 のコレクタ電流をも、ＶAGC によって精密に制御す
ることができる。従って、ＡＧＣ電圧ＶAGC に基づく出
力レベルの安定化が可能になるとともに、次のような効
果も生じる。
【００５３】ＡＧＣ電圧ＶAGC と、トランジスタＱ3 の
コレクタ電圧の関係が、直線的な比例関係となり、利得
制御も線形となり、制御性が向上する。また、電流検出
抵抗の一端が接地されているので、回路構成が簡単にな
る。更に、ＡＧＣ電圧ＶAGCも０Ｖ〜数Ｖの範囲で制御
することになり、トランジスタＱ3 のベース電位をその
まま制御する場合と比べて、ＡＧＣ電圧ＶAGC に接続さ
れる回路が簡単になる。
コレクタ電圧の関係が、直線的な比例関係となり、利得
制御も線形となり、制御性が向上する。また、電流検出
抵抗の一端が接地されているので、回路構成が簡単にな
る。更に、ＡＧＣ電圧ＶAGCも０Ｖ〜数Ｖの範囲で制御
することになり、トランジスタＱ3 のベース電位をその
まま制御する場合と比べて、ＡＧＣ電圧ＶAGC に接続さ
れる回路が簡単になる。
【００５４】
【第５実施例】図５にこれを示す。この図５に示す実施
例は、前述した図１に示す実施例と同様に、入力信号が
ベースに接続されエミッタが抵抗Ｒ2 を介して負電源に
接続された第１のトランジスタＱ1 と、固定電源がベー
スに接続されコレクタが抵抗Ｒ1 を介して正電源に接続
され当該コレクタより増幅信号を外部出力する第２のト
ランジスタＱ2 と、第１のトランジスタＱ1 と第２のト
ランジスタＱ2 との間に接続されベースにＡＧＣ電圧Ｖ
AGC が接続された第３のトランジスタＱ3 とを有する増
幅回路を備えている。また、第２のトランジスタＱ2 と
第３のトランジスタＱ3 の直列回路部分には、当該第２
のトランジスタＱ2 のベース電位より低い電位にベース
電位が設定された第４のトランジスタＱ4 と予め別に設
けられた第７のトランジスタＱ7 との直列回路が並列接
続されている。また、第２のトランジスタＱ2 のエミッ
タは第５のトランジスタＱ5 と抵抗Ｒ9 とから成る直列
回路を介して接地されている。
例は、前述した図１に示す実施例と同様に、入力信号が
ベースに接続されエミッタが抵抗Ｒ2 を介して負電源に
接続された第１のトランジスタＱ1 と、固定電源がベー
スに接続されコレクタが抵抗Ｒ1 を介して正電源に接続
され当該コレクタより増幅信号を外部出力する第２のト
ランジスタＱ2 と、第１のトランジスタＱ1 と第２のト
ランジスタＱ2 との間に接続されベースにＡＧＣ電圧Ｖ
AGC が接続された第３のトランジスタＱ3 とを有する増
幅回路を備えている。また、第２のトランジスタＱ2 と
第３のトランジスタＱ3 の直列回路部分には、当該第２
のトランジスタＱ2 のベース電位より低い電位にベース
電位が設定された第４のトランジスタＱ4 と予め別に設
けられた第７のトランジスタＱ7 との直列回路が並列接
続されている。また、第２のトランジスタＱ2 のエミッ
タは第５のトランジスタＱ5 と抵抗Ｒ9 とから成る直列
回路を介して接地されている。
【００５５】第５のトランジスタＱ5 と共にカレントミ
ラー回路をなす第６のトランジスタＱ6 が装備され、ま
た第７のトランジスタＱ7 と共にカレントミラー回路を
形成する第８のトランジスタＱ8 が装備されている。そ
して、カレントミラー回路の内の第８のトランジスタＱ
8 は、第６のトランジスタＱ6 及び抵抗Ｒ8 の直列回路
を介して接地されている。すなわち、この第５実施例
は、本発明の応用的実施例（１）を示したものであっ
て、図１に示された原理的構成に基づいている。Ｑ1 〜
Ｑ8 はトランジスタ、Ｒ1 〜Ｒ9 は抵抗、Ｃ1,Ｃ2 はコ
ンデンサである。
ラー回路をなす第６のトランジスタＱ6 が装備され、ま
た第７のトランジスタＱ7 と共にカレントミラー回路を
形成する第８のトランジスタＱ8 が装備されている。そ
して、カレントミラー回路の内の第８のトランジスタＱ
8 は、第６のトランジスタＱ6 及び抵抗Ｒ8 の直列回路
を介して接地されている。すなわち、この第５実施例
は、本発明の応用的実施例（１）を示したものであっ
て、図１に示された原理的構成に基づいている。Ｑ1 〜
Ｑ8 はトランジスタ、Ｒ1 〜Ｒ9 は抵抗、Ｃ1,Ｃ2 はコ
ンデンサである。
【００５６】図５に示された回路において、トランジス
タＱ7,Ｑ8 からなる回路は、前述した如くカレントミラ
ー回路を形成し、トランジスタＱ4 のコレクタ電流に等
しい電流が、トランジスタＱ8 のコレクタに流れる。ま
た、トランジスタＱ6,Ｑ5 からなる回路もカレントミラ
ー回路を形成し、トランジスタＱ8 のコレクタ電流に等
しい電流がトランジスタＱ5 のコレクタに流れる。これ
によって、トランジスタＱ4 のコレクタ電流に等しい電
流が、トランジスタＱ5 のコレクタに流れることにな
る。
タＱ7,Ｑ8 からなる回路は、前述した如くカレントミラ
ー回路を形成し、トランジスタＱ4 のコレクタ電流に等
しい電流が、トランジスタＱ8 のコレクタに流れる。ま
た、トランジスタＱ6,Ｑ5 からなる回路もカレントミラ
ー回路を形成し、トランジスタＱ8 のコレクタ電流に等
しい電流がトランジスタＱ5 のコレクタに流れる。これ
によって、トランジスタＱ4 のコレクタ電流に等しい電
流が、トランジスタＱ5 のコレクタに流れることにな
る。
【００５７】コンデンサＣ1,Ｃ2 は高周波電流分を除去
するためのバイパスコンデンサであって、これによっ
て、トランジスタＱ5 のコレクタ電流が、トランジスタ
Ｑ4 のコレクタ電流の直流分に等しくなる。
するためのバイパスコンデンサであって、これによっ
て、トランジスタＱ5 のコレクタ電流が、トランジスタ
Ｑ4 のコレクタ電流の直流分に等しくなる。
【００５８】抵抗Ｒ6,Ｒ7 はバイパスコンデンサＣ1 の
高周波電流除去作用を助け、またカレントミラー回路を
形成するトランジスタＱ7,Ｑ8 間のばらつきを吸収する
作用を行なう。抵抗Ｒ9,Ｒ8 も同様に、バイパスコンデ
ンサＣ2 の高周波電流除去作用を助け、またカレントミ
ラー回路を形成するトランジスタＱ6,Ｑ5 間のばらつき
を吸収する作用を行なう。また、抵抗Ｒ3,Ｒ4,Ｒ5 は、
図１に示された基準電圧ＶC,ＶB,ＶA を作成するための
分圧回路を構成している。
高周波電流除去作用を助け、またカレントミラー回路を
形成するトランジスタＱ7,Ｑ8 間のばらつきを吸収する
作用を行なう。抵抗Ｒ9,Ｒ8 も同様に、バイパスコンデ
ンサＣ2 の高周波電流除去作用を助け、またカレントミ
ラー回路を形成するトランジスタＱ6,Ｑ5 間のばらつき
を吸収する作用を行なう。また、抵抗Ｒ3,Ｒ4,Ｒ5 は、
図１に示された基準電圧ＶC,ＶB,ＶA を作成するための
分圧回路を構成している。
【００５９】
【第６実施例】図６にこれを示す。この図６に示す実施
例は、前述した図１に示す実施例と同様に、入力信号が
ベースに接続されエミッタが抵抗Ｒ2 を介して負電源に
接続された第１のトランジスタＱ1 と、固定電源がベー
スに接続されコレクタが抵抗Ｒ1 を介して正電源に接続
され当該コレクタより増幅信号を外部出力する第２のト
ランジスタＱ2 と、第１のトランジスタＱ1 と第２のト
ランジスタＱ2 との間に接続されベースにＡＧＣ電圧Ｖ
AGC が接続された第３のトランジスタＱ3 とを有する増
幅回路を備えている。
例は、前述した図１に示す実施例と同様に、入力信号が
ベースに接続されエミッタが抵抗Ｒ2 を介して負電源に
接続された第１のトランジスタＱ1 と、固定電源がベー
スに接続されコレクタが抵抗Ｒ1 を介して正電源に接続
され当該コレクタより増幅信号を外部出力する第２のト
ランジスタＱ2 と、第１のトランジスタＱ1 と第２のト
ランジスタＱ2 との間に接続されベースにＡＧＣ電圧Ｖ
AGC が接続された第３のトランジスタＱ3 とを有する増
幅回路を備えている。
【００６０】第３のトランジスタＱ3 のコレクタとエミ
ッタとの間には第４のトランジスタＱ4 と第５のトラン
ジスタＱ5 から成る直列回路が装備されている。また、
第４のトランジスタＱ4 のベース電位は第２のトランジ
スタＱ2 のベース電位より低く設定されている。第５の
トランジスタＱ5 のベース電位は第４のトランジスタＱ
4 のベース電位より低く設定されている。そして、第４
のトランジスタＱ4 と第５のトランジスタＱ5 との間
に、当該第５のトランジスタＱ5 の高周波成分を除去す
るローパスフィルタが装備されている。すなわち、この
第６実施例は、本発明の応用的実施例（２）を示したも
のであって、Ｑ1 〜Ｑ5 はトランジスタ、Ｒ1 〜Ｒ6 は
抵抗、Ｃはコンデンサ、Ｌはコイルである。図６に示さ
れた回路は、図１に示された原理的構成を多少変形した
ものであるが、動作原理は同様である。
ッタとの間には第４のトランジスタＱ4 と第５のトラン
ジスタＱ5 から成る直列回路が装備されている。また、
第４のトランジスタＱ4 のベース電位は第２のトランジ
スタＱ2 のベース電位より低く設定されている。第５の
トランジスタＱ5 のベース電位は第４のトランジスタＱ
4 のベース電位より低く設定されている。そして、第４
のトランジスタＱ4 と第５のトランジスタＱ5 との間
に、当該第５のトランジスタＱ5 の高周波成分を除去す
るローパスフィルタが装備されている。すなわち、この
第６実施例は、本発明の応用的実施例（２）を示したも
のであって、Ｑ1 〜Ｑ5 はトランジスタ、Ｒ1 〜Ｒ6 は
抵抗、Ｃはコンデンサ、Ｌはコイルである。図６に示さ
れた回路は、図１に示された原理的構成を多少変形した
ものであるが、動作原理は同様である。
【００６１】コンデンサＣ，コイルＬは、ローパスフィ
ルタを形成し、トランジスタＱ4 のコレクタ電流におけ
る高周波分を除去する。トランジスタＱ5 は、このロー
パスフィルタに対して、直接そのエミッタを接続されて
おり、トランジスタＱ4 側に分流した電流は、トランジ
スタＱ5 を経てそのまま供給される。ローパスフィルタ
としては、コイルＬの代わりに抵抗を使用してもよい。
抵抗Ｒ3 〜Ｒ6 は、図１に示された基準電圧ＶC,ＶB,Ｖ
A を作成するための分圧回路を構成している。
ルタを形成し、トランジスタＱ4 のコレクタ電流におけ
る高周波分を除去する。トランジスタＱ5 は、このロー
パスフィルタに対して、直接そのエミッタを接続されて
おり、トランジスタＱ4 側に分流した電流は、トランジ
スタＱ5 を経てそのまま供給される。ローパスフィルタ
としては、コイルＬの代わりに抵抗を使用してもよい。
抵抗Ｒ3 〜Ｒ6 は、図１に示された基準電圧ＶC,ＶB,Ｖ
A を作成するための分圧回路を構成している。
【００６２】
【第７実施例】図７にこれを示す。この図７に示す実施
例は、前述した第３実施例（図３参照）の場合と同様
に、入力信号がベースに接続されエミッタが抵抗Ｒ2 を
介して負電源に接続された第１のトランジスタＱ1 と、
固定電源がベースに接続されコレクタが抵抗Ｒ1 を介し
て正電源に接続され当該コレクタより増幅信号を外部出
力する第２のトランジスタＱ2 と、第１のトランジスタ
Ｑ1 と第２のトランジスタＱ2 との間に接続されベース
にＡＧＣ電圧ＶAGC が接続された第３のトランジスタＱ
3 とを有する増幅回路を備えている。
例は、前述した第３実施例（図３参照）の場合と同様
に、入力信号がベースに接続されエミッタが抵抗Ｒ2 を
介して負電源に接続された第１のトランジスタＱ1 と、
固定電源がベースに接続されコレクタが抵抗Ｒ1 を介し
て正電源に接続され当該コレクタより増幅信号を外部出
力する第２のトランジスタＱ2 と、第１のトランジスタ
Ｑ1 と第２のトランジスタＱ2 との間に接続されベース
にＡＧＣ電圧ＶAGC が接続された第３のトランジスタＱ
3 とを有する増幅回路を備えている。
【００６３】第２のトランジスタＱ2 と第３のトランジ
スタＱ3 の直列回路部分には、当該第２のトランジスタ
Ｑ2 のベース電位より低い電位にベース電位が設定され
た第４のトランジスタＱ4 が並列接続され、第２のトラ
ンジスタＱ2 のエミッタが、第５のトランジスタＱ5 と
抵抗Ｒ8 とから成る直列回路を介して接地されている。
この第１乃至第３のトランジスタＱ1 乃至Ｑ3 から成る
増幅回路に、抵抗Ｒ6と前記第２のトランジスタＱ2 の
コレクタ出力をベースに入力する第６のトランジスタＱ
6 と抵抗Ｒ7 とから成る直列回路が並列接続され、この
第６のトランジスタＱ6 のエミッタ端子が出力端子out
として設定されている。そして、この出力端子out の直
流出力をゼロに設定制御する演算増幅器ＯＰ1 を装備す
ると共に、この演算増幅器ＯＰ1 の制御信号が第５のト
ランジスタＱ5 のべースに入力するように構成されてい
る。すなわち、この図７に示す実施例は、本発明の応用
的実施例（３）を示したものであって、図３に示された
原理的構成に基づいている。Ｑ1 〜Ｑ6 はトランジス
タ、Ｒ1 〜Ｒ10は抵抗、Ｃ1 はコンデンサ、ＯＰ1 は演
算増幅器（ＯＰアンプ）である。
スタＱ3 の直列回路部分には、当該第２のトランジスタ
Ｑ2 のベース電位より低い電位にベース電位が設定され
た第４のトランジスタＱ4 が並列接続され、第２のトラ
ンジスタＱ2 のエミッタが、第５のトランジスタＱ5 と
抵抗Ｒ8 とから成る直列回路を介して接地されている。
この第１乃至第３のトランジスタＱ1 乃至Ｑ3 から成る
増幅回路に、抵抗Ｒ6と前記第２のトランジスタＱ2 の
コレクタ出力をベースに入力する第６のトランジスタＱ
6 と抵抗Ｒ7 とから成る直列回路が並列接続され、この
第６のトランジスタＱ6 のエミッタ端子が出力端子out
として設定されている。そして、この出力端子out の直
流出力をゼロに設定制御する演算増幅器ＯＰ1 を装備す
ると共に、この演算増幅器ＯＰ1 の制御信号が第５のト
ランジスタＱ5 のべースに入力するように構成されてい
る。すなわち、この図７に示す実施例は、本発明の応用
的実施例（３）を示したものであって、図３に示された
原理的構成に基づいている。Ｑ1 〜Ｑ6 はトランジス
タ、Ｒ1 〜Ｒ10は抵抗、Ｃ1 はコンデンサ、ＯＰ1 は演
算増幅器（ＯＰアンプ）である。
【００６４】トランジスタＱ2 からの出力信号は、トラ
ンジスタＱ6 によって、抵抗Ｒ6,Ｒ7 の比によって定ま
る増幅度で増幅されて、負荷抵抗Ｒ7 に接続された出力
端子ｏｕｔに出力を発生する。
ンジスタＱ6 によって、抵抗Ｒ6,Ｒ7 の比によって定ま
る増幅度で増幅されて、負荷抵抗Ｒ7 に接続された出力
端子ｏｕｔに出力を発生する。
【００６５】出力信号電圧を演算増幅器ＯＰ1 によって
検出し、さらにコンデンサＣ1 によって直流成分のみを
抽出して、トランジスタＱ5 のベースに入力して、直流
出力レベルを０とするように制御する。なお、図７にお
いては、ｏｕｔ端子の直流出力レベルを０とするため
に、演算増幅器ＯＰ1 の＋端子を接地している。ｏｕｔ
端子の直流出力レベルを他の電圧レベルにするときは、
＋端子にその電圧を接続すればよい。
検出し、さらにコンデンサＣ1 によって直流成分のみを
抽出して、トランジスタＱ5 のベースに入力して、直流
出力レベルを０とするように制御する。なお、図７にお
いては、ｏｕｔ端子の直流出力レベルを０とするため
に、演算増幅器ＯＰ1 の＋端子を接地している。ｏｕｔ
端子の直流出力レベルを他の電圧レベルにするときは、
＋端子にその電圧を接続すればよい。
【００６６】
【第８実施例】図８にこれを示す。この図８に示す実施
例は、本発明の応用的実施例（４）を示したものであっ
て、図４に示された原理的構成に基づいている。Ｑ1 〜
Ｑ8 はトランジスタ、Ｒ1 〜Ｒ11は抵抗、Ｃ1 〜Ｃ3 は
コンデンサ、ＯＰ2 は演算増幅器（ＯＰアンプ）であ
る。
例は、本発明の応用的実施例（４）を示したものであっ
て、図４に示された原理的構成に基づいている。Ｑ1 〜
Ｑ8 はトランジスタ、Ｒ1 〜Ｒ11は抵抗、Ｃ1 〜Ｃ3 は
コンデンサ、ＯＰ2 は演算増幅器（ＯＰアンプ）であ
る。
【００６７】図８において、抵抗Ｒ9 は電流検出用の抵
抗である。この回路の場合、トランジスタＱ6 のコレク
タ電圧または抵抗Ｒ8 の両端の電圧を用いてもよい。抵
抗Ｒ1 0，Ｒ1 1 は、演算増幅器ＯＰ2 の利得決定用抵
抗、Ｃ2 は積分用コンデンサであって、フィードバック
ループの安定度を考慮して、その値を定める。なお、本
実施例の方法は、図３に示された原理的構成に対して
も、全く同様に適用可能である。
抗である。この回路の場合、トランジスタＱ6 のコレク
タ電圧または抵抗Ｒ8 の両端の電圧を用いてもよい。抵
抗Ｒ1 0，Ｒ1 1 は、演算増幅器ＯＰ2 の利得決定用抵
抗、Ｃ2 は積分用コンデンサであって、フィードバック
ループの安定度を考慮して、その値を定める。なお、本
実施例の方法は、図３に示された原理的構成に対して
も、全く同様に適用可能である。
【００６８】
【発明の効果】以上説明したように、本発明によると、
利得可変に伴って動作点の変化を生じないので、抵抗を
負荷とする回路構成が可能であるとともに、利得変化に
伴う周波数特性の変化を生じることがない。従って本発
明によれば、広帯域増幅が可能であるとともに、電圧制
御によって高精度に利得制御を行なうことができるとい
う従来にない優れた可変利得広帯域増幅器を提供するこ
とができる。
利得可変に伴って動作点の変化を生じないので、抵抗を
負荷とする回路構成が可能であるとともに、利得変化に
伴う周波数特性の変化を生じることがない。従って本発
明によれば、広帯域増幅が可能であるとともに、電圧制
御によって高精度に利得制御を行なうことができるとい
う従来にない優れた可変利得広帯域増幅器を提供するこ
とができる。
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２実施例を示す回路図である。
【図３】本発明の第３実施例を示す回路図である。
【図４】本発明の第４実施例を示す回路図である。
【図５】本発明の第５実施例を示す回路図である。
【図６】本発明の第６実施例を示す回路図である。
【図７】本発明の第７実施例を示す回路図である。
【図８】本発明の第８実施例を示す回路図である。
【図９】従来の可変利得増幅器の一例を示す図である。
【図１０】トランジスタのエミッタ電流による特性変化
を例示する図であって、図１０（ａ）はエミッタ電流
（ＩE ）対電力利得（Ｇpr）の特性を示し、図１０
（ｂ）はエミッタ電流（ＩE ）対利得帯域幅積（ｆT ）
の特性を示す。
を例示する図であって、図１０（ａ）はエミッタ電流
（ＩE ）対電力利得（Ｇpr）の特性を示し、図１０
（ｂ）はエミッタ電流（ＩE ）対利得帯域幅積（ｆT ）
の特性を示す。
【図１１】従来の可変利得増幅器の他の例を示す図であ
る。
る。
【図１２】差動増幅器の構成例を示す図である。
【図１３】ビデオ信号可変利得増幅器の一例を示す図で
ある。
ある。
【図１４】基本増幅回路を示す図である。
Ｑ1 トランジスタ Ｑ2 トランジスタ Ｑ3 トランジスタ Ｑ4 トランジスタ Ｑ5 トランジスタ Ｒ1 抵抗 Ｒ2 抵抗 １ 定電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/18
Claims (7)
- 【請求項１】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され当該コレクタより増幅信
号を外部出力する第２のトランジスタＱ2 と、前記第１
のトランジスタＱ1 と第２のトランジスタＱ2 との間に
接続されベースにＡＧＣ電圧ＶAGC が接続された第３の
トランジスタＱ3 とを有する増幅回路を設け、 前記第２のトランジスタＱ2 と第３のトランジスタＱ3
の直列回路部分に、前記第２のトランジスタＱ2 のベー
ス電位より低い電位にベース電位が設定された第４のト
ランジスタＱ4 を並列接続し、前記第２のトランジスタ
Ｑ2 のエミッタを、第５のトランジスタＱ5 と定電流源
とから成る直列回路を介して接地すると共に、この第５
のトランジスタＱ5 のべース電位を前記第２のトランジ
スタＱ2のベース電位よりも低く設定し、 前記第４のトランジスタＱ4 への通電電流値に応じて前
記定電流源の電流値が調整されるように構成されている
ことを特徴とした可変利得広帯域増幅器。 - 【請求項２】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され当該コレクタより増幅信
号を外部出力する第２のトランジスタＱ2 と、前記第１
のトランジスタＱ1 と第２のトランジスタＱ2 との間に
接続されベースが前記第２のトランジスタＱ2 の電位よ
りも低く設定された第３のトランジスタＱ3 とを有する
増幅回路を設け、 前記抵抗Ｒ1 と第２のトランジスタＱ2 と第３のトラン
ジスタＱ3 の直列回路部分に、ＡＧＣ電圧ＶAGC がベー
スに接続された第４のトランジスタＱ4 を並列接続し、
前記第２のトランジスタＱ2 のエミッタを、第５のトラ
ンジスタＱ5 と定電流源とから成る直列回路を介して接
地すると共に、この第５のトランジスタＱ5 のべース電
位を前記第２のトランジスタＱ2 のベース電位よりも低
く設定し、 前記第４のトランジスタＱ4 への通電電流値に応じて前
記定電流源の電流値が調整されるように構成されている
ことを特徴とした可変利得広帯域増幅器。 - 【請求項３】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され当該コレクタより増幅信
号を外部出力する第２のトランジスタＱ2 と、前記第１
のトランジスタＱ1 と第２のトランジスタＱ2 との間に
接続されベースにＡＧＣ電圧ＶAGC が接続された第３の
トランジスタＱ3 とを有する増幅回路を設け、 前記第２のトランジスタＱ2 と第３のトランジスタＱ3
の直列回路部分に、前記第２のトランジスタＱ2 のベー
ス電位より低い電位にベース電位が設定された第４のト
ランジスタＱ4 を並列接続し、前記第２のトランジスタ
Ｑ2 のエミッタを、第５のトランジスタＱ5 と定電流源
とから成る直列回路を介して接地すると共に、この第５
のトランジスタＱ5 のべース電位を前記第２のトランジ
スタＱ2のベース電位よりも低く設定し、 前記第２のトランジスタＱ2 のコレクタ出力電圧値に応
じて前記定電流源の電流値が調整されるように構成され
ていることを特徴とした可変利得広帯域増幅器。 - 【請求項４】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され且つ当該コレクタより増
幅信号を外部出力する第２のトランジスタＱ2 と、前記
第１のトランジスタＱ1 と第２のトランジスタＱ2 との
間に接続された第３のトランジスタＱ3 とを有する増幅
回路を設け、 前記第２のトランジスタＱ2 と第３のトランジスタＱ3
の直列回路部分に、前記第２のトランジスタＱ2 のベー
ス電位より低い電位にベース電位が設定された第４のト
ランジスタＱ4 を並列接続し、前記第２のトランジスタ
Ｑ2 のエミッタを、第５のトランジスタＱ5 と定電流源
と抵抗Ｒ3 とから成る直列回路を介して接地すると共
に、この第５のトランジスタＱ5 のべース電位を前記第
２のトランジスタＱ2 のベース電位よりも低く設定し、 前記第４のトランジスタＱ4 への通電電流値に応じて前
記定電流源の電流値を調整するように構成すると共に、
前記抵抗Ｒ3 の出力電位が外部から送り込まれるＡＧＣ
電圧ＶAGC に等しくなるように前記第３のトランジスタ
Ｑ3 のベース電流を制御する演算増幅器ＯＰ1 を前記第
３のトランジスタＱ3 に併設したことを特徴とした可変
利得広帯域増幅器。 - 【請求項５】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され当該コレクタより増幅信
号を外部出力する第２のトランジスタＱ2 と、前記第１
のトランジスタＱ1 と第２のトランジスタＱ2 との間に
接続されベースにＡＧＣ電圧ＶAGC が接続された第３の
トランジスタＱ3 とを有する増幅回路を設け、 前記第２のトランジスタＱ2 と第３のトランジスタＱ3
の直列回路部分に、前記第２のトランジスタＱ2 のベー
ス電位より低い電位にベース電位が設定された第４のト
ランジスタＱ4 と予め別に設けられた第７のトランジス
タＱ7 との直列回路を並列接続し、前記第２のトランジ
スタＱ2 のエミッタを、第５のトランジスタＱ5 と抵抗
Ｒ9 とから成る直列回路を介して接地し、 この第５のトランジスタＱ5 と共にカレントミラー回路
をなす第６のトランジスタＱ6 を装備し、前記第７のト
ランジスタＱ7 と共にカレントミラー回路を形成する第
８のトランジスタＱ8 を装備し、 前記カレントミラー回路の内の第８のトランジスタＱ8
を前記第６のトランジスタＱ6 及び抵抗Ｒ8 の直列回路
を介して接地したことを特徴とする可変利得広帯域増幅
器。 - 【請求項６】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され当該コレクタより増幅信
号を外部出力する第２のトランジスタＱ2 と、前記第１
のトランジスタＱ1 と第２のトランジスタＱ2 との間に
接続されベースにＡＧＣ電圧ＶAGC が接続された第３の
トランジスタＱ3 とを有する増幅回路を設け、 前記第３のトランジスタＱ3 のコレクタとエミッタとの
間に第４のトランジスタＱ4 と第５のトランジスタＱ5
から成る直列回路を装備し、前記第４のトランジスタＱ
4 のベース電位を前記第２のトランジスタＱ2 のベース
電位より低く設定すると共に、前記第５のトランジスタ
Ｑ5 のベース電位を前記第４のトランジスタＱ4 のベー
ス電位より低く設定し、 前記第４のトランジスタＱ4 と第５のトランジスタＱ5
との間に、当該第５のトランジスタＱ5 の高周波成分を
除去するローパスフィルタを装備したことを特徴とする
可変利得広帯域増幅器。 - 【請求項７】 入力信号がベースに接続されエミッタが
抵抗Ｒ2 を介して負電源に接続された第１のトランジス
タＱ1 と、固定電源がベースに接続されコレクタが抵抗
Ｒ1 を介して正電源に接続され当該コレクタより増幅信
号を外部出力する第２のトランジスタＱ2 と、前記第１
のトランジスタＱ1 と第２のトランジスタＱ2 との間に
接続されベースにＡＧＣ電圧ＶAGC が接続された第３の
トランジスタＱ3 とを有する増幅回路を設け、 前記第２のトランジスタＱ2 と第３のトランジスタＱ3
の直列回路部分に、前記第２のトランジスタＱ2 のベー
ス電位より低い電位にベース電位が設定された第４のト
ランジスタＱ4 を並列接続し、前記第２のトランジスタ
Ｑ2 のエミッタを、第５のトランジスタＱ5 と抵抗Ｒ8
とから成る直列回路を介して接地し、 この第１乃至第３のトランジスタＱ1 乃至Ｑ3 から成る
増幅回路に、抵抗Ｒ6と前記第２のトランジスタＱ2 の
コレクタ出力をベースに入力する第６のトランジスタＱ
6 と抵抗Ｒ7 とから成る直列回路を並列接続すると共
に、この第６のトランジスタＱ6 のエミッタ端子を出力
端子として設定すると共に、前記出力端子の直流出力を
ゼロに設定制御する演算増幅器ＯＰ1 を装備し、 この演算増幅器ＯＰ1 の制御信号を前記第５のトランジ
スタＱ5 のべースに入力するように構成したことを特徴
とする可変利得広帯域増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582792A JP3168724B2 (ja) | 1992-08-31 | 1992-08-31 | 可変利得広帯域増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25582792A JP3168724B2 (ja) | 1992-08-31 | 1992-08-31 | 可変利得広帯域増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685574A JPH0685574A (ja) | 1994-03-25 |
| JP3168724B2 true JP3168724B2 (ja) | 2001-05-21 |
Family
ID=17284165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25582792A Expired - Fee Related JP3168724B2 (ja) | 1992-08-31 | 1992-08-31 | 可変利得広帯域増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168724B2 (ja) |
-
1992
- 1992-08-31 JP JP25582792A patent/JP3168724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685574A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09102715A (ja) | 可変利得ミクサ回路 | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| US6933786B1 (en) | Amplifier circuit and method | |
| JPH11163650A (ja) | 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置 | |
| JP3168724B2 (ja) | 可変利得広帯域増幅器 | |
| EP0502056A1 (en) | DIFFERENTIAL AMPLIFIER WITH INPUT ATTENUATOR NETWORK. | |
| US5781068A (en) | Transadmittance amplifier for a motor | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPS6411166B2 (ja) | ||
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JP3562977B2 (ja) | 減衰回路 | |
| JP3175881B2 (ja) | 高周波増幅器 | |
| JP3844544B2 (ja) | 光受信回路 | |
| JPH07109966B2 (ja) | 増幅回路 | |
| JP2674110B2 (ja) | アバランシエホトダイオードのバイアス回路の温度補償回路 | |
| JPH0567930A (ja) | 電圧増幅回路 | |
| JPH06224666A (ja) | 可変利得広帯域増幅器 | |
| JP2564015B2 (ja) | 信号強度表示装置 | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JP3128289B2 (ja) | 超音波受信信号増幅回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH0661874A (ja) | 線形送信回路 | |
| JPS60259014A (ja) | 可変抵抗回路 | |
| JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 | |
| JPH09246897A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| LAPS | Cancellation because of no payment of annual fees |