JPH11163650A - 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置 - Google Patents
可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置Info
- Publication number
- JPH11163650A JPH11163650A JP10253558A JP25355898A JPH11163650A JP H11163650 A JPH11163650 A JP H11163650A JP 10253558 A JP10253558 A JP 10253558A JP 25355898 A JP25355898 A JP 25355898A JP H11163650 A JPH11163650 A JP H11163650A
- Authority
- JP
- Japan
- Prior art keywords
- variable resistor
- resistor
- gain control
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005236 sound signal Effects 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000001914 filtration Methods 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000010420 art technique Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 広いダイナミック・レンジを取り扱うことの
できるプリアンプ段のゲインを制御するとともに、ゲイ
ンの制御を改善する方法及び装置を提供する。 【解決手段】 本発明は増幅器回路のゲインを調節する
方法及び装置に関する。ゲイン制御回路は増幅器の出力
を基準電圧と比較し、可変抵抗器を調節し、これによっ
て増幅器のゲインを変化させる。
できるプリアンプ段のゲインを制御するとともに、ゲイ
ンの制御を改善する方法及び装置を提供する。 【解決手段】 本発明は増幅器回路のゲインを調節する
方法及び装置に関する。ゲイン制御回路は増幅器の出力
を基準電圧と比較し、可変抵抗器を調節し、これによっ
て増幅器のゲインを変化させる。
Description
【０００１】
【発明の属する技術分野】本発明は信号処理の分野に関
する。具体的にいえば、本発明は増幅器回路におけるゲ
イン制御に関する。
する。具体的にいえば、本発明は増幅器回路におけるゲ
イン制御に関する。
【０００２】
【従来の技術】ゲイン制御は増幅器が広い範囲の入力を
扱わなければならないシステムにおいてひずみを防止す
るのに重要な部分である。ゲイン制御が不適切である
と、増幅器の出力信号のクリッピングやひずみが生じ
る。増幅器が広い範囲の入力を処理する用途の１つは、
音声信号の処理におけるものである。例えば、人間の声
によって発生した電気信号は、記録される人、使用され
る言語及びマイクロフォンに関するスピーカの位置に応
じて信号強度が変動する。通常、これらの音声信号を市
販のマイクロフォンが受け、このマイクロフォンが数百
マイクロボルトから数百ミリボルトまで変動する信号を
出力する。プリアンプを使用して、信号を増幅してか
ら、第２段の増幅器に入力することもできる。自動ゲイ
ン制御回路はプリアンプを調節し、音声信号が弱いとき
にはゲインを上げ、音声信号が強いときにはゲインを下
げて、第２段増幅器のオーバドライブを防止する。
扱わなければならないシステムにおいてひずみを防止す
るのに重要な部分である。ゲイン制御が不適切である
と、増幅器の出力信号のクリッピングやひずみが生じ
る。増幅器が広い範囲の入力を処理する用途の１つは、
音声信号の処理におけるものである。例えば、人間の声
によって発生した電気信号は、記録される人、使用され
る言語及びマイクロフォンに関するスピーカの位置に応
じて信号強度が変動する。通常、これらの音声信号を市
販のマイクロフォンが受け、このマイクロフォンが数百
マイクロボルトから数百ミリボルトまで変動する信号を
出力する。プリアンプを使用して、信号を増幅してか
ら、第２段の増幅器に入力することもできる。自動ゲイ
ン制御回路はプリアンプを調節し、音声信号が弱いとき
にはゲインを上げ、音声信号が強いときにはゲインを下
げて、第２段増幅器のオーバドライブを防止する。
【０００３】増幅システムにゲイン制御回路を組み込ん
だ構成の１つを図１に示す。図１において、音声信号を
マイクロフォン１０４が受け、このマイクロフォンが音
声信号を電気信号に変換する。プリアンプ１０８が電気
信号をより強力な増幅器１１２、典型的には第２段増幅
器、に適切な範囲まで増幅する。アナログ・アンチエイ
リアシング・フィルタ１１６などの処理回路１１６、１
２０が増幅器１１２の出力を処理する。ピーク検出器１
２４も増幅器の出力信号を受け取る。ピーク検出器は増
幅器出力信号１１２の局所ピークを検出し、ピーク・イ
ンジケータ信号を発生する。自動ゲイン制御回路（ＡＧ
Ｃ）１２８はピーク・インジケータ信号を受け取り、増
幅器のゲインを調節するために使用される制御信号を出
力する。増幅器はプリアンプ１０８であっても、第２段
増幅器１１２であっても良い。
だ構成の１つを図１に示す。図１において、音声信号を
マイクロフォン１０４が受け、このマイクロフォンが音
声信号を電気信号に変換する。プリアンプ１０８が電気
信号をより強力な増幅器１１２、典型的には第２段増幅
器、に適切な範囲まで増幅する。アナログ・アンチエイ
リアシング・フィルタ１１６などの処理回路１１６、１
２０が増幅器１１２の出力を処理する。ピーク検出器１
２４も増幅器の出力信号を受け取る。ピーク検出器は増
幅器出力信号１１２の局所ピークを検出し、ピーク・イ
ンジケータ信号を発生する。自動ゲイン制御回路（ＡＧ
Ｃ）１２８はピーク・インジケータ信号を受け取り、増
幅器のゲインを調節するために使用される制御信号を出
力する。増幅器はプリアンプ１０８であっても、第２段
増幅器１１２であっても良い。
【０００４】ピーク検出器、ＡＧＣ制御回路及びプリア
ンプの従来技術の回路の実施形態において、ピーク検出
器回路は増幅器１１２からの出力を、ピーク検出器１２
４内の演算増幅器へ入力する。ピーク検出器１２４は演
算増幅器とトランジスタの組合せを使用して、ピーク検
出器が受け取る信号のピークに対応する出力電圧を発生
する。
ンプの従来技術の回路の実施形態において、ピーク検出
器回路は増幅器１１２からの出力を、ピーク検出器１２
４内の演算増幅器へ入力する。ピーク検出器１２４は演
算増幅器とトランジスタの組合せを使用して、ピーク検
出器が受け取る信号のピークに対応する出力電圧を発生
する。
【０００５】ピーク検出器１２４の出力電圧ＶAGCはＡ
ＧＣ制御回路１２８へ入力される。通常、ＡＧＣ制御回
路は複数のトランジスタを使用して、電圧ＶAGCを基準
電圧ＶD etと比較し、ＡＧＣ制御信号を発生する。ＡＧ
Ｃ制御信号はＶAGCと基準電圧ＶD etの差に関連づけられ
ている。
ＧＣ制御回路１２８へ入力される。通常、ＡＧＣ制御回
路は複数のトランジスタを使用して、電圧ＶAGCを基準
電圧ＶD etと比較し、ＡＧＣ制御信号を発生する。ＡＧ
Ｃ制御信号はＶAGCと基準電圧ＶD etの差に関連づけられ
ている。
【０００６】プリアンプ１０８はＡＧＣ制御信号を使用
して、プリアンプ１０８のゲインを調節する。プリアン
プ１０８のゲインは通常、プリアンプ内のトランジスタ
の相互コンダクタンスから計算することができる。負荷
抵抗器の抵抗値を乗じたこれらのプリアンプ・トランジ
スタの相互コンダクタンスが通常、プリアンプのゲイン
を決定する。プリアンプ内のトランジスタの相互コンダ
クタンスはトランジスタを通って流れる電流の関数であ
る。プリアンプを通って流れる電流はピーク検出器１２
４の出力の関数である。それ故、プリアンプのゲインは
ピーク検出器１２４の出力によって決定される。ピーク
検出器の出力が増加すると、プリアンプ１０８のゲイン
は減少する。典型的な従来技術のゲイン制御装置はＢｌ
ｙｔｈ他に対して発行された米国特許第５２４１４９４
号及びＳｉｍｋｏに対して発行された米国特許第４８９
０２５９号で詳細に検討されている。
して、プリアンプ１０８のゲインを調節する。プリアン
プ１０８のゲインは通常、プリアンプ内のトランジスタ
の相互コンダクタンスから計算することができる。負荷
抵抗器の抵抗値を乗じたこれらのプリアンプ・トランジ
スタの相互コンダクタンスが通常、プリアンプのゲイン
を決定する。プリアンプ内のトランジスタの相互コンダ
クタンスはトランジスタを通って流れる電流の関数であ
る。プリアンプを通って流れる電流はピーク検出器１２
４の出力の関数である。それ故、プリアンプのゲインは
ピーク検出器１２４の出力によって決定される。ピーク
検出器の出力が増加すると、プリアンプ１０８のゲイン
は減少する。典型的な従来技術のゲイン制御装置はＢｌ
ｙｔｈ他に対して発行された米国特許第５２４１４９４
号及びＳｉｍｋｏに対して発行された米国特許第４８９
０２５９号で詳細に検討されている。
【０００７】
【発明が解決しようとする課題】ＡＧＣ制御を実施する
ための上述の従来技術の技法の問題の１つは、プリアン
プ１０８へのマイクロフォン１０４の許容ダイナミック
・レンジがきわめて限定されたものとなることである。
大きいオーバ・ドライブ信号がプリアンプの入力へ印加
された場合、（大きいオーバ・ドライブ信号は数十ミリ
ボルト程度と定義されている）重大なひずみが生じ、信
号の完全性が大幅に低下する。
ための上述の従来技術の技法の問題の１つは、プリアン
プ１０８へのマイクロフォン１０４の許容ダイナミック
・レンジがきわめて限定されたものとなることである。
大きいオーバ・ドライブ信号がプリアンプの入力へ印加
された場合、（大きいオーバ・ドライブ信号は数十ミリ
ボルト程度と定義されている）重大なひずみが生じ、信
号の完全性が大幅に低下する。
【０００８】標準的なプリアンプ・ゲイン制御設計での
第２の問題は、最大信号ゲインがあまりよく制御されな
いことである。これはプリアンプのゲインを一緒になっ
て決定するプリアンプ・トランジスタの相互コンダクタ
ンス（ＧM ）と、出力負荷抵抗器とが互いにトラッキン
グできないためである。負荷抵抗の抵抗値とプリアンプ
・トランジスタのＧM は、独立したプロセス・パラメー
タによって決定され、それ故、積にかなりの変動が生じ
る。これらの構成要素はいずれも、プロセス・パラメー
タの変動による３０％程度の変動を有することがある。
第２の問題は、最大信号ゲインがあまりよく制御されな
いことである。これはプリアンプのゲインを一緒になっ
て決定するプリアンプ・トランジスタの相互コンダクタ
ンス（ＧM ）と、出力負荷抵抗器とが互いにトラッキン
グできないためである。負荷抵抗の抵抗値とプリアンプ
・トランジスタのＧM は、独立したプロセス・パラメー
タによって決定され、それ故、積にかなりの変動が生じ
る。これらの構成要素はいずれも、プロセス・パラメー
タの変動による３０％程度の変動を有することがある。
【０００９】それ故、広いダイナミック・レンジを取り
扱うことのできるプリアンプ段のゲインを制御するとと
もに、ゲインの制御を改善する方法及び装置が得られる
のが望ましい。
扱うことのできるプリアンプ段のゲインを制御するとと
もに、ゲインの制御を改善する方法及び装置が得られる
のが望ましい。
【００１０】
【課題を解決するための手段】増幅器またはプリアンプ
におけるゲインを調節する方法及び装置を説明する。プ
リアンプ内の可変抵抗器をゲイン制御回路によって電気
的に調節して、プリアンプの出力を受ける増幅器のオー
バドライブを防止する。本発明の実施態様においては、
入力信号を基準信号と比較してから、ゲイン制御回路の
可変抵抗器を調節する。プリアンプ内の対応する可変抵
抗器は増幅器のオーバロードを防止する制御回路内の可
変抵抗器に追随する。
におけるゲインを調節する方法及び装置を説明する。プ
リアンプ内の可変抵抗器をゲイン制御回路によって電気
的に調節して、プリアンプの出力を受ける増幅器のオー
バドライブを防止する。本発明の実施態様においては、
入力信号を基準信号と比較してから、ゲイン制御回路の
可変抵抗器を調節する。プリアンプ内の対応する可変抵
抗器は増幅器のオーバロードを防止する制御回路内の可
変抵抗器に追随する。
【００１１】本発明の利点は以下の詳細な説明及び添付
図面を検討することにより、当分野の技術者にとってよ
り明らかなものとなろう。
図面を検討することにより、当分野の技術者にとってよ
り明らかなものとなろう。
【００１２】
【発明の実施の形態】以下の図示説明においては、便宜
上いくつかの規則を使用する。例えば、金属酸化膜半導
体（ＭＯＳ）トランジスタを、説明する回路の実施形態
に使用する。説明のために、いくつかの電圧も与える。
特定の回路レイアウト、使用する電圧、及びＭＯＳトラ
ンジスタを使用することは、理解を容易とする例示的な
目的にのみ行われるものであり、当分野の技術者が設計
パラメータを変更できるが、それでもなお本発明の範囲
内のものであることを理解されたい。
上いくつかの規則を使用する。例えば、金属酸化膜半導
体（ＭＯＳ）トランジスタを、説明する回路の実施形態
に使用する。説明のために、いくつかの電圧も与える。
特定の回路レイアウト、使用する電圧、及びＭＯＳトラ
ンジスタを使用することは、理解を容易とする例示的な
目的にのみ行われるものであり、当分野の技術者が設計
パラメータを変更できるが、それでもなお本発明の範囲
内のものであることを理解されたい。
【００１３】図２は本発明実施形態に使用されるプリア
ンプ３００の１例を示す。プリアンプ回路３００は、図
１に示すように、マイクロフォン１０４から正出力信号
３０４と負出力信号３０８を受け取る。各マイクロフォ
ン出力信号は、図２に示すように、ＭＯＳ可変抵抗器３
１２及び３１６の対応する端子に印加される。可変抵抗
器３１２、３１６の対向端子はプリアンプ演算増幅器
（プリアンプ・オペアンプ）３２０の入力に結合されて
いる。
ンプ３００の１例を示す。プリアンプ回路３００は、図
１に示すように、マイクロフォン１０４から正出力信号
３０４と負出力信号３０８を受け取る。各マイクロフォ
ン出力信号は、図２に示すように、ＭＯＳ可変抵抗器３
１２及び３１６の対応する端子に印加される。可変抵抗
器３１２、３１６の対向端子はプリアンプ演算増幅器
（プリアンプ・オペアンプ）３２０の入力に結合されて
いる。
【００１４】可変抵抗器３１２及び可変抵抗器３１６は
電気的に調節可能である。１実施形態において、可変抵
抗器３１２及び可変抵抗器３１６はＭＯＳ抵抗器であ
る。各可変抵抗器３１２、３１６の各ゲートは電圧源に
結合されている。ゲートに印加される電圧が可変抵抗器
の抵抗値を決定する。本発明の１実施形態において、図
１の制御回路１２８は制御信号を発生する。それはプリ
アンプの可変抵抗器３１２、３１６のゲートに印加され
る。
電気的に調節可能である。１実施形態において、可変抵
抗器３１２及び可変抵抗器３１６はＭＯＳ抵抗器であ
る。各可変抵抗器３１２、３１６の各ゲートは電圧源に
結合されている。ゲートに印加される電圧が可変抵抗器
の抵抗値を決定する。本発明の１実施形態において、図
１の制御回路１２８は制御信号を発生する。それはプリ
アンプの可変抵抗器３１２、３１６のゲートに印加され
る。
【００１５】図示の実施形態において、抵抗器３２４、
３２８はプリアンプ・オペアンプ３２０の各出力をプリ
アンプ・オペアンプ３２０の対応する入力に結合してい
る。抵抗器３２４、３２８の抵抗値は通常一定に維持さ
れる。プリアンプ３００の製造を容易とするため、定抵
抗器は通常ＭＯＳ抵抗器であり、ゲートが定電圧源ＶＣ
１に接続されている。２つの他の定抵抗器３３２、３３
６がプリアンプ・オペアンプ３２０の各入力を対応する
マイクロフォンの入力に結合している。図示の実施形態
において、マイクロフォンの正入力３０４は定抵抗器３
３６を介してプリアンプ・オペアンプ３２０の負入力に
結合されており、マイクロフォンの負入力３０８は定抵
抗器３３２を介してプリアンプ・オペアンプ３２０の正
入力に結合されている。図示の実施形態において、定抵
抗器３３２、３３６もＭＯＳ抵抗器のゲートを同じ定電
圧源ＶＣ１に結合することによって製造される。
３２８はプリアンプ・オペアンプ３２０の各出力をプリ
アンプ・オペアンプ３２０の対応する入力に結合してい
る。抵抗器３２４、３２８の抵抗値は通常一定に維持さ
れる。プリアンプ３００の製造を容易とするため、定抵
抗器は通常ＭＯＳ抵抗器であり、ゲートが定電圧源ＶＣ
１に接続されている。２つの他の定抵抗器３３２、３３
６がプリアンプ・オペアンプ３２０の各入力を対応する
マイクロフォンの入力に結合している。図示の実施形態
において、マイクロフォンの正入力３０４は定抵抗器３
３６を介してプリアンプ・オペアンプ３２０の負入力に
結合されており、マイクロフォンの負入力３０８は定抵
抗器３３２を介してプリアンプ・オペアンプ３２０の正
入力に結合されている。図示の実施形態において、定抵
抗器３３２、３３６もＭＯＳ抵抗器のゲートを同じ定電
圧源ＶＣ１に結合することによって製造される。
【００１６】プリアンプ回路３００は、抵抗器３２４の
抵抗値を抵抗器３３２の抵抗値で除したものに正のマイ
クロフォン入力を乗じたものに、３２４の抵抗値を可変
抵抗器３１２の抵抗値で除したものに負のマイクロフォ
ン入力を乗じたものを加えたものに等しいゲインを生じ
る。これは次のように表すことができる。 Ｖout-＝（Ｒa／Ｒc）×Ｖmicp＋（Ｒa／Ｒb）×
Ｖmicm．
抵抗値を抵抗器３３２の抵抗値で除したものに正のマイ
クロフォン入力を乗じたものに、３２４の抵抗値を可変
抵抗器３１２の抵抗値で除したものに負のマイクロフォ
ン入力を乗じたものを加えたものに等しいゲインを生じ
る。これは次のように表すことができる。 Ｖout-＝（Ｒa／Ｒc）×Ｖmicp＋（Ｒa／Ｒb）×
Ｖmicm．
【００１７】Ｖmicp及びＶmicmが基準電圧を中心として
対称的なものである場合、プリアンプのゲインは（Ｒａ
／Ｒｃ）−（Ｒａ／Ｒｂ）の絶対値として表すことがで
きる。プリアンプのゲインはそれ故、２つの比の差であ
る。増幅器のゲインはきわめて広い範囲にわたって制御
することができ、最大ゲインが適切に決まる。
対称的なものである場合、プリアンプのゲインは（Ｒａ
／Ｒｃ）−（Ｒａ／Ｒｂ）の絶対値として表すことがで
きる。プリアンプのゲインはそれ故、２つの比の差であ
る。増幅器のゲインはきわめて広い範囲にわたって制御
することができ、最大ゲインが適切に決まる。
【００１８】ゲインの等式の第２項、Ｒａ／Ｒｂは、抵
抗器Ｒａ３２４とＲｂ３３２両方のゲートが定電圧ＶＣ
１に結合されているため、一定である。定抵抗値の値は
チャネル長さ及び幅を含むＭＯＳの寸法の関数である。
１実施形態において、ＭＯＳ抵抗器Ｒａ及びＲｂの寸法
は、ゲインの等式の第２項（Ｒａ／Ｒｂ）が２４になる
ように異なっている。
抗器Ｒａ３２４とＲｂ３３２両方のゲートが定電圧ＶＣ
１に結合されているため、一定である。定抵抗値の値は
チャネル長さ及び幅を含むＭＯＳの寸法の関数である。
１実施形態において、ＭＯＳ抵抗器Ｒａ及びＲｂの寸法
は、ゲインの等式の第２項（Ｒａ／Ｒｂ）が２４になる
ように異なっている。
【００１９】ゲインの等式の第１項は定抵抗器Ｒａ３２
４を可変抵抗器Ｒｃ３１２で除した抵抗値の比を加算す
る。それ故、可変抵抗器Ｒｃ３１２が大きい値である場
合、全体的なゲインが最大となる。上述の実施形態にお
いて、最大ゲインはＲｃがＲｂの２倍の抵抗値に設定さ
れたときに生じる。この条件は比Ｒａ／Ｒｂを１２と
し、ゲインは１２−１４であり、これによりゲインは−
１２となり、絶対値は１２となる。可変抵抗器Ｒｃ３１
２がＲｂに等しい抵抗値に設定された場合、全体的なゲ
インは最小となる。２つの比がほとんど等しい場合、ゲ
インはほぼゼロとなる。
４を可変抵抗器Ｒｃ３１２で除した抵抗値の比を加算す
る。それ故、可変抵抗器Ｒｃ３１２が大きい値である場
合、全体的なゲインが最大となる。上述の実施形態にお
いて、最大ゲインはＲｃがＲｂの２倍の抵抗値に設定さ
れたときに生じる。この条件は比Ｒａ／Ｒｂを１２と
し、ゲインは１２−１４であり、これによりゲインは−
１２となり、絶対値は１２となる。可変抵抗器Ｒｃ３１
２がＲｂに等しい抵抗値に設定された場合、全体的なゲ
インは最小となる。２つの比がほとんど等しい場合、ゲ
インはほぼゼロとなる。
【００２０】１実施形態において、定抵抗器Ｒｂ３３２
の寸法（ＭＯＳ抵抗器におけるチャネルの長さ及び幅）
は可変抵抗器Ｒｃ３１２の寸法に等しい。それ故、制御
信号電圧ＶＣ２が定基準電圧ＶＣ１に等しい場合、増幅
器３２０のゲインは等式の第２項Ｒａ／Ｒｂが第１項Ｒ
ａ／Ｒｃに等しいため、ゼロになる。それ故、可変抵抗
値Ｒｃを下げると、ゲインの等式の項Ｒａ／Ｒｃが増加
し、プリアンプの全体的なゲインが減少する。可変抵抗
器３１２及び３１６を制御する制御信号ＶＣ２を変化さ
せることにより、プリアンプ回路３３０のゲインを調節
することができる。
の寸法（ＭＯＳ抵抗器におけるチャネルの長さ及び幅）
は可変抵抗器Ｒｃ３１２の寸法に等しい。それ故、制御
信号電圧ＶＣ２が定基準電圧ＶＣ１に等しい場合、増幅
器３２０のゲインは等式の第２項Ｒａ／Ｒｂが第１項Ｒ
ａ／Ｒｃに等しいため、ゼロになる。それ故、可変抵抗
値Ｒｃを下げると、ゲインの等式の項Ｒａ／Ｒｃが増加
し、プリアンプの全体的なゲインが減少する。可変抵抗
器３１２及び３１６を制御する制御信号ＶＣ２を変化さ
せることにより、プリアンプ回路３３０のゲインを調節
することができる。
【００２１】図３は制御信号ＶＣ２を発生させるための
適切な自動ゲイン制御回路４００（ＡＧＣ制御回路）を
示す。図示のＡＧＣ制御回路４００の比較部４０４はピ
ーク検出器からの出力ＶAGC４０６を基準電圧４０８
ＶDETと比較する。この比較はＶAGCを第１の比較トラン
ジスタ４１０のゲートに印加し、ＶDET ４０８を第２
の比較トランジスタ４１２のゲートに印加することによ
って行われる。電流源４１４によって駆動される電流の
２つの比較トランジスタ４１０、４１２の間の比は、Ｖ
DET ４０８に対するＶAGC ４０６の相対電圧によって
決定される。ＶAG CがＶDETよりも小さい場合、電流のほ
とんどはトランジスタ４１０及び可変抵抗器Ｒ９ ４１
６を通って流れ、抵抗器４２０に流れる電流は最小限の
ものとなる。抵抗器４２０を流れる電流が最小限である
と、ノード４１８における電圧ＶＳ１が低くなり、スイ
ッチＳ１が開く。ＶAGCが比較ＶDETに対して増加する
と、比較トランジスタ４１０はオフとなり、より多くの
電流が比較トランジスタ４１２を通って流れ、抵抗器４
２０を通る電流が増加し、電圧ＶＳ１ ４１８が上昇す
る。電圧ＶＳ１が上昇すると、スイッチ（Ｓ１、Ｓ２）
４２６、４２８が状態を変える。
適切な自動ゲイン制御回路４００（ＡＧＣ制御回路）を
示す。図示のＡＧＣ制御回路４００の比較部４０４はピ
ーク検出器からの出力ＶAGC４０６を基準電圧４０８
ＶDETと比較する。この比較はＶAGCを第１の比較トラン
ジスタ４１０のゲートに印加し、ＶDET ４０８を第２
の比較トランジスタ４１２のゲートに印加することによ
って行われる。電流源４１４によって駆動される電流の
２つの比較トランジスタ４１０、４１２の間の比は、Ｖ
DET ４０８に対するＶAGC ４０６の相対電圧によって
決定される。ＶAG CがＶDETよりも小さい場合、電流のほ
とんどはトランジスタ４１０及び可変抵抗器Ｒ９ ４１
６を通って流れ、抵抗器４２０に流れる電流は最小限の
ものとなる。抵抗器４２０を流れる電流が最小限である
と、ノード４１８における電圧ＶＳ１が低くなり、スイ
ッチＳ１が開く。ＶAGCが比較ＶDETに対して増加する
と、比較トランジスタ４１０はオフとなり、より多くの
電流が比較トランジスタ４１２を通って流れ、抵抗器４
２０を通る電流が増加し、電圧ＶＳ１ ４１８が上昇す
る。電圧ＶＳ１が上昇すると、スイッチ（Ｓ１、Ｓ２）
４２６、４２８が状態を変える。
【００２２】ＡＧＣ制御回路４００は比較回路４０４の
出力ＶＳ１ ４１８に基づいて、出力４２４に制御信号
ＶＣ２を発生する。比較器出力ＶＳ１ ４１８はスイッ
チ４２６、４２８に結合されている。各スイッチ４２
６、４２８は２つの可変抵抗器及び２つの定抵抗器を含
む４つの抵抗器に結合されている。詳細にいえば、スイ
ッチ４２６は可変抵抗器４３０、４３２及び定抵抗器４
３４、４３６に結合されており、スイッチ４２８は可変
抵抗器４３８、４４０及び定抵抗器４４２、４４４に結
合されている。
出力ＶＳ１ ４１８に基づいて、出力４２４に制御信号
ＶＣ２を発生する。比較器出力ＶＳ１ ４１８はスイッ
チ４２６、４２８に結合されている。各スイッチ４２
６、４２８は２つの可変抵抗器及び２つの定抵抗器を含
む４つの抵抗器に結合されている。詳細にいえば、スイ
ッチ４２６は可変抵抗器４３０、４３２及び定抵抗器４
３４、４３６に結合されており、スイッチ４２８は可変
抵抗器４３８、４４０及び定抵抗器４４２、４４４に結
合されている。
【００２３】図示の実施形態において、定抵抗器４３
４、４３６、４４２、４４４及び可変抵抗器４３０、４
３２、４３８、４４０を含む、ＡＧＣ制御回路のすべて
の抵抗器は、同じ寸法（チャネル幅及び長さ）を有する
ＭＯＳ抵抗器である。それ故、各定トランジスタ４３
４、４３６、４４２、４４４の各ゲートへ入力される電
圧ＶＣ１ ４４６が一定であるから、定抵抗器４３４、
４３６、４４２、４４４は同じ定抵抗値を有する。ＭＯ
Ｓ可変抵抗器４３０、４３２、４３８、４４０のゲート
がまとめて、変化する制御信号ＶＣ２電圧に接続されて
いるため、可変抵抗器４３０、４３２、４３８、４４０
は一緒に変動する。可変抵抗器４３０、４３２は負電圧
基準４４８に結合されており、可変抵抗器４３８、４４
０は正電圧基準４５０に結合されている。定抵抗器４３
４、４３６は正電圧基準４５０に結合されており、定抵
抗器４４２、４４４は負電圧基準４４８に結合されてい
る。
４、４３６、４４２、４４４及び可変抵抗器４３０、４
３２、４３８、４４０を含む、ＡＧＣ制御回路のすべて
の抵抗器は、同じ寸法（チャネル幅及び長さ）を有する
ＭＯＳ抵抗器である。それ故、各定トランジスタ４３
４、４３６、４４２、４４４の各ゲートへ入力される電
圧ＶＣ１ ４４６が一定であるから、定抵抗器４３４、
４３６、４４２、４４４は同じ定抵抗値を有する。ＭＯ
Ｓ可変抵抗器４３０、４３２、４３８、４４０のゲート
がまとめて、変化する制御信号ＶＣ２電圧に接続されて
いるため、可変抵抗器４３０、４３２、４３８、４４０
は一緒に変動する。可変抵抗器４３０、４３２は負電圧
基準４４８に結合されており、可変抵抗器４３８、４４
０は正電圧基準４５０に結合されている。定抵抗器４３
４、４３６は正電圧基準４５０に結合されており、定抵
抗器４４２、４４４は負電圧基準４４８に結合されてい
る。
【００２４】以下の説明において、電圧値は説明及びＡ
ＧＣ制御回路４００の動作の理解を容易とするための例
として使用される。ただし、これらの値が例示的な値で
あり、他の値も使用できることを理解されたい。
ＧＣ制御回路４００の動作の理解を容易とするための例
として使用される。ただし、これらの値が例示的な値で
あり、他の値も使用できることを理解されたい。
【００２５】ＡＧＣ制御回路４００の初期状態におい
て、ピーク検出器からの入力電圧ＶAG Cは約１．５ボル
ト未満であり、基準電圧ＶDETは約１．８ボルトであ
る。アナログ接地は約１．５ボルトになるように選択さ
れている。負電圧基準４４８及び正電圧基準４５０はア
ナログ接地を中心として等距離であり、それ故、アナロ
グ接地が１．５ボルトである場合、典型的な負電圧基準
は１ボルトであり、適切な正電圧基準４５０は約２ボル
トである。典型的なＶＣ１は約２．５ボルトである。初
期制御信号出力ＶＣ２は当初約２ボルトである。
て、ピーク検出器からの入力電圧ＶAG Cは約１．５ボル
ト未満であり、基準電圧ＶDETは約１．８ボルトであ
る。アナログ接地は約１．５ボルトになるように選択さ
れている。負電圧基準４４８及び正電圧基準４５０はア
ナログ接地を中心として等距離であり、それ故、アナロ
グ接地が１．５ボルトである場合、典型的な負電圧基準
は１ボルトであり、適切な正電圧基準４５０は約２ボル
トである。典型的なＶＣ１は約２．５ボルトである。初
期制御信号出力ＶＣ２は当初約２ボルトである。
【００２６】動作中に、制御回路オペアンプ４５２は出
力ＶＣ２を調節して、制御回路オペアンプの正端子入力
４５３への入力と負端子入力４５４との間の電圧差を排
除する。初期オフ段階においては、図１のピーク検出器
１２４からの入力は基準電圧ＶDET 未満である。それ
故、ノード４１８における電圧ＶＳ１は低い値であり、
スイッチ４２６、４２８（Ｓ１、Ｓ２）は開いて、電流
が抵抗器４３６、４４４を通って流れるのを阻止する。
制御回路オペアンプ４５２の正入力端子４５３と負入力
端子４５４の電圧を等しくするために、ノード４５４及
び４５３における電圧を等しく維持しなければならな
い。ノード４５４、４５３における電圧を等しくしてお
くには、ノード４５４及び４５３における電圧を負電圧
基準４４８と正電圧基準４５０の中間に維持するか、可
変抵抗器４３０、４３２の並列の組合せの抵抗値を定抵
抗値４４２、４４４の並列の組合せに等しく維持するか
する。同様に、可変抵抗器４３８、４４０の並列の組合
せの抵抗値を定抵抗器４３４、４３６の並列の組合せと
等しいものに維持しておかなければならない。スイッチ
４２６及び４２８が開いている場合、抵抗器４３４（Ｒ
３）の抵抗値は可変抵抗器４３８、４４０（Ｒ５、Ｒ
６）の並列の組合せの抵抗値と等しくなければならな
い。抵抗器４４２（Ｒ７）の抵抗値も抵抗器４３０、４
３２（Ｒ１、Ｒ２）の並列の組合せの抵抗値と等しくな
ければならない。フィードバック・ループがＡＧＣ制御
回路の出力を可変抵抗器４３０、４３２、４３８、４４
０へ入力されている。それ故、ＡＧＣ制御回路は出力を
調節して、ＡＧＣ制御回路に必要な抵抗等化を満足させ
る。
力ＶＣ２を調節して、制御回路オペアンプの正端子入力
４５３への入力と負端子入力４５４との間の電圧差を排
除する。初期オフ段階においては、図１のピーク検出器
１２４からの入力は基準電圧ＶDET 未満である。それ
故、ノード４１８における電圧ＶＳ１は低い値であり、
スイッチ４２６、４２８（Ｓ１、Ｓ２）は開いて、電流
が抵抗器４３６、４４４を通って流れるのを阻止する。
制御回路オペアンプ４５２の正入力端子４５３と負入力
端子４５４の電圧を等しくするために、ノード４５４及
び４５３における電圧を等しく維持しなければならな
い。ノード４５４、４５３における電圧を等しくしてお
くには、ノード４５４及び４５３における電圧を負電圧
基準４４８と正電圧基準４５０の中間に維持するか、可
変抵抗器４３０、４３２の並列の組合せの抵抗値を定抵
抗値４４２、４４４の並列の組合せに等しく維持するか
する。同様に、可変抵抗器４３８、４４０の並列の組合
せの抵抗値を定抵抗器４３４、４３６の並列の組合せと
等しいものに維持しておかなければならない。スイッチ
４２６及び４２８が開いている場合、抵抗器４３４（Ｒ
３）の抵抗値は可変抵抗器４３８、４４０（Ｒ５、Ｒ
６）の並列の組合せの抵抗値と等しくなければならな
い。抵抗器４４２（Ｒ７）の抵抗値も抵抗器４３０、４
３２（Ｒ１、Ｒ２）の並列の組合せの抵抗値と等しくな
ければならない。フィードバック・ループがＡＧＣ制御
回路の出力を可変抵抗器４３０、４３２、４３８、４４
０へ入力されている。それ故、ＡＧＣ制御回路は出力を
調節して、ＡＧＣ制御回路に必要な抵抗等化を満足させ
る。
【００２７】制御信号ＶＣ２は、プリアンプ３００の可
変抵抗器３１２、３１６及びＡＧＣ制御回路４００の可
変抵抗器４３０、４３２、４３８、４４０の抵抗値を制
御する。それ故、プリアンプ３００及びＡＧＣ制御回路
４００の可変抵抗器はすべて、同じ抵抗値を有すること
によって互いを「トラック（追跡）」する。
変抵抗器３１２、３１６及びＡＧＣ制御回路４００の可
変抵抗器４３０、４３２、４３８、４４０の抵抗値を制
御する。それ故、プリアンプ３００及びＡＧＣ制御回路
４００の可変抵抗器はすべて、同じ抵抗値を有すること
によって互いを「トラック（追跡）」する。
【００２８】ＶDETがピーク検出器ＶAGCからの電圧より
も大きい場合、スイッチＳ１及びＳ２が開く。可変抵抗
器４３０、４３２の並列の組合せが１つの定抵抗器４４
２と同じ抵抗値を有しているという要件を満たすために
は、各可変抵抗器は定抵抗器４４２の半分の抵抗値を有
していなければならない。可変抵抗値が定抵抗値の半分
に等しい場合、ゲインの等式の第２項は１２となる。ゲ
インの等式の第２項（１２）を第１の定数項（２４）か
ら引くと、全体的なゲインは１２となる。
も大きい場合、スイッチＳ１及びＳ２が開く。可変抵抗
器４３０、４３２の並列の組合せが１つの定抵抗器４４
２と同じ抵抗値を有しているという要件を満たすために
は、各可変抵抗器は定抵抗器４４２の半分の抵抗値を有
していなければならない。可変抵抗値が定抵抗値の半分
に等しい場合、ゲインの等式の第２項は１２となる。ゲ
インの等式の第２項（１２）を第１の定数項（２４）か
ら引くと、全体的なゲインは１２となる。
【００２９】増幅器の出力が緩やかに上昇すると、ピー
ク検出器からの電圧（ＶAGC ）も上昇し、比較器４０４
のトランジスタ４１０及び４１２を通って流れる相対電
流を変化させる。トランジスタ４１２を通る増加電流は
電圧ＶＳ１ ４１８を徐々に増加させ、スイッチ４２
６、４２８を閉鎖する。スイッチ４２６、４２８が閉じ
ると、抵抗器対４３４、４３６及び抵抗器対４４２、４
４４の有効抵抗値が減少する。ノード４５４、４５３に
おいて等化電圧を維持するために、抵抗器対４３０、４
３２の抵抗値も減少しなければならない。フィードバッ
ク・ループ内の電圧ＶＣ２が増加すると、可変抵抗器４
３０、４３２、４３８、４４０の抵抗値が減少し、ノー
ド４５４、４５８における等化電圧を維持する。
ク検出器からの電圧（ＶAGC ）も上昇し、比較器４０４
のトランジスタ４１０及び４１２を通って流れる相対電
流を変化させる。トランジスタ４１２を通る増加電流は
電圧ＶＳ１ ４１８を徐々に増加させ、スイッチ４２
６、４２８を閉鎖する。スイッチ４２６、４２８が閉じ
ると、抵抗器対４３４、４３６及び抵抗器対４４２、４
４４の有効抵抗値が減少する。ノード４５４、４５３に
おいて等化電圧を維持するために、抵抗器対４３０、４
３２の抵抗値も減少しなければならない。フィードバッ
ク・ループ内の電圧ＶＣ２が増加すると、可変抵抗器４
３０、４３２、４３８、４４０の抵抗値が減少し、ノー
ド４５４、４５８における等化電圧を維持する。
【００３０】ＶAGCが基準電圧ＶDETを大幅に上回ると、
スイッチ４２６、４２８が完全に閉鎖される。可変抵抗
器４３０、４３２、４３８、４４０、及び定抵抗器４３
４、４３６、４４２、４４４の寸法が同様であると、Ｖ
Ｃ２がＶＣ１に等しくなる。
スイッチ４２６、４２８が完全に閉鎖される。可変抵抗
器４３０、４３２、４３８、４４０、及び定抵抗器４３
４、４３６、４４２、４４４の寸法が同様であると、Ｖ
Ｃ２がＶＣ１に等しくなる。
【００３１】図２のプリアンプ回路において、可変抵抗
器３１２、３１６の寸法は定抵抗器３３２、３３６の寸
法と等しい。ＶＣ１をＶＣ２に等しく設定すると、可変
抵抗器３１２、３１６（ＲC、ＲF）の抵抗値が変わり、
定抵抗器３３２、３３６（ＲB、ＲE）の抵抗値と等しく
なる。これらの条件の下で、ゲインの等式の第２項はゲ
インの等式の第１項と同じになり、全体的なゲインが０
となる。それ故、入力電圧が増加すると、増幅器のゲイ
ンが減少する。
器３１２、３１６の寸法は定抵抗器３３２、３３６の寸
法と等しい。ＶＣ１をＶＣ２に等しく設定すると、可変
抵抗器３１２、３１６（ＲC、ＲF）の抵抗値が変わり、
定抵抗器３３２、３３６（ＲB、ＲE）の抵抗値と等しく
なる。これらの条件の下で、ゲインの等式の第２項はゲ
インの等式の第１項と同じになり、全体的なゲインが０
となる。それ故、入力電圧が増加すると、増幅器のゲイ
ンが減少する。
【００３２】図４はＶREF+ ５０４と負電圧ＶREF- ５
０８を使用して正基準電圧ＶＣ１を発生する回路を示
す。ＶREF+ ５０４とＶREF- ５０８の電位は共通アナ
ログ接地から等距離にある。図４の回路は図２及び図３
の回路で使用される定電圧ＶＣ１ ５１２を発生する。
図４において、基準オペアンプ５１６の出力はＭＯＳ抵
抗器５２０のゲートに結合されている。基準オペアンプ
５１６の入力及びＭＯＳ抵抗器５２０の端子は定電流源
５２４に結合されている。オペアンプ５１６の第２の入
力は基準電圧Ｖref に維持されている。定電流源５２４
が抵抗器５２０を通る電流を引き上げると、オペアンプ
５１６はその出力ＶＣ１を維持して、Ｖre f-がオペアン
プ５２６の第１の入力５０８にほぼ等しくなるように、
ＭＯＳ抵抗器５２０の抵抗値を調節する。
０８を使用して正基準電圧ＶＣ１を発生する回路を示
す。ＶREF+ ５０４とＶREF- ５０８の電位は共通アナ
ログ接地から等距離にある。図４の回路は図２及び図３
の回路で使用される定電圧ＶＣ１ ５１２を発生する。
図４において、基準オペアンプ５１６の出力はＭＯＳ抵
抗器５２０のゲートに結合されている。基準オペアンプ
５１６の入力及びＭＯＳ抵抗器５２０の端子は定電流源
５２４に結合されている。オペアンプ５１６の第２の入
力は基準電圧Ｖref に維持されている。定電流源５２４
が抵抗器５２０を通る電流を引き上げると、オペアンプ
５１６はその出力ＶＣ１を維持して、Ｖre f-がオペアン
プ５２６の第１の入力５０８にほぼ等しくなるように、
ＭＯＳ抵抗器５２０の抵抗値を調節する。
【００３３】図５は図１のピーク検出器１２４として使
用される全波ピーク検出器６００を示す。全波ピーク検
出器６００は２つのオペアンプ６０４、６０８を含んで
いる。オペアンプ６０４は第２段増幅器から正信号を受
け、第２のオペアンプは第２段増幅器からの信号の負部
分を受ける。各オペアンプ６０４、６０８の出力は対応
するトランジスタ６１２、６１６のゲートに結合されて
いる。出力電圧６２４はピーク検出器回路の各々に共通
であり、これらの回路の内ある時点で活動しているのは
１つだけである。正及び負両方の極限値のピークを使用
するため、得られる電圧６２０はよりスムーズであり、
単一のピーク検出器よりも少ない信号ひずみを引き起こ
す。
用される全波ピーク検出器６００を示す。全波ピーク検
出器６００は２つのオペアンプ６０４、６０８を含んで
いる。オペアンプ６０４は第２段増幅器から正信号を受
け、第２のオペアンプは第２段増幅器からの信号の負部
分を受ける。各オペアンプ６０４、６０８の出力は対応
するトランジスタ６１２、６１６のゲートに結合されて
いる。出力電圧６２４はピーク検出器回路の各々に共通
であり、これらの回路の内ある時点で活動しているのは
１つだけである。正及び負両方の極限値のピークを使用
するため、得られる電圧６２０はよりスムーズであり、
単一のピーク検出器よりも少ない信号ひずみを引き起こ
す。
【００３４】ノード６２０におけるピーク検出器のピー
ク出力は、各オペアンプ６０４、６０８（ノード６２４
における）の出力に発生するピーク電圧に関して抵抗器
６２８と抵抗器６３２の間で分割を行うことによって決
定できる。分割器はその電圧を電圧ＶAGCを発生させる
のに適切な値までステップダウンする。ＶAGCはコンデ
ンサ６３６と並列な抵抗器６３２によって決定されるＲ
Ｃ時定数だけ、ピーク値から緩やかに減少する。
ク出力は、各オペアンプ６０４、６０８（ノード６２４
における）の出力に発生するピーク電圧に関して抵抗器
６２８と抵抗器６３２の間で分割を行うことによって決
定できる。分割器はその電圧を電圧ＶAGCを発生させる
のに適切な値までステップダウンする。ＶAGCはコンデ
ンサ６３６と並列な抵抗器６３２によって決定されるＲ
Ｃ時定数だけ、ピーク値から緩やかに減少する。
【００３５】いくつかの例示的な実施形態を説明し、添
付図面に示してきたが、このような実施形態が例示的な
ものにすぎず、範囲の広い発明を限定するものではな
く、また各種の他の改変形が当分野の技術者に想起され
るであろうから、本発明が図示説明された特定の構造及
び構成に限定されるものではないことを理解すべきであ
る。
付図面に示してきたが、このような実施形態が例示的な
ものにすぎず、範囲の広い発明を限定するものではな
く、また各種の他の改変形が当分野の技術者に想起され
るであろうから、本発明が図示説明された特定の構造及
び構成に限定されるものではないことを理解すべきであ
る。
【図１】 ＡＧＣ制御回路を利用して、プリアンプを制
御するシステムのブロック図である。
御するシステムのブロック図である。
【図２】 本発明実施形態のプリアンプの１実施形態を
示す図である。
示す図である。
【図３】 図２のプリアンプを制御するために使用され
るＡＧＣ制御回路の１実施形態を示す図である。
るＡＧＣ制御回路の１実施形態を示す図である。
【図４】 図３のＡＧＣ制御回路が使用する基準電圧を
生成する回路の１実施形態を示す図である。
生成する回路の１実施形態を示す図である。
【図５】 全波ピーク検出を行う回路の１実施形態を示
す図である。
す図である。
１０４ マイクロフォン １０８ プリアンプ １１２ 増幅器 １１６ アナログ・アンチエイリアシング・フィルタ １２０ その他の処理回路 １２４ ピーク検出器 １２８ 自動ゲイン制御回路（ＡＧＣ回路） ＶＣ１ 定電圧源
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年１１月４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュン・シェン・ホイ アメリカ合衆国・94560・カリフォルニア 州・ニューアーク・ポトレロ ドライブ・ 39878 (72)発明者 ヴィシャル・サリン アメリカ合衆国・95051・カリフォルニア 州・サンタ クララ・グラナダ アヴェニ ュ・3500・368番
Claims (21)
- 【請求項１】 第１の可変抵抗器に結合されている第１
の演算増幅器を含んでおり、増幅器のゲインがその第１
の可変抵抗器を使用して電気的に調節される増幅器シス
テムと、 第１の可変抵抗器の抵抗値を調節するためのゲイン制御
信号を出力するゲイン制御回路とを備えているゲイン制
御装置。 - 【請求項２】 前記第１の可変抵抗器が電圧制御金属酸
化膜半導体抵抗器である請求項１に記載のゲイン制御装
置。 - 【請求項３】 前記ゲイン制御回路を含み、前記増幅器
システムの出力を前記増幅器システムの入力に結合する
フィードバック・ループを更に含んでいる請求項１に記
載のゲイン制御装置。 - 【請求項４】 フィードバック・ループがピーク検出器
を更に含んでおり、そのピーク検出器の出力が前記ゲイ
ン制御回路の入力に結合されている請求項３に記載のゲ
イン制御装置。 - 【請求項５】 ゲイン制御回路が更に第２の電気的に可
変の抵抗器と、 ゲイン制御信号を出力する第２の演算増幅器とを更に含
んでおり、前記第２の演算増幅器の出力が第２の可変抵
抗器の抵抗値を調節する請求項１に記載のゲイン制御装
置。 - 【請求項６】 前記第１の可変抵抗器と前記第２の可変
抵抗器が、同じ寸法を有しており、かつ前記第１の可変
抵抗器の抵抗値が前記第２の可変抵抗器に追随するよう
に結合されているＭＯＳ抵抗器である請求項５に記載の
ゲイン制御装置。 - 【請求項７】 前記第２の可変抵抗器と並列に接続され
たスイッチと第３の可変抵抗器とを更に含んでおり、シ
ステムの増幅器出力が所定の値を超えたときに前記スイ
ッチが閉じる請求項５に記載のゲイン制御装置。 - 【請求項８】 音声信号を電気信号に変換するステップ
と、 電気信号を増幅器回路によって増幅するステップと、 電気信号のピーク振幅を検出するステップと、 検出したピーク振幅に基づいて増幅器回路の第１の可変
抵抗器を調節し、前記第１の可変抵抗器の前記調節が前
記増幅器回路のゲインを変化させるステップとを含んで
いる音声処理方法。 - 【請求項９】 ゲイン制御回路内の電気信号のピーク振
幅を受けるステップと、 ゲイン制御回路の出力に基づいてゲイン制御回路内の第
２の可変抵抗器を変更するステップと、 ゲイン制御回路の出力を増幅器回路へ伝送するステップ
とをさらに含んでいる請求項８に記載の方法。 - 【請求項１０】 第１の可変抵抗器の調節が金属酸化膜
半導体抵抗器のゲートへの電圧を変更することによって
行われる請求項８に記載の方法。 - 【請求項１１】 増幅器の出力をアナログ・アンチエイ
リアシング・フィルタでフィルタリングするステップを
さらに含んでいる請求項８に記載の方法。 - 【請求項１２】 音声波を電気信号に変換する検出装置
と、 電気信号を増幅して、増幅信号を発生する増幅器ユニッ
トと、 増幅信号のピーク振幅を決定し、ピーク振幅に対応する
電圧を出力するピーク検出器と、 ピーク振幅に対応した電圧を受け、増幅器内の可変抵抗
器を調節して、増幅器のゲインを調節するゲイン制御装
置とを備えている音声波を処理するシステム。 - 【請求項１３】 増幅器がプリアンプであり、ピーク検
出器への伝送前に、プリアンプの出力が主増幅器へ入力
される請求項１２に記載のシステム。 - 【請求項１４】 ゲイン制御装置が出力するゲイン制御
信号をフィードバック・ループ内で使用して、ゲイン制
御装置内の可変抵抗器を調節し、ゲイン制御信号も増幅
器内の可変抵抗器を調節するのに使用して、ゲインを制
限する請求項１２に記載のシステム。 - 【請求項１５】 調節可能な可変抵抗器が金属酸化膜半
導体抵抗器である請求項１２に記載のシステム。 - 【請求項１６】 第１の入力、第２の入力、第１の出力
及び第２の出力を含んでいる演算増幅器と、 定抵抗値に維持される、第１の入力を第１の出力に結合
する第１の抵抗器と、 定抵抗値に維持される、第２の入力を第２の出力に結合
する第２の抵抗器と、 第１の入力をマイクロフォンの第１の端子に結合する第
１の可変抵抗器と、 第２の入力をマイクロフォンの第２の端子に結合する第
２の可変抵抗器とを備えている増幅システム。 - 【請求項１７】 定抵抗値に維持される、第１の入力を
第２の端子に結合する第３の抵抗器と、 定抵抗値に維持される、第２の入力を第１の端子に結合
する第４の抵抗器とをさらに含んでいる請求項１６に記
載の増幅システム。 - 【請求項１８】 第１の可変抵抗器と第２の可変抵抗器
とが印加電圧に基づいて抵抗値を変える金属酸化膜半導
体抵抗器である請求項１７に記載の増幅システム。 - 【請求項１９】 前記第１の抵抗器、前記第２の抵抗
器、前記第３の抵抗器及び前記第４の抵抗器が一定の制
御電圧を印加することによって一定値に維持される可変
抵抗器である請求項１７に記載の増幅システム。 - 【請求項２０】 基準電圧からの電圧レベルを入力信号
と比較する比較回路と、 比較回路の出力に結合された、入力信号が基準電圧より
も上であるか、下であるかにしたがって切り替わる少な
くとも１つのスイッチと、 少なくとも１つのスイッチに結合され、制御信号を出力
する演算増幅器と、 制御信号にしたがって抵抗値を変化させ、演算増幅器の
入力を第２の基準電圧に結合する第１の可変抵抗器とを
備えているゲイン制御回路。 - 【請求項２１】 前記第１の可変抵抗器と並列に結合さ
れた第２の可変抵抗器を更に含んでおり、前記第２の可
変抵抗器及び前記第１の可変抵抗器が所定のチャネル長
さと所定のチャネル幅を備えた金属酸化膜半導体抵抗器
であり、前記第１の可変抵抗器のゲート及び前記第２の
可変抵抗器のゲートが制御信号に結合されている請求項
２０に記載のゲイン制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/925,022 US6081603A (en) | 1997-09-08 | 1997-09-08 | Method and apparatus for automatic gain control using a linear limiter circuit with voltage controlled resistors as a variable element |
| US08/925022 | 1997-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163650A true JPH11163650A (ja) | 1999-06-18 |
Family
ID=25451083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10253558A Pending JPH11163650A (ja) | 1997-09-08 | 1998-09-08 | 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6081603A (ja) |
| EP (1) | EP0901224A3 (ja) |
| JP (1) | JPH11163650A (ja) |
| KR (1) | KR19990029635A (ja) |
| CA (1) | CA2246135A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101191391B1 (ko) * | 2008-12-22 | 2012-10-15 | 한국전자통신연구원 | 아날로그 회로에서 ｄＢ-선형 이득 제어가 가능한 이득 조절 장치 및 그에 따른 증폭기 |
| US8638955B2 (en) | 2006-11-22 | 2014-01-28 | Funai Electric Advanced Applied Technology Research Institute Inc. | Voice input device, method of producing the same, and information processing system |
| US8731693B2 (en) | 2006-11-22 | 2014-05-20 | Funai Electric Advanced Applied Technology Research Institute Inc. | Voice input device, method of producing the same, and information processing system |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9816529D0 (en) * | 1998-07-29 | 1998-09-30 | Northern Telecom Ltd | A wide dynamic range transimpedance amplifier |
| US7630507B2 (en) * | 2002-01-28 | 2009-12-08 | Gn Resound A/S | Binaural compression system |
| GB2392518B (en) * | 2002-09-02 | 2004-09-22 | 3Com Corp | Computer network and method of operating same to preload content of selected web pages |
| US20060078133A1 (en) * | 2004-10-11 | 2006-04-13 | Engh Lawrence D | Integrated circuit systems and methods using block gain expansion and compression to improve the noise of analog storage in non-volatile memory cells |
| US20060147060A1 (en) * | 2004-12-30 | 2006-07-06 | Plantronics, Inc. A Delaware Corporation | Multifunction preamplifier microphone |
| US7605660B1 (en) * | 2007-11-12 | 2009-10-20 | Rf Micro Devices, Inc. | Linear multi-stage transimpedance amplifier |
| JP2009153007A (ja) * | 2007-12-21 | 2009-07-09 | Fujitsu Microelectronics Ltd | 自動利得制御増幅器及びそれを有する音声記録装置 |
| US8035074B2 (en) * | 2009-02-09 | 2011-10-11 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Automatic gain control for motion encoder signals |
| JP2011124647A (ja) * | 2009-12-08 | 2011-06-23 | Panasonic Corp | 可変利得増幅器 |
| US20150280662A1 (en) | 2014-03-27 | 2015-10-01 | Texas Instruments Incorporated | Time gain compensation circuit in an ultrasound receiver |
| US10356517B2 (en) * | 2016-08-08 | 2019-07-16 | Marshall Electronics, Inc. | Blended passive microphone |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3581223A (en) * | 1969-04-30 | 1971-05-25 | Hc Electronics Inc | Fast response dynamic gain control circuit |
| US3904975A (en) * | 1973-04-26 | 1975-09-09 | Olympus Optical Co | Automatic gain control circuit |
| JPS5717214A (en) * | 1980-07-04 | 1982-01-28 | Mitsubishi Electric Corp | Direct coupling type amplifying circuit |
| US4890259A (en) * | 1988-07-13 | 1989-12-26 | Information Storage Devices | High density integrated circuit analog signal recording and playback system |
| US5021747A (en) * | 1989-11-22 | 1991-06-04 | Harris Semiconductor Patents, Inc. | Symmetrical variable impedance apparatus employing MOS transistors |
| US5241494A (en) * | 1990-09-26 | 1993-08-31 | Information Storage Devices | Integrated circuit system for analog signal recording and playback |
| US5175508A (en) * | 1991-12-05 | 1992-12-29 | Ford Motor Company | Voltage-controlled amplifier using operational amplifier |
| US5412346A (en) * | 1993-12-13 | 1995-05-02 | At&T Corp. | Variable gain voltage signal amplifier |
| JP3046203B2 (ja) * | 1994-05-18 | 2000-05-29 | 三菱電機株式会社 | ハンズフリー通話装置 |
| FR2733647B1 (fr) * | 1995-04-26 | 1997-07-18 | Sgs Thomson Microelectronics | Filtre actif differentiel du second ordre |
| US5862238A (en) * | 1995-09-11 | 1999-01-19 | Starkey Laboratories, Inc. | Hearing aid having input and output gain compression circuits |
| US5822442A (en) * | 1995-09-11 | 1998-10-13 | Starkey Labs, Inc. | Gain compression amplfier providing a linear compression function |
-
1997
- 1997-09-08 US US08/925,022 patent/US6081603A/en not_active Expired - Fee Related
-
1998
- 1998-08-27 EP EP98306895A patent/EP0901224A3/en not_active Withdrawn
- 1998-08-31 CA CA002246135A patent/CA2246135A1/en not_active Abandoned
- 1998-09-08 JP JP10253558A patent/JPH11163650A/ja active Pending
- 1998-09-08 KR KR1019980037035A patent/KR19990029635A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8638955B2 (en) | 2006-11-22 | 2014-01-28 | Funai Electric Advanced Applied Technology Research Institute Inc. | Voice input device, method of producing the same, and information processing system |
| US8731693B2 (en) | 2006-11-22 | 2014-05-20 | Funai Electric Advanced Applied Technology Research Institute Inc. | Voice input device, method of producing the same, and information processing system |
| KR101191391B1 (ko) * | 2008-12-22 | 2012-10-15 | 한국전자통신연구원 | 아날로그 회로에서 ｄＢ-선형 이득 제어가 가능한 이득 조절 장치 및 그에 따른 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990029635A (ko) | 1999-04-26 |
| EP0901224A2 (en) | 1999-03-10 |
| US6081603A (en) | 2000-06-27 |
| EP0901224A3 (en) | 2000-07-19 |
| CA2246135A1 (en) | 1999-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683720B1 (en) | Folded-cascode amplifier with adjustable continuous time equalizer | |
| US7116164B1 (en) | Variable-gain constant-bandwidth transimpedance amplifier | |
| JPH11163650A (ja) | 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置 | |
| US7973602B2 (en) | Variable gain amplifier | |
| US7948323B2 (en) | Linear transimpedance amplifier with wide dynamic range for high rate applications | |
| US7592869B2 (en) | Variable gain amplifier having dual gain control | |
| US9154098B2 (en) | Amplifier circuit and amplification method | |
| EP0545536B1 (en) | Voltage-controlled amplifier using operational amplifier | |
| US7695085B2 (en) | Variable gain amplifier having variable gain DC offset loop | |
| US6952132B2 (en) | Method and apparatus for automatic gain control | |
| JPH05206771A (ja) | 自動出力電力制御回路 | |
| US20170012589A1 (en) | Amplification circuit and method of compensating for voltage offset of inputs | |
| CN107171650A (zh) | 可变增益放大电路 | |
| US7733174B2 (en) | Feedback controlled power limiting for signal amplifiers | |
| US5039887A (en) | Circuit arrangement for controlling the level of electrical signals | |
| JPH0779216B2 (ja) | 高周波増幅装置 | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| JP3638442B2 (ja) | ボリウム回路 | |
| US5030198A (en) | Adaptive transmission line stage in an analog electronic cochlea | |
| US8183923B2 (en) | Constant gain amplifier system with gain control feedback | |
| JPH0766644A (ja) | 高周波増幅器 | |
| JP2574706B2 (ja) | 送信機 | |
| JP2005236479A (ja) | Ｒｓｓｉ回路 | |
| JP3168724B2 (ja) | 可変利得広帯域増幅器 | |
| JP2654156B2 (ja) | フエージング監視回路 |