JPH09102715A - 可変利得ミクサ回路 - Google Patents
可変利得ミクサ回路Info
- Publication number
- JPH09102715A JPH09102715A JP8170551A JP17055196A JPH09102715A JP H09102715 A JPH09102715 A JP H09102715A JP 8170551 A JP8170551 A JP 8170551A JP 17055196 A JP17055196 A JP 17055196A JP H09102715 A JPH09102715 A JP H09102715A
- Authority
- JP
- Japan
- Prior art keywords
- mixer
- output
- transistor
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
- H03D2200/0027—Gain control circuits including arrangements for assuring the same gain in two paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ＬＯポートに対してすばやくベースチャージを
かけることができ、しかも線形性を向上させることがで
きる低ノイズミクサ回路を提供する。 【解決手段】ミクサ部３４は、ポストミクサ線形化部３
６に接続されることにより、ミクサのＲＦ入力部の非線
形相互コンダクタンス特性が相殺され、それによりミク
サの線形応答レンジが拡大される。ポストミクサ線形化
部３６は、ＲＦ入力部の非線形動作レンジ外において非
線形性を増大させる応答特性を有している。この非線形
応答特性は、ＲＦ入力部の非線形応答特性を補償する。
ポストミクサ線形化部３６におけるカレントミラー８
０，８２は、高利得を維持する間にミクサのレール・ト
ウ・レール（rail-to-rail）電圧の余裕を増大させる。
入力ドライバ３２がミクサに接続されることにより、ミ
クサにおけるトランジスタのスイッチングがすばやくな
り、ノイズの影響が減少する。ミクサは、線形デシベル
利得制御を行う利得制御回路も有している。
かけることができ、しかも線形性を向上させることがで
きる低ノイズミクサ回路を提供する。 【解決手段】ミクサ部３４は、ポストミクサ線形化部３
６に接続されることにより、ミクサのＲＦ入力部の非線
形相互コンダクタンス特性が相殺され、それによりミク
サの線形応答レンジが拡大される。ポストミクサ線形化
部３６は、ＲＦ入力部の非線形動作レンジ外において非
線形性を増大させる応答特性を有している。この非線形
応答特性は、ＲＦ入力部の非線形応答特性を補償する。
ポストミクサ線形化部３６におけるカレントミラー８
０，８２は、高利得を維持する間にミクサのレール・ト
ウ・レール（rail-to-rail）電圧の余裕を増大させる。
入力ドライバ３２がミクサに接続されることにより、ミ
クサにおけるトランジスタのスイッチングがすばやくな
り、ノイズの影響が減少する。ミクサは、線形デシベル
利得制御を行う利得制御回路も有している。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ受信回路
に関し、さらに詳しくは、高周波可変利得ミクサ回路に
関する。
に関し、さらに詳しくは、高周波可変利得ミクサ回路に
関する。
【０００２】
【従来の技術】図１は、アクティブミクサの従来例を示
している。
している。
【０００３】図１において、この従来のミクサ回路１０
は、複数のトランジスタＱ１〜Ｑ４から成るミクサコア
１３と、トランジスタＱ５、Ｑ６及び電流源１８から成
るＲＦ（高周波）入力部１５とを有している。このミク
サ回路１０は、本願の発明者にちなんで“ギルバートミ
クサ”と呼ばれ、広く知られている。事実、本発明時に
行った先行技術調査では、ほぼ同じ回路を開示している
Jonesに対して発行された米国特許第3,241,078号が見つ
かった。しかしながら、この米国特許では、上記回路は
同期検出器として開示されており、上記回路をミクサと
して使用することを想定してはいないものであった。
は、複数のトランジスタＱ１〜Ｑ４から成るミクサコア
１３と、トランジスタＱ５、Ｑ６及び電流源１８から成
るＲＦ（高周波）入力部１５とを有している。このミク
サ回路１０は、本願の発明者にちなんで“ギルバートミ
クサ”と呼ばれ、広く知られている。事実、本発明時に
行った先行技術調査では、ほぼ同じ回路を開示している
Jonesに対して発行された米国特許第3,241,078号が見つ
かった。しかしながら、この米国特許では、上記回路は
同期検出器として開示されており、上記回路をミクサと
して使用することを想定してはいないものであった。
【０００４】以下、このミクサ１０の動作について説明
する。ＲＦ入力部１５のトランジスタＱ５、Ｑ６のベー
ス間に電位差がない場合、これらの２つのトランジスタ
Ｑ５、Ｑ６のコレクタ電流はほぼ等しくなる。従って、
ＬＯ（局部発振）ポート１２へ印加される電位が出力電
流を変化させることはない。一方、トランジスタＱ５、
Ｑ６のエミッタ領域における整合等の原因で小さなＤＣ
オフセット電位がＲＦポート１４に生じた場合、ＬＯ信
号ＶLOが少量ＩＦポート１６へ流れることになるが、そ
れは図示しない第１のＩＦフィルタによって遮断される
ようになっている。
する。ＲＦ入力部１５のトランジスタＱ５、Ｑ６のベー
ス間に電位差がない場合、これらの２つのトランジスタ
Ｑ５、Ｑ６のコレクタ電流はほぼ等しくなる。従って、
ＬＯ（局部発振）ポート１２へ印加される電位が出力電
流を変化させることはない。一方、トランジスタＱ５、
Ｑ６のエミッタ領域における整合等の原因で小さなＤＣ
オフセット電位がＲＦポート１４に生じた場合、ＬＯ信
号ＶLOが少量ＩＦポート１６へ流れることになるが、そ
れは図示しない第１のＩＦフィルタによって遮断される
ようになっている。
【０００５】逆に、ＲＦポート１４にＲＦ信号ＶRFが供
給され、ＬＯポート１２に電位差が印加されない場合に
は、出力電流は再び平衡する。トランジスタＱ１〜Ｑ４
のエミッタ領域の不整合によって小さなオフセット電圧
が生じた場合、いくらかのＲＦ信号が上記ＩＦポートへ
供給されるが、それは、前述したように、ＩＦフィルタ
によって遮断されるようになっている。従って、ＩＦポ
ート１６に信号が現れるのは、ＬＯポート１２及びＲＦ
ポート１４の両方に信号が供給された時のみとなる。
給され、ＬＯポート１２に電位差が印加されない場合に
は、出力電流は再び平衡する。トランジスタＱ１〜Ｑ４
のエミッタ領域の不整合によって小さなオフセット電圧
が生じた場合、いくらかのＲＦ信号が上記ＩＦポートへ
供給されるが、それは、前述したように、ＩＦフィルタ
によって遮断されるようになっている。従って、ＩＦポ
ート１６に信号が現れるのは、ＬＯポート１２及びＲＦ
ポート１４の両方に信号が供給された時のみとなる。
【０００６】図２は、上記ミクサ１０におけるＲＦ入力
電圧ＶRFと出力電圧ＶIFの関係を示すグラフであり、こ
の場合、ＬＯ信号ＶLOは所定のＤＣ値に固定されてい
る。周知のように、ＲＦ入力電圧ＶRFと出力電圧ＶIFの
関係は、双曲線正接（ｔａｎｈ）関数で表される。
電圧ＶRFと出力電圧ＶIFの関係を示すグラフであり、こ
の場合、ＬＯ信号ＶLOは所定のＤＣ値に固定されてい
る。周知のように、ＲＦ入力電圧ＶRFと出力電圧ＶIFの
関係は、双曲線正接（ｔａｎｈ）関数で表される。
【０００７】図２に示すように、ポイント２２及び２３
間の狭い一定の動作レンジでは、入力信号ＶRFと出力信
号ＶIFの関係は線形性を有している。これは、この狭い
動作レンジにおいて、ＲＦ入力部１５が線形相互コンダ
クタンスｇｍを有しているためである。
間の狭い一定の動作レンジでは、入力信号ＶRFと出力信
号ＶIFの関係は線形性を有している。これは、この狭い
動作レンジにおいて、ＲＦ入力部１５が線形相互コンダ
クタンスｇｍを有しているためである。
【０００８】しかしながら、トランジスタＱ５、Ｑ６の
相互コンダクタンスｇｍは、上記狭い動作レンジ外では
急激に非線形となり、上記ポイント２２、２３を超える
と応答性が低下する。この相互コンダクタンスｇｍの非
線形動作特性は、入力信号を大幅に圧縮し、ミクサの出
力信号に望ましくない相互変調積（inter-modulationpr
oducts）を生じさせる。トランジスタＱ５、Ｑ６のエミ
ッタにおける負帰還抵抗（emitter degeneration resis
tors）は、線形性を向上させるために使用することがで
きるが、ミクサのノイズ特性を低下させる。
相互コンダクタンスｇｍは、上記狭い動作レンジ外では
急激に非線形となり、上記ポイント２２、２３を超える
と応答性が低下する。この相互コンダクタンスｇｍの非
線形動作特性は、入力信号を大幅に圧縮し、ミクサの出
力信号に望ましくない相互変調積（inter-modulationpr
oducts）を生じさせる。トランジスタＱ５、Ｑ６のエミ
ッタにおける負帰還抵抗（emitter degeneration resis
tors）は、線形性を向上させるために使用することがで
きるが、ミクサのノイズ特性を低下させる。
【０００９】図１に示したミクサの他の問題点は、例え
ばトランジスタＱ１〜Ｑ４のようなコアトランジスタを
オン・オフする際に、スイッチングノイズが生じること
である。このスイッチングノイズは、ミクサ出力のスペ
クトルの完全性を損なわせる。図３において、その上部
グラフ２６は、図１に示した差動対に供給される局部発
振器信号ＶLOを示しており、下部グラフ２７は、上記信
号ＶLOがハイの状態とローの状態に変化する遷移時に、
増幅器によって生じるノイズバースト２８を示してい
る。
ばトランジスタＱ１〜Ｑ４のようなコアトランジスタを
オン・オフする際に、スイッチングノイズが生じること
である。このスイッチングノイズは、ミクサ出力のスペ
クトルの完全性を損なわせる。図３において、その上部
グラフ２６は、図１に示した差動対に供給される局部発
振器信号ＶLOを示しており、下部グラフ２７は、上記信
号ＶLOがハイの状態とローの状態に変化する遷移時に、
増幅器によって生じるノイズバースト２８を示してい
る。
【００１０】このノイズバースト２８を減少させるた
め、ミクサコアのトランジスタＱ１〜Ｑ４は、より早く
ターンオンして、それらのベース端子により大きな電荷
をかける必要がある。
め、ミクサコアのトランジスタＱ１〜Ｑ４は、より早く
ターンオンして、それらのベース端子により大きな電荷
をかける必要がある。
【００１１】しかしながら、この場合、上記トランジス
タＱ１のベースから電荷を取り除くためにより大きな電
流が必要となり、そのために、高周波数に適用させるこ
とが困難であるという問題が生じる。
タＱ１のベースから電荷を取り除くためにより大きな電
流が必要となり、そのために、高周波数に適用させるこ
とが困難であるという問題が生じる。
【００１２】
【発明が解決しようとする課題】本発明は、上述した問
題点に鑑みなされたものであり、ＬＯポートに対してよ
り早くベースチャージをかけることができ、かつ線形性
を向上させることができる低ノイズのミクサ回路を提供
することを目的とする。
題点に鑑みなされたものであり、ＬＯポートに対してよ
り早くベースチャージをかけることができ、かつ線形性
を向上させることができる低ノイズのミクサ回路を提供
することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係るミクサ回路
は、ポストミクサ線形化部（post-mixer linearizer）
と結合され、ミクサ回路のＲＦ入力段の非線形応答性を
補償するようになっている。このポストミクサ線形化部
は、線形動作レンジを有するが、それに加えて、この線
形動作レンジ外ではＲＦ入力段の応答の増分利得が減少
すると、それと同じ程度増加する出力応答信号を有す
る。この増大する出力応答信号は、ＲＦ入力部の減少し
た非線形応答信号に対して反対に作用する（counterac
t）。その結果、上記ミクサ回路とポストミクサ線形化
部との結合がこの結合されたミクサ回路の全体の線形動
作レンジを増大させる。
は、ポストミクサ線形化部（post-mixer linearizer）
と結合され、ミクサ回路のＲＦ入力段の非線形応答性を
補償するようになっている。このポストミクサ線形化部
は、線形動作レンジを有するが、それに加えて、この線
形動作レンジ外ではＲＦ入力段の応答の増分利得が減少
すると、それと同じ程度増加する出力応答信号を有す
る。この増大する出力応答信号は、ＲＦ入力部の減少し
た非線形応答信号に対して反対に作用する（counterac
t）。その結果、上記ミクサ回路とポストミクサ線形化
部との結合がこの結合されたミクサ回路の全体の線形動
作レンジを増大させる。
【００１４】このポストミクサ線形化部は、第１及び第
２の出力ブランチ（output branch）を有し、それらは
ミクサコアにおける非線形性に対して反対に作用するた
め必要な応答信号を生成するために相補的な方式で動作
する。これらの出力ブランチは、レール・トウ・レール
（rail-to-rail）電圧に大きな余裕を有する高電流利得
を提供する。
２の出力ブランチ（output branch）を有し、それらは
ミクサコアにおける非線形性に対して反対に作用するた
め必要な応答信号を生成するために相補的な方式で動作
する。これらの出力ブランチは、レール・トウ・レール
（rail-to-rail）電圧に大きな余裕を有する高電流利得
を提供する。
【００１５】本発明の他の態様においては、入力ドライ
バが、ミクサコアに対してより早く電荷を供給するため
ミクサ部に接続されている。入力ドライバは、ミクサコ
アのＬＯ入力のそれぞれに対してより早く電荷を供給し
たり取り去ったりするためにクラスＡＢエミッタフォロ
アー（Class-AB emitter follower）及び関連するバイ
アス段を有している。各入力端子に対する強制的な電荷
の供給及び取り去りは、ミクサコアにおけるトランジス
タのオン・オフ状態の切り替えを早くする。従って、ミ
クサのスイッチング動作の間に生じるノイズが減少され
る。
バが、ミクサコアに対してより早く電荷を供給するため
ミクサ部に接続されている。入力ドライバは、ミクサコ
アのＬＯ入力のそれぞれに対してより早く電荷を供給し
たり取り去ったりするためにクラスＡＢエミッタフォロ
アー（Class-AB emitter follower）及び関連するバイ
アス段を有している。各入力端子に対する強制的な電荷
の供給及び取り去りは、ミクサコアにおけるトランジス
タのオン・オフ状態の切り替えを早くする。従って、ミ
クサのスイッチング動作の間に生じるノイズが減少され
る。
【００１６】本発明の他の態様においては、ミクサコア
は、利得制御信号における線形変化に指数関数的に比例
してミクサ利得を変化させる利得制御回路を有してい
る。従って、ミクサはデシベル利得制御において線形性
を得ることができる。
は、利得制御信号における線形変化に指数関数的に比例
してミクサ利得を変化させる利得制御回路を有してい
る。従って、ミクサはデシベル利得制御において線形性
を得ることができる。
【００１７】より具体的には、本発明に係るミクサ回路
は、第１の入力における第１の信号に第２の入力におけ
る第２の信号を乗算するために２つの入力と１つの出力
とを有し、所定の動作レンジにおいては線形相互コンダ
クタンスを有し、上記所定の動作レンジ外においては非
線形相互コンダクタンスを有するミクサコアと、上記ミ
クサコアの出力に接続された１つの入力と１つの出力と
を有するポストミクサ線形化部と、を有するミクサ回路
において、上記ポストミクサ線形化部のドライバ回路が
上記ミクサコアの非線形相互コンダクタンス特性に対し
て反対に作用する手段を有し、それにより上記所定動作
レンジ外における上記ミクサ回路の線形相互インダクタ
ンスを増大させることを特徴とする。
は、第１の入力における第１の信号に第２の入力におけ
る第２の信号を乗算するために２つの入力と１つの出力
とを有し、所定の動作レンジにおいては線形相互コンダ
クタンスを有し、上記所定の動作レンジ外においては非
線形相互コンダクタンスを有するミクサコアと、上記ミ
クサコアの出力に接続された１つの入力と１つの出力と
を有するポストミクサ線形化部と、を有するミクサ回路
において、上記ポストミクサ線形化部のドライバ回路が
上記ミクサコアの非線形相互コンダクタンス特性に対し
て反対に作用する手段を有し、それにより上記所定動作
レンジ外における上記ミクサ回路の線形相互インダクタ
ンスを増大させることを特徴とする。
【００１８】この場合、好ましくは、上記ミクサコア
が、第１及び第２の出力ノードを形成するトランジスタ
の差動対を有することができる。
が、第１及び第２の出力ノードを形成するトランジスタ
の差動対を有することができる。
【００１９】また、上記ポストミクサ線形化部が、上記
第１の出力ノードに接続された第１の出力ブランチと、
上記第２の出力ノードに接続された第２の出力ブランチ
と、を有することができる。
第１の出力ノードに接続された第１の出力ブランチと、
上記第２の出力ノードに接続された第２の出力ブランチ
と、を有することができる。
【００２０】好ましくは、上記第１の出力ブランチは、
上記ミクサコアの第１の出力ノードにベース端子が接続
されたＮＰＮトランジスタと、上記ＮＰＮトランジスタ
に直列に接続されるとともに上記ミクサコアの第２の出
力ノードにベース端子が接続されたＰＮＰトランジスタ
と、を有するように構成される。
上記ミクサコアの第１の出力ノードにベース端子が接続
されたＮＰＮトランジスタと、上記ＮＰＮトランジスタ
に直列に接続されるとともに上記ミクサコアの第２の出
力ノードにベース端子が接続されたＰＮＰトランジスタ
と、を有するように構成される。
【００２１】また、上記第２の出力ブランチは、上記ミ
クサコアの第２の出力ノードにベース端子が接続された
ＮＰＮトランジスタと、上記ＮＰＮトランジスタに直列
に接続されるとともに上記ミクサコアの第１の出力ノー
ドにベース端子が接続されたＰＮＰトランジスタと、を
有するように構成することもできる。
クサコアの第２の出力ノードにベース端子が接続された
ＮＰＮトランジスタと、上記ＮＰＮトランジスタに直列
に接続されるとともに上記ミクサコアの第１の出力ノー
ドにベース端子が接続されたＰＮＰトランジスタと、を
有するように構成することもできる。
【００２２】上記ポストミクサ線形化部は、さらに、上
記第１及び第２の出力ブランチの両方に交差接続された
第１及び第２のコントロールブランチを有することがで
きる。この場合、好ましくは、上記第１及び第２のコン
トロールブランチのそれぞれが、エミッタフォロア回路
から構成される。
記第１及び第２の出力ブランチの両方に交差接続された
第１及び第２のコントロールブランチを有することがで
きる。この場合、好ましくは、上記第１及び第２のコン
トロールブランチのそれぞれが、エミッタフォロア回路
から構成される。
【００２３】また、好ましくは、上記ポストミクサ線形
化部が、上記第１の出力ブランチに接続された第１のカ
レントミラーと、上記第２の出力ブランチに接続された
第２のカレントミラーと、を有するように構成すること
もできる。
化部が、上記第１の出力ブランチに接続された第１のカ
レントミラーと、上記第２の出力ブランチに接続された
第２のカレントミラーと、を有するように構成すること
もできる。
【００２４】上記第１及び第２のカレントミラーは、好
ましくは、それぞれ、上記関連する出力ブランチに接続
された１つの入力トランジスタと、上記入力トランジス
タと上記ポストミクサ線形化部の出力との間に接続され
た１つの出力トランジスタと、駆動電流を供給するため
に上記出力トランジスタに接続された駆動トランジスタ
と、上記カレントミラーにおける電圧オフセットを減少
させるために上記駆動トランジスタと入力トランジスタ
との間に接続されたオフセットトランジスタとから構成
することができる。
ましくは、それぞれ、上記関連する出力ブランチに接続
された１つの入力トランジスタと、上記入力トランジス
タと上記ポストミクサ線形化部の出力との間に接続され
た１つの出力トランジスタと、駆動電流を供給するため
に上記出力トランジスタに接続された駆動トランジスタ
と、上記カレントミラーにおける電圧オフセットを減少
させるために上記駆動トランジスタと入力トランジスタ
との間に接続されたオフセットトランジスタとから構成
することができる。
【００２５】さらに、上記カレントミラーにおける電圧
オフセットをさらに減少させるために、上記駆動トラン
ジスタとオフセットトランジスタとの間に接続された抵
抗及びコンデンサ回路を有することができる。
オフセットをさらに減少させるために、上記駆動トラン
ジスタとオフセットトランジスタとの間に接続された抵
抗及びコンデンサ回路を有することができる。
【００２６】また、オン及びオフの間のスイッチング時
に上記ミクサによって生成されるノイズを減少させるた
めに、上記ミクサコアの入力に接続された入力ドライバ
を有することもできる。
に上記ミクサによって生成されるノイズを減少させるた
めに、上記ミクサコアの入力に接続された入力ドライバ
を有することもできる。
【００２７】さらに、利得制御信号を入力するための入
力端子及び上記ミクサコアに接続された出力端子とを有
する利得制御回路を有し、上記利得制御回路は、上記利
得制御信号における線形変化に従って線形的にミクサコ
ア利得のデシベル値を変化させるように構成することも
できる。
力端子及び上記ミクサコアに接続された出力端子とを有
する利得制御回路を有し、上記利得制御回路は、上記利
得制御信号における線形変化に従って線形的にミクサコ
ア利得のデシベル値を変化させるように構成することも
できる。
【００２８】また、本発明に係る他のミクサ回路は、２
つの入力及び１つの出力を有するとともに、所定の動作
レンジにおいて所定の線形相互コンダクタンスを有する
ミクサコアと、１つの入力ノードと、上記ミクサコアの
２つの入力の１つにそれぞれ接続された第１及び第２の
出力ノードとを有する入力ドライバと、を有し、上記入
力ドライバが、上記ミクサコアを作動させるために電荷
を充電する手段と、上記ミクサコアを不作動とするため
に上記ミクサコアを放電する手段と、を有するように構
成することもできる。
つの入力及び１つの出力を有するとともに、所定の動作
レンジにおいて所定の線形相互コンダクタンスを有する
ミクサコアと、１つの入力ノードと、上記ミクサコアの
２つの入力の１つにそれぞれ接続された第１及び第２の
出力ノードとを有する入力ドライバと、を有し、上記入
力ドライバが、上記ミクサコアを作動させるために電荷
を充電する手段と、上記ミクサコアを不作動とするため
に上記ミクサコアを放電する手段と、を有するように構
成することもできる。
【００２９】この場合、好ましくは、上記充電及び放電
手段が第１及び第２の相補形トランジスタの対から構成
され、各相補トランジスタの対が、上記入力ドライバ出
力ノードを高い状態に駆動するための第１のトランジス
タと、上記出力ノードをグランドに落とすための第２の
トランジスタとを有する。
手段が第１及び第２の相補形トランジスタの対から構成
され、各相補トランジスタの対が、上記入力ドライバ出
力ノードを高い状態に駆動するための第１のトランジス
タと、上記出力ノードをグランドに落とすための第２の
トランジスタとを有する。
【００３０】好ましくは、さらに、上記第１の相補形ト
ランジスタの対に接続された第１のバイアス段と、上記
第２の相補形トランジスタペアに接続された第２のバイ
アス段とを有し、上記各バイアス段が上記入力ドライバ
の入力における信号に従って上記関連する相補形トラン
ジスタの対における第１及び第２のトランジスタの作動
を交互に行う手段を有することができる。
ランジスタの対に接続された第１のバイアス段と、上記
第２の相補形トランジスタペアに接続された第２のバイ
アス段とを有し、上記各バイアス段が上記入力ドライバ
の入力における信号に従って上記関連する相補形トラン
ジスタの対における第１及び第２のトランジスタの作動
を交互に行う手段を有することができる。
【００３１】この場合、上記各バイアス段が、上記関連
する相補形トランジスタの対において、上記第１のトラ
ンジスタに接続されたエミッタフォロアーと、上記第２
のトランジスタに接続されたダイオードと、を有するよ
うに構成される。
する相補形トランジスタの対において、上記第１のトラ
ンジスタに接続されたエミッタフォロアーと、上記第２
のトランジスタに接続されたダイオードと、を有するよ
うに構成される。
【００３２】好ましくは、さらに、上記ミクサコアの出
力に接続されたポストミクサ線形化部を有し、このポス
トミクサ線形化部が、上記ミクサコア線形動作レンジの
限界の外で非線形相互コンダクタンス特性を妨げるため
の手段を有することができる。
力に接続されたポストミクサ線形化部を有し、このポス
トミクサ線形化部が、上記ミクサコア線形動作レンジの
限界の外で非線形相互コンダクタンス特性を妨げるため
の手段を有することができる。
【００３３】また、好ましくは、さらに、利得制御信号
を受け取るための入力及び上記ミクサコアに接続された
出力を有する利得制御回路を有し、この利得制御回路
が、上記利得制御信号における線形変化に従って、所定
の利得値をデシベル値で直線的に変化させる。
を受け取るための入力及び上記ミクサコアに接続された
出力を有する利得制御回路を有し、この利得制御回路
が、上記利得制御信号における線形変化に従って、所定
の利得値をデシベル値で直線的に変化させる。
【００３４】また、本発明に係る他のミクサ回路は、所
定の信号利得を有し、第１及び第２の信号を互いに合計
するためのミクサコアと、利得制御信号を受け取るため
の入力及び上記ミクサコアに接続された出力を有する利
得制御回路とを有し、上記利得制御回路が上記利得制御
信号における線形変化に従って、上記所定の信号利得の
デシベル値を線形的に変化させることを特徴とする。
定の信号利得を有し、第１及び第２の信号を互いに合計
するためのミクサコアと、利得制御信号を受け取るため
の入力及び上記ミクサコアに接続された出力を有する利
得制御回路とを有し、上記利得制御回路が上記利得制御
信号における線形変化に従って、上記所定の信号利得の
デシベル値を線形的に変化させることを特徴とする。
【００３５】また、本発明は、ミクサを用いて信号を処
理する方法をも含み、この信号処理方法は、所定の動作
レンジにおいて線形応答特性を有し所定の動作レンジ外
において非線形応答特性を有するミクサを用いて第１の
信号及び第２の信号を結合させ、上記ミクサ線形動作レ
ンジ外における非線形性を相殺し、それにより上記ミク
サの線形動作レンジを拡張することを特徴とする。
理する方法をも含み、この信号処理方法は、所定の動作
レンジにおいて線形応答特性を有し所定の動作レンジ外
において非線形応答特性を有するミクサを用いて第１の
信号及び第２の信号を結合させ、上記ミクサ線形動作レ
ンジ外における非線形性を相殺し、それにより上記ミク
サの線形動作レンジを拡張することを特徴とする。
【００３６】この信号処理方法は、好ましくは、さら
に、利得制御信号における線形変化に従って、上記ミク
サにおける所定の利得のデシベル値を線形的に変化させ
るようにすることができる。
に、利得制御信号における線形変化に従って、上記ミク
サにおける所定の利得のデシベル値を線形的に変化させ
るようにすることができる。
【００３７】また、好ましくは、上記ミクサに電荷を与
えて上記ミクサを第１の状態から第２の状態へ切り替え
るとともに、上記ミクサを放電して該ミクサを第１の状
態へ戻すようにすることもできる。
えて上記ミクサを第１の状態から第２の状態へ切り替え
るとともに、上記ミクサを放電して該ミクサを第１の状
態へ戻すようにすることもできる。
【００３８】さらに、好ましくは、上記ミクサが中間出
力信号を生成し、さらに結合してミクサ出力信号を形成
する第１及び第２の中間信号を生成し、上記第１及び第
２の中間信号が上記ミクサの非線形応答を相補する相互
コンダクタンス特性を有するようにすることもできる。
力信号を生成し、さらに結合してミクサ出力信号を形成
する第１及び第２の中間信号を生成し、上記第１及び第
２の中間信号が上記ミクサの非線形応答を相補する相互
コンダクタンス特性を有するようにすることもできる。
【００３９】さらに、単一の結合された出力電流を生成
するために上記第１及び第２の中間出力信号に、それぞ
れ所定のオフセット電圧及び電流利得を有するカレント
ミラーを接続し、上記各カレントミラーに対する電流利
得を増大させるとともに、上記所定のオフセット電圧を
減少させるようにすることもできる。
するために上記第１及び第２の中間出力信号に、それぞ
れ所定のオフセット電圧及び電流利得を有するカレント
ミラーを接続し、上記各カレントミラーに対する電流利
得を増大させるとともに、上記所定のオフセット電圧を
減少させるようにすることもできる。
【００４０】上述した以外の本発明の目的、構成及び効
果は、図面を参照した以下の実施例の記載から明らかと
なるであろう。
果は、図面を参照した以下の実施例の記載から明らかと
なるであろう。
【００４１】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
に基づいて説明する。
【００４２】［全体の構成］図４は、本発明を実施した
可変利得ミクサ回路３０のブロック図である。このミク
サ回路３０は、線形応答性が改善されており、またノイ
ズ抑制特性も向上している。
可変利得ミクサ回路３０のブロック図である。このミク
サ回路３０は、線形応答性が改善されており、またノイ
ズ抑制特性も向上している。
【００４３】このミクサ回路３０は、局部発振器（Ｌ
Ｏ）入力ドライバ３２と、ミクサ部３４と、ポストミク
サ線形化部（post-mixer linearizer）３６とを有して
おり、ミクサ部３４とポストミクサ線形化部３６とは直
列に接続されている。入力ドライバ３２は、ミクサ部３
４のノイズ特性を向上させる。ミクサ部３４は、相互コ
ンダクタンス段を構成するとともに、それに加えて線形
デシベル利得制御回路（linear-in-dB gain control ci
rcuit）を有している。この利得制御回路は、端子５４
へ供給される利得制御電流ＩG の線形変化に応じて、ミ
クサの利得を指数関数的に変化させるようになってい
る。そして、このポストミクサ線形化部３６は、以下に
説明するように、ミクサの非線形応答性を補償するよう
になっている。
Ｏ）入力ドライバ３２と、ミクサ部３４と、ポストミク
サ線形化部（post-mixer linearizer）３６とを有して
おり、ミクサ部３４とポストミクサ線形化部３６とは直
列に接続されている。入力ドライバ３２は、ミクサ部３
４のノイズ特性を向上させる。ミクサ部３４は、相互コ
ンダクタンス段を構成するとともに、それに加えて線形
デシベル利得制御回路（linear-in-dB gain control ci
rcuit）を有している。この利得制御回路は、端子５４
へ供給される利得制御電流ＩG の線形変化に応じて、ミ
クサの利得を指数関数的に変化させるようになってい
る。そして、このポストミクサ線形化部３６は、以下に
説明するように、ミクサの非線形応答性を補償するよう
になっている。
【００４４】上記ＬＯ入力ドライバ３２は、端子３８よ
り単側入力信号ＬＯＩＰを受け、ミクサ部３４へ供給さ
れるバランスのとれた差動出力信号ＶLOを生成する。入
力閾値ドライバは、端子４２より供給される中間基準電
圧ＶＭＩＤで調整される。バイアス電流ＩＢＬＯは、端
子４０から入力され、ＬＯドライバ３２を動作させる。
り単側入力信号ＬＯＩＰを受け、ミクサ部３４へ供給さ
れるバランスのとれた差動出力信号ＶLOを生成する。入
力閾値ドライバは、端子４２より供給される中間基準電
圧ＶＭＩＤで調整される。バイアス電流ＩＢＬＯは、端
子４０から入力され、ＬＯドライバ３２を動作させる。
【００４５】上記ミクサ部３４は、端子４６、４８より
差動高周波入力信号ＲＦＬＯ、ＲＦＨＩが供給される。
そして、端子５２より基準電流ＩＰＭＸが供給され、端
子５４からミクサの利得を設定する利得制御電流ＭＸＧ
Ｎが供給される。このミクサ部３４は、端子ＭＨ及びＭ
Ｌに差動中間周波数信号ＶIFを生成し、この信号はポス
トミクサ線形化部３６へ供給される。
差動高周波入力信号ＲＦＬＯ、ＲＦＨＩが供給される。
そして、端子５２より基準電流ＩＰＭＸが供給され、端
子５４からミクサの利得を設定する利得制御電流ＭＸＧ
Ｎが供給される。このミクサ部３４は、端子ＭＨ及びＭ
Ｌに差動中間周波数信号ＶIFを生成し、この信号はポス
トミクサ線形化部３６へ供給される。
【００４６】このポストミクサ線形化部３６は、端子５
６よりイネーブル信号ＩＢＤＲが供給され、端子５８よ
り中間周波数（ＩＦ）出力信号ＭＸＯＰを出力する。端
子４４及び５０にそれぞれ供給される電源電圧ＶＰ、Ｃ
Ｍは、各ブロック３２、３４、３６へ供給される。
６よりイネーブル信号ＩＢＤＲが供給され、端子５８よ
り中間周波数（ＩＦ）出力信号ＭＸＯＰを出力する。端
子４４及び５０にそれぞれ供給される電源電圧ＶＰ、Ｃ
Ｍは、各ブロック３２、３４、３６へ供給される。
【００４７】この実施例においては、上記ミクサ回路３
０は、相補形バイポーラ技術（complementary bipolar
technology）によって実現される。しかしながら、以下
の説明から当業者に自明なように、ＣＭＯＳ等の他の技
術を適宜改良して応用することができる。
０は、相補形バイポーラ技術（complementary bipolar
technology）によって実現される。しかしながら、以下
の説明から当業者に自明なように、ＣＭＯＳ等の他の技
術を適宜改良して応用することができる。
【００４８】［入力ドライバ］次に、図５に基づいて、
入力ドライバ３２について説明する。
入力ドライバ３２について説明する。
【００４９】図５は、上記入力ドライバ３２の詳細を示
す回路図である。
す回路図である。
【００５０】トランジスタのスイッチ動作時に生じるノ
イズを減少させかつ信号の利得を大きくするため、ＬＯ
入力ドライバ３２がミクサ部３４を駆動するために用い
られる。このミクサ部３４の詳細については図６を参照
して後述する。
イズを減少させかつ信号の利得を大きくするため、ＬＯ
入力ドライバ３２がミクサ部３４を駆動するために用い
られる。このミクサ部３４の詳細については図６を参照
して後述する。
【００５１】入力ドライバ３２は、端子３８からの単側
入力電圧ＬＯＩＰの電圧レベルを、ミクサ部３４によっ
て要求されるレベルまで引き上げる。ＬＯ入力信号ＬＯ
ＩＰは、２２９ＭＨｚで±５０ｍＶ（−１６ｄＢｍ）の
一般的な単側電圧である。一方、ミクサ部３４（図６参
照）へのＬＯ信号は、約±２５０ｍＶの良くバランスの
取れた差動形態となっている。上記入力ドライバ３２
は、十分に高い周波数利得を提供し、ミクサ部３４への
方形波ドライブ信号を生成するリミッタのような働きを
する。これにより、最大変換効率及び最小ノイズが得ら
れる。
入力電圧ＬＯＩＰの電圧レベルを、ミクサ部３４によっ
て要求されるレベルまで引き上げる。ＬＯ入力信号ＬＯ
ＩＰは、２２９ＭＨｚで±５０ｍＶ（−１６ｄＢｍ）の
一般的な単側電圧である。一方、ミクサ部３４（図６参
照）へのＬＯ信号は、約±２５０ｍＶの良くバランスの
取れた差動形態となっている。上記入力ドライバ３２
は、十分に高い周波数利得を提供し、ミクサ部３４への
方形波ドライブ信号を生成するリミッタのような働きを
する。これにより、最大変換効率及び最小ノイズが得ら
れる。
【００５２】抵抗Ｒ２００は、ＶＭＩＤとＬＯＩＰとの
間に接続され、ＬＯＩＰ入力信号のための内部バイアス
帰還パスを形成する。抵抗Ｒ２０７及びコンデンサＣ２
０１は、ノード４２に並列に接続されている。この抵抗
Ｒ２０７は、抵抗Ｒ２００によって作られるバイアスオ
フセットと相互にバランスがとられ、またコンデンサＣ
２０１は、高周波数において抵抗Ｒ２０７に分流（shun
t）を生じさせる。
間に接続され、ＬＯＩＰ入力信号のための内部バイアス
帰還パスを形成する。抵抗Ｒ２０７及びコンデンサＣ２
０１は、ノード４２に並列に接続されている。この抵抗
Ｒ２０７は、抵抗Ｒ２００によって作られるバイアスオ
フセットと相互にバランスがとられ、またコンデンサＣ
２０１は、高周波数において抵抗Ｒ２０７に分流（shun
t）を生じさせる。
【００５３】トランジスタＱ２０７及びＱ２０８は、第
１の差動対（differential pair）として互いに接続さ
れており、通常は１００μＡでバイアスされている。こ
の電流は、好適実施例では絶対温度に比例（ＰＴＡＴ）
する。このバイアスされた第１の差動対は、第１の増幅
段を形成する。この第１の増幅段は、複数の負荷抵抗Ｒ
２０９〜Ｒ２１２と、上記抵抗群に直列に接続されたダ
イオード接続トランジスタＱ２０９とを有している。こ
の第１の増幅段は、トランジスタＱ２０１及びＱ２０２
によって構成されるカレントミラー回路によってバイア
スされる（"current mirror circuit"：２つのトランジ
スタのベースとベースが一体に接続された場合に、２つ
のトランジスタのコレクタ電流の整合に依拠する回
路）。
１の差動対（differential pair）として互いに接続さ
れており、通常は１００μＡでバイアスされている。こ
の電流は、好適実施例では絶対温度に比例（ＰＴＡＴ）
する。このバイアスされた第１の差動対は、第１の増幅
段を形成する。この第１の増幅段は、複数の負荷抵抗Ｒ
２０９〜Ｒ２１２と、上記抵抗群に直列に接続されたダ
イオード接続トランジスタＱ２０９とを有している。こ
の第１の増幅段は、トランジスタＱ２０１及びＱ２０２
によって構成されるカレントミラー回路によってバイア
スされる（"current mirror circuit"：２つのトランジ
スタのベースとベースが一体に接続された場合に、２つ
のトランジスタのコレクタ電流の整合に依拠する回
路）。
【００５４】上記第１の増幅段は、９．７５の無負荷電
圧利得を有しており、この無負荷電圧利得は、公称ＮＰ
Ｎベータ（β）（nominal NPN batas（β））で第２の
差動対Ｑ２１０〜Ｑ２１１の入力抵抗によって８．６５
まで低くされる。この第２の増幅段は、トランジスタＱ
２１０及びＱ２１１のコレクタにそれぞれ接続されてい
る２つの２ｋΩの負荷抵抗Ｒ２１３及びＲ２１４及び電
流源トランジスタＱ２１２によって約１００μＡ（絶対
温度に比例：ＰＴＡＴ）にバイアスされる。この第２の
増幅段は、約３０．３の負荷された低周波利得を供給す
る。
圧利得を有しており、この無負荷電圧利得は、公称ＮＰ
Ｎベータ（β）（nominal NPN batas（β））で第２の
差動対Ｑ２１０〜Ｑ２１１の入力抵抗によって８．６５
まで低くされる。この第２の増幅段は、トランジスタＱ
２１０及びＱ２１１のコレクタにそれぞれ接続されてい
る２つの２ｋΩの負荷抵抗Ｒ２１３及びＲ２１４及び電
流源トランジスタＱ２１２によって約１００μＡ（絶対
温度に比例：ＰＴＡＴ）にバイアスされる。この第２の
増幅段は、約３０．３の負荷された低周波利得を供給す
る。
【００５５】上記入力ドライバ３２の右半分は、第１の
クラスＡＢエミッタフォロア（Class-AB emitter-follo
wer）トランジスタＱ２１９、Ｑ２２０及び第２のクラ
スＡＢエミッタフォロアトランジスタＱ２２１、Ｑ２２
２から構成される。トランジスタＱ２１９、Ｑ２２０
は、第１の相補形トランジスタ対（第１の出力段）を構
成し、トランジスタＱ２１０のコレクタと端子６０との
間に接続される。トランジスタＱ２２１及びＱ２２２
は、第２の相補形トランジスタ対（第２の出力段）を構
成し、トランジスタＱ２１１のコレクタと端子６２との
間に接続される。
クラスＡＢエミッタフォロア（Class-AB emitter-follo
wer）トランジスタＱ２１９、Ｑ２２０及び第２のクラ
スＡＢエミッタフォロアトランジスタＱ２２１、Ｑ２２
２から構成される。トランジスタＱ２１９、Ｑ２２０
は、第１の相補形トランジスタ対（第１の出力段）を構
成し、トランジスタＱ２１０のコレクタと端子６０との
間に接続される。トランジスタＱ２２１及びＱ２２２
は、第２の相補形トランジスタ対（第２の出力段）を構
成し、トランジスタＱ２１１のコレクタと端子６２との
間に接続される。
【００５６】２つのバイアス段が、上記増幅段と２つの
出力段との間に接続されている。第１のバイアス段は、
第１の出力段をコントロールするエミッタフォロア回路
Ｑ２１３、Ｑ２１４を有し、第２のバイアス段は、第２
の出力段をコントロールするエミッタフォロア回路Ｑ２
１６、Ｑ２１７を有している。
出力段との間に接続されている。第１のバイアス段は、
第１の出力段をコントロールするエミッタフォロア回路
Ｑ２１３、Ｑ２１４を有し、第２のバイアス段は、第２
の出力段をコントロールするエミッタフォロア回路Ｑ２
１６、Ｑ２１７を有している。
【００５７】これらの出力段は、中程度の電流（modera
te currents）にバイアスされているが、トランジスタ
Ｑ２１９〜Ｑ２２２は、ミクサのコア（図６参照）のベ
ース電流負荷によって、２２９ＭＨｚの通常ＬＯ周波数
において約４００μＡの高ピーク電流を搬送する。その
ため、端子３８から出力端子６０及び６２への負荷低周
波電圧利得は、約２９．３になる。
te currents）にバイアスされているが、トランジスタ
Ｑ２１９〜Ｑ２２２は、ミクサのコア（図６参照）のベ
ース電流負荷によって、２２９ＭＨｚの通常ＬＯ周波数
において約４００μＡの高ピーク電流を搬送する。その
ため、端子３８から出力端子６０及び６２への負荷低周
波電圧利得は、約２９．３になる。
【００５８】上記ＬＯ入力ドライバ３２は、端子４０か
らの５０μＡ（ＰＴＡＴ）の入力電流ＩＢＬＯによって
駆動される。この電流ＩＢＬＯは、一般的なカレントミ
ラートランジスタＱ２２４を駆動する。このカレントミ
ラートランジスタＱ２２４の電流は、トランジスタＱ２
０３、Ｑ２１２、Ｑ２１５、Ｑ２１８によって反映され
る（mirrored）。カレントミラートランジスタＱ２２４
は、エミッタフォロアトランジスタＱ２２３によって補
助される。そして、このカレントミラートランジスタＱ
２２４は、７９μＡで駆動され、トランジスタＱ２２３
において約３３０Ωの抵抗ｒe を確立し、それによって
トランジスタＱ２２３のエミッタにおいて共通バイアス
ノードで減結合される。コンデンサＣ２０２は、トラン
ジスタＱ２２３、Ｑ２２４の周辺のベータループが安定
することを確実にし、さらに高周波数で低インピーダン
スを維持する。
らの５０μＡ（ＰＴＡＴ）の入力電流ＩＢＬＯによって
駆動される。この電流ＩＢＬＯは、一般的なカレントミ
ラートランジスタＱ２２４を駆動する。このカレントミ
ラートランジスタＱ２２４の電流は、トランジスタＱ２
０３、Ｑ２１２、Ｑ２１５、Ｑ２１８によって反映され
る（mirrored）。カレントミラートランジスタＱ２２４
は、エミッタフォロアトランジスタＱ２２３によって補
助される。そして、このカレントミラートランジスタＱ
２２４は、７９μＡで駆動され、トランジスタＱ２２３
において約３３０Ωの抵抗ｒe を確立し、それによって
トランジスタＱ２２３のエミッタにおいて共通バイアス
ノードで減結合される。コンデンサＣ２０２は、トラン
ジスタＱ２２３、Ｑ２２４の周辺のベータループが安定
することを確実にし、さらに高周波数で低インピーダン
スを維持する。
【００５９】動作する場合、出力段のトランジスタＱ２
１９、Ｑ２２０及びＱ２２１、Ｑ２２２とそれらと関連
するバイアス段が、ミクサ部３４のコアのトランジスタ
に対してすばやく電荷を出し入れする。例えば、トラン
ジスタＱ２２１のベースが正電圧になった場合、トラン
ジスタＱ２１６はこの電圧に接続される。トランジスタ
Ｑ２１７を通ってトランジスタＱ２２２のベースへ電流
が流れ、また端子６２へ電荷が供給される。しかしなが
ら、トランジスタＱ２２１のベースが負電圧になった場
合、トランジスタＱ２１６はこの負電圧ステップをトラ
ンジスタＱ２２２に接続し、トランジスタＱ２２２をタ
ーンオンする。その時、トランジスタＱ２２２は、出力
端子６２をただちに負にし、ミクサコアの入力端子にお
ける電荷を取り除く。従って、入力ドライバ３２は、ミ
クサコアが急速にターンオン又はターンオフするのに十
分大きな電荷を提供する。このようにして、ミクサコア
のトランジスタのオン・オフの際に生じるノイズを減少
させることができる。
１９、Ｑ２２０及びＱ２２１、Ｑ２２２とそれらと関連
するバイアス段が、ミクサ部３４のコアのトランジスタ
に対してすばやく電荷を出し入れする。例えば、トラン
ジスタＱ２２１のベースが正電圧になった場合、トラン
ジスタＱ２１６はこの電圧に接続される。トランジスタ
Ｑ２１７を通ってトランジスタＱ２２２のベースへ電流
が流れ、また端子６２へ電荷が供給される。しかしなが
ら、トランジスタＱ２２１のベースが負電圧になった場
合、トランジスタＱ２１６はこの負電圧ステップをトラ
ンジスタＱ２２２に接続し、トランジスタＱ２２２をタ
ーンオンする。その時、トランジスタＱ２２２は、出力
端子６２をただちに負にし、ミクサコアの入力端子にお
ける電荷を取り除く。従って、入力ドライバ３２は、ミ
クサコアが急速にターンオン又はターンオフするのに十
分大きな電荷を提供する。このようにして、ミクサコア
のトランジスタのオン・オフの際に生じるノイズを減少
させることができる。
【００６０】［ミクサ部］次に、図６に基づいて、ミク
サ部３４について説明する。
サ部３４について説明する。
【００６１】図６は、図４に示したミクサ部３４の詳細
な回路図である。このミクサ部３４は、図１に示す従来
の二重平行スイッチングモジュレータとして配置された
複数のトランジスタＱ２３７〜Ｑ２４０からなるミクサ
コアを有している。従来のＲＦ入力段の代わりに、ミク
サ部３４は、多重正接ダブレット（multi-tanh double
t）と称される回路を有しており、それは従来の相互コ
ンダクタンス（ｇm ）段として動作する一方、線形性を
向上させる。この多重正接ダブレットは、本件出願人に
より１９９４年１１月２３日に出願された“オーバーラ
ップした入力信号レンジを有する低電源電圧ミクサ”と
題された米国特許出願第０８／３４４，３７５号（対応
日本出願：平成７年特許願第３２９９４６号）の出願明
細書中に開示されており、この番号を引用することによ
り本明細書の文中に組み入れる。しかしながら、ダブレ
ットの使用は、本発明の動作に必要不可欠なものではな
い。また、ここで開示されている特定エミッタ領域率も
必要不可欠ではない。従って、以下の説明中において、
多重正接ダブレットは、改善されてはいるが完全な線形
性を有していない相互コンダクタンスｇm 段を意味する
ものとする。
な回路図である。このミクサ部３４は、図１に示す従来
の二重平行スイッチングモジュレータとして配置された
複数のトランジスタＱ２３７〜Ｑ２４０からなるミクサ
コアを有している。従来のＲＦ入力段の代わりに、ミク
サ部３４は、多重正接ダブレット（multi-tanh double
t）と称される回路を有しており、それは従来の相互コ
ンダクタンス（ｇm ）段として動作する一方、線形性を
向上させる。この多重正接ダブレットは、本件出願人に
より１９９４年１１月２３日に出願された“オーバーラ
ップした入力信号レンジを有する低電源電圧ミクサ”と
題された米国特許出願第０８／３４４，３７５号（対応
日本出願：平成７年特許願第３２９９４６号）の出願明
細書中に開示されており、この番号を引用することによ
り本明細書の文中に組み入れる。しかしながら、ダブレ
ットの使用は、本発明の動作に必要不可欠なものではな
い。また、ここで開示されている特定エミッタ領域率も
必要不可欠ではない。従って、以下の説明中において、
多重正接ダブレットは、改善されてはいるが完全な線形
性を有していない相互コンダクタンスｇm 段を意味する
ものとする。
【００６２】通常、ＲＦ入力信号は、阻止コンデンサ
（blocking capacitor）（図示省略）によって入力端子
４６あるいは４８のいずれか一方に、単側形状（single
-sidedform）（ＲＦＨＩ、ＲＦＬＯ）として供給され
る。ＲＦＬＯ及びＲＦＨＩ入力のためのＤＣバイアスパ
スは、抵抗Ｒ２３３及びＲ２３４によって形成される。
これらの抵抗Ｒ２３３、Ｒ２３４の共通ノードは、トラ
ンジスタＱ２３０及びＱ２３１によってバイアスされて
いる。この構成は、ミクサコアのすべての素子が２．７
Ｖの最小供給電力及び２５℃の温度で正確に動作するこ
とを確実にするものである。
（blocking capacitor）（図示省略）によって入力端子
４６あるいは４８のいずれか一方に、単側形状（single
-sidedform）（ＲＦＨＩ、ＲＦＬＯ）として供給され
る。ＲＦＬＯ及びＲＦＨＩ入力のためのＤＣバイアスパ
スは、抵抗Ｒ２３３及びＲ２３４によって形成される。
これらの抵抗Ｒ２３３、Ｒ２３４の共通ノードは、トラ
ンジスタＱ２３０及びＱ２３１によってバイアスされて
いる。この構成は、ミクサコアのすべての素子が２．７
Ｖの最小供給電力及び２５℃の温度で正確に動作するこ
とを確実にするものである。
【００６３】ＲＦＨＩからＲＦＬＯに至る入力インピー
ダンスは、端子５４における利得制御電圧ＭＸＧＮに従
って僅かに変化する。これは、トランジスタＱ２４５及
びＱ２４６、すなわち差動対Ｑ２４１、Ｑ２４４及び差
動対Ｑ２４２、Ｑ２４３によって形成される“多重正接
ダブレット”におけるバイアス電流が変化するためであ
る。公称パラメータ及び動作状態のために、インピーダ
ンス抵抗部分は、ＩG＝０（最大利得、ここでは最大バ
イアス電流）で２．７ＫΩからＩG ＝７５μＡで５．５
ｋΩまでほぼ線形的に変化する。パット及びピンの寄生
容量（parasistics）を除外したミクサ自身の実効入力
キャパシタンスは、ＶG ＝０で１．５ｐＦからＩG ＝７
５μＡで１．１５ｐＦまで変化する。寄生容量にさらに
１．２５ｐＦを加えると、上記入力キャパシタンスの合
計は、２．４ｐＦから２．７５ｐＦの間となる。２４０
ＭＨｚにおける入力インピーダンスＺINは、実用最大利
得で２３８Ωから実用最小利得で２７２Ωまでほぼ線形
的に変化する。
ダンスは、端子５４における利得制御電圧ＭＸＧＮに従
って僅かに変化する。これは、トランジスタＱ２４５及
びＱ２４６、すなわち差動対Ｑ２４１、Ｑ２４４及び差
動対Ｑ２４２、Ｑ２４３によって形成される“多重正接
ダブレット”におけるバイアス電流が変化するためであ
る。公称パラメータ及び動作状態のために、インピーダ
ンス抵抗部分は、ＩG＝０（最大利得、ここでは最大バ
イアス電流）で２．７ＫΩからＩG ＝７５μＡで５．５
ｋΩまでほぼ線形的に変化する。パット及びピンの寄生
容量（parasistics）を除外したミクサ自身の実効入力
キャパシタンスは、ＶG ＝０で１．５ｐＦからＩG ＝７
５μＡで１．１５ｐＦまで変化する。寄生容量にさらに
１．２５ｐＦを加えると、上記入力キャパシタンスの合
計は、２．４ｐＦから２．７５ｐＦの間となる。２４０
ＭＨｚにおける入力インピーダンスＺINは、実用最大利
得で２３８Ωから実用最小利得で２７２Ωまでほぼ線形
的に変化する。
【００６４】ノードＭＨ及びＭＬにおける差動出力の各
サイドでのＨＦ負荷は、コンデンサＣ２５３及びＣ２５
４によって与えられる。ポストミクサ線形回路３６（図
４参照）は、適切な高インピーダンスを有している。従
って、コンデンサＣ２５３及びＣ２５４は、１００ＭＨ
ｚに近い３ｄＢ周波数を有するローパスコーナーを形成
する。このローパスコーナーは、通常２４０ＭＨｚ＋２
２９．３ＭＨｚ＝４６９．３ＭＨｚの出力信号の合計周
波数成分を減衰させ、一方端子７４及び７６の間に存在
する中間周波数（ＩＦ）は多少減衰されて通過する。
サイドでのＨＦ負荷は、コンデンサＣ２５３及びＣ２５
４によって与えられる。ポストミクサ線形回路３６（図
４参照）は、適切な高インピーダンスを有している。従
って、コンデンサＣ２５３及びＣ２５４は、１００ＭＨ
ｚに近い３ｄＢ周波数を有するローパスコーナーを形成
する。このローパスコーナーは、通常２４０ＭＨｚ＋２
２９．３ＭＨｚ＝４６９．３ＭＨｚの出力信号の合計周
波数成分を減衰させ、一方端子７４及び７６の間に存在
する中間周波数（ＩＦ）は多少減衰されて通過する。
【００６５】［ミクサ利得制御回路］次に、図６に基づ
いて、ミクサ利得制御回路７０について説明する。
いて、ミクサ利得制御回路７０について説明する。
【００６６】ミクサ部３４は、ミクサの利得を制御する
ための利得制御回路７０を有している。この利得制御回
路７０は、利得制御電流における線形的増加が対応する
ミクサの利得における指数関数的増加、すなわち“デシ
ベルにおける線形的増加（liner-in-decibel）”を生成
することから、“線形デシベル”利得制御を提供する。
これは、ミクサコア７２へ供給されるバイアス電流を変
化させることによって達成される。どのようにしてこの
線形デシベル利得制御が達成されるかということを述べ
る前に、ミクサコア７２におけるＲＦ入力段に対する基
本的バイアス方法について最初に説明する。
ための利得制御回路７０を有している。この利得制御回
路７０は、利得制御電流における線形的増加が対応する
ミクサの利得における指数関数的増加、すなわち“デシ
ベルにおける線形的増加（liner-in-decibel）”を生成
することから、“線形デシベル”利得制御を提供する。
これは、ミクサコア７２へ供給されるバイアス電流を変
化させることによって達成される。どのようにしてこの
線形デシベル利得制御が達成されるかということを述べ
る前に、ミクサコア７２におけるＲＦ入力段に対する基
本的バイアス方法について最初に説明する。
【００６７】約１０９μＡのミクサバイアス電流ＩＰＭ
Ｘは、端子５２へ供給され、エミッタフォロアトランジ
スタＱ２３６の補助によってトランジスタＱ２３５へ流
れる。利得制御電流ＩG がＩG ＝０の場合、トランジス
タＱ２３６は、約１８０μＡの電流でバイアスされてお
り、その電流は抵抗Ｒ２３２を通る。端子５４に供給さ
れる利得制御電流ＩG がゼロに等しく、非常に大きなベ
ータ値である場合、トランジスタＱ２４５、Ｑ２４６
は、ノードＩＰＭＸにおける入力電流の倍数で動作す
る。この入力電流の率は、トランジスタＱ２４５、Ｑ２
４６及びＱ２３５間のエミッタ領域の率によって定義さ
れ、好適実施例においては７となる。従って、トランジ
スタＱ２４５、Ｑ２４６の公称コレクタ電流は、７×１
０９μＡ、すなわち約７６３ｍＡとなる。
Ｘは、端子５２へ供給され、エミッタフォロアトランジ
スタＱ２３６の補助によってトランジスタＱ２３５へ流
れる。利得制御電流ＩG がＩG ＝０の場合、トランジス
タＱ２３６は、約１８０μＡの電流でバイアスされてお
り、その電流は抵抗Ｒ２３２を通る。端子５４に供給さ
れる利得制御電流ＩG がゼロに等しく、非常に大きなベ
ータ値である場合、トランジスタＱ２４５、Ｑ２４６
は、ノードＩＰＭＸにおける入力電流の倍数で動作す
る。この入力電流の率は、トランジスタＱ２４５、Ｑ２
４６及びＱ２３５間のエミッタ領域の率によって定義さ
れ、好適実施例においては７となる。従って、トランジ
スタＱ２４５、Ｑ２４６の公称コレクタ電流は、７×１
０９μＡ、すなわち約７６３ｍＡとなる。
【００６８】ＩG がたとえゼロの場合でも、トランジス
タＱ２３５のベースには小さな電流（約２μＡ）が流れ
る。従って、トランジスタＱ２４５、Ｑ２４６のピーク
電流は、抵抗Ｒ２３１による電圧降下のためより高くな
る。有限ＮＰＮベータのため、トランジスタＱ２４５、
Ｑ２４６の電流は、抵抗Ｒ２３１、Ｒ２３０における電
圧降下によって増大する。
タＱ２３５のベースには小さな電流（約２μＡ）が流れ
る。従って、トランジスタＱ２４５、Ｑ２４６のピーク
電流は、抵抗Ｒ２３１による電圧降下のためより高くな
る。有限ＮＰＮベータのため、トランジスタＱ２４５、
Ｑ２４６の電流は、抵抗Ｒ２３１、Ｒ２３０における電
圧降下によって増大する。
【００６９】端子５４においてＩG がゼロではない一般
的なケースでは、電流ＩG は、トランジスタＱ２３５の
電圧ＶBE及びトランジスタＱ２４５、Ｑ２４６の電圧Ｖ
BE間の△ＶBE＝ＩG ×Ｒ２３１を減少させる。そのた
め、トランジスタＱ２４５、Ｑ２４６の電流は、ｅｘｐ
（△ＶBE／ＶT ）の率の割合で低下する（ここで、ＶT
はサーマル電圧ｋＴ／ｑ）。
的なケースでは、電流ＩG は、トランジスタＱ２３５の
電圧ＶBE及びトランジスタＱ２４５、Ｑ２４６の電圧Ｖ
BE間の△ＶBE＝ＩG ×Ｒ２３１を減少させる。そのた
め、トランジスタＱ２４５、Ｑ２４６の電流は、ｅｘｐ
（△ＶBE／ＶT ）の率の割合で低下する（ここで、ＶT
はサーマル電圧ｋＴ／ｑ）。
【００７０】従って、電流ＩG が線形的に増加すること
は、ミクサコアの入力段での相互コンダクタンスｇｍを
指数関数的に減少させる。すなわち、対数利得減少が達
成される。
は、ミクサコアの入力段での相互コンダクタンスｇｍを
指数関数的に減少させる。すなわち、対数利得減少が達
成される。
【００７１】数値的には、電流ＩG が１μＡ（ＰＴＡ
Ｔ）変化すると、ＶBEが１ｍＶ（ＰＴＡＴ）となり、そ
れによりｅｘｐ（１／２６）の変化となり、あるいはミ
クサの利得が０．３３３ｄＢとなる。従って、電流ＩG
が２μＡから７７μＡまで７５μＡのフルスケールで変
化する場合、７５×０．３３３ｄＢの利得変化（２５ｄ
Ｂの利得変化）となる。この利得制御回路は、適当な電
流電圧コンバータ（図示省略）を加えることによって、
電流応答形から電圧応答形に構成することができること
は当業者には明白である。
Ｔ）変化すると、ＶBEが１ｍＶ（ＰＴＡＴ）となり、そ
れによりｅｘｐ（１／２６）の変化となり、あるいはミ
クサの利得が０．３３３ｄＢとなる。従って、電流ＩG
が２μＡから７７μＡまで７５μＡのフルスケールで変
化する場合、７５×０．３３３ｄＢの利得変化（２５ｄ
Ｂの利得変化）となる。この利得制御回路は、適当な電
流電圧コンバータ（図示省略）を加えることによって、
電流応答形から電圧応答形に構成することができること
は当業者には明白である。
【００７２】ノードＭＸＧＮにおける７５μＡ（絶対温
度に比例：ＰＴＡＴ）の電流変動は、トランジスタＱ２
３６によって吸収される。このトランジスタＱ２３６の
エミッタ電流の変動は、トランジスタＱ２４５、Ｑ２４
６の電圧ＶBE、すなわち抵抗Ｒ２３２における電流は、
電流ＩG とともに減少するので、実際には僅かである。
１１０の公称ベータは、トランジスタＱ２３６において
約０．７μＡのベース電流の変動となる。このトランジ
スタＱ２３６におけるベース電流の変動は、トランジス
タＱ２３５のコレクタに供給される一次電流を変動さ
せ、利得の線形性を少し悪化させる。トランジスタＱ２
３５への一次電流の変化は、非常に低いベータに対して
は特に問題となる。例えば、１／３の公称ベータで２μ
Ａベース電流が変化すると、約２％（すなわち、０．１
７ｄＢ）線形性が悪化する。
度に比例：ＰＴＡＴ）の電流変動は、トランジスタＱ２
３６によって吸収される。このトランジスタＱ２３６の
エミッタ電流の変動は、トランジスタＱ２４５、Ｑ２４
６の電圧ＶBE、すなわち抵抗Ｒ２３２における電流は、
電流ＩG とともに減少するので、実際には僅かである。
１１０の公称ベータは、トランジスタＱ２３６において
約０．７μＡのベース電流の変動となる。このトランジ
スタＱ２３６におけるベース電流の変動は、トランジス
タＱ２３５のコレクタに供給される一次電流を変動さ
せ、利得の線形性を少し悪化させる。トランジスタＱ２
３５への一次電流の変化は、非常に低いベータに対して
は特に問題となる。例えば、１／３の公称ベータで２μ
Ａベース電流が変化すると、約２％（すなわち、０．１
７ｄＢ）線形性が悪化する。
【００７３】トランジスタＱ２３２〜Ｑ２３４は、トラ
ンジスタＱ２３５におけるコレクタ電流の変動を修正す
る。トランジスタＱ２３４は、トランジスタＱ２３６の
ベース電流と非常に似たベース電流を有している。カレ
ントミラートランジスタＱ２３２、Ｑ２３３は、トラン
ジスタＱ２３４のベースと入力端子５２との間に接続さ
れ、トランジスタＱ２３６のベース電流の変動をオフセ
ットする。従って、電流ＩG 及びベータ（β）の最大範
囲にわたってトランジスタＱ２３５のコレクタ電流にお
ける一次電流の全体の変化は、非常に小さくなる。
ンジスタＱ２３５におけるコレクタ電流の変動を修正す
る。トランジスタＱ２３４は、トランジスタＱ２３６の
ベース電流と非常に似たベース電流を有している。カレ
ントミラートランジスタＱ２３２、Ｑ２３３は、トラン
ジスタＱ２３４のベースと入力端子５２との間に接続さ
れ、トランジスタＱ２３６のベース電流の変動をオフセ
ットする。従って、電流ＩG 及びベータ（β）の最大範
囲にわたってトランジスタＱ２３５のコレクタ電流にお
ける一次電流の全体の変化は、非常に小さくなる。
【００７４】大きなコンデンサＣ２５２が端子５５に接
続され、カレントソーストランジスタＱ２４５、Ｑ２４
６のベースにおけるインピーダンスができるだけ低い値
となるように保持し、ＨＦ変調ノイズを最小とする。コ
ンデンサＣ２５１は、トランジスタＱ２３５と並列に接
続され、トランジスタＱ２３５、Ｑ２３６を含むベータ
ループを安定化する。コンデンサＣ２５１も端子５２に
おける低ＨＦインピーダンスを維持するように機能す
る。
続され、カレントソーストランジスタＱ２４５、Ｑ２４
６のベースにおけるインピーダンスができるだけ低い値
となるように保持し、ＨＦ変調ノイズを最小とする。コ
ンデンサＣ２５１は、トランジスタＱ２３５と並列に接
続され、トランジスタＱ２３５、Ｑ２３６を含むベータ
ループを安定化する。コンデンサＣ２５１も端子５２に
おける低ＨＦインピーダンスを維持するように機能す
る。
【００７５】上記線形デシベル利得制御回路７０は、ミ
クサに適用できるだけでなく、供給されるバイアス電流
に対して線形な利得を有する相互コンダクタンス段を有
する他の増幅器にも適用可能である。他の適用例として
は、本出願人により１９９５年６月７日に米国に出願さ
れた“線形デシベル可変利得増幅器”に関する出願が挙
げられる。
クサに適用できるだけでなく、供給されるバイアス電流
に対して線形な利得を有する相互コンダクタンス段を有
する他の増幅器にも適用可能である。他の適用例として
は、本出願人により１９９５年６月７日に米国に出願さ
れた“線形デシベル可変利得増幅器”に関する出願が挙
げられる。
【００７６】［ポストミクサ線形化部］次に、図７に基
づいてポストミクサ線形化部３６について説明する。
づいてポストミクサ線形化部３６について説明する。
【００７７】図７は、図４に示したポストミクサ線形化
部３６の詳細な回路図である。
部３６の詳細な回路図である。
【００７８】このポストミクサ線形化部３６の目的は、
その名が示すように、ミクサのＲＦ入力部の非線形応答
を訂正し又は補償することである。この線形化部は、Ｒ
Ｆ入力部が上述した多重正接タブレットではなく１つの
相互コンダクタンス段の場合に特に重要となる。しかし
ながら、上記多重正接タブレットの場合でも非線形性が
残るので、ポストミクサ線形化部３６は、その残った非
線形性を補償する。
その名が示すように、ミクサのＲＦ入力部の非線形応答
を訂正し又は補償することである。この線形化部は、Ｒ
Ｆ入力部が上述した多重正接タブレットではなく１つの
相互コンダクタンス段の場合に特に重要となる。しかし
ながら、上記多重正接タブレットの場合でも非線形性が
残るので、ポストミクサ線形化部３６は、その残った非
線形性を補償する。
【００７９】端子７４、７６におけるミクサコア７２
（図６参照）からのＩＦ出力信号ＭＨ、ＭＬは、かなり
低レベルのものであり、適度なハイインピーダンスを有
し、差動形態のものであり、また正の供給電圧に近いも
のとなっている。このポストミクサ線形化部３６は、大
きなポストミクサ利得を提供し、３３０Ωの２重端末フ
ィルタ（図示省略）を駆動する。端子５８の出力は、追
加の負荷インピーダンスを有する電流である。ポストミ
クサ線形化部３６は、ＩＦ出力（ＶOUT ）を供給電圧の
中間点へ合わせ、さらにミクサコア出力で周波数合計成
分を前置フィルタリングする。
（図６参照）からのＩＦ出力信号ＭＨ、ＭＬは、かなり
低レベルのものであり、適度なハイインピーダンスを有
し、差動形態のものであり、また正の供給電圧に近いも
のとなっている。このポストミクサ線形化部３６は、大
きなポストミクサ利得を提供し、３３０Ωの２重端末フ
ィルタ（図示省略）を駆動する。端子５８の出力は、追
加の負荷インピーダンスを有する電流である。ポストミ
クサ線形化部３６は、ＩＦ出力（ＶOUT ）を供給電圧の
中間点へ合わせ、さらにミクサコア出力で周波数合計成
分を前置フィルタリングする。
【００８０】簡単な抵抗負荷Ｒ２３５、Ｒ２３６が、端
子７４、７６におけるミクサコア出力に接続され、公知
のローパス極及び固定周波数の導入を可能にする。負荷
抵抗Ｒ２３５、Ｒ２３６は、可能な最大値とすることに
より、高利得増幅システムの第１の段において最大可能
電圧利得を提供し、それにより低ノイズとなる。一例と
して、抵抗Ｒ２３５、Ｒ２３６のそれぞれは４５８．５
Ωに設定される。
子７４、７６におけるミクサコア出力に接続され、公知
のローパス極及び固定周波数の導入を可能にする。負荷
抵抗Ｒ２３５、Ｒ２３６は、可能な最大値とすることに
より、高利得増幅システムの第１の段において最大可能
電圧利得を提供し、それにより低ノイズとなる。一例と
して、抵抗Ｒ２３５、Ｒ２３６のそれぞれは４５８．５
Ωに設定される。
【００８１】抵抗負荷Ｒ２３５、Ｒ２３８自体は、３２
８ｍＶＰの絶対温度（ＰＴＡＴ）電圧のゆれに比例する
ことになり、それは負荷が基準電圧ＶＰに直接的に受け
入れられる場合に許容される。しかしながら、ポストミ
クサ線形化部３６の入力におけるＩＦ信号のＤＣ電圧レ
ベルは、ミクサ部３２において確実なバイアス制限を満
たすために、バイアス電圧ＶＰより低い約ａＶBEの電圧
レベルでなければならない。このａＶBEの低下に３２８
ｍＶの変動を重ねた場合、ミクサコアにおけるコレクタ
は、ＶＰ以下に最大で約１Ｖ低下する。ミクサコア７２
におけるトランジスタは、その時飽和状態となる。
８ｍＶＰの絶対温度（ＰＴＡＴ）電圧のゆれに比例する
ことになり、それは負荷が基準電圧ＶＰに直接的に受け
入れられる場合に許容される。しかしながら、ポストミ
クサ線形化部３６の入力におけるＩＦ信号のＤＣ電圧レ
ベルは、ミクサ部３２において確実なバイアス制限を満
たすために、バイアス電圧ＶＰより低い約ａＶBEの電圧
レベルでなければならない。このａＶBEの低下に３２８
ｍＶの変動を重ねた場合、ミクサコアにおけるコレクタ
は、ＶＰ以下に最大で約１Ｖ低下する。ミクサコア７２
におけるトランジスタは、その時飽和状態となる。
【００８２】この飽和の問題は、他のアクティブ負荷設
計の欠点を解決する共通モードバイアス回路を用いるこ
とにより回避できる。ポストミクサ線形化部のＭＨ及び
ＭＬ入力は、エミッタフォロアーＱ２５６、Ｑ２５８及
びＱ２５７、Ｑ２５９に接続されている。これらのエミ
ッタフォロアーは、トランジスタＱ２５１及びＱ２５２
によって６５μＡ（ＰＴＡＴ）にバイアスされる。これ
らのトランジスタＱ２５８及びＱ２５９のエミッタにお
ける電圧は、ＰＮＰエミッタフォロアＱ２５４及びＱ２
５５によって感知され、コンデンサＣ２５７に接続され
た抵抗Ｒ２３０及びＲ２３９において平均化される。そ
の結果生じる共通ノード電圧は、端子７４及び７６にお
ける負荷抵抗Ｒ２３５及びＲ２３６のボトム電圧をサー
ボするトランジスタＱ２４９のベースに印加される。従
って、ＭＨ及びＭＬの電圧は、ミクサコアバイアス電流
とともに、僅かだけ変化する。
計の欠点を解決する共通モードバイアス回路を用いるこ
とにより回避できる。ポストミクサ線形化部のＭＨ及び
ＭＬ入力は、エミッタフォロアーＱ２５６、Ｑ２５８及
びＱ２５７、Ｑ２５９に接続されている。これらのエミ
ッタフォロアーは、トランジスタＱ２５１及びＱ２５２
によって６５μＡ（ＰＴＡＴ）にバイアスされる。これ
らのトランジスタＱ２５８及びＱ２５９のエミッタにお
ける電圧は、ＰＮＰエミッタフォロアＱ２５４及びＱ２
５５によって感知され、コンデンサＣ２５７に接続され
た抵抗Ｒ２３０及びＲ２３９において平均化される。そ
の結果生じる共通ノード電圧は、端子７４及び７６にお
ける負荷抵抗Ｒ２３５及びＲ２３６のボトム電圧をサー
ボするトランジスタＱ２４９のベースに印加される。従
って、ＭＨ及びＭＬの電圧は、ミクサコアバイアス電流
とともに、僅かだけ変化する。
【００８３】この電圧変化は、最大利得及び温度範囲に
わたって依然として２４０ｍＶである。これは約１００
ｍＶ減少する変動となるだけでなく、より重要なことと
して、ミクサコア７２におけるバイアス電圧のＰＴＡＴ
（絶対温度に比例）の変動が排除され、絶対温度変動
（ＣＴＡＴ）に対する相補（complementary）によって
置き換えられる。結局、単なる抵抗負荷に比べ温度にお
ける改良の方が重要ということを意味する。
わたって依然として２４０ｍＶである。これは約１００
ｍＶ減少する変動となるだけでなく、より重要なことと
して、ミクサコア７２におけるバイアス電圧のＰＴＡＴ
（絶対温度に比例）の変動が排除され、絶対温度変動
（ＣＴＡＴ）に対する相補（complementary）によって
置き換えられる。結局、単なる抵抗負荷に比べ温度にお
ける改良の方が重要ということを意味する。
【００８４】［相互コンダクタンスの補正］次に、相互
コンダクタンスの補正について説明する。
コンダクタンスの補正について説明する。
【００８５】上記ポストミクサ線形化部３６の主なる特
徴は、実際には、レール・トウ・レール電圧コンプライ
アンス（rail-to-rail voltage compliance）を有する
電流出力を提供する相互コンダクタンス（ｇm ）段にあ
る。この好適実施例では、この相互コンダクタンス（ｇ
m ）は、通常１６．３ｍＳとなる。従って、１６５Ωの
負荷を使用した場合、差動ポート（ＭＨ、ＭＬ）から端
子５８における最終ミクサ出力（ＶOUT ）までの電圧利
得は、２．７倍すなわち８．６ｄＢ近くとなる。
徴は、実際には、レール・トウ・レール電圧コンプライ
アンス（rail-to-rail voltage compliance）を有する
電流出力を提供する相互コンダクタンス（ｇm ）段にあ
る。この好適実施例では、この相互コンダクタンス（ｇ
m ）は、通常１６．３ｍＳとなる。従って、１６５Ωの
負荷を使用した場合、差動ポート（ＭＨ、ＭＬ）から端
子５８における最終ミクサ出力（ＶOUT ）までの電圧利
得は、２．７倍すなわち８．６ｄＢ近くとなる。
【００８６】トランジスタＱ２６６及びＱ２６７は、ト
ランジスタＱ２５６及びＱ２５８の結合されたＶBE’ｓ
によって導通状態（conduction）にバイアスされ、他方
トランジスタＱ２６２及びＱ２６３は、トランジスタＱ
２５７、Ｑ２５９の結合されたＶBE’ｓによって導通状
態にバイアスされる。ＭＨ及びＭＬにおける電圧
（ＶIF）がゼロになる場合、トランジスタＱ２５６及び
Ｑ２５７のベース電圧は等しくなる。トランジスタＱ２
５６及びＱ２５７の両者のエミッタも同じ電圧となる。
従って、電流も低下し、抵抗Ｒ２４０のブランチ及び抵
抗Ｒ２４１のブランチにおける電流は等しくなり、ほぼ
７３．２μＡ（絶対温度に比例：ＰＴＡＴ）となる。こ
の電流は、トランジスタＱ２６３及びＱ２６７のエミッ
タ領域がトランジスタＱ２５６及びＱ２５７のエミッタ
領域の倍数（例えば、２対１）であることから、エミッ
タフォロアーブランチＱ２５６及びＱ２５７におけるバ
イアス電流より大きくなる。しかしながら、上記電流
は、エミッタ抵抗Ｒ２４０及びＲ２４１を有することか
ら、ちょうど２倍とはならない。
ランジスタＱ２５６及びＱ２５８の結合されたＶBE’ｓ
によって導通状態（conduction）にバイアスされ、他方
トランジスタＱ２６２及びＱ２６３は、トランジスタＱ
２５７、Ｑ２５９の結合されたＶBE’ｓによって導通状
態にバイアスされる。ＭＨ及びＭＬにおける電圧
（ＶIF）がゼロになる場合、トランジスタＱ２５６及び
Ｑ２５７のベース電圧は等しくなる。トランジスタＱ２
５６及びＱ２５７の両者のエミッタも同じ電圧となる。
従って、電流も低下し、抵抗Ｒ２４０のブランチ及び抵
抗Ｒ２４１のブランチにおける電流は等しくなり、ほぼ
７３．２μＡ（絶対温度に比例：ＰＴＡＴ）となる。こ
の電流は、トランジスタＱ２６３及びＱ２６７のエミッ
タ領域がトランジスタＱ２５６及びＱ２５７のエミッタ
領域の倍数（例えば、２対１）であることから、エミッ
タフォロアーブランチＱ２５６及びＱ２５７におけるバ
イアス電流より大きくなる。しかしながら、上記電流
は、エミッタ抵抗Ｒ２４０及びＲ２４１を有することか
ら、ちょうど２倍とはならない。
【００８７】上記エミッタフォロアーＱ２５６、Ｑ２５
７及び抵抗Ｒ２４０、Ｒ２４１出力ブランチの間のクロ
スオーバー接続（cross-over connection）は、ミクサ
コア４２における相互コンダクタンスｇm の非線形性に
反対に作用する（相殺する）（counteracts）出力応答
信号を提供する。ＭＨ及びＭＬ間の差動電圧は、エミッ
タフォロアートランジスタＱ２５６〜Ｑ２５９を介し
て、抵抗Ｒ２４１のブランチにおけるトランジスタＱ２
６６及びＱ２６７のベース及び抵抗Ｒ２４０のブランチ
におけるトランジスタＱ２６２、Ｑ２６３のベースにそ
れぞれ供給される。
７及び抵抗Ｒ２４０、Ｒ２４１出力ブランチの間のクロ
スオーバー接続（cross-over connection）は、ミクサ
コア４２における相互コンダクタンスｇm の非線形性に
反対に作用する（相殺する）（counteracts）出力応答
信号を提供する。ＭＨ及びＭＬ間の差動電圧は、エミッ
タフォロアートランジスタＱ２５６〜Ｑ２５９を介し
て、抵抗Ｒ２４１のブランチにおけるトランジスタＱ２
６６及びＱ２６７のベース及び抵抗Ｒ２４０のブランチ
におけるトランジスタＱ２６２、Ｑ２６３のベースにそ
れぞれ供給される。
【００８８】ＭＨがＭＬに対して高くなった場合、抵抗
Ｒ２４１のブランチにおける電流が増加する一方、抵抗
Ｒ２４０のブランチにおける電流が減少する。ＭＨがＭ
Ｌに対して低くなった場合には、上述したことと逆のこ
とが起こる。従って、ミクサコア７２の完全に差動した
出力は、２つの分離された電流に変換される。これらの
分離された電流は、それぞれＰＴＡＴバイアス生成器
（図示省略）における物理的に大きな１ｋΩの抵抗に直
接起因するバイアス電流によって制御される局部相互コ
ンダクタンスｇm を有している。この相互コンダクタン
スｇm は、より良好な制御を確実にするために大きな抵
抗値（〜１５２．８Ω）を有する抵抗Ｒ２４０及びＲ２
４１の値によって制御される。７３．２μＡ（絶対温度
に比例：ＰＴＡＴ）における出力ブランチ（すなわち、
抵抗Ｒ２４０のブランチ及びＲ２４１のブランチ）のエ
ミッタ抵抗ｒe は、それぞれ３５３Ωになる。従って、
各出力ブランチにおけるネット相互コンダクタンスｇm
は、１／（３５３．１Ω＋１５２．８Ω＋３５３．１
Ω）すなわち１．１６４ｍＳとなる。
Ｒ２４１のブランチにおける電流が増加する一方、抵抗
Ｒ２４０のブランチにおける電流が減少する。ＭＨがＭ
Ｌに対して低くなった場合には、上述したことと逆のこ
とが起こる。従って、ミクサコア７２の完全に差動した
出力は、２つの分離された電流に変換される。これらの
分離された電流は、それぞれＰＴＡＴバイアス生成器
（図示省略）における物理的に大きな１ｋΩの抵抗に直
接起因するバイアス電流によって制御される局部相互コ
ンダクタンスｇm を有している。この相互コンダクタン
スｇm は、より良好な制御を確実にするために大きな抵
抗値（〜１５２．８Ω）を有する抵抗Ｒ２４０及びＲ２
４１の値によって制御される。７３．２μＡ（絶対温度
に比例：ＰＴＡＴ）における出力ブランチ（すなわち、
抵抗Ｒ２４０のブランチ及びＲ２４１のブランチ）のエ
ミッタ抵抗ｒe は、それぞれ３５３Ωになる。従って、
各出力ブランチにおけるネット相互コンダクタンスｇm
は、１／（３５３．１Ω＋１５２．８Ω＋３５３．１
Ω）すなわち１．１６４ｍＳとなる。
【００８９】抵抗Ｒ２４１のブランチは、ＰＮＰカレン
トミラー８０を駆動し、また抵抗Ｒ２１０のブランチ
は、ＮＰＮカレントミラー８２を駆動する。このＰＮＰ
カレントミラー８０は、トランジスタＱ２６５及びＱ２
６９から構成され、相補形エミッタフォロアーＱ２６８
及びＱ２７０によって補助される。一方、ＮＰＮカレン
トミラー８２は、トランジスタＱ２６４及びＱ２７３か
ら構成され、トランジスタＱ２７１及びＱ２７２によっ
て補助される。これらのカレントミラーは、それぞれ、
エミッタ領域率（例えば１４対２）を有することから、
７の電流利得を有する。各カレントミラーは、クラスＡ
Ｂにバイアスされ、それにより、両カレントミラーは、
中程度の信号増幅率において出力に貢献する。従って、
実効電流利得は１４となる。このことは、端子７４、７
６におけるＩＦ入力（ＶIF）から端子５８における出力
（ＶOUT ）までの全体の相互コンダクタンスｇm を、１
４×１．１６４ｍＳに、すなわち１６．４ｍＳに引き上
げることを意味する。
トミラー８０を駆動し、また抵抗Ｒ２１０のブランチ
は、ＮＰＮカレントミラー８２を駆動する。このＰＮＰ
カレントミラー８０は、トランジスタＱ２６５及びＱ２
６９から構成され、相補形エミッタフォロアーＱ２６８
及びＱ２７０によって補助される。一方、ＮＰＮカレン
トミラー８２は、トランジスタＱ２６４及びＱ２７３か
ら構成され、トランジスタＱ２７１及びＱ２７２によっ
て補助される。これらのカレントミラーは、それぞれ、
エミッタ領域率（例えば１４対２）を有することから、
７の電流利得を有する。各カレントミラーは、クラスＡ
Ｂにバイアスされ、それにより、両カレントミラーは、
中程度の信号増幅率において出力に貢献する。従って、
実効電流利得は１４となる。このことは、端子７４、７
６におけるＩＦ入力（ＶIF）から端子５８における出力
（ＶOUT ）までの全体の相互コンダクタンスｇm を、１
４×１．１６４ｍＳに、すなわち１６．４ｍＳに引き上
げることを意味する。
【００９０】図１０は、従来のカレントミラー８８の回
路図である。単一エミッタフォロアートランジスタＱ１
３３は、トランジスタＱ１２２のベースに接続されてお
り、少ないベータ値では得られない追加の利得を提供す
る。トランジスタＱ１３３が利得を増大している間に、
それはカレントミラー入力における電圧降下を増大させ
る。特に、トランジスタＱ１３３は、電源あるいはグラ
ンドにおいて２倍のＶBE電圧降下を引き起こす。この２
倍のＶBE電圧降下のために、従来のカレントミラーを低
電圧の環境に適用することは望ましくない。低電圧の環
境へ適用する場合は、カレントミラーを、できるだけ少
ない電圧降下を有する一方、トランジスタＱ１３３によ
る特別な利得の利益を有するように設計することが望ま
しい。
路図である。単一エミッタフォロアートランジスタＱ１
３３は、トランジスタＱ１２２のベースに接続されてお
り、少ないベータ値では得られない追加の利得を提供す
る。トランジスタＱ１３３が利得を増大している間に、
それはカレントミラー入力における電圧降下を増大させ
る。特に、トランジスタＱ１３３は、電源あるいはグラ
ンドにおいて２倍のＶBE電圧降下を引き起こす。この２
倍のＶBE電圧降下のために、従来のカレントミラーを低
電圧の環境に適用することは望ましくない。低電圧の環
境へ適用する場合は、カレントミラーを、できるだけ少
ない電圧降下を有する一方、トランジスタＱ１３３によ
る特別な利得の利益を有するように設計することが望ま
しい。
【００９１】上記カレントミラー８０及び８２は、上述
した２つのふぁくたを考慮したものである。図７のカレ
ントミラー８２を再び参照すると、オフセット電圧を１
ＶBEに低下するためにＰＮＰトランジスタＱ２７１が設
けられている。トランジスタＱ２６０及びＱ２６１によ
って形成された補助のカレントミラーによって、他の駆
動電流ＩEFが生成される。この供給電流は、トランジス
タＱ２７１及びＱ２７２を駆動し、カレントミラー８２
に対して特別の電流利得を与える。抵抗Ｒ２４３は、Ｉ
EF×Ｒ２４３の他の電圧降下をもたらし、これはトラン
ジスタＱ２６４のベースエミッタ間電圧をＶBE以下に降
下させる。そのため、カレントミラー８２の入力電圧
は、ＶBE−（ＩEF×Ｒ２４３）と等しくなる。コンデン
サＣ２５６は、トランジスタＱ２７１及びＱ２７２のベ
ース間に接続され、高周波数においてダイオードとして
動作し、それにより位相誤差を除去する。また、抵抗Ｒ
２４３も、コンデンサＣ２５６に対して予想時定数を設
定する。
した２つのふぁくたを考慮したものである。図７のカレ
ントミラー８２を再び参照すると、オフセット電圧を１
ＶBEに低下するためにＰＮＰトランジスタＱ２７１が設
けられている。トランジスタＱ２６０及びＱ２６１によ
って形成された補助のカレントミラーによって、他の駆
動電流ＩEFが生成される。この供給電流は、トランジス
タＱ２７１及びＱ２７２を駆動し、カレントミラー８２
に対して特別の電流利得を与える。抵抗Ｒ２４３は、Ｉ
EF×Ｒ２４３の他の電圧降下をもたらし、これはトラン
ジスタＱ２６４のベースエミッタ間電圧をＶBE以下に降
下させる。そのため、カレントミラー８２の入力電圧
は、ＶBE−（ＩEF×Ｒ２４３）と等しくなる。コンデン
サＣ２５６は、トランジスタＱ２７１及びＱ２７２のベ
ース間に接続され、高周波数においてダイオードとして
動作し、それにより位相誤差を除去する。また、抵抗Ｒ
２４３も、コンデンサＣ２５６に対して予想時定数を設
定する。
【００９２】カレントミラー８０では、同様ではあるが
相補的な設計が用いられる。電流供給トランジスタＱ２
５３は、カレントミラー８２においてトランジスタＱ２
６１が行ったように、カレントミラー８０に対して付加
駆動電流を与える。
相補的な設計が用いられる。電流供給トランジスタＱ２
５３は、カレントミラー８２においてトランジスタＱ２
６１が行ったように、カレントミラー８０に対して付加
駆動電流を与える。
【００９３】従って、カレントミラー８０及び８２は、
ベータ許容誤差に対し高い感知性を持たずに、例えばト
ランジスタＱ２６４及びＱ２７３の間に大きな領域率が
達成されるという意味で、高い電流利得を提供する。第
２に、上記カレントミラーは、約１００ｍＶの非常に低
い入力電圧を有している。従って、カレントミラー８２
において抵抗Ｒ２４３との組合せでトランジスタＱ２７
１を設け、またカレントミラー８０においてトランジス
タＱ２６８を設けることは、高オープンループ電流利得
を維持したままで、カレントミラーに対する使用可能範
囲（availablehead room）を増大させる。
ベータ許容誤差に対し高い感知性を持たずに、例えばト
ランジスタＱ２６４及びＱ２７３の間に大きな領域率が
達成されるという意味で、高い電流利得を提供する。第
２に、上記カレントミラーは、約１００ｍＶの非常に低
い入力電圧を有している。従って、カレントミラー８２
において抵抗Ｒ２４３との組合せでトランジスタＱ２７
１を設け、またカレントミラー８０においてトランジス
タＱ２６８を設けることは、高オープンループ電流利得
を維持したままで、カレントミラーに対する使用可能範
囲（availablehead room）を増大させる。
【００９４】ポストミクサ線形化部３６の相互コンダク
タンスは、ミクサコアの相互コンダクタンスｇm におけ
る非線形性を補償するために、ゆっくりと非線形化され
る。例えば、ＲＦ入力相互コンダクタンスｇm が双曲線
正接変換曲線を有するバイポーラ型差動対の相互コンダ
クタンスであると仮定すると、図２に示したように圧縮
された非線形性となる。増分相互コンダクタンスｇm
は、ＲＦポートにおける入力信号の瞬間値が増加するに
伴って、連続的に減少する。
タンスは、ミクサコアの相互コンダクタンスｇm におけ
る非線形性を補償するために、ゆっくりと非線形化され
る。例えば、ＲＦ入力相互コンダクタンスｇm が双曲線
正接変換曲線を有するバイポーラ型差動対の相互コンダ
クタンスであると仮定すると、図２に示したように圧縮
された非線形性となる。増分相互コンダクタンスｇm
は、ＲＦポートにおける入力信号の瞬間値が増加するに
伴って、連続的に減少する。
【００９５】ポストミクサ線形化部３６の相互コンダク
タンスｇm は、上記ＶIF間の差動電圧が増加するに従っ
て増加するように設計されている。これにより非線形性
が拡張する。抵抗Ｒ２４０及びＲ２４１は、この非線形
補償を最良のものにするために、ポストミクサ線形化部
における非線形性の影響を測定する。抵抗Ｒ２４０及び
Ｒ２４１を設けないと、この補償は非常に難しくなる。
タンスｇm は、上記ＶIF間の差動電圧が増加するに従っ
て増加するように設計されている。これにより非線形性
が拡張する。抵抗Ｒ２４０及びＲ２４１は、この非線形
補償を最良のものにするために、ポストミクサ線形化部
における非線形性の影響を測定する。抵抗Ｒ２４０及び
Ｒ２４１を設けないと、この補償は非常に難しくなる。
【００９６】上記ポストミクサ線形化部３６の相互コン
ダクタンスｇm の補償動作は、以下のように行われる。
トランジスタＱ２５６のベースが正電圧になった場合、
端子７４におけるＩＦ信号が相対的に増大するため、ト
ランジスタＱ２６６がターンオンする。しかしながら、
ＰＮＰトランジスタＱ２６７のベースがダイオードＱ２
５９に接続されているため、トランジスタＱ２６７のベ
ースは負電圧になる。従って、トランジスタＱ２６６の
コレクタ電流は上昇し、トランジスタＱ２６３のコレク
タ電流は下降する。一方、上記差動電圧ＶIFがノードＭ
ＬにおいてノードＭＨに対してより高い値となる場合、
トランジスタＱ２６７における電流は下降し、トランジ
スタＱ２６３における電流は上昇する。従って、トラン
ジスタＱ２６３のコレクタ電流は増大し、トランジスタ
Ｑ２６６のコレクタ電流は減少する。抵抗Ｒ２４０のブ
ランチ及びＲ２４１のブランチからの信号が結合した場
合、出力端子５８における力信号ＶOUTを２つの異なっ
た半分の信号として生成する。このポストミクサ線形化
部３６が動作する際の応答特性を示すと図８のようにな
る。図８より、このポストミクサ線形化部３６が、十分
に線形的な相互コンダクタンスｇm を有することが分か
る。しかしながら、このｇm は、ＶIFの値が大きくなる
ほど徐々に増大する。
ダクタンスｇm の補償動作は、以下のように行われる。
トランジスタＱ２５６のベースが正電圧になった場合、
端子７４におけるＩＦ信号が相対的に増大するため、ト
ランジスタＱ２６６がターンオンする。しかしながら、
ＰＮＰトランジスタＱ２６７のベースがダイオードＱ２
５９に接続されているため、トランジスタＱ２６７のベ
ースは負電圧になる。従って、トランジスタＱ２６６の
コレクタ電流は上昇し、トランジスタＱ２６３のコレク
タ電流は下降する。一方、上記差動電圧ＶIFがノードＭ
ＬにおいてノードＭＨに対してより高い値となる場合、
トランジスタＱ２６７における電流は下降し、トランジ
スタＱ２６３における電流は上昇する。従って、トラン
ジスタＱ２６３のコレクタ電流は増大し、トランジスタ
Ｑ２６６のコレクタ電流は減少する。抵抗Ｒ２４０のブ
ランチ及びＲ２４１のブランチからの信号が結合した場
合、出力端子５８における力信号ＶOUTを２つの異なっ
た半分の信号として生成する。このポストミクサ線形化
部３６が動作する際の応答特性を示すと図８のようにな
る。図８より、このポストミクサ線形化部３６が、十分
に線形的な相互コンダクタンスｇm を有することが分か
る。しかしながら、このｇm は、ＶIFの値が大きくなる
ほど徐々に増大する。
【００９７】従って、ミクサコア７２の相互コンダクタ
ンスｇm 応答及びポストミクサ線形化部３６は、互いに
働き合い、広い線形動作レンジを達成するものである。
図９は、図４に示したミクサ回路の全体にわたって線形
相互コンダクタンスｇm が増大されていることを示すグ
ラフである。この広い範囲の線形応答性は、ミクサコア
がフィルタリングの前に混変調積（cross-modulation p
roducts）を生成することを防止する。
ンスｇm 応答及びポストミクサ線形化部３６は、互いに
働き合い、広い線形動作レンジを達成するものである。
図９は、図４に示したミクサ回路の全体にわたって線形
相互コンダクタンスｇm が増大されていることを示すグ
ラフである。この広い範囲の線形応答性は、ミクサコア
がフィルタリングの前に混変調積（cross-modulation p
roducts）を生成することを防止する。
【００９８】上記実施例において本発明の原理を説明し
てきたが、本発明は上記原理に基づいて種々の改変又は
改良をすることができることは言うまでもない。
てきたが、本発明は上記原理に基づいて種々の改変又は
改良をすることができることは言うまでもない。
【００９９】
【発明の効果】上述した本発明に係るミクサ回路によれ
ば、線形性を向上させることができるとともに、ノイズ
を減少することが可能となる。
ば、線形性を向上させることができるとともに、ノイズ
を減少することが可能となる。
【図１】従来のミクサ回路の回路図である。
【図２】従来のミクサ回路の動作特性を示すグラフであ
る。
る。
【図３】図１に示したミクサ回路のトランジスタにおい
て生じるスイッチングノイズを示す説明図である。
て生じるスイッチングノイズを示す説明図である。
【図４】本発明に係るミクサ回路のブロック図である。
【図５】図４に示したミクサ回路における入力ドライバ
の詳細な回路図である。
の詳細な回路図である。
【図６】図４に示したミクサ回路におけるミクサ部の詳
細な回路図である。
細な回路図である。
【図７】図４に示したミクサ回路におけるポストミクサ
線形化部の詳細な回路図である。
線形化部の詳細な回路図である。
【図８】図７に示したポストミクサ線形化部の動作特性
を示すグラフである。
を示すグラフである。
【図９】図４に示したミクサ回路における増大された線
形動作レンジを示すグラフである。
形動作レンジを示すグラフである。
【図１０】従来のカレントミラーの回路図である。
１０ 従来のミクサ回路 １２ ＬＯポート １３ ミクサコア １４ ＲＦポート １５ ＲＦ入力部 １８ 電流源 ２２、２３ ポイント ２６ 上部グラフ ２７ 下部グラフ ２８ ノイズバースト ３０ 可変利得ミクサ回路 ３２ 入力ドライバ ３４ ミクサ部 ３６ ポストミクサ線形化部 ３８〜６２端子 ７０ 利得制御回路 ７２ ミクサコア ７４、７６ 端子 ８０、８２、８８ カレントミラー Ｑ１〜Ｑ２７３ トランジスタ ＲL 、Ｒ２００〜２５４ 抵抗 Ｃ２０１〜２５７ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーリエ ギルバート アメリカ合衆国 97006−1994 オレゴン 州， ビーバートン， エヌダブリュ コ ンプトン ドライブ 1100， スイート 301
Claims (24)
- 【請求項１】 第１の入力における第１の信号に第２の
入力における第２の信号を乗算するために２つの入力と
１つの出力とを有し、所定の動作レンジにおいては線形
相互コンダクタンスを有し、上記所定の動作レンジ外に
おいては非線形相互コンダクタンスを有するミクサコア
と、 上記ミクサコアの出力に接続された１つの入力と１つの
出力とを有するポストミクサ線形化部と、を有するミク
サ回路において、 上記ポストミクサ線形化部のドライバ回路が上記ミクサ
コアの非線形相互コンダクタンス特性に対して反対に作
用する手段を有し、それにより上記所定動作レンジ外に
おける上記ミクサ回路の線形相互インダクタンスを増大
させることを特徴とするミクサ回路。 - 【請求項２】 上記ミクサコアが、第１及び第２の出力
ノードを形成するトランジスタの差動対を有することを
特徴とする請求項１に記載のミクサ回路。 - 【請求項３】 上記ポストミクサ線形化部が、上記第１
の出力ノードに接続された第１の出力ブランチと、上記
第２の出力ノードに接続された第２の出力ブランチと、
を有することを特徴とする請求項２に記載のミクサ回
路。 - 【請求項４】 上記第１の出力ブランチは、上記ミクサ
コアの第１の出力ノードにベース端子が接続されたＮＰ
Ｎトランジスタと、上記ＮＰＮトランジスタに直列に接
続されるとともに上記ミクサコアの第２の出力ノードに
ベース端子が接続されたＰＮＰトランジスタと、を有す
ることを特徴とする請求項３に記載されたミクサ回路。 - 【請求項５】 上記第２の出力ブランチが、上記ミクサ
コアの第２の出力ノードにベース端子が接続されたＮＰ
Ｎトランジスタと、上記ＮＰＮトランジスタに直列に接
続されるとともに上記ミクサコアの第１の出力ノードに
ベース端子が接続されたＰＮＰトランジスタと、を有す
ることを特徴とする請求項４に記載のミクサ回路。 - 【請求項６】 上記ポストミクサ線形化部が、さらに、
上記第１及び第２の出力ブランチの両方に交差接続され
た第１及び第２のコントロールブランチを有することを
特徴とする請求項３に記載のミクサ回路。 - 【請求項７】 上記第１及び第２のコントロールブラン
チのそれぞれが、エミッタフォロア回路からなることを
特徴とする請求項６に記載のミクサ回路。 - 【請求項８】 上記ポストミクサ線形化部が、上記第１
の出力ブランチに接続された第１のカレントミラーと、
上記第２の出力ブランチに接続された第２のカレントミ
ラーと、を有することを特徴とする請求項３に記載のミ
クサ回路。 - 【請求項９】 上記第１及び第２のカレントミラーは、
それぞれ、上記関連する出力ブランチに接続された１つ
の入力トランジスタと、上記入力トランジスタと上記ポ
ストミクサ線形化部の出力との間に接続された１つの出
力トランジスタと、駆動電流を供給するために上記出力
トランジスタに接続された駆動トランジスタと、上記カ
レントミラーにおける電圧オフセットを減少させるため
に上記駆動トランジスタと入力トランジスタとの間に接
続されたオフセットトランジスタと、を有することを特
徴とする請求項８に記載のミクサ回路。 - 【請求項１０】 さらに、上記カレントミラーにおける
電圧オフセットをさらに減少させるために、上記駆動ト
ランジスタとオフセットトランジスタとの間に接続され
た抵抗及びコンデンサ回路を有することを特徴とする請
求項９に記載のミクサ回路。 - 【請求項１１】 さらに、オン及びオフの間のスイッチ
ング時に上記ミクサによって生成されるノイズを減少さ
せるために、上記ミクサコアの入力に接続された入力ド
ライバを有することを特徴とする請求項１に記載のミク
サ回路。 - 【請求項１２】 さらに、利得制御信号を入力するため
の入力端子及び上記ミクサコアに接続された出力端子と
を有する利得制御回路を有し、上記利得制御回路は、上
記利得制御信号における線形変化に従って線形的にミク
サコア利得のデシベル値を変化させることを特徴とする
請求項１に記載のミクサ回路。 - 【請求項１３】 ２つの入力及び１つの出力を有すると
ともに、所定の動作レンジにおいて所定の線形相互コン
ダクタンスを有するミクサコアと、 １つの入力ノードと、上記ミクサコアの２つの入力の１
つにそれぞれ接続された第１及び第２の出力ノードとを
有する入力ドライバと、を有し、 上記入力ドライバが、上記ミクサコアを作動させるため
に電荷を充電する手段と、上記ミクサコアを不作動とす
るために上記ミクサコアを放電する手段と、を有するこ
とを特徴とするミクサ回路。 - 【請求項１４】 上記充電及び放電手段が第１及び第２
の相補形トランジスタの対からなり、各相補トランジス
タの対が、上記入力ドライバ出力ノードを高い状態に駆
動するための第１のトランジスタと、上記出力ノードを
グランドに落とすための第２のトランジスタと、を有す
ることを特徴とする請求項１３に記載のミクサ回路。 - 【請求項１５】 上記第１の相補形トランジスタの対に
接続された第１のバイアス段と、上記第２の相補形トラ
ンジスタペアに接続された第２のバイアス段とを有し、
上記各バイアス段が上記入力ドライバの入力における信
号に従って上記関連する相補形トランジスタの対におけ
る第１及び第２のトランジスタの作動を交互に行う手段
を有することを特徴とする請求項１４に記載のミクサ回
路。 - 【請求項１６】 上記各バイアス段が、上記関連する相
補形トランジスタの対において、上記第１のトランジス
タに接続されたエミッタフォロアーと、上記第２のトラ
ンジスタに接続されたダイオードと、を有することを特
徴とする請求項１５に記載のミクサ回路。 - 【請求項１７】 さらに、上記ミクサコアの出力に接続
されたポストミクサ線形化部を有し、上記ポストミクサ
線形化部が、上記ミクサコア線形動作レンジの限界の外
で非線形相互コンダクタンス特性を妨げるための手段を
有することを特徴とする請求項１３に記載のミクサ回
路。 - 【請求項１８】 さらに、利得制御信号を受け取るため
の入力及び上記ミクサコアに接続された出力を有する利
得制御回路を有し、上記利得制御回路が、上記利得制御
信号における線形変化に従って、所定の利得値をデシベ
ル値で直線的に変化させることを特徴とする請求項１３
に記載のミクサ回路。 - 【請求項１９】 所定の信号利得を有し、第１及び第２
の信号を互いに合計するためのミクサコアと、 利得制御信号を受け取るための入力及び上記ミクサコア
に接続された出力を有する利得制御回路とを有し、 上記利得制御回路が上記利得制御信号における線形変化
に従って、上記所定の信号利得のデシベル値を線形的に
変化させることを特徴とするミクサ回路。 - 【請求項２０】 ミクサを用いて信号を処理する方法で
あって、 所定の動作レンジにおいて線形応答特性を有し所定の動
作レンジ外において非線形応答特性を有するミクサを用
いて第１の信号及び第２の信号を結合させ、 上記ミクサ線形動作レンジ外における非線形性を相殺
し、それにより上記ミクサの線形動作レンジを拡大する
ことを特徴とする信号処理方法。 - 【請求項２１】 さらに、利得制御信号における線形変
化に従って、上記ミクサにおける所定の利得のデシベル
値を線形的に変化させることを特徴とする請求項２０に
記載の信号処理方法。 - 【請求項２２】 さらに、上記ミクサに電荷を与えて上
記ミクサを第１の状態から第２の状態へ切り替えるとと
もに、上記ミクサを放電して該ミクサを第１の状態へ戻
すことを特徴とする請求項２０に記載の信号処理方法。 - 【請求項２３】 上記ミクサが中間出力信号を生成し、
さらに結合してミクサ出力信号を形成する第１及び第２
の中間信号を生成し、上記第１及び第２の中間信号が上
記ミクサの非線形応答を相補する相互コンダクタンス特
性を有することを特徴とする請求項２０に記載の信号処
理方法。 - 【請求項２４】 単一の結合された出力電流を生成する
ために上記第１及び第２の中間出力信号に、それぞれ所
定のオフセット電圧及び電流利得を有するカレントミラ
ーを接続し、 上記各カレントミラーに対する電流利得を増大させると
ともに、上記所定のオフセット電圧を減少させることを
特徴とする請求項２３に記載の信号処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/489,129 US5589791A (en) | 1995-06-09 | 1995-06-09 | Variable gain mixer having improved linearity and lower switching noise |
| US08/489,129 | 1995-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102715A true JPH09102715A (ja) | 1997-04-15 |
| JP4260230B2 JP4260230B2 (ja) | 2009-04-30 |
Family
ID=23942533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17055196A Expired - Lifetime JP4260230B2 (ja) | 1995-06-09 | 1996-06-10 | ミクサ回路及び信号処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5589791A (ja) |
| EP (1) | EP0748044B1 (ja) |
| JP (1) | JP4260230B2 (ja) |
| DE (1) | DE69619437T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277689B2 (en) | 2001-07-05 | 2007-10-02 | Infineon Technologies Ag | Transmission arrangement with power regulation |
| JP2014523680A (ja) * | 2011-06-24 | 2014-09-11 | ノースロップ グラマン システムズ コーポレーション | カーボンナノチューブミクサを提供するシステムおよび方法 |
| JP2014168159A (ja) * | 2013-02-28 | 2014-09-11 | Tohoku Univ | 変調器 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329896A1 (de) * | 1993-09-04 | 1995-03-09 | Thomson Brandt Gmbh | Verstärkerstufe mit einer dB-linearen Ausgangsspannung |
| JP3135811B2 (ja) * | 1995-02-13 | 2001-02-19 | 三菱電機株式会社 | 主副電子装置のインタフェイス装置 |
| JPH0969730A (ja) * | 1995-08-30 | 1997-03-11 | Nec Corp | 周波数ミキサ回路 |
| US5805988A (en) * | 1995-12-22 | 1998-09-08 | Microtune, Inc. | System and method for switching an RF signal between mixers |
| US5784692A (en) * | 1996-06-19 | 1998-07-21 | Neillen Technologies, Corp. | Method and apparatus for generating non-linear variable impedance |
| US5884154A (en) * | 1996-06-26 | 1999-03-16 | Raytheon Company | Low noise mixer circuit having passive inductor elements |
| DE19645508A1 (de) * | 1996-11-05 | 1998-05-07 | Philips Patentverwaltung | Schaltungsanordnung zur Hochfrequenzpegelregelung |
| US5886547A (en) * | 1996-12-16 | 1999-03-23 | Motorola, Inc. | Circuit and method of controlling mixer linearity |
| US5933771A (en) * | 1997-06-20 | 1999-08-03 | Nortel Networks Corporation | Low voltage gain controlled mixer |
| US6054889A (en) * | 1997-11-11 | 2000-04-25 | Trw Inc. | Mixer with improved linear range |
| EP0948132B1 (en) * | 1998-03-31 | 2004-05-26 | STMicroelectronics S.r.l. | Amplifier with programmable gain and input linearity usable in high-frequency lines |
| US6438365B1 (en) * | 1998-06-02 | 2002-08-20 | Philsar Semiconductor Inc. | Balanced mixer with feedback pre-amplifier |
| US6212369B1 (en) | 1998-06-05 | 2001-04-03 | Maxim Integrated Products, Inc. | Merged variable gain mixers |
| US6342804B1 (en) * | 1999-02-04 | 2002-01-29 | Agere Systems Guardian Corp. | Low-noise mixer |
| US6445248B1 (en) * | 2000-04-28 | 2002-09-03 | Analog Devices, Inc. | Low noise amplifier having sequentially interpolated gain stages |
| US6965655B1 (en) | 2000-06-20 | 2005-11-15 | Texas Instruments Incorporated | Apparatus for and method of optimizing the performance of a radio frequency receiver in the presence of interference |
| US6768391B1 (en) * | 2000-06-22 | 2004-07-27 | Ericsson Inc. | Class-B biased gilbert cells and quadrature modulators |
| JP2002043852A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 半導体集積回路 |
| SE519333C2 (sv) | 2000-08-25 | 2003-02-18 | Ericsson Telefon Ab L M | Blandare innefattande brusreducerande passivt filter |
| US6704559B1 (en) * | 2000-09-18 | 2004-03-09 | Maxim Integrated Products, Inc. | Broadband RF mixer with improved intermodulation suppression |
| US6563382B1 (en) | 2000-10-10 | 2003-05-13 | International Business Machines Corporation | Linear variable gain amplifiers |
| US6807406B1 (en) * | 2000-10-17 | 2004-10-19 | Rf Micro Devices, Inc. | Variable gain mixer circuit |
| AU2002240055A1 (en) | 2001-01-25 | 2002-08-06 | Regents Of The University Of Minnesota | High linearity circuits and methods regarding same |
| US6404263B1 (en) | 2001-07-11 | 2002-06-11 | International Business Machines Corporation | Mixer having compensation for harmonics of local oscillator signal |
| US6970687B1 (en) * | 2001-07-13 | 2005-11-29 | Advanced Micro Devices, Inc. | Mixer |
| US6917788B2 (en) * | 2001-08-02 | 2005-07-12 | International Business Machines Corporation | Wireless communications system having variable gain mixer |
| US6657494B2 (en) | 2001-09-28 | 2003-12-02 | International Business Machines Corporation | Variable gain mixer-amplifier with fixed DC operating voltage level |
| US6542019B1 (en) | 2001-11-28 | 2003-04-01 | Berkäna Wireless, Inc. | Highly linear and low noise figure mixer |
| JP3833530B2 (ja) * | 2001-12-13 | 2006-10-11 | 株式会社東芝 | 差動増幅器 |
| US7054609B2 (en) * | 2002-04-04 | 2006-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Linearity improvement of Gilbert mixers |
| US7672659B2 (en) * | 2002-04-04 | 2010-03-02 | Telefonaktiebolaget L M Ericsson (Publ) | Mixer with feedback |
| US6891423B2 (en) * | 2002-04-04 | 2005-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Quadrature switching mixer with reduced leakage |
| DE10236722B4 (de) * | 2002-08-06 | 2005-12-29 | Schippmann, Carsten, Dipl.-Ing. | Analoger Messwandler zur Linearisierung und Generierung nichtlinearer Übertragungskennlinien |
| US7006824B1 (en) | 2002-09-10 | 2006-02-28 | Marvell International Ltd. | Frame/packet-based calibration for wireless transceivers |
| US7043220B1 (en) * | 2002-10-11 | 2006-05-09 | Maxim Integrated Products, Inc. | Image-rejection mixer having high linearity and high gain |
| US7424281B1 (en) | 2002-10-11 | 2008-09-09 | Maxim Integrated Products, Inc. | Image-rejection mixers having high linearity and high gain and RF circuits using the same |
| US6906592B2 (en) * | 2002-11-13 | 2005-06-14 | Qualcomm Inc | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics |
| US7177620B1 (en) | 2003-01-29 | 2007-02-13 | Marvell International Ltd. | Mixer constant linear range biasing apparatus and method |
| US7262815B2 (en) * | 2003-06-22 | 2007-08-28 | Realtek Semiconductor Corp. | Harmonic mixer based television tuner and method of processing a received RF signal |
| US7180553B2 (en) * | 2003-06-22 | 2007-02-20 | Realtek Semiconductor Corp. | Dual mode television tuner capable of processing both digital and satellite television signals and method thereof |
| US6999747B2 (en) * | 2003-06-22 | 2006-02-14 | Realtek Semiconductor Corp. | Passive harmonic switch mixer |
| US7120413B2 (en) * | 2003-06-22 | 2006-10-10 | Realtek Semiconductor Corp. | Television tuner and method of processing a received RF signal |
| US7126509B2 (en) * | 2003-07-17 | 2006-10-24 | Massachusetts Institute Of Technology | Micropower logarithmic analog to digital conversion system and method with offset and temperature compensation |
| US6812771B1 (en) | 2003-09-16 | 2004-11-02 | Analog Devices, Inc. | Digitally-controlled, variable-gain mixer and amplifier structures |
| US7202916B2 (en) * | 2003-12-15 | 2007-04-10 | Realtek Semiconductor Corp. | Television tuner and method of processing a received RF signal |
| EP1575160A1 (en) * | 2004-03-08 | 2005-09-14 | Matsushita Electric Industrial Co., Ltd. | Mixer circuit and receiver circuit using the same |
| DE102004019366B4 (de) * | 2004-04-21 | 2006-05-04 | Infineon Technologies Ag | Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen |
| KR100574470B1 (ko) * | 2004-06-21 | 2006-04-27 | 삼성전자주식회사 | 전류증폭결합기를 포함하는 선형 혼합기회로 |
| US7529529B2 (en) * | 2005-03-04 | 2009-05-05 | Intel Corporation | Low noise, high-linearity RF front end receiver |
| US7546109B2 (en) * | 2005-06-30 | 2009-06-09 | International Business Machines Corporation | Gilbert mixers with improved isolation and methods therefor |
| US7512393B2 (en) * | 2005-10-14 | 2009-03-31 | Skyworks Solutions, Inc. | Downconverting mixer |
| US7593701B2 (en) * | 2006-04-24 | 2009-09-22 | Icera Canada ULC | Low noise CMOS transmitter circuit with high range of gain |
| US7795948B2 (en) * | 2007-04-16 | 2010-09-14 | Analog Devices, Inc. | Super-symmetric multiplier |
| WO2008143895A2 (en) * | 2007-05-14 | 2008-11-27 | Hittite Microwave Corporation | Rf detector with crest factor measurement |
| EP2124125A1 (en) * | 2008-05-21 | 2009-11-25 | Seiko Epson Corporation | Process and temperature compensation in CMOS circuits |
| DE102009018696B4 (de) * | 2009-04-23 | 2015-08-13 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur Ansteuerung einer lichtemittierenden Halbleitervorrichtung |
| US8174318B2 (en) | 2010-01-28 | 2012-05-08 | Analog Devices, Inc. | Apparatus and method for providing linear transconductance amplification |
| US8593206B2 (en) | 2011-04-12 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Up-conversion mixer having a reduced third order harmonic |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3736520A (en) * | 1971-11-23 | 1973-05-29 | Honeywell Inf Systems | Precision variable gain amplifier with linear log-gain versus control-voltage characteristic |
| US4156283A (en) * | 1972-05-30 | 1979-05-22 | Tektronix, Inc. | Multiplier circuit |
| US3970774A (en) * | 1975-03-31 | 1976-07-20 | Rca Corporation | Electronic signal mixer |
| US4076959A (en) * | 1976-10-08 | 1978-02-28 | General Motors Corporation | Volume, tone and balance control for multi-channel audio systems |
| JPS5525209A (en) * | 1978-08-11 | 1980-02-22 | Hitachi Ltd | Gain control circuit |
| US4454433A (en) * | 1981-08-17 | 1984-06-12 | Dbx, Inc. | Multiplier circuit |
| US4572975A (en) * | 1984-04-02 | 1986-02-25 | Precision Monolithics, Inc. | Analog multiplier with improved linearity |
| DE3575506D1 (de) * | 1984-06-07 | 1990-02-22 | Siemens Ag | Differenzverstaerkerschaltung. |
| EP0166044B1 (en) * | 1984-06-25 | 1989-03-15 | International Business Machines Corporation | Four quadrant multiplier |
| US4766400A (en) * | 1986-12-19 | 1988-08-23 | Kabushiki Kaisha Toshiba | Variable-transconductance four-quadrant Gilbert-type modulator with feedback circuitry in improved NMR transmission |
| US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
| US5057716A (en) * | 1989-07-21 | 1991-10-15 | Kueng Martin | Linearly compensated slope multiplier |
| US5442311A (en) * | 1994-01-28 | 1995-08-15 | Texas Instruments Incorporated | System and method for controlling a gain circuit |
-
1995
- 1995-06-09 US US08/489,129 patent/US5589791A/en not_active Expired - Lifetime
-
1996
- 1996-05-20 EP EP96303557A patent/EP0748044B1/en not_active Expired - Lifetime
- 1996-05-20 DE DE69619437T patent/DE69619437T2/de not_active Expired - Lifetime
- 1996-06-10 JP JP17055196A patent/JP4260230B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7277689B2 (en) | 2001-07-05 | 2007-10-02 | Infineon Technologies Ag | Transmission arrangement with power regulation |
| JP2014523680A (ja) * | 2011-06-24 | 2014-09-11 | ノースロップ グラマン システムズ コーポレーション | カーボンナノチューブミクサを提供するシステムおよび方法 |
| JP2014168159A (ja) * | 2013-02-28 | 2014-09-11 | Tohoku Univ | 変調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69619437T2 (de) | 2003-02-13 |
| DE69619437D1 (de) | 2002-04-04 |
| EP0748044A3 (en) | 1997-12-10 |
| US5589791A (en) | 1996-12-31 |
| JP4260230B2 (ja) | 2009-04-30 |
| EP0748044B1 (en) | 2002-02-27 |
| EP0748044A2 (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4260230B2 (ja) | ミクサ回路及び信号処理方法 | |
| US4388540A (en) | Controllable multiplier circuit with expanded gain control range | |
| JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形ｃ級増幅器 | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| JPH0572628B2 (ja) | ||
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US4367419A (en) | Analog switch | |
| US5204639A (en) | Miller loop compensation network with capacitive drive | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US4107619A (en) | Constant voltage - constant current high fidelity amplifier | |
| JPS6012331Y2 (ja) | ２個のトランジスタを具える増幅回路 | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JP3061674B2 (ja) | 利得制御回路 | |
| CA1170730A (en) | Television intermediate frequency amplifier with feedback stabilization | |
| JP2003115726A (ja) | 増幅器の改良 | |
| EP1230730B1 (en) | Amplifier with improved, high precision, high speed and low power consumption architecture | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| US20220247369A1 (en) | Circuitry for reducing distortion over a wide frequency range | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JP2765257B2 (ja) | 増幅回路 | |
| JPH08511404A (ja) | 非線形増幅器用ｄｃバイアス電流補償回路 | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| US6600367B2 (en) | Low distortion amplifier | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| GB2305563A (en) | Common base bipolar rf amplifiers using feedback |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061102 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081104 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |