JP3029733B2 - パルスアナログ変換回路 - Google Patents
パルスアナログ変換回路Info
- Publication number
- JP3029733B2 JP3029733B2 JP4090192A JP9019292A JP3029733B2 JP 3029733 B2 JP3029733 B2 JP 3029733B2 JP 4090192 A JP4090192 A JP 4090192A JP 9019292 A JP9019292 A JP 9019292A JP 3029733 B2 JP3029733 B2 JP 3029733B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- voltage
- amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【０００１】
【技術分野】本発明は、パルスアナログ変換回路に関
し、より詳細には、物理量に応じたパルス入力信号をア
ナログ電流に変換するパルスアナログ変換回路に関す
る。
し、より詳細には、物理量に応じたパルス入力信号をア
ナログ電流に変換するパルスアナログ変換回路に関す
る。
【０００２】
【従来技術】流量、圧力、温度等の物理量は多くはアナ
ログ量信号として検出され、検出されたアナログ物理量
を演算処理するために物理量の検出端から微小アナログ
量を増幅してアナログ信号のままで伝送すると信号伝送
ロス等の誤差要因を増すことから、アナログ／デジタル
変換回路を介するか、直接デジタル信号に変換してから
デジタル伝送し演算処理されることが多い。演算処理さ
れた信号は通常電圧又は電流に変換されて物理量の操作
端を駆動する。例えば、電流制御信号の場合は４〜２０
ｍＡに定められており、このためにアナログ電流変換回
路が用いられる。これらアナログ電流変換回路は、操作
端側の負荷抵抗の広範囲の変化に影響されず、入力デジ
タル信号と出力電流とが完全に比例することが理想であ
る。また、これらのアナログ電流変換回路にはＯＰアン
プ（Operational Amplifires）が使用される。ＯＰアン
プは通常プラスとマイナスの両電源より電力の供給を受
けるが、両電源を必要とするため回路が煩雑となるので
単電源の構成が多用されている。
ログ量信号として検出され、検出されたアナログ物理量
を演算処理するために物理量の検出端から微小アナログ
量を増幅してアナログ信号のままで伝送すると信号伝送
ロス等の誤差要因を増すことから、アナログ／デジタル
変換回路を介するか、直接デジタル信号に変換してから
デジタル伝送し演算処理されることが多い。演算処理さ
れた信号は通常電圧又は電流に変換されて物理量の操作
端を駆動する。例えば、電流制御信号の場合は４〜２０
ｍＡに定められており、このためにアナログ電流変換回
路が用いられる。これらアナログ電流変換回路は、操作
端側の負荷抵抗の広範囲の変化に影響されず、入力デジ
タル信号と出力電流とが完全に比例することが理想であ
る。また、これらのアナログ電流変換回路にはＯＰアン
プ（Operational Amplifires）が使用される。ＯＰアン
プは通常プラスとマイナスの両電源より電力の供給を受
けるが、両電源を必要とするため回路が煩雑となるので
単電源の構成が多用されている。
【０００３】従来のアナログ変換回路は、上述の理想条
件を満足させるため、定電流出力回路としての制御回路
を有し、通常、出力電流を検知して入力に負帰還する負
帰還回路を有している。これらの負帰還回路の方式とし
ては下記のものが適用されている。 （１）アナログ電流変換回路の０Ｖ（ボルト）とアナロ
グ出力、すなわち、電流負荷のマイナス（−）側にイン
ピーダンスを持たせ、該インピーダンス間の電圧が入力
電圧と等しくなるように入力側に帰還させる。 （２）アナログ電流変換回路の回路電源と駆動トランジ
スタとの間に検出抵抗を接続し回路電源からの電流変化
による前記検出抵抗間の電圧変化を打ち消すような負帰
還回路を形成する。
件を満足させるため、定電流出力回路としての制御回路
を有し、通常、出力電流を検知して入力に負帰還する負
帰還回路を有している。これらの負帰還回路の方式とし
ては下記のものが適用されている。 （１）アナログ電流変換回路の０Ｖ（ボルト）とアナロ
グ出力、すなわち、電流負荷のマイナス（−）側にイン
ピーダンスを持たせ、該インピーダンス間の電圧が入力
電圧と等しくなるように入力側に帰還させる。 （２）アナログ電流変換回路の回路電源と駆動トランジ
スタとの間に検出抵抗を接続し回路電源からの電流変化
による前記検出抵抗間の電圧変化を打ち消すような負帰
還回路を形成する。
【０００４】図２は、負荷のマイナス側に帰還電圧検出
抵抗を有する従来のアナログ変換回路を説明するための
図で、図中、３１は単電源ＯＰアンプ、３２は駆動トラ
ンジスタ（ＮＰＮ）、３３は電流負荷である。
抵抗を有する従来のアナログ変換回路を説明するための
図で、図中、３１は単電源ＯＰアンプ、３２は駆動トラ
ンジスタ（ＮＰＮ）、３３は電流負荷である。
【０００５】入力端子３０にアナログ信号が入力され、
該アナログ信号は抵抗Ｒ31を介してＯＰアンプ３１の反
転入力３７に入力される。ＯＰアンプ３１は出力３９か
ら反転入力３７にコンデンサＣ３０を負帰還されるチャ
ージアンプで、出力３９は駆動トランジスタ３２に入力
する。駆動トランジスタ３２はＮＰＮトランジスタでプ
ラス電源３４とはエミッタ抵抗Ｒ32を介して接続され
る。コレクタには出力端子３５，３６間に接続される電
流負荷抵抗３３と電圧検出抵抗Ｒ34とが直列に接続され
る。ここで、電圧検出抵抗Ｒ34は、一端が接地されてお
り、検出電圧は電圧検出抵抗Ｒ33を介してチャージアン
プ３１の非反転入力３８に帰還される。
該アナログ信号は抵抗Ｒ31を介してＯＰアンプ３１の反
転入力３７に入力される。ＯＰアンプ３１は出力３９か
ら反転入力３７にコンデンサＣ３０を負帰還されるチャ
ージアンプで、出力３９は駆動トランジスタ３２に入力
する。駆動トランジスタ３２はＮＰＮトランジスタでプ
ラス電源３４とはエミッタ抵抗Ｒ32を介して接続され
る。コレクタには出力端子３５，３６間に接続される電
流負荷抵抗３３と電圧検出抵抗Ｒ34とが直列に接続され
る。ここで、電圧検出抵抗Ｒ34は、一端が接地されてお
り、検出電圧は電圧検出抵抗Ｒ33を介してチャージアン
プ３１の非反転入力３８に帰還される。
【０００６】上述の回路構成において、端子３０にアナ
ログ電圧が入力され、該アナログ入力電圧が増加すると
チャージアンプ３１の出力３９の電圧はＲ31とＣ３０と
の時定数をもって下降する。この電圧を受けてトランジ
スタ３２は下降した電圧に反比例して増加する電流を負
荷３３と電圧検出抵抗Ｒ34に流す。この結果、電圧検出
抵抗Ｒ34の電圧は、抵抗Ｒ33を介してチャージアンプ３
１の非反転入力３８に帰還される。この帰還動作は、前
記アナログ入力電圧と等しくなるように負帰還され、電
流負荷３３には常にアナログ入力電圧に比例した電流が
流れる。
ログ電圧が入力され、該アナログ入力電圧が増加すると
チャージアンプ３１の出力３９の電圧はＲ31とＣ３０と
の時定数をもって下降する。この電圧を受けてトランジ
スタ３２は下降した電圧に反比例して増加する電流を負
荷３３と電圧検出抵抗Ｒ34に流す。この結果、電圧検出
抵抗Ｒ34の電圧は、抵抗Ｒ33を介してチャージアンプ３
１の非反転入力３８に帰還される。この帰還動作は、前
記アナログ入力電圧と等しくなるように負帰還され、電
流負荷３３には常にアナログ入力電圧に比例した電流が
流れる。
【０００７】図３は、回路電源と駆動トランジスタとの
間に帰還電圧検出抵抗を有する従来のアナログ変換回路
を説明するための図で、図中、４１はＯＰアンプ、４２
は駆動トランジスタ、４３は電流負荷、４４は基準電圧
である。
間に帰還電圧検出抵抗を有する従来のアナログ変換回路
を説明するための図で、図中、４１はＯＰアンプ、４２
は駆動トランジスタ、４３は電流負荷、４４は基準電圧
である。
【０００８】図３のアナログ変換回路は、入力端子４０
に印加されたアナログ信号を抵抗Ｒ41を介してＯＰアン
プ４１の反転入力４８に入力し、出力５０はＮＰＮの駆
動トランジスタ４２のベースに入力されるとともに、コ
ンデンサＣ４０を介して反転入力４８に負帰還される。
該駆動トランジスタ４２のエミッタは抵抗Ｒ42を介して
電源４５に接続され、コレクタ側は電流負荷４３を介し
て接地される。また、ＯＰアンプ４１の反転入力４８と
駆動トランジスタ４２のエミッタ間にはＲ43が接続さ
れ、非反転入力４９には基準電圧４４が接続される。
に印加されたアナログ信号を抵抗Ｒ41を介してＯＰアン
プ４１の反転入力４８に入力し、出力５０はＮＰＮの駆
動トランジスタ４２のベースに入力されるとともに、コ
ンデンサＣ４０を介して反転入力４８に負帰還される。
該駆動トランジスタ４２のエミッタは抵抗Ｒ42を介して
電源４５に接続され、コレクタ側は電流負荷４３を介し
て接地される。また、ＯＰアンプ４１の反転入力４８と
駆動トランジスタ４２のエミッタ間にはＲ43が接続さ
れ、非反転入力４９には基準電圧４４が接続される。
【０００９】上述の図３の回路構成において、端子４０
にアナログ電圧が入力されると出力５０の電圧は下降し
駆動トランジスタのエミッタに接続された電圧検出抵抗
Ｒ42の電圧が降下する。この電圧はＲ43を介してＯＰア
ンプの反転入力に帰還される。しかし、ＯＰアンプの非
反転入力には基準電圧４４が接続されているので反転入
力４８は非反転入力４９の基準電圧４４に等しくなるよ
うに制御される。すなわち、電圧検出抵抗Ｒ42にはアナ
ログ入力電圧の変化を打消すような電流が流れる。従っ
て電流負荷抵抗Ｒ43にはアナログ入力電圧に比例した電
流が流れる。
にアナログ電圧が入力されると出力５０の電圧は下降し
駆動トランジスタのエミッタに接続された電圧検出抵抗
Ｒ42の電圧が降下する。この電圧はＲ43を介してＯＰア
ンプの反転入力に帰還される。しかし、ＯＰアンプの非
反転入力には基準電圧４４が接続されているので反転入
力４８は非反転入力４９の基準電圧４４に等しくなるよ
うに制御される。すなわち、電圧検出抵抗Ｒ42にはアナ
ログ入力電圧の変化を打消すような電流が流れる。従っ
て電流負荷抵抗Ｒ43にはアナログ入力電圧に比例した電
流が流れる。
【００１０】上述の従来のアナログ電流変換回路では以
下のような問題点があった。 （１）図２に示した従来のアナログ変換回路では、電流
負荷の（−）側にインピーダンスを持たせ、該インピー
ダンスの一端を接地するので、アナログ出力の（−）側
と電源ラインの０Ｖラインとを共通にする場合は、この
方式で対応することはできない。 （２）図３に示した従来のアナログ変換回路では、電流
負荷に流れる電流は、直接、直流電源に接続された検出
抵抗の電圧として帰還され、これと基準電圧とを比較す
るので、高精度なアナログ電流変換回路にするために
は、直流電源は負荷変動の影響されることのない安定し
た定電圧電源を必要とするので高価になる。
下のような問題点があった。 （１）図２に示した従来のアナログ変換回路では、電流
負荷の（−）側にインピーダンスを持たせ、該インピー
ダンスの一端を接地するので、アナログ出力の（−）側
と電源ラインの０Ｖラインとを共通にする場合は、この
方式で対応することはできない。 （２）図３に示した従来のアナログ変換回路では、電流
負荷に流れる電流は、直接、直流電源に接続された検出
抵抗の電圧として帰還され、これと基準電圧とを比較す
るので、高精度なアナログ電流変換回路にするために
は、直流電源は負荷変動の影響されることのない安定し
た定電圧電源を必要とするので高価になる。
【００１１】
【目的】本発明は、上述のごとき実情に鑑みなされたも
ので、高精度な回路電源を必要とせず単電源を使用可能
にしダイナミックレンジを広くすること、更には、電源
負荷抵抗が大きく変化してもアナログ電流変換精度が高
いこと、更には、アナログ電流出力の（−）側と０Ｖと
を共通にすることを目的としてなされたものである。
ので、高精度な回路電源を必要とせず単電源を使用可能
にしダイナミックレンジを広くすること、更には、電源
負荷抵抗が大きく変化してもアナログ電流変換精度が高
いこと、更には、アナログ電流出力の（−）側と０Ｖと
を共通にすることを目的としてなされたものである。
【００１２】
【構成】本発明は、上記目的を達成するために、物理量
に応じて変調されたパルス信号をアナログ信号に変換す
る積分回路と、反転端子及び非反転端子を有し、前記積
分回路の電圧出力が前記反転端子に入力される単電源の
チャージアンプと、該チャージアンプの電圧出力が入力
され、該電圧出力を変換・増幅する増幅回路と、該増幅
回路の負荷抵抗に生じる電圧が前記非反転端子に負帰還
される負帰還回路からなり、前記負荷抵抗に生じる電圧
が前記積分回路の電圧出力と等しくなるよう負帰還され
るとき、前記負荷抵抗に生じる電圧をアナログ出力とし
て取り出すパルスアナログ変換回路において、前記負荷
抵抗は、前記増幅回路から接地に向けて順次直列接続さ
れた電流検出抵抗と補助抵抗と電流負荷抵抗から構成
し、前記電流検出抵抗の高電位側及び低電位側を各々入
力する非反転端子を有する第１及び第２のインピーダン
ス変換回路と、該第１及び第２のインピーダンス変換回
路の出力間を接続する安定化抵抗と、前記第２のインピ
ーダンス変換回路の出力と接地間を接続する安定化抵抗
と、前記第１及び第２のインピーダンス変換回路の出力
を各々非反転入力及び反転入力に接続する差動増幅回路
とを設け、該差動増幅回路の出力を前記単電源のチャー
ジアンプの非反転入力に接続したことを特徴としたもの
である。以下、本発明の実施例に基いて説明する。
に応じて変調されたパルス信号をアナログ信号に変換す
る積分回路と、反転端子及び非反転端子を有し、前記積
分回路の電圧出力が前記反転端子に入力される単電源の
チャージアンプと、該チャージアンプの電圧出力が入力
され、該電圧出力を変換・増幅する増幅回路と、該増幅
回路の負荷抵抗に生じる電圧が前記非反転端子に負帰還
される負帰還回路からなり、前記負荷抵抗に生じる電圧
が前記積分回路の電圧出力と等しくなるよう負帰還され
るとき、前記負荷抵抗に生じる電圧をアナログ出力とし
て取り出すパルスアナログ変換回路において、前記負荷
抵抗は、前記増幅回路から接地に向けて順次直列接続さ
れた電流検出抵抗と補助抵抗と電流負荷抵抗から構成
し、前記電流検出抵抗の高電位側及び低電位側を各々入
力する非反転端子を有する第１及び第２のインピーダン
ス変換回路と、該第１及び第２のインピーダンス変換回
路の出力間を接続する安定化抵抗と、前記第２のインピ
ーダンス変換回路の出力と接地間を接続する安定化抵抗
と、前記第１及び第２のインピーダンス変換回路の出力
を各々非反転入力及び反転入力に接続する差動増幅回路
とを設け、該差動増幅回路の出力を前記単電源のチャー
ジアンプの非反転入力に接続したことを特徴としたもの
である。以下、本発明の実施例に基いて説明する。
【００１３】図１は、本発明におけるアナログ電流出力
回路で、図中、１は信号パルス入力端子、２は接地、
３，５，６，７は単電源ＯＰアンプ、４は出力増幅回
路、８は電源端子、９，１０は出力端子、１１〜２２は
ＯＰアンプの入出力端子、Ｒ ６は電圧検出抵抗、Ｒ７は
補助抵抗、Ｒ１２，Ｒ１３は第１，第２安定化抵抗、Ｒ
Ｌは電流負荷抵抗である。
回路で、図中、１は信号パルス入力端子、２は接地、
３，５，６，７は単電源ＯＰアンプ、４は出力増幅回
路、８は電源端子、９，１０は出力端子、１１〜２２は
ＯＰアンプの入出力端子、Ｒ ６は電圧検出抵抗、Ｒ７は
補助抵抗、Ｒ１２，Ｒ１３は第１，第２安定化抵抗、Ｒ
Ｌは電流負荷抵抗である。
【００１４】図１のＯＰアンプ３〜７は、単電源ＯＰア
ンプであり、出力増幅回路はＰＮＰトランジスタで代表
している。信号パルス入力端子１には、物理量に応じて
パルス幅変調された一定波高値で定パルス速度の信号パ
ルスが入力される。信号パルスはＯＰアンプ３の反転入
力１２に入力される。ＯＰアンプ３は出力１１から反転
入力１２にコンデンサＣ ３ を負帰還した積分回路（通
称、チャージアンプと呼ぶ）で非反転端子１３には後述
する帰還信号が入力される。
ンプであり、出力増幅回路はＰＮＰトランジスタで代表
している。信号パルス入力端子１には、物理量に応じて
パルス幅変調された一定波高値で定パルス速度の信号パ
ルスが入力される。信号パルスはＯＰアンプ３の反転入
力１２に入力される。ＯＰアンプ３は出力１１から反転
入力１２にコンデンサＣ ３ を負帰還した積分回路（通
称、チャージアンプと呼ぶ）で非反転端子１３には後述
する帰還信号が入力される。
【００１５】チャージアンプ３の出力１１はＲ３とＣ４
とからなる積分回路を経て出力増幅回路４のベースに入
力する。出力増幅回路４はＰＮＰトランジスタで図示さ
れ、エミッタは抵抗Ｒ５を介して端子８から供給された
電圧＋Ｖｃｃの電源に接続される。出力増幅回路４のコ
レクタには、電圧検出抵抗Ｒ６と補助抵抗Ｒ ７ と電流負
荷抵抗ＲＬとを順に直列接続した直列抵抗が負荷され
る。ここで電流負荷抵抗ＲＬの出力端子１０側は接地さ
れる。
とからなる積分回路を経て出力増幅回路４のベースに入
力する。出力増幅回路４はＰＮＰトランジスタで図示さ
れ、エミッタは抵抗Ｒ５を介して端子８から供給された
電圧＋Ｖｃｃの電源に接続される。出力増幅回路４のコ
レクタには、電圧検出抵抗Ｒ６と補助抵抗Ｒ ７ と電流負
荷抵抗ＲＬとを順に直列接続した直列抵抗が負荷され
る。ここで電流負荷抵抗ＲＬの出力端子１０側は接地さ
れる。
【００１６】以上の直列回路には、デジタル／パルスア
ナログ変換回路による定電流回路の電流が流される。電
圧検出抵抗Ｒ6の高電位側は抵抗Ｒ8を介してＯＰアンプ
５の非反転入力１４に接続され、低電位側は抵抗Ｒ9を
介してＯＰアンプ６の非反転入力１７に入力される。Ｏ
Ｐアンプ５の反転入力１５には出力１６より抵抗Ｒ10を
介して負帰還され第１インピーダンス変換回路を構成
し、ＯＰアンプ６の反転入力１８には出力１９より抵抗
Ｒ11を介して第２インピーダンス変換回路を構成してい
る。ＯＰアンプ５の出力１６とＯＰアンプ６の出力１９
との間には第１安定化抵抗Ｒ12が接続され、ＯＰアンプ
６の出力１９と接地との間には第２安定化抵抗Ｒ13が接
続されている。
ナログ変換回路による定電流回路の電流が流される。電
圧検出抵抗Ｒ6の高電位側は抵抗Ｒ8を介してＯＰアンプ
５の非反転入力１４に接続され、低電位側は抵抗Ｒ9を
介してＯＰアンプ６の非反転入力１７に入力される。Ｏ
Ｐアンプ５の反転入力１５には出力１６より抵抗Ｒ10を
介して負帰還され第１インピーダンス変換回路を構成
し、ＯＰアンプ６の反転入力１８には出力１９より抵抗
Ｒ11を介して第２インピーダンス変換回路を構成してい
る。ＯＰアンプ５の出力１６とＯＰアンプ６の出力１９
との間には第１安定化抵抗Ｒ12が接続され、ＯＰアンプ
６の出力１９と接地との間には第２安定化抵抗Ｒ13が接
続されている。
【００１７】また、ＯＰアンプ５の出力１６には抵抗Ｒ
１４が接続され、抵抗Ｒ１４とＲ１５の接続端はＯＰア
ンプ７の非反転入力端子２０に接続され、抵抗Ｒ１５の
他端は接地される。ＯＰアンプ６の出力１９には抵抗Ｒ
１７が接続され、該抵抗Ｒ１７の他端はＯＰアンプ７の
反転入力２１に入力され、抵抗Ｒ１８の他端はＯＰアン
プ７の出力２２に接続され、非反転入力の２０と反転入
力２１に印加される電圧の比較回路をなしている。ま
た、出力２２は抵抗Ｒ１９を介してチャージアンプ３の
非反転入力１３に接続される。
１４が接続され、抵抗Ｒ１４とＲ１５の接続端はＯＰア
ンプ７の非反転入力端子２０に接続され、抵抗Ｒ１５の
他端は接地される。ＯＰアンプ６の出力１９には抵抗Ｒ
１７が接続され、該抵抗Ｒ１７の他端はＯＰアンプ７の
反転入力２１に入力され、抵抗Ｒ１８の他端はＯＰアン
プ７の出力２２に接続され、非反転入力の２０と反転入
力２１に印加される電圧の比較回路をなしている。ま
た、出力２２は抵抗Ｒ１９を介してチャージアンプ３の
非反転入力１３に接続される。
【００１８】次に上述の回路の動作を説明する。まず、
チャージアンプ３の反転入力１２と帰還信号が入力する
非反転入力１３とは同電位となるように負帰還される。
パルス入力信号が大きく変化した場合非反転入力１３と
の間に電位差が生ずると出力１１の電位が下がる。この
電位低下によって出力増幅回路４の出力電流が増加し、
電圧検出抵抗Ｒ６の電流が増加する。該電圧検出抵抗Ｒ
６の高電位側の対接地電位をＥ１、低電位側の電位をＥ
２とすると、電位差（Ｅ１−Ｅ２）は大きくなる。電位
Ｅ１は第１インピーダンス変換回路５によりインピーダ
ンス変換され出力１６に電位Ｅ１略等しい出力電圧ＥＡ
が出力する。同様に第２インピーダンス変換回路６の出
力１９にも電位Ｅ２に略等しい電圧ＥＢが出力する。
チャージアンプ３の反転入力１２と帰還信号が入力する
非反転入力１３とは同電位となるように負帰還される。
パルス入力信号が大きく変化した場合非反転入力１３と
の間に電位差が生ずると出力１１の電位が下がる。この
電位低下によって出力増幅回路４の出力電流が増加し、
電圧検出抵抗Ｒ６の電流が増加する。該電圧検出抵抗Ｒ
６の高電位側の対接地電位をＥ１、低電位側の電位をＥ
２とすると、電位差（Ｅ１−Ｅ２）は大きくなる。電位
Ｅ１は第１インピーダンス変換回路５によりインピーダ
ンス変換され出力１６に電位Ｅ１略等しい出力電圧ＥＡ
が出力する。同様に第２インピーダンス変換回路６の出
力１９にも電位Ｅ２に略等しい電圧ＥＢが出力する。
【００１９】電圧Ｅ1とＥ2とは第１安定化抵抗Ｒ12に電
流を流すことにより低出力インピーダンスで且つ低ドリ
フトな出力、電圧ＥA，ＥBが得られる。しかし、電圧Ｅ
A，ＥBは接地に対して不安定であり、第２安定化抵抗Ｒ
13を介して接地される。このようにして安定した第１安
定化抵抗Ｒ12間の各々の電位差は抵抗Ｒ14,Ｒ17を介し
て比較回路のＯＰアンプ７の非反転入力２０および反転
入力２１に入力される。比較回路は帰還抵抗１８で、帰
還された増幅回路で、抵抗Ｒ17とＲ18とで定められる増
幅度をもっている。このため、抵抗Ｒ14とＲ15および抵
抗Ｒ17とＲ18との分圧比は等しいものでなければならな
い。比較回路の出力２２からは電位差△Ｅ＝（ＥA−
ＥB）≒（Ｅ1−Ｅ2）に比例した電圧が生じＯＰアンプ
３の非反転入力１３に帰還される。すなわち、ΔＥが大
きくなると出力端子１１の出力も大きくなり電圧検出抵
抗Ｒ6の両端の電圧を下げるように出力増幅回路４の電
流を電流負荷抵抗ＲLの大小にかかわらず一定となるよ
うに制御する。このような動作をし電圧検出抵抗Ｒ6間
の電圧は常に一定に制御され定電流が流れるので電流電
圧Ｖｃｃの安定性に全々影響されることなく上述の動作
をする。
流を流すことにより低出力インピーダンスで且つ低ドリ
フトな出力、電圧ＥA，ＥBが得られる。しかし、電圧Ｅ
A，ＥBは接地に対して不安定であり、第２安定化抵抗Ｒ
13を介して接地される。このようにして安定した第１安
定化抵抗Ｒ12間の各々の電位差は抵抗Ｒ14,Ｒ17を介し
て比較回路のＯＰアンプ７の非反転入力２０および反転
入力２１に入力される。比較回路は帰還抵抗１８で、帰
還された増幅回路で、抵抗Ｒ17とＲ18とで定められる増
幅度をもっている。このため、抵抗Ｒ14とＲ15および抵
抗Ｒ17とＲ18との分圧比は等しいものでなければならな
い。比較回路の出力２２からは電位差△Ｅ＝（ＥA−
ＥB）≒（Ｅ1−Ｅ2）に比例した電圧が生じＯＰアンプ
３の非反転入力１３に帰還される。すなわち、ΔＥが大
きくなると出力端子１１の出力も大きくなり電圧検出抵
抗Ｒ6の両端の電圧を下げるように出力増幅回路４の電
流を電流負荷抵抗ＲLの大小にかかわらず一定となるよ
うに制御する。このような動作をし電圧検出抵抗Ｒ6間
の電圧は常に一定に制御され定電流が流れるので電流電
圧Ｖｃｃの安定性に全々影響されることなく上述の動作
をする。
【００２０】また、出力端子９，１０に接続する電流負
荷抵抗ＲLが零オーム即ち短絡した場合、もし補助抵抗
Ｒ7がないときは、第２インピーダンス変換回路の非反
転入力端子１７も零電位となり単電源ＯＰアンプでは不
安定領域となるので補助抵抗Ｒ7を設けることにより不
安定ゾーンをなくし直線性が０.１％以内のすぐれた特
性を有するダイナミックレンジの広いパルスアナログ変
換回路とすることができた。
荷抵抗ＲLが零オーム即ち短絡した場合、もし補助抵抗
Ｒ7がないときは、第２インピーダンス変換回路の非反
転入力端子１７も零電位となり単電源ＯＰアンプでは不
安定領域となるので補助抵抗Ｒ7を設けることにより不
安定ゾーンをなくし直線性が０.１％以内のすぐれた特
性を有するダイナミックレンジの広いパルスアナログ変
換回路とすることができた。
【００２１】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）高精度の高価な回路電源を必要とせず負荷抵抗が
零から広い範囲に亘ってダイナミックレンジの広い直線
性の優れたパルスアナログ変換回路とすることができ
た。 （２）アナログ電流出力の（−）側と０Ｖとを共通にす
ることができた。
と、以下のような効果がある。 （１）高精度の高価な回路電源を必要とせず負荷抵抗が
零から広い範囲に亘ってダイナミックレンジの広い直線
性の優れたパルスアナログ変換回路とすることができ
た。 （２）アナログ電流出力の（−）側と０Ｖとを共通にす
ることができた。
【図１】 本発明におけるアナログ電流出力回路であ
る。
る。
【図２】 負荷のマイナス側に帰還電圧検出抵抗を有す
る従来のアナログ変換回路を説明するための図である。
る従来のアナログ変換回路を説明するための図である。
【図３】 従来のアナログ変換回路を説明するための図
である。
である。
１…信号パルス入力端子、２…接地、３，５，６，７…
単電源ＯＰアンプ、４…出力増幅回路、８…電源端子、
９，１０…出力端子、１１〜２２…ＯＰアンプの入出力
端子、Ｒ6…電圧検出抵抗、Ｒ7…補助抵抗、Ｒ12,Ｒ13
…第１，第２安定化抵抗、ＲL…電流負荷抵抗。
単電源ＯＰアンプ、４…出力増幅回路、８…電源端子、
９，１０…出力端子、１１〜２２…ＯＰアンプの入出力
端子、Ｒ6…電圧検出抵抗、Ｒ7…補助抵抗、Ｒ12,Ｒ13
…第１，第２安定化抵抗、ＲL…電流負荷抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−117561（ＪＰ，Ａ) 特開 昭57−141113（ＪＰ，Ａ) 特開 平４−17412（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/82
Claims (1)
- 【請求項１】 物理量に応じて変調されたパルス信号を
アナログ信号に変換する積分回路と、反転端子及び非反
転端子を有し、前記積分回路の電圧出力が前記反転端子
に入力される単電源のチャージアンプと、該チャージア
ンプの電圧出力が入力され、該電圧出力を変換・増幅す
る増幅回路と、該増幅回路の負荷抵抗に生じる電圧が前
記非反転端子に負帰還される負帰還回路からなり、前記
負荷抵抗に生じる電圧が前記積分回路の電圧出力と等し
くなるよう負帰還されるとき、前記負荷抵抗に生じる電
圧をアナログ出力として取り出すパルスアナログ変換回
路において、前記負荷抵抗は、前記増幅回路から接地に
向けて順次直列接続された電流検出抵抗と補助抵抗と電
流負荷抵抗から構成し、前記電流検出抵抗の高電位側及
び低電位側を各々入力する非反転端子を有する第１及び
第２のインピーダンス変換回路と、該第１及び第２のイ
ンピーダンス変換回路の出力間を接続する安定化抵抗
と、前記第２のインピーダンス変換回路の出力と接地間
を接続する安定化抵抗と、前記第１及び第２のインピー
ダンス変換回路の出力を各々非反転入力及び反転入力に
接続する差動増幅回路とを設け、該差動増幅回路の出力
を前記単電源のチャージアンプの非反転入力に接続した
ことを特徴とするパルスアナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090192A JP3029733B2 (ja) | 1992-03-16 | 1992-03-16 | パルスアナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090192A JP3029733B2 (ja) | 1992-03-16 | 1992-03-16 | パルスアナログ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259918A JPH05259918A (ja) | 1993-10-08 |
| JP3029733B2 true JP3029733B2 (ja) | 2000-04-04 |
Family
ID=13991622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4090192A Expired - Fee Related JP3029733B2 (ja) | 1992-03-16 | 1992-03-16 | パルスアナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029733B2 (ja) |
-
1992
- 1992-03-16 JP JP4090192A patent/JP3029733B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259918A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| US5929623A (en) | Regulated power supply circuit | |
| JPS6224975Y2 (ja) | ||
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| EP0502056B1 (en) | Difference amplifier apparatus employing an input attenuator network | |
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4217555A (en) | Amplifier circuit arrangement with stabilized power-supply current | |
| US4879522A (en) | Integrated complementary push-pull B final stage | |
| JP3029733B2 (ja) | パルスアナログ変換回路 | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| US4305288A (en) | Temperature sensing circuit | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| CA1165140A (en) | Temperature sensing circuit | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| US4047118A (en) | Transistor amplifier circuit | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JP2790733B2 (ja) | 駆動回路 | |
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JPH073691Y2 (ja) | 分流回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| KR830001977B1 (ko) | 전력증폭 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |