JP3785682B2 - 音声増幅器の消音装置 - Google Patents
音声増幅器の消音装置 Download PDFInfo
- Publication number
- JP3785682B2 JP3785682B2 JP16917896A JP16917896A JP3785682B2 JP 3785682 B2 JP3785682 B2 JP 3785682B2 JP 16917896 A JP16917896 A JP 16917896A JP 16917896 A JP16917896 A JP 16917896A JP 3785682 B2 JP3785682 B2 JP 3785682B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- operational amplifier
- voltage
- bias
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の属する技術分野】
本発明は、演算増幅器を使用した音声増幅器の機器の起動、停止及び入力信号の切り替え等の際に発生する過渡的な異音の出力を防止する消音装置に関するものである。
【0002】
【従来の技術】
近年、安価で性能のよい汎用の演算増幅器の入手が容易になり、音響製品にも音声増幅器として多く使われるようになった。また、このような機器に使われる電源も、ACアダプタ−や電池動作への対応で片電源の場合が多くある。
【0003】
以下に従来の音声増幅器の消音装置について説明する。
図3は従来の音声増幅器の消音装置の回路構成を示すものである。図3において、1は演算増幅器である。2はリレ−スイッチで4の消音信号発生回路で生成される信号(Vm)によって開閉される。3は外部機器への出力端子である。
【0004】
以上のように構成された音声増幅器の消音装置について、以下その動作について説明する。
【0005】
まず、演算増幅器1に電源(VCC)が供給されると演算増幅器1はその反転入力端子に入力された音声信号の増幅を開始するが、一般的に演算増幅器を片電源で使用する場合、電源電圧(VCC)と出力バイアス電圧を決定する非反転入力の電圧(Vb)を接地電位から同時に立ち上げると、この演算増幅器の出力電圧(Vo)の急激な変化が異音となって出力される。
【0006】
また、機器のシステム全体の機動、停止時には音声回路にも雑音が発生することが多いので、出力回路にリレ−スイッチ2を挿入して機器の安定動作時のみこのリレ−スイッチ2を消音信号発生回路4で生成した消音信号(Vm)によってONすることで出力端子3にこれらの異音、雑音を出力しないようにしていた。
【0007】
図4に従来の音声増幅器の消音装置の電源、入出力及び消音信号のタイミングを示す。
【0008】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、リレ−スイッチという高価で大型の部品を使わなければならないという問題点を有していた。
【0009】
本発明は上記従来の問題点を解決するもので、安価で、小型の音声増幅器の消音装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
この目的を達成するために本発明の音声増幅器の消音装置は、音声信号を増幅する演算増幅器と、前記演算増幅器の電源端子に電源電圧(VCC)を供給する電源回路と、前記演算増幅器のバイアス端子に入力される出力段のバイアスレベル( 電圧Vb )を決定する電源の立上り速度を制御する制御手段と、前記演算増幅器に供給する電源回路を開閉する手段と、消音時に前記電源回路を開閉する信号を生成する信号生成手段と、前記演算増幅器の電源端子に電源電圧(VCC)が供給されるまでの間に前記演算増幅器の電源端子電圧(VCM)と前記演算増幅器の出力バイアス電圧を同レベルに保持する手段とを備え、
前記保持する手段は、前記演算増幅器の電源端子と前記電源回路との間に配設され前記信号生成手段から出力される信号により開閉される単一のスイッチ回路と前記演算増幅器の電源端子と前記バイアス端子間に挿入配設されたダイオードで構成され、
前記電源回路の電源電圧(VCC)の立上がり時において、
前記制御手段により立上り速度が制御され前記演算増幅器のバイアス端子に供給されるバイアス電圧が前記所定のバイアスレベル ( 電圧Vb ) になるまでの間、
前記信号生成手段から出力される信号により前記単一のスイッチ回路をオフにし、
前記演算増幅器のバイアス端子電圧と同電位に立上がる前記出力端子電圧(Vo)と前記演算増幅器の電源端子電圧(VCM)を前記ダイオードを介して前記バイアス端子電圧と同レベルに保持し、
前記バイアス電圧が前記所定のバイアスレベル ( 電圧Vb ) になった後に前記信号生成手段から前記単一のスイッチ回路をオンにする信号が出力されるようにしたことを特徴とするものである。
【0011】
この構成によって、該演算増幅器は、電源と出力バイアス電圧の立上がり時間が制御されることで、機器の安定動作時のみ音声信号を出力させることができ、また、該演算増幅器の出力電圧を緩やかに立上げることによって異音を出力させないようにすることができる。
【0012】
【発明の実施の形態】
以下本発明の一実施例について、図面を参照しながら説明する。
【0013】
図1において、1は演算増幅器、3は出力端子、4は消音信号生成回路、5はNPNトランジスタ、6はコンデンサ、7はダイオ−ド、8はPNPトランジスタ、9、10、11は抵抗器である。
【0014】
以上のように構成された音声増幅器の消音装置について、図2を用いてその動作を説明する。
【0015】
まず、機器の電源(VCC)が立ち上がるとNPNトランジスタ5がONして演算増幅器1の非反転入力にバイアス(Vb)が供給される。同時に、抵抗器11によって出力端子(Vo)もVbまで上がる。このVbはコンデンサ6が充電される時間内で徐々に立上がる。このときダイオ−ド7を通じて演算増幅器1の電源(VCM)もほぼVbと同電位まで立上がる。コンデンサ6がないとVbが急速に立上がって演算増幅器の出力(Vo)も急激に変化するため、この電圧変動が出力端子3に異音となって出力される。
【0016】
この時点で演算増幅器1は電源電圧(VCM)が、バイアス電圧Vbと同電位まで立上がるが、出力電圧(Vo)も前記バイアス電圧Vbと同電位であるから、前記演算増幅器1の電源電圧(VCM)と出力電圧(Vo)は共に前記バイアス電圧Vbと同電位に固定されるので、出力電圧(Vo)−電源電圧(VCM)=0であり、出力端子からの出力がない状態で前記演算増幅器1は能動にならず、また、反転入力に雑音が入っても抵抗器11の値が抵抗器9+10の値に比べて十分小さければVbに終端されて出力されない。
【0017】
その後、消音信号生成回路4から出力される消音信号(Vm)によってPNPトランジスタ8をONさせることで演算増幅器1の電源(VCM)がVCCまで上がって通常の音声増幅器となる。能動状態の演算増幅器の出力インピ−ダンスはほぼ0なので、抵抗器11の値は出力レベルには無関係になる。
【0018】
また、機器の電源が立下がるときにも、まず消音信号(Vm)によってPNPトランジスタ8をOFFさせることで立上がり時と同様の消音が可能になる。
【0019】
図2に本実施例の音声増幅器の消音装置の電源、入出力及び消音信号のタイミングを示す。
【0020】
以上のように本実施例によれば、音声信号を増幅する演算増幅器と、該演算増幅器に入力される出力段のバイアスレベルを決定する電源の立上り速度を制御する手段と、該演算増幅器に供給する電源回路を開閉する手段と、消音時に該電源回路を開閉する信号を生成する手段と、該演算増幅器に電源が供給されるまでの間に該演算増幅器の電源端子と出力バイアス電圧を同レベルに保持する手段とを備え、演算増幅器の電源端子と出力バイアス電圧を制御することにより、安価で小型の音声増幅器の消音装置を実現することができる。
【0021】
なお、本実施例において演算増幅器に入力される出力段のバイアスレベルを決定する電源を供給する手段はNPNトランジスタ5としたが、NPNトランジスタ5は演算増幅器をリップル成分の除去を兼ねた電流増幅器として用いてもよい。
【0022】
【発明の効果】
以上のように本発明は、音声信号を増幅する演算増幅器と、前記演算増幅器の電源端子に電源電圧(VCC)を供給する電源回路と、前記演算増幅器のバイアス端子に入力される出力段のバイアスレベル( 電圧Vb )を決定する電源の立上り速度を制御する制御手段と、前記演算増幅器に供給する電源回路を開閉する手段と、消音時に前記電源回路を開閉する信号を生成する信号生成手段と、前記演算増幅器の電源端子に電源電圧(VCC)が供給されるまでの間に前記演算増幅器の電源端子電圧(VCM)と前記演算増幅器の出力バイアス電圧を同レベルに保持する手段とを備え、
前記保持する手段は、前記演算増幅器の電源端子と前記電源回路との間に配設され前記信号生成手段から出力される信号により開閉される単一のスイッチ回路と前記演算増幅器の電源端子と前記バイアス端子間に挿入配設されたダイオードで構成され、
前記電源回路の電源電圧(VCC)の立上がり時において、
前記制御手段により立上り速度が制御され前記演算増幅器のバイアス端子に供給されるバイアス電圧が前記所定のバイアスレベル ( 電圧Vb ) になるまでの間、
前記信号生成手段から出力される信号により前記単一のスイッチ回路をオフにし、
前記演算増幅器のバイアス端子電圧と同電位に立上がる前記出力端子電圧(Vo)と前記演算増幅器の電源端子電圧(VCM)を前記ダイオードを介して前記バイアス端子電圧と同レベルに保持し、
前記バイアス電圧が前記所定のバイアスレベル ( 電圧Vb ) になった後に前記信号生成手段から前記単一のスイッチ回路をオンにする信号が出力されるようにしたものであり、
前記保持する手段は、消音信号により開閉される単一のスイッチ回路とダイオードとで構成されていることにより、安価で小型の音声増幅器の消音回路を実現するものである。
【図面の簡単な説明】
【図1】本実施例の音声増幅器の消音装置の回路構成図
【図2】本実施例の音声増幅器の消音装置の動作説明のための電源、入出力及び消音信号のタイミング図
【図3】従来の音声増幅器の消音装置の回路構成図
【図4】従来の音声増幅器の消音装置の動作説明のための電源、入出力及び消音信号のタイミング図
【符号の説明】
1 演算増幅器
2 リレ−スイッチ
3 出力端子
4 消音信号生成回路
5 NPNトランジスタ
6 コンデンサ
7 ダイオ−ド
8 PNPトランジスタ
9、10、11 抵抗器
Claims (2)
- 音声信号を増幅する演算増幅器と、前記演算増幅器の電源端子に電源電圧(VCC)を供給する電源回路と、前記演算増幅器のバイアス端子に入力される出力段のバイアスレベル( 電圧Vb )を決定する電源の立上り速度を制御する制御手段と、前記演算増幅器に供給する電源回路を開閉する手段と、消音時に前記電源回路を開閉する信号を生成する信号生成手段と、前記演算増幅器の電源端子に電源電圧(VCC)が供給されるまでの間に前記演算増幅器の電源端子電圧(VCM)と前記演算増幅器の出力バイアス電圧を同レベルに保持する手段とを備え、
前記保持する手段は、前記演算増幅器の電源端子と前記電源回路との間に配設され前記信号生成手段から出力される信号により開閉される単一のスイッチ回路と前記演算増幅器の電源端子と前記バイアス端子間に挿入配設されたダイオードで構成され、
前記電源回路の電源電圧(VCC)の立上がり時において、
前記制御手段により立上り速度が制御され前記演算増幅器のバイアス端子に供給されるバイアス電圧が前記所定のバイアスレベル ( 電圧Vb ) になるまでの間、
前記信号生成手段から出力される信号により前記単一のスイッチ回路をオフにし、
前記演算増幅器のバイアス端子電圧と同電位に立上がる前記出力端子電圧(Vo)と前記演算増幅器の電源端子電圧(VCM)を前記ダイオードを介して前記バイアス端子電圧と同レベルに保持し、
前記バイアス電圧が前記所定のバイアスレベル ( 電圧Vb ) になった後に前記信号生成手段から前記単一のスイッチ回路をオンにする信号が出力されるようにした
ことを特徴とする音声増幅器の消音装置。 - 演算増幅器に供給される電源(VCC)が片電源である請求項1に記載の音声増幅器の消音装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16917896A JP3785682B2 (ja) | 1996-06-28 | 1996-06-28 | 音声増幅器の消音装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16917896A JP3785682B2 (ja) | 1996-06-28 | 1996-06-28 | 音声増幅器の消音装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1022739A JPH1022739A (ja) | 1998-01-23 |
JP3785682B2 true JP3785682B2 (ja) | 2006-06-14 |
Family
ID=15881699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16917896A Expired - Fee Related JP3785682B2 (ja) | 1996-06-28 | 1996-06-28 | 音声増幅器の消音装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3785682B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6031240B2 (ja) * | 2011-10-24 | 2016-11-24 | ローム株式会社 | オーディオ信号処理回路およびそれを用いた電子機器 |
-
1996
- 1996-06-28 JP JP16917896A patent/JP3785682B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1022739A (ja) | 1998-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
EP2245735B1 (en) | System and method of reducing click and pop noise in audio playback devices | |
US9485568B2 (en) | Power management controller for drivers | |
JPH06261386A (ja) | ミューティング制御回路 | |
US6040740A (en) | Audio transient suppression device | |
JP3785682B2 (ja) | 音声増幅器の消音装置 | |
KR950003136B1 (ko) | 전력증폭장치 | |
JPS59154805A (ja) | 増幅回路 | |
EP1976111B1 (en) | Pop-noise prevention method and apparatus | |
JP2003258559A (ja) | ポップノイズ防止用ミュート回路およびスピーカー駆動回路 | |
EP0328180A1 (en) | Amplifier arrangement with output-swing limitation | |
CN211352368U (zh) | 音响设备及其功放系统、静音电路 | |
JPH066638Y2 (ja) | 音響機器の伝送ノイズ低減装置 | |
JPS606892Y2 (ja) | テ−プレコ−ダ−のミユーテイング回路 | |
JPH0823641A (ja) | カーオーディオ機器の出力制御回路 | |
JPH0946149A (ja) | 音声ミュート回路 | |
US20010013000A1 (en) | Sound device for expansion station | |
JPH0543529Y2 (ja) | ||
JPH0145152Y2 (ja) | ||
JPH09284069A (ja) | ミューテイング機能付きオーディオ回路 | |
JPS604306Y2 (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
JPH0326665Y2 (ja) | ||
JPH02137506A (ja) | ショック音防止回路 | |
JPH0641380Y2 (ja) | ショック音防止回路 | |
JPS62104431A (ja) | 電源制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |