JPH0946149A - 音声ミュート回路 - Google Patents
音声ミュート回路Info
- Publication number
- JPH0946149A JPH0946149A JP18935395A JP18935395A JPH0946149A JP H0946149 A JPH0946149 A JP H0946149A JP 18935395 A JP18935395 A JP 18935395A JP 18935395 A JP18935395 A JP 18935395A JP H0946149 A JPH0946149 A JP H0946149A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier circuit
- speaker
- audio signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 増幅回路からの音声信号が歪むことなく、増
幅回路の電源投入時におけるポップ音の発生を防止する
ことのできる音声ミュート回路を提供する。 【構成】 音声ミュート回路を、増幅回路からの音声信
号のスピーカＳへの入力を制御するトランジスタＴｒ１
と、トランジスタＴｒ１がＯＮのとき、音声信号がスピ
ーカＳに入力されないようにするとともに、増幅回路の
電源投入時から所定時間の後、電界効果トランジスタＦ
ＥＴがＯＮし、電界効果トランジスタＦＥＴがＯＮした
ときに出力される制御信号により、トランジスタＴｒ１
がＯＦＦとなり、増幅回路の電源投入時に発生するポッ
プ音を削除する。また、この時のトランジスタＴｒ１の
コレクタの電圧は、バイアス電圧Ｖｂにより正の電圧に
引き上げられているため、トランジスタＴｒ１内部のダ
イオードが順方向の電位関係になることがなく、信号波
形は増幅回路からの出力のままスピーカＳから出力され
ることになり、波形の歪みも発生しない。
幅回路の電源投入時におけるポップ音の発生を防止する
ことのできる音声ミュート回路を提供する。 【構成】 音声ミュート回路を、増幅回路からの音声信
号のスピーカＳへの入力を制御するトランジスタＴｒ１
と、トランジスタＴｒ１がＯＮのとき、音声信号がスピ
ーカＳに入力されないようにするとともに、増幅回路の
電源投入時から所定時間の後、電界効果トランジスタＦ
ＥＴがＯＮし、電界効果トランジスタＦＥＴがＯＮした
ときに出力される制御信号により、トランジスタＴｒ１
がＯＦＦとなり、増幅回路の電源投入時に発生するポッ
プ音を削除する。また、この時のトランジスタＴｒ１の
コレクタの電圧は、バイアス電圧Ｖｂにより正の電圧に
引き上げられているため、トランジスタＴｒ１内部のダ
イオードが順方向の電位関係になることがなく、信号波
形は増幅回路からの出力のままスピーカＳから出力され
ることになり、波形の歪みも発生しない。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路の電源投
入時に発生するポップ音を除去する音声ミュート回路に
関するものである。
入時に発生するポップ音を除去する音声ミュート回路に
関するものである。
【０００２】
【従来の技術】図２は、従来例に係る音声ミュート回路
の全体構成を示す回路図である。増幅回路からの音声信
号がスピーカＳに入力されることにより鳴動する音声回
路（図示せず）に、コンデンサＣ４の一端が接続され、
コンデンサＣ４の他端は、ＮＰＮ型のトランジスタＴｒ
２に接続され、トランジスタＴｒ２のエミッタは接地さ
れている。そして、トランジスタＴｒ２のベースには、
抵抗Ｒ２を介して電圧が印加されるとともに、電解効果
トランジスタＦＥＴのドレインに接続され、電解効果ト
ランジスタＦＥＴのソースは接地されている。また、電
解効果トランジスタＦＥＴのゲートには、抵抗Ｒ１とコ
ンデンサＣ１とから成る積分回路を介して電源が印加さ
れるように構成されている。
の全体構成を示す回路図である。増幅回路からの音声信
号がスピーカＳに入力されることにより鳴動する音声回
路（図示せず）に、コンデンサＣ４の一端が接続され、
コンデンサＣ４の他端は、ＮＰＮ型のトランジスタＴｒ
２に接続され、トランジスタＴｒ２のエミッタは接地さ
れている。そして、トランジスタＴｒ２のベースには、
抵抗Ｒ２を介して電圧が印加されるとともに、電解効果
トランジスタＦＥＴのドレインに接続され、電解効果ト
ランジスタＦＥＴのソースは接地されている。また、電
解効果トランジスタＦＥＴのゲートには、抵抗Ｒ１とコ
ンデンサＣ１とから成る積分回路を介して電源が印加さ
れるように構成されている。
【０００３】図３は、上図に係るＶａ〜Ｖｃの電圧のタ
イミングチャートである。増幅回路の電源がＯＮにされ
ると、トランジスタＴｒ２のベースに抵抗Ｒ２を介して
電源が印加され、トランジスタＴｒ２はＯＮ状態にな
り、増幅回路からの音声信号は、コンデンサＣ４及びト
ランジスタＴｒ２を介してアースへと流れ、スピーカＳ
には流れない。
イミングチャートである。増幅回路の電源がＯＮにされ
ると、トランジスタＴｒ２のベースに抵抗Ｒ２を介して
電源が印加され、トランジスタＴｒ２はＯＮ状態にな
り、増幅回路からの音声信号は、コンデンサＣ４及びト
ランジスタＴｒ２を介してアースへと流れ、スピーカＳ
には流れない。
【０００４】この時、Ｖａの電圧は、抵抗Ｒ１とコンデ
ンサＣ１とから成る積分回路により徐々に高くなり、し
きい値以上になると電解効果トランジスタＦＥＴがＯＮ
状態になる。そして、電解効果トランジスタＦＥＴがＯ
Ｎ状態になると、Ｖｂの電圧が低くなり、トランジスタ
Ｔｒ２がＯＦＦ状態となり、増幅回路からの音声信号は
スピーカＳへと流れることになる。
ンサＣ１とから成る積分回路により徐々に高くなり、し
きい値以上になると電解効果トランジスタＦＥＴがＯＮ
状態になる。そして、電解効果トランジスタＦＥＴがＯ
Ｎ状態になると、Ｖｂの電圧が低くなり、トランジスタ
Ｔｒ２がＯＦＦ状態となり、増幅回路からの音声信号は
スピーカＳへと流れることになる。
【０００５】従って、増幅回路の電源の電圧の立ち上が
りを抵抗Ｒ１とコンデンサＣ１とから成る積分回路で時
間遅延し、ポップ音が発生している間、スピーカＳに音
声信号が入力されないようにすることにより、増幅回路
の電源投入時に発生するポップ音を除去している。
りを抵抗Ｒ１とコンデンサＣ１とから成る積分回路で時
間遅延し、ポップ音が発生している間、スピーカＳに音
声信号が入力されないようにすることにより、増幅回路
の電源投入時に発生するポップ音を除去している。
【０００６】また、トランジスタＴｒ２がＯＦＦの時
に、増幅回路からの音声信号が負電圧となったときに、
トランジスタＴｒ２から電流がスピーカＳへと流れ込む
のをコンデンサＣ２によって防止し、増幅回路からの音
声信号が歪むのを防止している。
に、増幅回路からの音声信号が負電圧となったときに、
トランジスタＴｒ２から電流がスピーカＳへと流れ込む
のをコンデンサＣ２によって防止し、増幅回路からの音
声信号が歪むのを防止している。
【０００７】
【発明が解決しようとする課題】ところが、上述のよう
な構成の音声ミュート回路においては、増幅回路の出力
に、コンデンサＣ４よりも大きい容量のコンデンサが用
いられた場合、電源投入時に発生するポップ音をコンデ
ンサＣ４では吸収しきれないという問題があった。 ま
た、コンデンサＣ４の容量を大きくすることにより、ポ
ップ音を吸収できるが、コンデンサＣ４の容量が大きい
と、コンデンサＣ４に電荷が蓄えられるときに再びポッ
プ音が発生するという問題があった。
な構成の音声ミュート回路においては、増幅回路の出力
に、コンデンサＣ４よりも大きい容量のコンデンサが用
いられた場合、電源投入時に発生するポップ音をコンデ
ンサＣ４では吸収しきれないという問題があった。 ま
た、コンデンサＣ４の容量を大きくすることにより、ポ
ップ音を吸収できるが、コンデンサＣ４の容量が大きい
と、コンデンサＣ４に電荷が蓄えられるときに再びポッ
プ音が発生するという問題があった。
【０００８】更に、ＮＰＮ型のトランジスタは、図５に
示すように、ＰＮ接合のダイオードが２つ組み合わされ
たような構成であり、このトランジスタのベース電位が
０Ｖの時に、コレクタに負電圧が印加されると、ダイオ
ードが順方向となって、コレクタに印加されている負電
圧よりも低い電圧がスピーカＳに印加されない、即ち、
下限リミッタが挿入されたことと同じになり、出力波形
が歪むという問題があった。
示すように、ＰＮ接合のダイオードが２つ組み合わされ
たような構成であり、このトランジスタのベース電位が
０Ｖの時に、コレクタに負電圧が印加されると、ダイオ
ードが順方向となって、コレクタに印加されている負電
圧よりも低い電圧がスピーカＳに印加されない、即ち、
下限リミッタが挿入されたことと同じになり、出力波形
が歪むという問題があった。
【０００９】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、増幅回路からの音声
信号が歪むことなく、増幅回路の電源投入時におけるポ
ップ音の発生を防止することのできる音声ミュート回路
を提供することにある。
であり、その目的とするところは、増幅回路からの音声
信号が歪むことなく、増幅回路の電源投入時におけるポ
ップ音の発生を防止することのできる音声ミュート回路
を提供することにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明は、
増幅回路とスピーカとの接続点に接続され、前記増幅回
路からの音声信号の前記スピーカへの入力を制御する第
１のトランジスタと、該第１のトランジスタを制御する
ための第２のトランジスタを有して成り、前記第１のト
ランジスタがオンのとき、前記音声信号が前記スピーカ
に入力されず、前記第１のトランジスタがオフのとき、
前記音声信号が前記スピーカに入力されるようにすると
ともに、前記増幅回路の電源投入時から所定時間の後、
前記第２のトランジスタがオンし、前記第２のトランジ
スタがオンしたときに出力される制御信号により前記第
１のトランジスタがオフとなり、前記増幅回路の電源投
入時に発生するポップ音を削除するようにした音声ミュ
ート回路において、前記増幅回路と前記接続点との間及
び前記スピーカと前記接続点との間にコンデンサを付加
し、かつ、前記第１のトランジスタがオフのときに、前
記増幅回路からの信号の負電圧によって、前記第１のト
ランジスタのベースと前記接続点との間が順方向になる
ことを防止するためのバイアス電圧を、前記接続点に接
続されている前記第１のトランジスタの端子に印加し、
前記コンデンサにより、前記バイアス電圧が及び前記増
幅回路及び前記スピーカに印加されるのを防止するよう
にしたことを特徴とするものである。
増幅回路とスピーカとの接続点に接続され、前記増幅回
路からの音声信号の前記スピーカへの入力を制御する第
１のトランジスタと、該第１のトランジスタを制御する
ための第２のトランジスタを有して成り、前記第１のト
ランジスタがオンのとき、前記音声信号が前記スピーカ
に入力されず、前記第１のトランジスタがオフのとき、
前記音声信号が前記スピーカに入力されるようにすると
ともに、前記増幅回路の電源投入時から所定時間の後、
前記第２のトランジスタがオンし、前記第２のトランジ
スタがオンしたときに出力される制御信号により前記第
１のトランジスタがオフとなり、前記増幅回路の電源投
入時に発生するポップ音を削除するようにした音声ミュ
ート回路において、前記増幅回路と前記接続点との間及
び前記スピーカと前記接続点との間にコンデンサを付加
し、かつ、前記第１のトランジスタがオフのときに、前
記増幅回路からの信号の負電圧によって、前記第１のト
ランジスタのベースと前記接続点との間が順方向になる
ことを防止するためのバイアス電圧を、前記接続点に接
続されている前記第１のトランジスタの端子に印加し、
前記コンデンサにより、前記バイアス電圧が及び前記増
幅回路及び前記スピーカに印加されるのを防止するよう
にしたことを特徴とするものである。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面に基づき説明する。図１は、本発明の一実施形態
に係る音声ミュート回路の全体構成を示す回路図であ
る。増幅回路からの音声信号を、コンデンサＣ２，Ｃ３
を介して入力することにより鳴動するスピーカＳを有す
る音声回路（図示せず）のコンデンサＣ２，Ｃ３間に、
ＮＰＮ型のトランジスタＴｒ１のコレクタが接続され、
トランジスタＴｒ１のエミッタは接地されている。トラ
ンジスタＴｒ１のベースは、抵抗Ｒ３を介して電解効果
トランジスタＦＥＴのドレインに接続され、電解効果ト
ランジスタＦＥＴのソースは接地されている。また、電
解効果トランジスタＦＥＴのドレインには、抵抗Ｒ２を
介して電源が印加されている。そして、電解効果トラン
ジスタＦＥＴのゲートには、抵抗Ｒ１とコンデンサＣ１
とから成る積分回路を介して電源が印加されるように構
成されている。また、コンデンサＣ２，Ｃ３間には、正
のバイアス電圧Ｖｂが印加されている。
て図面に基づき説明する。図１は、本発明の一実施形態
に係る音声ミュート回路の全体構成を示す回路図であ
る。増幅回路からの音声信号を、コンデンサＣ２，Ｃ３
を介して入力することにより鳴動するスピーカＳを有す
る音声回路（図示せず）のコンデンサＣ２，Ｃ３間に、
ＮＰＮ型のトランジスタＴｒ１のコレクタが接続され、
トランジスタＴｒ１のエミッタは接地されている。トラ
ンジスタＴｒ１のベースは、抵抗Ｒ３を介して電解効果
トランジスタＦＥＴのドレインに接続され、電解効果ト
ランジスタＦＥＴのソースは接地されている。また、電
解効果トランジスタＦＥＴのドレインには、抵抗Ｒ２を
介して電源が印加されている。そして、電解効果トラン
ジスタＦＥＴのゲートには、抵抗Ｒ１とコンデンサＣ１
とから成る積分回路を介して電源が印加されるように構
成されている。また、コンデンサＣ２，Ｃ３間には、正
のバイアス電圧Ｖｂが印加されている。
【００１２】なお、コンデンサＣ２，Ｃ３は、トランジ
スタＴｒ１のコレクタに加えられたバイアス電圧Ｖｂ
が、増幅回路の出力端子やスピーカＳに直接印加される
ことにより、増幅回路の破壊やスピーカＳのコイルの加
熱を防止するためのものである。
スタＴｒ１のコレクタに加えられたバイアス電圧Ｖｂ
が、増幅回路の出力端子やスピーカＳに直接印加される
ことにより、増幅回路の破壊やスピーカＳのコイルの加
熱を防止するためのものである。
【００１３】以下、本実施形態の動作について説明す
る。増幅回路の電源が投入されると、コンデンサＣ１に
電荷が蓄えられていくが、その電流値は、抵抗Ｒ１によ
り制限を受ける。電解効果トランジスタＦＥＴは、この
立ち上がり特性による電圧がしきい値以上になるとＯＮ
状態となる。なお、しきい値電圧が電源電圧の１／２の
時に、電解効果トランジスタＦＥＴがＯＮ状態になる時
間Ｔonは、Ｔon＝０．５×Ｒ１×Ｃ１で計算される。
る。増幅回路の電源が投入されると、コンデンサＣ１に
電荷が蓄えられていくが、その電流値は、抵抗Ｒ１によ
り制限を受ける。電解効果トランジスタＦＥＴは、この
立ち上がり特性による電圧がしきい値以上になるとＯＮ
状態となる。なお、しきい値電圧が電源電圧の１／２の
時に、電解効果トランジスタＦＥＴがＯＮ状態になる時
間Ｔonは、Ｔon＝０．５×Ｒ１×Ｃ１で計算される。
【００１４】電解効果トランジスタＦＥＴがＯＦＦ状態
の間、即ち、電解効果トランジスタＦＥＴのゲートに印
加される電圧がしきい値に達するまでの時間が、この音
声ミュート回路が動作している時間である。この電解効
果トランジスタＦＥＴがＯＦＦ状態の時は、電解効果ト
ランジスタＦＥＴのドレインには、抵抗Ｒ２を介して電
圧が印加され、この電圧が抵抗Ｒ３を介してトランジス
タＴｒ１のベースに印加される。
の間、即ち、電解効果トランジスタＦＥＴのゲートに印
加される電圧がしきい値に達するまでの時間が、この音
声ミュート回路が動作している時間である。この電解効
果トランジスタＦＥＴがＯＦＦ状態の時は、電解効果ト
ランジスタＦＥＴのドレインには、抵抗Ｒ２を介して電
圧が印加され、この電圧が抵抗Ｒ３を介してトランジス
タＴｒ１のベースに印加される。
【００１５】トランジスタＴｒ１のベース電位は、飽和
電位（Ｖbe）まで印加されるので、トランジスタＴｒ１
はＯＮ状態となり、トランジスタＴｒ１のコレクタとエ
ミッタとは同電位で接地の状態となり、増幅回路からの
音声信号は接地されてスピーカＳからは出力されない。
電位（Ｖbe）まで印加されるので、トランジスタＴｒ１
はＯＮ状態となり、トランジスタＴｒ１のコレクタとエ
ミッタとは同電位で接地の状態となり、増幅回路からの
音声信号は接地されてスピーカＳからは出力されない。
【００１６】従って、電解効果トランジスタＦＥＴのゲ
ートに印加される電圧がしきい値未満のときには、増幅
回路からの音声信号はスピーカＳにおいて鳴動されな
い。
ートに印加される電圧がしきい値未満のときには、増幅
回路からの音声信号はスピーカＳにおいて鳴動されな
い。
【００１７】次に、電解効果トランジスタＦＥＴのゲー
トに印加される電圧がしきい値以上になると、電解効果
トランジスタＦＥＴはＯＮ状態になり、電解効果トラン
ジスタＦＥＴのドレインの電圧は、ほぼソースの電圧ま
で低下し、トランジスタＴｒ１のベースもほぼ接地電位
まで低下する。トランジスタＴｒ１のベースが接地され
ると、トランジスタＴｒ１はＯＦＦ状態となり、音声回
路（図示せず）から音声ミュート回路が切り離された状
態となる。
トに印加される電圧がしきい値以上になると、電解効果
トランジスタＦＥＴはＯＮ状態になり、電解効果トラン
ジスタＦＥＴのドレインの電圧は、ほぼソースの電圧ま
で低下し、トランジスタＴｒ１のベースもほぼ接地電位
まで低下する。トランジスタＴｒ１のベースが接地され
ると、トランジスタＴｒ１はＯＦＦ状態となり、音声回
路（図示せず）から音声ミュート回路が切り離された状
態となる。
【００１８】この時のトランジスタＴｒ１のコレクタの
電圧は、バイアス電圧Ｖbにより正の電圧に引き上げら
れているため、トランジスタＴｒ１内部のダイオードが
順方向の電位関係になることがなく、信号波形は増幅回
路からの出力のままスピーカＳから出力されることにな
り、波形の歪みも発生しない。
電圧は、バイアス電圧Ｖbにより正の電圧に引き上げら
れているため、トランジスタＴｒ１内部のダイオードが
順方向の電位関係になることがなく、信号波形は増幅回
路からの出力のままスピーカＳから出力されることにな
り、波形の歪みも発生しない。
【００１９】なお、このバイアス電圧Ｖbは、トランジ
スタＴｒ１のＰＮ接合面の特性に左右されるが、シリコ
ンの場合、約０．７Ｖあればよい。
スタＴｒ１のＰＮ接合面の特性に左右されるが、シリコ
ンの場合、約０．７Ｖあればよい。
【００２０】また、コンデンサＣ２，Ｃ３として、静電
容量の小さなコンデンサを用いた場合、そのリアクタン
ス成分が大きくなり、音声信号に対する損失が大きくな
ってしまい、例えば、静電容量が０．１μＦまたは１０
μＦのコンデンサを用いた場合、３０Ｈｚの時のリアク
タンスは、５５ＫΩまたは５３０Ωとなる。ところが、
このコンデンサにあまり大きな静電容量のものを使用す
るとこのコンデンサへのチャージによりポップ音が発生
する場合があり、結局２μＦ位が適当である。
容量の小さなコンデンサを用いた場合、そのリアクタン
ス成分が大きくなり、音声信号に対する損失が大きくな
ってしまい、例えば、静電容量が０．１μＦまたは１０
μＦのコンデンサを用いた場合、３０Ｈｚの時のリアク
タンスは、５５ＫΩまたは５３０Ωとなる。ところが、
このコンデンサにあまり大きな静電容量のものを使用す
るとこのコンデンサへのチャージによりポップ音が発生
する場合があり、結局２μＦ位が適当である。
【００２１】従って、本実施形態においては、抵抗Ｒ１
とコンデンサＣ１とから成る積分回路のアナログ的な電
圧を、電解効果トランジスタＦＥＴでしきい値を設定し
て、ポップ音が発生し終わるまでの時間を、スピーカＳ
の出力を接地するようにしているので、ポップ音の発生
を防止することができる。また、トランジスタＴｒ１の
コレクタに、正のバイアス電圧Ｖbを印加して正の電圧
に引き上げているため、トランジスタＴｒ１内部のダイ
オードが順方向の電位関係になることがなく、信号波形
は増幅回路からの出力のままスピーカＳから出力される
ことになり、波形の歪みを防止することができる。
とコンデンサＣ１とから成る積分回路のアナログ的な電
圧を、電解効果トランジスタＦＥＴでしきい値を設定し
て、ポップ音が発生し終わるまでの時間を、スピーカＳ
の出力を接地するようにしているので、ポップ音の発生
を防止することができる。また、トランジスタＴｒ１の
コレクタに、正のバイアス電圧Ｖbを印加して正の電圧
に引き上げているため、トランジスタＴｒ１内部のダイ
オードが順方向の電位関係になることがなく、信号波形
は増幅回路からの出力のままスピーカＳから出力される
ことになり、波形の歪みを防止することができる。
【００２２】なお、本実施形態においては、トランジス
タＴｒ１のコレクタを音世界路に接続し、エミッタを接
地するように構成したが、これに限定される必要はな
く、図２に示すようにトランジスタＴｒ１のエミッタを
音声回路に接続し、コレクタを接地するように構成して
も同様の効果を得られる。
タＴｒ１のコレクタを音世界路に接続し、エミッタを接
地するように構成したが、これに限定される必要はな
く、図２に示すようにトランジスタＴｒ１のエミッタを
音声回路に接続し、コレクタを接地するように構成して
も同様の効果を得られる。
【００２３】
【発明の効果】請求項１記載の発明は、増幅回路とスピ
ーカとの接続点に接続され、増幅回路からの音声信号の
スピーカへの入力を制御する第１のトランジスタと、第
１のトランジスタを制御するための第２のトランジスタ
を有して成り、第１のトランジスタがオンのとき、音声
信号がスピーカに入力されず、第１のトランジスタがオ
フのとき、音声信号がスピーカに入力されるようにする
とともに、増幅回路の電源投入時から所定時間の後、第
２のトランジスタがオンし、第２のトランジスタがオン
したときに出力される制御信号により第１のトランジス
タがオフとなり、増幅回路の電源投入時に発生するポッ
プ音を削除するようにした音声ミュート回路において、
増幅回路と接続点との間及びスピーカと接続点との間に
コンデンサを付加し、かつ、接続点に接続されている第
１のトランジスタの端子にバイアス電圧を印加し、コン
デンサによりバイアス電圧が増幅回路及びスピーカに印
加されるのを防止するようにしているので、第１のトラ
ンジスタのベースと接続点との間が順方向になるのを防
止することができ、増幅回路からの音声信号が歪むこと
なく、増幅回路の電源投入時におけるポップ音の発生を
防止することのできる音声ミュート回路を提供すること
ができた。
ーカとの接続点に接続され、増幅回路からの音声信号の
スピーカへの入力を制御する第１のトランジスタと、第
１のトランジスタを制御するための第２のトランジスタ
を有して成り、第１のトランジスタがオンのとき、音声
信号がスピーカに入力されず、第１のトランジスタがオ
フのとき、音声信号がスピーカに入力されるようにする
とともに、増幅回路の電源投入時から所定時間の後、第
２のトランジスタがオンし、第２のトランジスタがオン
したときに出力される制御信号により第１のトランジス
タがオフとなり、増幅回路の電源投入時に発生するポッ
プ音を削除するようにした音声ミュート回路において、
増幅回路と接続点との間及びスピーカと接続点との間に
コンデンサを付加し、かつ、接続点に接続されている第
１のトランジスタの端子にバイアス電圧を印加し、コン
デンサによりバイアス電圧が増幅回路及びスピーカに印
加されるのを防止するようにしているので、第１のトラ
ンジスタのベースと接続点との間が順方向になるのを防
止することができ、増幅回路からの音声信号が歪むこと
なく、増幅回路の電源投入時におけるポップ音の発生を
防止することのできる音声ミュート回路を提供すること
ができた。
【図１】本発明の一実施形態に係る音声ミュート回路の
全体構成を示す回路図である。
全体構成を示す回路図である。
【図２】本発明の他の実施形態に係る音声ミュート回路
の全体構成を示す回路図である。
の全体構成を示す回路図である。
【図３】従来例に係る音声ミュート回路の全体構成を示
す回路図である。
す回路図である。
【図４】上図に係るＶａ〜Ｖｃの電圧のタイミングチャ
ートである。
ートである。
【図５】ＮＰＮ型のトランジスタをＰＮ接合ダイオード
に分解した模式図である。
に分解した模式図である。
Ｔｒ１ トランジスタ ＦＥＴ 電解効果トランジスタ Ｒ１〜Ｒ３ 抵抗 Ｃ１〜Ｃ４ コンデンサ Ｓ スピーカ Ｖb バイアス電圧
Claims (1)
- 【請求項１】 増幅回路とスピーカとの接続点に接続さ
れ、前記増幅回路からの音声信号の前記スピーカへの入
力を制御する第１のトランジスタと、該第１のトランジ
スタを制御するための第２のトランジスタを有して成
り、前記第１のトランジスタがオンのとき、前記音声信
号が前記スピーカに入力されず、前記第１のトランジス
タがオフのとき、前記音声信号が前記スピーカに入力さ
れるようにするとともに、前記増幅回路の電源投入時か
ら所定時間の後、前記第２のトランジスタがオンし、前
記第２のトランジスタがオンしたときに出力される制御
信号により前記第１のトランジスタがオフとなり、前記
増幅回路の電源投入時に発生するポップ音を削除するよ
うにした音声ミュート回路において、前記増幅回路と前
記接続点との間及び前記スピーカと前記接続点との間に
コンデンサを付加し、かつ、前記第１のトランジスタが
オフのときに、前記増幅回路からの信号の負電圧によっ
て、前記第１のトランジスタのベースと前記接続点との
間が順方向になることを防止するためのバイアス電圧
を、前記接続点に接続されている前記第１のトランジス
タの端子に印加し、前記コンデンサにより、前記バイア
ス電圧が前記増幅回路及び前記スピーカに印加されるの
を防止するようにしたことを特徴とする音声ミュート回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18935395A JP3254972B2 (ja) | 1995-07-25 | 1995-07-25 | 音声ミュート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18935395A JP3254972B2 (ja) | 1995-07-25 | 1995-07-25 | 音声ミュート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0946149A true JPH0946149A (ja) | 1997-02-14 |
| JP3254972B2 JP3254972B2 (ja) | 2002-02-12 |
Family
ID=16239912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18935395A Expired - Fee Related JP3254972B2 (ja) | 1995-07-25 | 1995-07-25 | 音声ミュート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3254972B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542711B1 (ko) * | 1999-07-27 | 2006-01-12 | 주식회사 현대오토넷 | 비디오 콤팩트 디스크 플레이어의 싱크 노이즈 제거 회로 |
| US7940940B2 (en) | 2005-07-08 | 2011-05-10 | Panasonic Corporation | Muting circuit and semiconductor integrated circuit |
| JP2011244223A (ja) * | 2010-05-18 | 2011-12-01 | Onkyo Corp | ミュート制御装置 |
-
1995
- 1995-07-25 JP JP18935395A patent/JP3254972B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542711B1 (ko) * | 1999-07-27 | 2006-01-12 | 주식회사 현대오토넷 | 비디오 콤팩트 디스크 플레이어의 싱크 노이즈 제거 회로 |
| US7940940B2 (en) | 2005-07-08 | 2011-05-10 | Panasonic Corporation | Muting circuit and semiconductor integrated circuit |
| JP2011244223A (ja) * | 2010-05-18 | 2011-12-01 | Onkyo Corp | ミュート制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3254972B2 (ja) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040740A (en) | Audio transient suppression device | |
| JPH0946149A (ja) | 音声ミュート回路 | |
| JPH08182092A (ja) | コンデンサマイクロホン | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| JPS61144905A (ja) | スプリアス信号低減化回路 | |
| JPS6122345Y2 (ja) | ||
| JP3297357B2 (ja) | 音響装置 | |
| JPS6339162B2 (ja) | ||
| JPH08331688A (ja) | 音声ミュート回路 | |
| JP3764046B2 (ja) | パワーアンプ立ち上げ回路装置及びその制御方法 | |
| JP3267721B2 (ja) | 圧電ブザー | |
| JP3785682B2 (ja) | 音声増幅器の消音装置 | |
| JPS6329293Y2 (ja) | ||
| JPS5914810Y2 (ja) | 電源制御回路 | |
| JPH0132412Y2 (ja) | ||
| JP3038426B2 (ja) | 非反転増幅回路 | |
| JPH0547007B2 (ja) | ||
| JPS625538B2 (ja) | ||
| JP3076233B2 (ja) | 警報音響装置の駆動回路 | |
| JPS6247366B2 (ja) | ||
| JPS584326Y2 (ja) | トランジェントキラ−回路 | |
| JPS6042497Y2 (ja) | ミュ−ティング回路 | |
| JPH087933B2 (ja) | 制御信号発生回路 | |
| JPH05304420A (ja) | 起動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |