JP2011244223A - ミュート制御装置 - Google Patents

ミュート制御装置 Download PDF

Info

Publication number
JP2011244223A
JP2011244223A JP2010114774A JP2010114774A JP2011244223A JP 2011244223 A JP2011244223 A JP 2011244223A JP 2010114774 A JP2010114774 A JP 2010114774A JP 2010114774 A JP2010114774 A JP 2010114774A JP 2011244223 A JP2011244223 A JP 2011244223A
Authority
JP
Japan
Prior art keywords
power supply
amplifier
circuit
amplifier circuit
mute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010114774A
Other languages
English (en)
Inventor
Masatoshi Nakabo
真敏 中坊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2010114774A priority Critical patent/JP2011244223A/ja
Publication of JP2011244223A publication Critical patent/JP2011244223A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 電源回路とアンプ回路との間にミュート制御信号を送受信するための制御ケーブルを別途設けることなく、アンプ回路をミュート状態、ミュート解除状態に制御する。
【解決手段】 電源回路は、電源オン時から所定時間経過する迄の間は、第1電圧値の電源電圧を第1アンプ回路および前記第2アンプ回路に供給し、電源オン時から所定時間経過した後は、第2電圧値の電源電圧を前記第1アンプ回路および前記第2アンプ回路に供給する。第1アンプ回路および前記第2アンプ回路は、電源回路から第1電圧値の電源電圧が供給されたときには、ミュート状態になり、第2電圧値の電源電圧が供給されたときには、ミュート解除状態になる。
【選択図】図3

Description

本発明は、電源オンから所定時間経過する迄の間アンプ回路をミュート状態にするミュート制御装置に関する。
図5は、従来のオーディオ装置を示すブロック図である。アンプ内蔵型右スピーカーは、電源スイッチ、電源回路、右チャンネルアンプ回路、右チャンネルスピーカーを備える。アンプ内蔵型左スピーカーは、左チャンネルアンプ回路、左チャンネルスピーカーを備える。アンプ内蔵型右スピーカーとアンプ内蔵型左スピーカーとは、電源ケーブルと、音声ケーブルと、制御ケーブルとを介して相互に接続されている。アンプ内蔵型左スピーカーは、電源回路を備えておらず、アンプ内蔵型右スピーカーの電源回路から電源ケーブルを介して供給される電源電圧によって、左チャンネルアンプ回路が動作する。アンプ内蔵型右スピーカーは2chの音声入力端子をさらに備え、音声入力端子には2chの音声信号(左音声信号および右音声信号)が入力される。アンプ内蔵型右スピーカーに入力された左音声信号は音量調整された後、音声ケーブルを介してアンプ内蔵型左スピーカーに供給される。従って、アンプ内蔵型右スピーカーは入力された右音声信号を増幅して音声を出力し、アンプ内蔵型左スピーカーは入力された左音声信号を増幅して音声を出力することができる。
ユーザ操作によって、アンプ内蔵型右スピーカーの電源スイッチがオフからオン状態に切換えられると、アンプ内蔵型右スピーカーの電源回路が、入力される交流電源電圧に基づいて電源電圧を生成し、右チャンネルアンプ回路に供給すると共に、電源ケーブルを介して、アンプ内蔵型左スピーカーの左チャンネルアンプ回路にも供給する。
ここで、電源回路をオフからオンに切換える際に、ポップノイズがスピーカーから再生されることを防止するために、電源オンから所定時間(例えば100ミリ秒)経過するまでの間、右チャンネルアンプ回路および左チャンネルアンプ回路をミュート状態にすることが要望される。図5のオーディオ装置では、アンプ内蔵型右スピーカーから制御ケーブルを介してアンプ内蔵型左スピーカーに、左チャンネルアンプ回路をミュート状態にするミュート制御信号、および、左チャンネルアンプ回路のミュート状態を解除するミュート制御信号を送信する。そのため、電源ケーブルの他に制御ケーブルを別途設ける必要があり、ケーブルの数が増加し、コストが増大すると共に、美観にも優れないという問題がある。
特開2008−109560号公報
本発明は上記従来の課題を解決するためになされたものであり、その目的は、電源回路と第2アンプ回路(または第1アンプ回路)との間にミュート制御信号を送受信するための制御ケーブルを別途設けることなく、第2アンプ回路(または第1アンプ回路)をミュート状態およびミュート解除状態に制御することができるミュート制御装置を提供することである。
本発明の好ましい実施形態によるミュート制御装置は、第1アンプ回路と、第2アンプ回路と、前記第1アンプ回路および前記第2アンプ回路に電源電圧を供給する電源回路とを備え、前記電源回路が、電源オン時から所定時間経過する迄の間は、第1電圧値の電源電圧を前記第1アンプ回路および前記第2アンプ回路に供給し、電源オン時から所定時間経過した後は、第2電圧値の電源電圧を前記第1アンプ回路および前記第2アンプ回路に供給し、前記第1アンプ回路および前記第2アンプ回路が、前記電源回路から前記第1電圧値の電源電圧が供給されたときには、ミュート状態になり、前記電源回路から前記第2電圧値の電源電圧が供給されたときには、ミュート解除状態になる。
第1アンプ回路および第2アンプ回路は、電源回路から第1電圧値の電源電圧が供給されるとミュート状態になり、電源回路から第2電圧値の電源電圧が供給されるとミュート解除状態になる。従って、電源回路と第2アンプ回路(または第1アンプ回路)との間にミュート制御信号を送受信するための制御ケーブルを別途設けることなく、第2アンプ回路(または第1アンプ回路)をミュート状態、ミュート解除状態にすることができる。
好ましい実施形態においては、前記電源回路が、前記第1電圧値の電源電圧を生成し、アンプ電源出力ラインに供給する第1電源電圧生成部と、電源オン時から所定時間経過する迄の間は、前記第2電圧値の電源電圧を前記アンプ電源出力ラインに供給せず、電源オン時から所定時間経過した後は、前記第2電圧値の電源電圧を前記アンプ電源出力ラインに供給する第2電源電圧生成部とを含む。
従って、電源オン時から所定時間経過する迄の間は、第1電源電圧生成部からの第1電圧値の電源電圧が第1アンプ回路および第2アンプ回路に供給され、電源オン時から所定時間経過した後は、第2電源電圧生成部からの第2電圧値の電源電圧が第1アンプ回路および第2アンプ回路に供給される。
好ましい実施形態においては、前記第1アンプ回路および前記第2アンプ回路が、第1レベルの信号が入力されたときにミュート状態になり、第2レベルの信号が入力されたときにミュート解除状態になるミュート端子を有するアンプ部と、前記電源回路から前記第1電圧値の電源電圧および前記第2電圧値の電源電圧のいずれが供給されているかを判別し、前記電源回路から前記第1電圧値の電源電圧が供給されている場合、前記アンプ部のミュート端子に前記第1レベルの信号を供給し、前記電源回路から前記第2電圧値の電源電圧が供給されている場合、前記アンプ部のミュート端子に前記第2レベルの信号を供給するミュート制御部とを含む。
好ましい実施形態においては、前記第1アンプ回路と前記電源回路とが第1筐体内に設けられ、前記第2アンプ回路が第2筐体内に設けられ、前記電源回路と前記第2アンプ回路とが電源ケーブルを介して接続され、前記電源回路からの電源電圧が前記電源ケーブルを介して前記第2アンプ回路に供給される。
電源回路と第2アンプ回路(または第1アンプ回路)との間にミュート制御信号を送受信するための制御ケーブルを別途設けることなく、第2アンプ回路(または第1アンプ回路)をミュート状態およびミュート解除状態に制御することができるミュート制御装置を提供することができる。
本発明の好ましい実施形態によるミュート制御装置を示すブロック図である。 電源回路11を示す回路図である。 アンプ回路を示す回路図である。 アンプ電源出力ラインおよびアンプ電源入力ラインの電源電圧を示すタイムチャートである。 従来のミュート制御装置を示すブロック図である。
以下、本発明の好ましい実施形態によるミュート制御装置としての機能を有するオーディオ装置1について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。
図1は、オーディオ装置1を示すブロック図である。オーディオ装置1は、アンプ内蔵型右スピーカー2と、アンプ内蔵型左スピーカー3と、電源ケーブル4と、音声ケーブル5とを備える。アンプ内蔵型右スピーカー2とアンプ内蔵型左スピーカー3とは、電源ケーブル4と、音声ケーブル5とを介して相互に接続される。アンプ内蔵型右スピーカー2は、入力される右音声信号を増幅し、音声を再生する。アンプ内蔵型左スピーカー3は、入力される左音声信号を増幅し、音声を再生する。
アンプ内蔵型右スピーカー2は、電源スイッチ、電源回路、2ch音声入力端子、右チャンネルアンプ回路、および、右チャンネルスピーカーを備える。電源スイッチは、電源回路のオンおよびオフを、ユーザ操作によって切換えるスイッチである。電源回路は、電源スイッチがオンの時に入力交流電源電圧を整流平滑し、右チャンネルアンプ回路および左チャンネルアンプ回路に供給する電源電圧を生成する。電源回路によって生成された電源電圧は、右チャンネルアンプ回路に供給されると共に、電源ケーブル4を介してアンプ内蔵型左スピーカー3の左チャンネルアンプ回路にも供給される。
2ch音声入力端子は、右音声信号および左音声信号が入力され、右音声信号を右チャンネルアンプ回路に供給すると共に、左音声信号を音声ケーブル5を介してアンプ内蔵型左スピーカー3の左チャンネルアンプ回路に供給する。なお、アンプ内蔵型左スピーカー3に直接、左音声信号が入力される場合には、音声ケーブル5は不要である。右チャンネルアンプ回路は、電源回路から供給される電源電圧によって動作し、2ch音声入力端子から供給される右音声信号を増幅し、右チャンネルスピーカーから音声を出力する。
アンプ内蔵型左スピーカー3は、左チャンネルアンプ回路、左チャンネルスピーカーを備える。左チャンネルアンプ回路は、アンプ内蔵型右スピーカー2の電源回路から電源ケーブル4を介して供給される電源電圧によって動作し、アンプ内蔵型右スピーカー2の2ch音声入力端子から音声ケーブル5を介して供給される右音声信号を増幅し、右チャンネルスピーカーから音声を出力する。
オーディオ装置1では、アンプ内蔵型右スピーカー2からアンプ内蔵型左スピーカー3に送信されるミュート制御信号が、専用の制御ケーブルではなく、電源ケーブルを介して送信される。従って、制御ケーブルを別途設ける必要がない。詳細には、電源スイッチがオフからオンに切換えられ、交流電源電圧が電源回路に入力開始されると(電源オンになると)、電源回路は、電源オンから所定時間(例えば100ミリ秒)経過するまでの間、第1電圧値(例えば5V)の電源電圧を右チャンネルアンプ回路および左チャンネルアンプ回路に供給する。そして、電源オン時から所定時間経過後は、電源回路は、第2電圧値(例えば15V)の電源電圧を右チャンネルアンプ回路および左チャンネルアンプ回路に供給する。
右チャンネルアンプ回路および左チャンネルアンプ回路は、電源回路から第1電圧値の電源電圧が供給されると、ミュート状態になり、電源回路から第2電圧値の電源電圧が供給されると、ミュート状態を解除する。すなわち、第1電圧値の電源電圧は、右チャンネルアンプ回路および左チャンネルアンプ回路をミュート状態にするミュート制御信号としての機能を含み、第2電圧値の電源電圧は、右チャンネルアンプ回路および左チャンネルアンプ回路のミュート状態を解除するミュート制御信号としての機能を含む。
図2は、電源回路(以下、電源回路11という。)の要部を示す回路図である。図2では、整流平滑回路等の一般的な回路部分については記載を省略している。電源回路11は、第1電源電圧生成部12と、第2電源電圧生成部13とを含む。第1電源電圧生成部12は、第1電圧値(以下5Vという。)の電源電圧を生成し、アンプ電源出力ラインに供給する。第2電源電圧生成部13は、電源オン時から所定時間経過するまでの間は、第2電圧値(以下15Vという。)の電源電圧をアンプ電源出力ラインに供給せず、電源オン時から所定時間経過後には、15Vの電源電圧をアンプ電源出力ラインに供給する。
第1電源電圧生成部12は、三端子レギュレータ14と、コンデンサC1〜C3と、ダイオードD1とを含む。三端子レギュレータ14の入力端子INは、整流平滑回路(図ではDC15VINと記載する)に接続され、15Vの電源電圧が入力される。三端子レギュレータ14の出力端子OUTは、逆電流防止用のダイオードD1を介してアンプ電源出力ラインに接続されている。アンプ電源出力ラインは、図3のアンプ電源入力ラインに接続されている。コンデンサC1は三端子レギュレータ1の入力端子INと接地電位との間に接続され、コンデンサC2、C3は、三端子レギュレータ1の出力端子OUTと接地電位との間に接続されている。三端子レギュレータ14は、常時(所定時間経過の前後共に)、入力される15Vの電源電圧に基づいて5Vの電源電圧を生成し、アンプ電源出力ラインに供給する。
第2電源電圧生成部13は、FET(スイッチ素子)15と、トランジスタQ1と、抵抗R1〜R3と、コンデンサC1とを含む。FET15は、トランジスタQ1がオンのときにオン状態であり、15Vの電源電圧をアンプ電源出力ラインに供給する。FET15は、トランジスタQ1がオフのときにオフ状態であり、15Vの電源電圧をアンプ電源出力ラインに供給しない(このとき、アンプ電源出力ラインの電源電圧は5Vである)。抵抗R3とコンデンサC1とは時定数回路を構成し、電源回路11がオンになった時から所定時間経過する迄は、トランジスタQ1のベースにトランジスタQ1をオン状態にする電圧未満の電圧を供給し、トランジスタQ1をオフ状態にし、所定時間経過後は、トランジスタQ1のベースにトランジスタQ1をオン状態にする電圧以上の電圧を供給し、トランジスタQ1をオン状態にする。
FET15は、ソースが整流平滑回路に接続され、15Vの電源電圧が入力され、かつ、抵抗R1を介してFET15のゲートに接続され、ゲートが抵抗R2を介してトランジスタQ1のコレクタに接続され、ドレインがアンプ電源出力ラインに接続されている。トランジスタQ1は、コレクタが抵抗R2を介してFET15のゲートに接続され、ベースが抵抗R3とコンデンサC1とからなる時定数回路に接続され、エミッタが接地電位に接続されている。抵抗R3の一端とコンデンサC1の一端とはトランジスタQ1のベースに接続され、抵抗R3の他端は整流平滑回路に接続され、15Vの直流電圧が入力され、コンデンサC1の他端は接地電位に接続されている。
図3は、アンプ内蔵型右スピーカー2の右チャンネルアンプ回路、および、アンプ内蔵型左スピーカー3の左チャンネルアンプ回路(以下、これらを総称してアンプ回路21という。)を示す回路図である。アンプ回路21は、アンプ部(以下、アンプICという。)22と、トランジスタQ2、Q3と、抵抗R11、R12、R13と、ツェナーダイオードD2とを含む。
アンプIC22は、ミュート端子MUTEと、電源電圧入力端子VCCと、グランド端子GNDとを含む。アンプICは、電源電圧入力端子VCCに入力される電源電圧に基づいて動作し、図示しない音声入力端子に入力される音声信号を増幅し、スピーカーに出力する。アンプICは、ミュート端子MUTEに入力される信号が第1レベル(例えばローレベル)である場合、ミュート状態となり、第2レベル(例えばハイレベル)である場合、ミュート解除状態となる。特に限定されないが、アンプIC22には、日本テキサス・インスツルメンツ社が販売するTPA3111D1が採用されるとよい。
アンプ回路21の回路素子の内、アンプIC22以外の素子は、ミュート制御部を構成する。ミュート制御部は、アンプ電源入力ラインに5Vの電源電圧および15Vの電源電圧のいずれが供給されているかを判別し、アンプ電源入力ラインの電源電圧が5Vの場合、アンプIC22のミュート端子MUTEにローレベルの信号を供給し、アンプIC22をミュート状態にする。一方、アンプ電源入力ラインの電源電圧が15Vの場合、アンプIC22のミュート端子MUTEにハイレベルの信号を供給し、アンプIC22をミュート解除状態にする。
トランジスタQ2は、ベースがツェナーダイオードD2のアノードに接続され、コレクタがトランジスタQ3のベースと抵抗R12の一端とに接続され、エミッタが接地電位に接続されている。トランジスタQ3は、コレクタがアンプIC22のミュート端子MUTEと、抵抗R13の一端とに接続され、エミッタが接地電位に接続されている。抵抗R11は一端がアンプ電源入力ラインに接続され、他端がツェナーダイオードD2のカソードに接続されている。抵抗R12の他端はアンプ電源入力ラインに接続されている。アンプIC22の電源電圧入力端子VCCは、抵抗R13の他端と、アンプ電源入力ラインとに接続されており、アンプ電源入力ラインから5V又は15Vの電源電圧が供給されている。
以上の構成を有するオーディオ装置1についてその動作を説明する。図4は、図3のアンプ電源出力ライン、および、図4のアンプ電源入力ラインの電源電圧を示すタイミングチャートである。ユーザ操作によって、アンプ内蔵型右スピーカー2の電源スイッチがオフからオンに切換えられると、アンプ内蔵型右スピーカー2の電源回路11に15Vの電源電圧が供給開始される。
[電源オン時から所定時間が経過する迄の間]
図2に示すように、第2電源電圧生成部13において、15Vの電源電圧は抵抗R3を介してコンデンサC1に供給され、コンデンサC1の充電電圧がコンデンサC1と抵抗R3との積である時定数に応じて増加する。電源回路11に15Vの電源電圧が供給開始されたときから所定時間(例えば100ミリ秒)経過する迄の時間は、コンデンサC1の充電電圧がトランジスタQ1をオン状態にする電圧未満である。従って、トランジスタQ1はオフ状態になっている。従って、FET15のゲートには15Vの電源電圧が抵抗R1を介して供給されるので、FET15はオフ状態であり、第2電源電圧生成部13は、15Vの電源電圧をアンプ電源出力ラインに供給しない。このとき、第1電源電圧生成部12においては、15Vの電源電圧が三端子レギュレータ14の入力INに供給され、5Vの電源電圧がダイオードD1を介して、アンプ電源出力ラインに供給される。なお、実際にはダイオードD1の電圧降下を減算した電源電圧がアンプ電源出力ラインに供給されるのであるが、説明を簡単にするため、単に5Vの電源電圧が供給されることとする。その結果、図4の時刻t1〜t2には、図3のアンプ電源出力ライン、および、図4のアンプ電源入力ラインの電源電圧は5Vになっている。
図3に示すように、アンプ内蔵型右スピーカー2およびアンプ内蔵型左スピーカー3の各アンプ回路21においては、5Vの電源電圧がツェナーダイオードD2のカソードに供給され、ツェナーダイオードD2の導通開始電圧未満であるので、ツェナーダイオードD2はオフ状態である。従って、トランジスタQ2はオフ状態である。トランジスタQ3は、ベースに抵抗R12を介して5Vの電源電圧が供給され、オン状態である。従って、アンプIC22のミュート端子MUTEはトランジスタQ3を介して接地電位に接続された状態であり、ローレベルの信号が供給されているので、アンプIC22はミュート状態になっている。このように、電源オン時から所定時間経過する迄の時間は、アンプIC22はミュート状態であるので、ポップノイズがスピーカーから出力されることを防止することができる。
[電源オン時から所定時間経過後]
電源オン時から所定時間(例えば100ミリ秒)経過した後は、図2に示すように、第2電源電圧生成部13において、コンデンサC1の充電電圧がトランジスタQ1をオン状態にする電圧以上となる。従って、トランジスタQ1はオン状態になっている。FET15のゲートは接地電位に接続された状態であるので、FET15はオン状態であり、第2電源電圧生成部13は15Vの電源電圧をアンプ電源出力ラインに供給する。その結果、図4の時刻t2以降には、図3のアンプ電源出力ライン、および、図4のアンプ電源入力ラインの電源電圧は15Vになっている。
図3に示すように、アンプ内蔵型右スピーカー2およびアンプ内蔵型左スピーカー3の各アンプ回路21においては、15Vの電源電圧がツェナーダイオードD2のカソードに供給され、ツェナーダイオードD2の導通開始電圧以上となるので、ツェナーダイオードD2はオン状態である。従って、トランジスタQ2はベースに抵抗R11、ツェナーダイオードD2を介して15Vの電源電圧が供給されるので、オン状態である。トランジスタQ3のベースは、トランジスタQ2を介して接地電位に接続されるので、オフ状態である。従って、アンプICのミュート端子MUTEには、抵抗R13を介して15Vの電源電圧が供給され、ハイレベルの信号が供給されているので、アンプIC22はミュート解除状態になっている。このように、電源オン時から所定時間経過後は、アンプIC22は、ミュート解除状態であるので、電源電圧入力端子VCCに入力される15Vの電源電圧によって動作し、音声入力端子に入力される音声信号を増幅し、スピーカーから音声を出力することができる。
以上のように、本実施形態によると、ミュート制御信号を送信する制御ケーブルを電源ケーブルの他に設ける必要なく、電源オン時から所定時間経過するまでの時間はアンプ回路をミュート状態にすることができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。電源回路等は、アンプ内蔵右スピーカー2ではなく、アンプ内蔵左スピーカー3に設けられてもよい。入力される音声信号がモノラル音声信号である場合、2つのアンプ内蔵スピーカーは共に同じ音声信号を増幅して出力する。また、左音声信号および右音声信号に代えて、サラウンド左音声信号およびサラウンド右音声信号が適用されてもよい。右チャンネルスピーカーと、右チャンネルアンプ及び電源回路等とを別筐体として構成し、左チャンネルスピーカーと、左チャンネルアンプとを別筐体として構成してもよい。このように、右チャンネルスピーカーおよび左チャンネルスピーカー自体は本発明の必須の構成ではない。アンプIC22は、ミュート端子にハイレベルの信号が入力されたときにミュート状態になり、ローレベルの信号が入力されたときにミュート解除状態になるものでもよく、この場合には、トランジスタの極性等が適宜変更される。また、第1電源電圧生成部12が生成する電源電圧の第1電圧値が、第2電源電圧生成部13が生成する電源電圧の第2電圧値よりも大きくてもよく、この場合にもトランジスタの極性等が適宜変更される。
本発明は、アンプ又はアンプ内蔵スピーカー等に好適に採用され得る。
1 オーディオ装置
2 アンプ内蔵型右スピーカー
3 アンプ内蔵型左スピーカー
4 電源ケーブル
5 音声ケーブル
11 電源回路
12 第1電源電圧生成部
13 第2電源電圧生成部
14 三端子レギュレータ
15 FET
21 アンプ回路
22 アンプIC

Claims (4)

  1. 第1アンプ回路と、第2アンプ回路と、前記第1アンプ回路および前記第2アンプ回路に電源電圧を供給する電源回路とを備え、
    前記電源回路が、電源オン時から所定時間経過する迄の間は、第1電圧値の電源電圧を前記第1アンプ回路および前記第2アンプ回路に供給し、電源オン時から所定時間経過した後は、第2電圧値の電源電圧を前記第1アンプ回路および前記第2アンプ回路に供給し、
    前記第1アンプ回路および前記第2アンプ回路が、前記電源回路から前記第1電圧値の電源電圧が供給されたときには、ミュート状態になり、前記電源回路から前記第2電圧値の電源電圧が供給されたときには、ミュート解除状態になる、ミュート制御装置。
  2. 前記電源回路が、前記第1電圧値の電源電圧を生成し、アンプ電源出力ラインに供給する第1電源電圧生成部と、
    電源オン時から所定時間経過する迄の間は、前記第2電圧値の電源電圧を前記アンプ電源出力ラインに供給せず、電源オン時から所定時間経過した後は、前記第2電圧値の電源電圧を前記アンプ電源出力ラインに供給する第2電源電圧生成部とを含む、請求項1に記載のミュート制御装置。
  3. 前記第1アンプ回路および前記第2アンプ回路が、第1レベルの信号が入力されたときにミュート状態になり、第2レベルの信号が入力されたときにミュート解除状態になるミュート端子を有するアンプ部と、
    前記電源回路から前記第1電圧値の電源電圧および前記第2電圧値の電源電圧のいずれが供給されているかを判別し、前記電源回路から前記第1電圧値の電源電圧が供給されている場合、前記アンプ部のミュート端子に前記第1レベルの信号を供給し、前記電源回路から前記第2電圧値の電源電圧が供給されている場合、前記アンプ部のミュート端子に前記第2レベルの信号を供給するミュート制御部とを含む、請求項1または2に記載のミュート制御装置。
  4. 前記第1アンプ回路と前記電源回路とが第1筐体内に設けられ、前記第2アンプ回路が第2筐体内に設けられ、
    前記電源回路と前記第2アンプ回路とが電源ケーブルを介して接続され、
    前記電源回路からの電源電圧が前記電源ケーブルを介して前記第2アンプ回路に供給される、請求項1〜3のいずれかに記載のミュート制御装置。
JP2010114774A 2010-05-18 2010-05-18 ミュート制御装置 Pending JP2011244223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010114774A JP2011244223A (ja) 2010-05-18 2010-05-18 ミュート制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010114774A JP2011244223A (ja) 2010-05-18 2010-05-18 ミュート制御装置

Publications (1)

Publication Number Publication Date
JP2011244223A true JP2011244223A (ja) 2011-12-01

Family

ID=45410417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010114774A Pending JP2011244223A (ja) 2010-05-18 2010-05-18 ミュート制御装置

Country Status (1)

Country Link
JP (1) JP2011244223A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946149A (ja) * 1995-07-25 1997-02-14 Matsushita Electric Works Ltd 音声ミュート回路
JP2003224428A (ja) * 2002-01-29 2003-08-08 Kenwood Corp 増幅装置
JP2005065111A (ja) * 2003-08-19 2005-03-10 Sanyo Electric Co Ltd スピーカシステム
JP2011093319A (ja) * 2010-12-06 2011-05-12 Oki Data Corp 光プリントヘッドおよび画像形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946149A (ja) * 1995-07-25 1997-02-14 Matsushita Electric Works Ltd 音声ミュート回路
JP2003224428A (ja) * 2002-01-29 2003-08-08 Kenwood Corp 増幅装置
JP2005065111A (ja) * 2003-08-19 2005-03-10 Sanyo Electric Co Ltd スピーカシステム
JP2011093319A (ja) * 2010-12-06 2011-05-12 Oki Data Corp 光プリントヘッドおよび画像形成装置

Similar Documents

Publication Publication Date Title
US8199930B2 (en) Pop noise suppression apparatus and audio output system utilizing the same
WO2007005380A3 (en) Improved charge/discharge control circuit for audio device
TW200727722A (en) Circuit for suppressing audio noise
US20100004936A1 (en) Audio output apparatus capable of suppressing pop noise
JP4251111B2 (ja) 電源制御装置、電源回路の制御方法
US20120014536A1 (en) Mute control circuit and electronic device using same
US9257942B2 (en) Audio amplifier apparatus
JP2011139444A (ja) オーディオ装置
US20160192094A1 (en) Device for playing music and control method thereof
KR102147913B1 (ko) 노이즈 제거 기능을 구비하는 전자 장치
JP2011244223A (ja) ミュート制御装置
US20070154026A1 (en) Mute circuit for eliminating noise during power off and electronic device using the same
TW201446013A (zh) 音頻裝置
JP5438483B2 (ja) 増幅回路、その起動方法、およびそれらを用いたオーディオ再生装置ならびに電子機器
TW200506962A (en) Delay circuits and related apparatus for extending delay time by active feedback elements
US8130982B2 (en) Signal amplifying apparatus, amplification system, and signal amplification method
JP5287088B2 (ja) 電源制御回路
JP5867254B2 (ja) 音量調節装置
JP2011139232A (ja) 電気機器
JP4949931B2 (ja) ショック音抑制回路
JPS6375592A (ja) オ−デイオ装置のタイマによる電源制御装置
KR920008369Y1 (ko) 외부기기의 tv 오디오 앰프 이용회로
KR101627739B1 (ko) 이어셋 및 이를 포함하는 오디오 신호 처리 시스템
KR100563323B1 (ko) 휴대 음향기기를 위한 모스트변환장치
JP2010148182A (ja) バイアス電圧生成回路、それを用いたオーディオ信号処理回路および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121015