JPH08182092A - コンデンサマイクロホン - Google Patents
コンデンサマイクロホンInfo
- Publication number
- JPH08182092A JPH08182092A JP33729194A JP33729194A JPH08182092A JP H08182092 A JPH08182092 A JP H08182092A JP 33729194 A JP33729194 A JP 33729194A JP 33729194 A JP33729194 A JP 33729194A JP H08182092 A JPH08182092 A JP H08182092A
- Authority
- JP
- Japan
- Prior art keywords
- bias power
- conversion circuit
- impedance conversion
- circuit
- condenser microphone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 239000002775 capsule Substances 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 230000008878 coupling Effects 0.000 claims abstract description 14
- 238000010168 coupling process Methods 0.000 claims abstract description 14
- 238000005859 coupling reaction Methods 0.000 claims abstract description 14
- 230000000903 blocking effect Effects 0.000 claims abstract description 4
- 239000012528 membrane Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/51—Capacitor in positive feedback circuit of an amplifier circuit to bootstrap a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【目的】 電源投入時の電荷注入によるノイズ発生時間
が短く、また、大振幅入力に対しても波形歪みの心配が
ないコンデンサマイクロホンを提供する。 【構成】 振動膜および固定電極を有するマイクロホン
カプセル１と、その振動膜もしくは固定電極のいずれか
に直流バイアス電圧を印加する直流バイアス電源２と、
直流阻止用のカップリングコンデンサ４を介してマイク
ロホンカプセル１の信号出力端に接続されるインピーダ
ンス変換回路５とを備えてなるコンデンサマイクロホン
において、直流バイアス電源２からマイクロホンカプセ
ル１に至る電圧供給路内に、一対のＰＮ接合素子１１
ａ，１１ｂをその極性を逆向きとして並列に接続した逆
並列回路１０を接続するとともに、直流バイアス電源２
および逆並列回路１０の接続点とインピーダンス変換回
路５の出力側との間に、ブートストラップ用コンデンサ
１３を接続する。
が短く、また、大振幅入力に対しても波形歪みの心配が
ないコンデンサマイクロホンを提供する。 【構成】 振動膜および固定電極を有するマイクロホン
カプセル１と、その振動膜もしくは固定電極のいずれか
に直流バイアス電圧を印加する直流バイアス電源２と、
直流阻止用のカップリングコンデンサ４を介してマイク
ロホンカプセル１の信号出力端に接続されるインピーダ
ンス変換回路５とを備えてなるコンデンサマイクロホン
において、直流バイアス電源２からマイクロホンカプセ
ル１に至る電圧供給路内に、一対のＰＮ接合素子１１
ａ，１１ｂをその極性を逆向きとして並列に接続した逆
並列回路１０を接続するとともに、直流バイアス電源２
および逆並列回路１０の接続点とインピーダンス変換回
路５の出力側との間に、ブートストラップ用コンデンサ
１３を接続する。
Description
【０００１】
【産業上の利用分野】本発明はコンデンサマイクロホン
に関し、さらに詳しく言えば、マイクロホンカプセル内
の振動膜と固定電極との間に直流電圧を印加する直流バ
イアス電源供給回路に関するものである。
に関し、さらに詳しく言えば、マイクロホンカプセル内
の振動膜と固定電極との間に直流電圧を印加する直流バ
イアス電源供給回路に関するものである。
【０００２】
【従来の技術】一般に、性能の高いコンデンサマイクロ
ホンにおいては、直流バイアス電源から振動膜と固定電
極との間に数１０Ｖ〜数１００Ｖの直流電圧を与えるよ
うにしており、図３にはその一例が示されている。
ホンにおいては、直流バイアス電源から振動膜と固定電
極との間に数１０Ｖ〜数１００Ｖの直流電圧を与えるよ
うにしており、図３にはその一例が示されている。
【０００３】すなわち、この種のコンデンサマイクロホ
ンは、所定の間隔をもって対設された振動膜と固定電極
と含むマイクロホンカプセル１を有し、その振動膜もし
くは固定電極のいずれか一方に対して直流バイアス電源
２から抵抗３を介して直流電圧が印加される。
ンは、所定の間隔をもって対設された振動膜と固定電極
と含むマイクロホンカプセル１を有し、その振動膜もし
くは固定電極のいずれか一方に対して直流バイアス電源
２から抵抗３を介して直流電圧が印加される。
【０００４】マイクロホンカプセル１の一方の極の信号
出力端には直流阻止用のカップリングコンデンサ４を介
してインピーダンス変換回路５が接続されているととも
に、同マイクロホンカプセル１の他方の極は接地されて
おり、これによりインピーダンス変換回路５の出力端子
５ａと接地端子Ｃとの間に音声による電気信号が現れ
る。なお、６はインピーダンス変換回路５用の電圧源で
ある。
出力端には直流阻止用のカップリングコンデンサ４を介
してインピーダンス変換回路５が接続されているととも
に、同マイクロホンカプセル１の他方の極は接地されて
おり、これによりインピーダンス変換回路５の出力端子
５ａと接地端子Ｃとの間に音声による電気信号が現れ
る。なお、６はインピーダンス変換回路５用の電圧源で
ある。
【０００５】
【発明が解決しようとする課題】ところで、マイクロホ
ンカプセル１は一般に数１０ｐＦの静電容量を有し、こ
れに対して、カップリングコンデンサ４には容量性信号
源に対して通過損失を少なくするために１０００ｐＦ程
度の静電容量のものが用いられる。また、抵抗３には周
波数の低域特性とノイズレベルの点を考慮して数１００
ＭΩ〜１０ＧΩ程度の高抵抗が用いられる。
ンカプセル１は一般に数１０ｐＦの静電容量を有し、こ
れに対して、カップリングコンデンサ４には容量性信号
源に対して通過損失を少なくするために１０００ｐＦ程
度の静電容量のものが用いられる。また、抵抗３には周
波数の低域特性とノイズレベルの点を考慮して数１００
ＭΩ〜１０ＧΩ程度の高抵抗が用いられる。
【０００６】したがって、マイクロホンを電源に接続し
た立上がり当初において、直流バイアス電源２からマイ
クロホンカプセル１とカップリングコンデンサ４の双方
に電荷を注入するまでにはかなりの時間がかかることに
なる。すなわち、抵抗３の抵抗値を１ＧΩ、カップリン
グコンデンサ４の静電容量を１０００ｐＦとすると、そ
の時定数は１０００×１０−１２×１×１０９＝１秒と
いうことになる。
た立上がり当初において、直流バイアス電源２からマイ
クロホンカプセル１とカップリングコンデンサ４の双方
に電荷を注入するまでにはかなりの時間がかかることに
なる。すなわち、抵抗３の抵抗値を１ＧΩ、カップリン
グコンデンサ４の静電容量を１０００ｐＦとすると、そ
の時定数は１０００×１０−１２×１×１０９＝１秒と
いうことになる。
【０００７】この間の電荷注入時はそれがノイズとなっ
て現れるため、電源投入後のしばらくの間はマイクロホ
ンを使用することができないことになる。さらに、定常
時のノイズレベルを改善するには抵抗３の抵抗値をより
高くすればよいのであるが、このようにすると、さらに
電荷注入時間が延びることになるばかりでなく、抵抗３
自体も特殊で大型になるため、コスト的にもスペース的
にも好ましくない。
て現れるため、電源投入後のしばらくの間はマイクロホ
ンを使用することができないことになる。さらに、定常
時のノイズレベルを改善するには抵抗３の抵抗値をより
高くすればよいのであるが、このようにすると、さらに
電荷注入時間が延びることになるばかりでなく、抵抗３
自体も特殊で大型になるため、コスト的にもスペース的
にも好ましくない。
【０００８】このような問題を回避するため、一部の従
来例では図４に示されているように、抵抗３に代えてＰ
Ｎ接合素子７を使用するようにしている。この例では電
界効果トランジスタ（ＦＥＴ）のゲートとドレインを利
用している。なお、同図４には直流バイアス電圧を接地
に対して正の電位にした場合が示されている。
来例では図４に示されているように、抵抗３に代えてＰ
Ｎ接合素子７を使用するようにしている。この例では電
界効果トランジスタ（ＦＥＴ）のゲートとドレインを利
用している。なお、同図４には直流バイアス電圧を接地
に対して正の電位にした場合が示されている。
【０００９】これによれば、電源投入直後にそのＰＮ接
合素子であるＦＥＴ７を通してコンデンサカプセル１と
カップリング用コンデンサ４とに電荷が注入され、その
ゲート−ドレイン間の電圧が０．６Ｖ以下になると電荷
移動量が減少し、平衡状態に至るとゲート−ドレイン間
電圧はほぼ０Ｖとなる。
合素子であるＦＥＴ７を通してコンデンサカプセル１と
カップリング用コンデンサ４とに電荷が注入され、その
ゲート−ドレイン間の電圧が０．６Ｖ以下になると電荷
移動量が減少し、平衡状態に至るとゲート−ドレイン間
電圧はほぼ０Ｖとなる。
【００１０】平衡状態で音波が入ると、ＦＥＴ７のドレ
イン端子、すなわちカプセル１の非接地側にその音波に
比例した電気信号が現れる。しかしながら、この電気信
号は音波の入らない時を中心として正負に振れるため、
大振幅信号が入力されるとドレイン端子電位が直流バイ
アス電源電位に対して０．６Ｖを越えて負になる度合い
が多くなって電荷の移動が始まり、これが原因で上記の
電気信号に波形歪みが生ずるという欠点がある。
イン端子、すなわちカプセル１の非接地側にその音波に
比例した電気信号が現れる。しかしながら、この電気信
号は音波の入らない時を中心として正負に振れるため、
大振幅信号が入力されるとドレイン端子電位が直流バイ
アス電源電位に対して０．６Ｖを越えて負になる度合い
が多くなって電荷の移動が始まり、これが原因で上記の
電気信号に波形歪みが生ずるという欠点がある。
【００１１】本発明は、上記従来の欠点を解決するため
になされたもので、その目的は、電源投入時の電荷注入
によるノイズ発生時間が短く、また、大振幅入力に対し
ても波形歪みの心配がないコンデンサマイクロホンを提
供することにある。
になされたもので、その目的は、電源投入時の電荷注入
によるノイズ発生時間が短く、また、大振幅入力に対し
ても波形歪みの心配がないコンデンサマイクロホンを提
供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、所定の間隔をもって対設された振動膜お
よび固定電極を有するマイクロホンカプセルと、同上記
振動膜もしくは上記固定電極のいずれかに直流バイアス
電圧を印加する直流バイアス電源と、直流阻止用のカッ
プリングコンデンサを介して上記マイクロホンカプセル
の信号出力端に接続されるインピーダンス変換回路とを
備えてなるコンデンサマイクロホンにおいて、上記直流
バイアス電源から上記マイクロホンカプセルに至る電圧
供給路内に、一対のＰＮ接合素子をその極性を逆向きと
して並列に接続した逆並列回路を接続するとともに、上
記直流バイアス電源および上記逆並列回路の接続点と上
記インピーダンス変換回路の出力側との間に、ブートス
トラップ用コンデンサを接続してなることを特徴として
いる。
め、本発明は、所定の間隔をもって対設された振動膜お
よび固定電極を有するマイクロホンカプセルと、同上記
振動膜もしくは上記固定電極のいずれかに直流バイアス
電圧を印加する直流バイアス電源と、直流阻止用のカッ
プリングコンデンサを介して上記マイクロホンカプセル
の信号出力端に接続されるインピーダンス変換回路とを
備えてなるコンデンサマイクロホンにおいて、上記直流
バイアス電源から上記マイクロホンカプセルに至る電圧
供給路内に、一対のＰＮ接合素子をその極性を逆向きと
して並列に接続した逆並列回路を接続するとともに、上
記直流バイアス電源および上記逆並列回路の接続点と上
記インピーダンス変換回路の出力側との間に、ブートス
トラップ用コンデンサを接続してなることを特徴として
いる。
【００１３】この場合、上記ＰＮ接合素子としては、ダ
イオード、バイポーラトランジスタもしくは電界効果ト
ランジスタが好適である。
イオード、バイポーラトランジスタもしくは電界効果ト
ランジスタが好適である。
【００１４】また、上記インピーダンス変換回路は入出
力が同相であるとともに、その利得が１であることが好
ましい。さらには、上記直流バイアス電源に、上記イン
ピーダンス変換回路に対する過負荷を防止するための抵
抗を接続するとよい。
力が同相であるとともに、その利得が１であることが好
ましい。さらには、上記直流バイアス電源に、上記イン
ピーダンス変換回路に対する過負荷を防止するための抵
抗を接続するとよい。
【００１５】
【作用】上記の構成によれば、電源投入時のマイクロホ
ンカプセルおよびカップリング用コンデンサへの電荷注
入はＰＮ接合素子の逆並列回路を介して行なわれるた
め、従来の高抵抗を通しての電荷注入に比べてきわめて
短時間に電荷注入を行なうことができる。
ンカプセルおよびカップリング用コンデンサへの電荷注
入はＰＮ接合素子の逆並列回路を介して行なわれるた
め、従来の高抵抗を通しての電荷注入に比べてきわめて
短時間に電荷注入を行なうことができる。
【００１６】また、マイクロホンカプセルの非接地側に
現れる電気信号はカップリング用コンデンサを介してイ
ンピーダンス変換回路に入力され、低インピーダンス化
されて出力されるが、それと同じ信号がブートストラッ
プ用コンデンサを介して上記のＰＮ接合素子による逆並
列回路に同相で帰還されるため、逆並列回路の両端は上
記電気信号と同一振幅で振られることになるため電荷の
移動が発生せず、したがって、大振幅入力があったとし
てもその波形に歪みが生じることはない。
現れる電気信号はカップリング用コンデンサを介してイ
ンピーダンス変換回路に入力され、低インピーダンス化
されて出力されるが、それと同じ信号がブートストラッ
プ用コンデンサを介して上記のＰＮ接合素子による逆並
列回路に同相で帰還されるため、逆並列回路の両端は上
記電気信号と同一振幅で振られることになるため電荷の
移動が発生せず、したがって、大振幅入力があったとし
てもその波形に歪みが生じることはない。
【００１７】
【実施例】以下、本発明の実施例を図１および図２を参
照しながら説明する。なお、これらの図において、先に
説明した従来例と同一もしくは同一と見なせる構成要素
にはそれと同じ参照符号を付し、その説明は省略する。
照しながら説明する。なお、これらの図において、先に
説明した従来例と同一もしくは同一と見なせる構成要素
にはそれと同じ参照符号を付し、その説明は省略する。
【００１８】本発明は従来用いられていた高抵抗に代え
て、ダイオード、バイポーラトランジスタもしくは電界
効果トランジスタ（ＦＥＴ）などのＰＮ接合素子を用い
るとともに、インピーダンス変換回路から出力される出
力信号（入力信号と同相）をブートストラップ用コンデ
ンサを介して正帰還させるようにしたもので、図１に示
されている実施例においては、直流バイアス電源２から
マイクロホンカプセル１に至る電源供給路内に、一対の
ダイオード１１ａ，１１ｂをその極性を逆向きにして並
列に接続してなる逆並列回路１０が挿入され、直流バイ
アス電源２から抵抗１２およびその逆並列回路１０を通
してマイクロホンカプセル１に成極電圧を供給するよう
にしている。
て、ダイオード、バイポーラトランジスタもしくは電界
効果トランジスタ（ＦＥＴ）などのＰＮ接合素子を用い
るとともに、インピーダンス変換回路から出力される出
力信号（入力信号と同相）をブートストラップ用コンデ
ンサを介して正帰還させるようにしたもので、図１に示
されている実施例においては、直流バイアス電源２から
マイクロホンカプセル１に至る電源供給路内に、一対の
ダイオード１１ａ，１１ｂをその極性を逆向きにして並
列に接続してなる逆並列回路１０が挿入され、直流バイ
アス電源２から抵抗１２およびその逆並列回路１０を通
してマイクロホンカプセル１に成極電圧を供給するよう
にしている。
【００１９】また、直流バイアス電源２、より正確には
その抵抗１２および上記逆並列回路１０の接続点とイン
ピーダンス変換回路５の出力端子５ａとの間には、ブー
トストラップ用コンデンサ１３が接続されている。
その抵抗１２および上記逆並列回路１０の接続点とイン
ピーダンス変換回路５の出力端子５ａとの間には、ブー
トストラップ用コンデンサ１３が接続されている。
【００２０】ここで、インピーダンス変換回路５には、
その入力信号と出力信号とが同相であり、好ましくは利
得が１以下のものが用いられ、したがって、このインピ
ーダンス変換回路５から入力信号と同相の出力信号がブ
ートストラップ用コンデンサ１３を介して逆並列回路１
０に供給される。なお、入力信号と同相の出力信号を得
るインピーダンス変換回路５は、例えばＦＥＴによるソ
ースフォロワもしくは真空管によるカソードフォロワな
どにより構成することができる。
その入力信号と出力信号とが同相であり、好ましくは利
得が１以下のものが用いられ、したがって、このインピ
ーダンス変換回路５から入力信号と同相の出力信号がブ
ートストラップ用コンデンサ１３を介して逆並列回路１
０に供給される。なお、入力信号と同相の出力信号を得
るインピーダンス変換回路５は、例えばＦＥＴによるソ
ースフォロワもしくは真空管によるカソードフォロワな
どにより構成することができる。
【００２１】上記した構成において、例えば図示しない
電源スイッチを投入することにより、直流バイアス電源
２から抵抗１２および逆並列回路１０の一方のダイオー
ド１１ａ（電源が接地に対して負の場合には他方のダイ
オード１１ｂ）を介してマイクロホンカプセル１および
カップリング用コンデンサ４に電荷が注入される。
電源スイッチを投入することにより、直流バイアス電源
２から抵抗１２および逆並列回路１０の一方のダイオー
ド１１ａ（電源が接地に対して負の場合には他方のダイ
オード１１ｂ）を介してマイクロホンカプセル１および
カップリング用コンデンサ４に電荷が注入される。
【００２２】この場合、電荷注入によるノイズ発生時間
は、抵抗１２の抵抗値とブートストラップ用コンデンサ
１３の静電容量に依存するが、それらの抵抗値および静
電容量は、このマイクロホンの低周波特性とインピーダ
ンス変換回路５の負荷となることを考慮して、抵抗１２
の抵抗値は数１０ｋΩ〜１ＭΩ、コンデンサ１３の静電
容量は０．０１μＦ〜０．１μＦの範囲とされる。
は、抵抗１２の抵抗値とブートストラップ用コンデンサ
１３の静電容量に依存するが、それらの抵抗値および静
電容量は、このマイクロホンの低周波特性とインピーダ
ンス変換回路５の負荷となることを考慮して、抵抗１２
の抵抗値は数１０ｋΩ〜１ＭΩ、コンデンサ１３の静電
容量は０．０１μＦ〜０．１μＦの範囲とされる。
【００２３】この実施例では、抵抗１２の抵抗値が１０
０ｋΩ、コンデンサ１３の静電容量が０．１μＦとされ
ており、したがってその時定数は、 １００×１０３×０．１×１０−６＝０．０１秒 となり、従来の高抵抗を使用した場合に比べて、ノイズ
発生時間をきわめて短くすることができる。
０ｋΩ、コンデンサ１３の静電容量が０．１μＦとされ
ており、したがってその時定数は、 １００×１０３×０．１×１０−６＝０．０１秒 となり、従来の高抵抗を使用した場合に比べて、ノイズ
発生時間をきわめて短くすることができる。
【００２４】しかる後、マイクロホンカプセル１に音波
が入ると、その非接地側の極に音声による電気信号が現
れ、カップリング用コンデンサ４を通してインピーダン
ス変換回路５に入力され、同インピーダンス変換回路５
で低インピーダンス化されて出力される。
が入ると、その非接地側の極に音声による電気信号が現
れ、カップリング用コンデンサ４を通してインピーダン
ス変換回路５に入力され、同インピーダンス変換回路５
で低インピーダンス化されて出力される。
【００２５】この出力信号は上述したように入力信号と
同相であり、ブートストラップ用コンデンサ１３を介し
て抵抗１２と逆並列回路１０との間に供給されるため、
逆並列回路１０にはマイクロホンカプセル１から出力さ
れる電気信号と同相かつ同振幅の信号がフィードバック
される。これにより、逆並列回路１０のダイオード１１
ａ，１１ｂの両端は同一の振幅で振られ、その間での電
荷の移動が発生しないため、マイクロホンカプセル１に
大振幅の音波が入力されてもその波形に歪みが生ずるお
それはない。
同相であり、ブートストラップ用コンデンサ１３を介し
て抵抗１２と逆並列回路１０との間に供給されるため、
逆並列回路１０にはマイクロホンカプセル１から出力さ
れる電気信号と同相かつ同振幅の信号がフィードバック
される。これにより、逆並列回路１０のダイオード１１
ａ，１１ｂの両端は同一の振幅で振られ、その間での電
荷の移動が発生しないため、マイクロホンカプセル１に
大振幅の音波が入力されてもその波形に歪みが生ずるお
それはない。
【００２６】なお、上記実施例では一対のダイオード１
１ａ，１１ｂよりなる逆並列回路１０を使用している
が、この逆並列回路１０は図２（Ａ）に示されているよ
うに、例えば一対のＮＰＮ型トランジスタ１４ａ，１４
ｂをそれらのエミッタ−コレクタを互いに逆向きとして
並列接続したものであってもよく、また、同図（Ｂ）に
示されているように、一対のＦＥＴ１５ａ，１５ｂをそ
れらのソース−ドレインを逆向きとして並列接続したも
のであってもよい。いずれにしても、ＰＮ接合素子の選
定によっては、定常時のノイズレベルを従来の高抵抗時
よりも低く抑えることさえ可能となる。
１ａ，１１ｂよりなる逆並列回路１０を使用している
が、この逆並列回路１０は図２（Ａ）に示されているよ
うに、例えば一対のＮＰＮ型トランジスタ１４ａ，１４
ｂをそれらのエミッタ−コレクタを互いに逆向きとして
並列接続したものであってもよく、また、同図（Ｂ）に
示されているように、一対のＦＥＴ１５ａ，１５ｂをそ
れらのソース−ドレインを逆向きとして並列接続したも
のであってもよい。いずれにしても、ＰＮ接合素子の選
定によっては、定常時のノイズレベルを従来の高抵抗時
よりも低く抑えることさえ可能となる。
【００２７】さらに、上記実施例においては、直流バイ
アス電源２の出力側に抵抗１２を挿入しているが、この
抵抗１２はインピーダンス変換回路５の過負荷防止用と
して挿入したものであるため、直流バイアス電源２の可
聴帯域における内部インピーダンスが充分に大きい場合
には、ことさら抵抗１２を挿入する必要はない。
アス電源２の出力側に抵抗１２を挿入しているが、この
抵抗１２はインピーダンス変換回路５の過負荷防止用と
して挿入したものであるため、直流バイアス電源２の可
聴帯域における内部インピーダンスが充分に大きい場合
には、ことさら抵抗１２を挿入する必要はない。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
マイクロホンの電源接続時もしくは電源投入時に、マイ
クロホンカプセルおよびカップリング用コンデンサに対
する電荷の注入に起因するノイズ発生時間がきわめて短
くて済むとともに、大振幅音波の入力に対しても波形歪
みが生ずるおもれもない。
マイクロホンの電源接続時もしくは電源投入時に、マイ
クロホンカプセルおよびカップリング用コンデンサに対
する電荷の注入に起因するノイズ発生時間がきわめて短
くて済むとともに、大振幅音波の入力に対しても波形歪
みが生ずるおもれもない。
【００２９】また、ＰＮ接合素子を用いるものであるた
め、従来の高抵抗によるものに比べてコスト的な低減も
図れる。さらには、ＰＮ接合素子を適切に選択すること
により、従来の高抵抗によるものに比べて定常時の低ノ
イズ化が実現可能となる。
め、従来の高抵抗によるものに比べてコスト的な低減も
図れる。さらには、ＰＮ接合素子を適切に選択すること
により、従来の高抵抗によるものに比べて定常時の低ノ
イズ化が実現可能となる。
【図１】本発明によるコンデンサマイクロホンの一実施
例を示した回路図。
例を示した回路図。
【図２】同実施例に用いられている逆並列回路の別の構
成例を示した回路図。
成例を示した回路図。
【図３】第１従来例に係る回路図。
【図４】第２従来例に係る回路図。
１ マイクロホンカプセル ２ 直流バイアス電源 ４ カップリング用コンデンサ ５ インピーダンス変換回路 １０ 逆並列回路 １１ａ，１１ｂ ダイオード １２ 抵抗 １３ ブートストラップ用コンデンサ
Claims (6)
- 【請求項１】 所定の間隔をもって対設された振動膜お
よび固定電極を有するマイクロホンカプセルと、同上記
振動膜もしくは上記固定電極のいずれかに直流バイアス
電圧を印加する直流バイアス電源と、直流阻止用のカッ
プリングコンデンサを介して上記マイクロホンカプセル
の信号出力端に接続されるインピーダンス変換回路とを
備えてなるコンデンサマイクロホンにおいて、上記直流
バイアス電源から上記マイクロホンカプセルに至る電圧
供給路内に、一対のＰＮ接合素子をその極性を逆向きと
して並列に接続した逆並列回路を接続するとともに、上
記直流バイアス電源および上記逆並列回路の接続点と上
記インピーダンス変換回路の出力側との間に、ブートス
トラップ用コンデンサを接続してなることを特徴とする
コンデンサマイクロホン。 - 【請求項２】 上記ＰＮ接合素子がダイオードからなる
ことを特徴とする請求項１に記載のコンデンサマイクロ
ホン。 - 【請求項３】 上記ＰＮ接合素子がバイポーラトランジ
スタからなることを特徴とする請求項１に記載のコンデ
ンサマイクロホン。 - 【請求項４】 上記ＰＮ接合素子が電界効果トランジス
タからなることを特徴とする請求項１に記載のコンデン
サマイクロホン。 - 【請求項５】 上記インピーダンス変換回路は入出力が
同相であるとともに、その利得が１以下とされているこ
とを特徴とする請求項１に記載のコンデンサマイクロホ
ン。 - 【請求項６】 上記直流バイアス電源には、上記インピ
ーダンス変換回路に対する過負荷を防止するための抵抗
が接続されていることを特徴とする請求項１に記載のコ
ンデンサマイクロホン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33729194A JP3371045B2 (ja) | 1994-12-26 | 1994-12-26 | コンデンサマイクロホン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33729194A JP3371045B2 (ja) | 1994-12-26 | 1994-12-26 | コンデンサマイクロホン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08182092A true JPH08182092A (ja) | 1996-07-12 |
| JP3371045B2 JP3371045B2 (ja) | 2003-01-27 |
Family
ID=18307243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33729194A Expired - Fee Related JP3371045B2 (ja) | 1994-12-26 | 1994-12-26 | コンデンサマイクロホン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3371045B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1355416A1 (en) * | 2002-04-18 | 2003-10-22 | Sonionmicrotronic Nederland B.V. | CMOS high impedance circuit |
| JP2005328345A (ja) * | 2004-05-14 | 2005-11-24 | Audio Technica Corp | コンデンサマイクロホン |
| AT413922B (de) * | 2001-02-14 | 2006-07-15 | Akg Acoustics Gmbh | Elektroakustischer wandler |
| WO2008053857A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Dispositif d'amplification |
| JP2010233102A (ja) * | 2009-03-27 | 2010-10-14 | Asahi Kasei Electronics Co Ltd | バイアス回路、マイク回路 |
| JP2011520370A (ja) * | 2008-05-05 | 2011-07-14 | エプコス ピーティーイー リミテッド | 高速で精密な電荷ポンプ |
| US8150073B2 (en) | 2006-04-07 | 2012-04-03 | Kabushiki Kaisha Toshiba | Impedance converting circuit and electronic device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101136000B1 (ko) * | 2005-10-05 | 2012-04-17 | 엘지전자 주식회사 | 바이어스가 안정화된 듀얼 마이크로폰 회로 |
-
1994
- 1994-12-26 JP JP33729194A patent/JP3371045B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT413922B (de) * | 2001-02-14 | 2006-07-15 | Akg Acoustics Gmbh | Elektroakustischer wandler |
| EP1355416A1 (en) * | 2002-04-18 | 2003-10-22 | Sonionmicrotronic Nederland B.V. | CMOS high impedance circuit |
| US7149317B2 (en) | 2002-04-18 | 2006-12-12 | Sonionmicrotronic Nederland B.V. | CMOS high impedance circuit |
| JP2005328345A (ja) * | 2004-05-14 | 2005-11-24 | Audio Technica Corp | コンデンサマイクロホン |
| US8150073B2 (en) | 2006-04-07 | 2012-04-03 | Kabushiki Kaisha Toshiba | Impedance converting circuit and electronic device |
| WO2008053857A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Dispositif d'amplification |
| US7924090B2 (en) | 2006-10-31 | 2011-04-12 | Panasonic Corporation | Amplifying device |
| JP2011520370A (ja) * | 2008-05-05 | 2011-07-14 | エプコス ピーティーイー リミテッド | 高速で精密な電荷ポンプ |
| US8666095B2 (en) | 2008-05-05 | 2014-03-04 | Epcos Pte Ltd | Fast precision charge pump |
| JP2010233102A (ja) * | 2009-03-27 | 2010-10-14 | Asahi Kasei Electronics Co Ltd | バイアス回路、マイク回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3371045B2 (ja) | 2003-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8983090B2 (en) | MEMS microphone using noise filter | |
| US4628214A (en) | Back bias generator | |
| KR840003162A (ko) | 이득 제어 증폭기 | |
| JPH0591721A (ja) | チヤージポンプ装置 | |
| JPH043110B2 (ja) | ||
| JP3371045B2 (ja) | コンデンサマイクロホン | |
| US8339161B2 (en) | High performance voltage buffers with distortion cancellation | |
| US8106706B2 (en) | DC biasing circuit for a metal oxide semiconductor transistor | |
| JPH09260964A (ja) | 高周波増幅回路 | |
| US6441688B1 (en) | Single-to-differential buffer amplifier | |
| JP3148348B2 (ja) | 変位比例型変換器の前置減衰器 | |
| US5065114A (en) | Circuit configuration for an amplifier stage | |
| TW432784B (en) | Positive and negative voltage clamp for a wireless communication input circuit | |
| JPH0771357B2 (ja) | コンデンサマイクロホン出力回路 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JPH01317077A (ja) | クランプ回路 | |
| US3454888A (en) | Transistorized power amplifier using two series connected transistors driven by an emitter-coupled pair of transistors | |
| KR0185382B1 (ko) | 증폭기 및 캐패시터를 포함하는 필터 회로 | |
| US6556092B1 (en) | Low consumption oscillator | |
| JPH0946149A (ja) | 音声ミュート回路 | |
| KR102361021B1 (ko) | 전치 증폭장치 | |
| JP2003060046A (ja) | 半導体集積回路およびそれを用いた電子装置 | |
| JP2006222487A (ja) | マルチバイブレータ回路 | |
| JPS61177766A (ja) | 基板バイアス発生回路 | |
| JPH0374534B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021009 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141115 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |