JPH06261386A - ミューティング制御回路 - Google Patents
ミューティング制御回路Info
- Publication number
- JPH06261386A JPH06261386A JP5045569A JP4556993A JPH06261386A JP H06261386 A JPH06261386 A JP H06261386A JP 5045569 A JP5045569 A JP 5045569A JP 4556993 A JP4556993 A JP 4556993A JP H06261386 A JPH06261386 A JP H06261386A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- transistor
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/02—Circuits for transducers, loudspeakers or microphones for preventing acoustic reaction, i.e. acoustic oscillatory feedback
Abstract
(57)【要約】
【目的】 リレー回路等を使用せずに、パワーアンプの
出力電圧のミューティングを制御し、ローコスト化、信
頼性の向上、小型化、及び音質の向上を図る。 【構成】 パワーアンプの出力電圧のミューティングを
制御するためのミューティング制御回路は、アンプ回路
の電源投入を検出し、電源投入を検出してから所定時間
経過後に電源投入検出信号を出力する電源投入検出装置
と、アンプ回路内で発生する異常電圧を検出し、異常検
出信号を出力する異常電圧検出装置と、電源投入検出信
号の受信に基づき、パワーアンプのトランジスタをター
ンオンし、異常検出信号の受信に基づき、パワーアンプ
のトランジスタをカットオフするためのターンオン・カ
ットオフ手段と、を備えている。
出力電圧のミューティングを制御し、ローコスト化、信
頼性の向上、小型化、及び音質の向上を図る。 【構成】 パワーアンプの出力電圧のミューティングを
制御するためのミューティング制御回路は、アンプ回路
の電源投入を検出し、電源投入を検出してから所定時間
経過後に電源投入検出信号を出力する電源投入検出装置
と、アンプ回路内で発生する異常電圧を検出し、異常検
出信号を出力する異常電圧検出装置と、電源投入検出信
号の受信に基づき、パワーアンプのトランジスタをター
ンオンし、異常検出信号の受信に基づき、パワーアンプ
のトランジスタをカットオフするためのターンオン・カ
ットオフ手段と、を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、オーディオ用パワーア
ンプ等において、ショックノイズの発生を防止するのに
使用されるミューティング装置の改良に関する。
ンプ等において、ショックノイズの発生を防止するのに
使用されるミューティング装置の改良に関する。
【０００２】
【従来の技術】一般に、オーディオ用パワーアンプ等に
おいては、プッシュプル増幅段のトランジスタのターン
オンタイミングのアンバランス、帰還ループ中のコンデ
ンサに電荷が充電される等の原因から、電源のオン・オ
フ時にポップ音が生じる。この過渡的なショックノイズ
は、聴取者の聴取ムードを壊してしまうばかりでなく、
最悪の場合には高価なスピーカを破損させてしまう場合
もしばしばある。
おいては、プッシュプル増幅段のトランジスタのターン
オンタイミングのアンバランス、帰還ループ中のコンデ
ンサに電荷が充電される等の原因から、電源のオン・オ
フ時にポップ音が生じる。この過渡的なショックノイズ
は、聴取者の聴取ムードを壊してしまうばかりでなく、
最悪の場合には高価なスピーカを破損させてしまう場合
もしばしばある。
【０００３】そこで、従来より、パワーアンプとスピー
カとの間に、遅延回路と組み合わせたリレー回路を設
け、ポップ音を防止していた。図４は、従来のオーディ
オ用パワーアンプにおけるポップ音を防止するための回
路構成を示す図である。パワーアンプの電源スイッチ１
０１をオンすると、交流電圧が電源トランス１０２を介
して整流回路、平滑回路等からなる電源回路１０３に供
給され、電源回路１０３は、所定の正負直流電圧をパワ
ーアンプ１０５に供給する。一方、電源スイッチ１０１
をオンすると、整流回路、比較回路等からなるパワーＯ
Ｎ検出回路１０４にも交流電圧が供給され、電源スイッ
チ１０１がオンされたことを示すＯＮ検知信号がリレー
回路１０８に供給される。リレー回路１０８にＯＮ検知
信号が供給されると、リレー回路１０８は内蔵するオン
ディレイタイマーの働きにより、ＯＮ検知信号受信の数
秒後に接続状態となり、入力端子１０６から入力され、
パワーアンプ１０５によって増幅された出力信号を出力
端子１０９に供給する。
カとの間に、遅延回路と組み合わせたリレー回路を設
け、ポップ音を防止していた。図４は、従来のオーディ
オ用パワーアンプにおけるポップ音を防止するための回
路構成を示す図である。パワーアンプの電源スイッチ１
０１をオンすると、交流電圧が電源トランス１０２を介
して整流回路、平滑回路等からなる電源回路１０３に供
給され、電源回路１０３は、所定の正負直流電圧をパワ
ーアンプ１０５に供給する。一方、電源スイッチ１０１
をオンすると、整流回路、比較回路等からなるパワーＯ
Ｎ検出回路１０４にも交流電圧が供給され、電源スイッ
チ１０１がオンされたことを示すＯＮ検知信号がリレー
回路１０８に供給される。リレー回路１０８にＯＮ検知
信号が供給されると、リレー回路１０８は内蔵するオン
ディレイタイマーの働きにより、ＯＮ検知信号受信の数
秒後に接続状態となり、入力端子１０６から入力され、
パワーアンプ１０５によって増幅された出力信号を出力
端子１０９に供給する。
【０００４】一方、パワーアンプの電源スイッチ１０１
をオフすると、直流電圧がパワーアンプ１０５に供給さ
れなくなるとともに、パワーＯＮ検出回路１０４にも交
流電圧が供給されなくなり、電源スイッチ１０１がオフ
されたことを示すＯＦＦ検知信号がリレー回路１０８に
供給される。リレー回路１０８にＯＦＦ検知信号が供給
されると、リレー回路１０８は、ＯＦＦ検知信号受信後
直ちに解放状態となり、入力端子１０６からのパワーア
ンプ１０５を介して供給される信号の出力端子１０９へ
の供給を停止させる。
をオフすると、直流電圧がパワーアンプ１０５に供給さ
れなくなるとともに、パワーＯＮ検出回路１０４にも交
流電圧が供給されなくなり、電源スイッチ１０１がオフ
されたことを示すＯＦＦ検知信号がリレー回路１０８に
供給される。リレー回路１０８にＯＦＦ検知信号が供給
されると、リレー回路１０８は、ＯＦＦ検知信号受信後
直ちに解放状態となり、入力端子１０６からのパワーア
ンプ１０５を介して供給される信号の出力端子１０９へ
の供給を停止させる。
【０００５】
【発明が解決しようとする課題】しかしながら、リレー
回路は高価であるとともに信頼性が低く、またリレー回
路を使用すると、パワーアンプ等の製品の小型化が困難
となり、更には音質を劣化させる原因ともなる。
回路は高価であるとともに信頼性が低く、またリレー回
路を使用すると、パワーアンプ等の製品の小型化が困難
となり、更には音質を劣化させる原因ともなる。
【０００６】本発明は、上記問題点を解消することを目
的としている。
的としている。
【０００７】
【課題を解決するための手段】本発明によるパワーアン
プの出力電圧のミューティングを制御するためのミュー
ティング制御回路は、パワーアンプの出力電圧のミュー
ティングを制御するためのミューティング制御回路にお
いて、アンプ回路の電源投入を検出し、電源投入を検出
してから所定時間経過後に電源投入検出信号を出力する
電源投入検出装置と、アンプ回路内で発生する異常電圧
を検出し、異常検出信号を出力する異常電圧検出装置
と、前記電源投入検出信号の受信に基づき、前記パワー
アンプのトランジスタをターンオンし、前記異常検出信
号の受信に基づき、前記パワーアンプのトランジスタを
カットオフするためのターンオン・カットオフ手段とを
備えていることを特徴とする。
プの出力電圧のミューティングを制御するためのミュー
ティング制御回路は、パワーアンプの出力電圧のミュー
ティングを制御するためのミューティング制御回路にお
いて、アンプ回路の電源投入を検出し、電源投入を検出
してから所定時間経過後に電源投入検出信号を出力する
電源投入検出装置と、アンプ回路内で発生する異常電圧
を検出し、異常検出信号を出力する異常電圧検出装置
と、前記電源投入検出信号の受信に基づき、前記パワー
アンプのトランジスタをターンオンし、前記異常検出信
号の受信に基づき、前記パワーアンプのトランジスタを
カットオフするためのターンオン・カットオフ手段とを
備えていることを特徴とする。
【０００８】
【作用】上記本発明の構成によれば、電源投入検出装置
は、アンプ回路の電源投入を検出すると、電源投入を検
出してから所定時間経過後に電源投入検出信号をターン
オン・カットオフ手段に出力する。前記電源投入検出信
号の受信に基づき、ターンオン・カットオフ手段は、前
記パワーアンプのトランジスタをターンオンする。
は、アンプ回路の電源投入を検出すると、電源投入を検
出してから所定時間経過後に電源投入検出信号をターン
オン・カットオフ手段に出力する。前記電源投入検出信
号の受信に基づき、ターンオン・カットオフ手段は、前
記パワーアンプのトランジスタをターンオンする。
【０００９】また、異常電圧検出装置は、アンプ回路内
で発生する異常電圧を検出し、異常検出信号を出力す
る。前記異常検出信号の受信に基づき、ターンオン・カ
ットオフ手段は、前記パワーアンプのトランジスタをカ
ットオフする。
で発生する異常電圧を検出し、異常検出信号を出力す
る。前記異常検出信号の受信に基づき、ターンオン・カ
ットオフ手段は、前記パワーアンプのトランジスタをカ
ットオフする。
【００１０】すなわち、電源投入検出信号及び異常検出
信号を制御信号とし、ターンオン・カットオフ手段によ
って出力段のバイアス電圧を制御し、出力段のトランジ
スタのオン・オフを制御するように作用する。このよう
にして、リレー回路等を使用せずに、出力段のバイアス
電圧を制御し、パワーアンプの出力電圧のミューティン
グを制御することができる。
信号を制御信号とし、ターンオン・カットオフ手段によ
って出力段のバイアス電圧を制御し、出力段のトランジ
スタのオン・オフを制御するように作用する。このよう
にして、リレー回路等を使用せずに、出力段のバイアス
電圧を制御し、パワーアンプの出力電圧のミューティン
グを制御することができる。
【００１１】
【実施例】以下、図面を参照して本発明を実施例につき
説明する。図１は、本発明によるミューティング制御回
路を備えているパワーアンプの一実施例を示す回路図で
ある。
説明する。図１は、本発明によるミューティング制御回
路を備えているパワーアンプの一実施例を示す回路図で
ある。
【００１２】まず、回路構成を説明する。図１に示すパ
ワーアンプは、オペアンプ１１と、電圧合成回路１２
と、温度補償兼バイアス設定回路１３と、プッシュプル
増幅段１４と、を備えている。電圧合成回路１２は、抵
抗Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 の直列接続を備え、抵抗Ｒ4
と抵抗Ｒ5 との接続点とオペアンプ１１の出力端子とが
接続されている。温度補償兼バイアス設定回路１３は、
抵抗Ｒ7 、抵抗Ｒ8 の直列接続と、トランジスタＱ1 と
を備え、抵抗Ｒ7 と抵抗Ｒ8 との接続点にトランジスタ
Ｑ1 のベースが接続されている。プッシュプル増幅段１
４は、コレクタ出力型のプッシュプル電力増幅回路であ
り、ドライバ段のトランジスタＱ2 ，Ｑ3と、出力段の
トランジスタＱ4 ，Ｑ5 と、固定バイアス用の抵抗
Ｒ13，Ｒ14とを備えている。ここで、トランジスタＱ2
のコレクタがトランジスタＱ4 のベースに接続されてお
り、トランジスタＱ3 のコレクタがトランジスタＱ5 の
ベースに接続されている。トランジスタＱ2 のエミッタ
が、抵抗Ｒ9 ，Ｒ10を介してトランジスタＱ3 のエミッ
タに接続されている。トランジスタＱ4 のコレクタがト
ランジスタＱ5 のコレクタに接続されている。また、ト
ランジスタＱ4 ，Ｑ5 のエミッタとベースとの間にそれ
ぞれ抵抗Ｒ13，Ｒ14が接続され、トランジスタＱ4，Ｑ
5 のエミッタが、それぞれ電源電圧＋Ｖcc，−Ｖccに接
続されている。更に、トランジスタＱ2 のベースが、ト
ランジスタＱ1 のコレクタ、抵抗Ｒ7 の一端、及び抵抗
Ｒ3 と抵抗Ｒ4 との接続点に接続され、トランジスタＱ
3 のベースが、トランジスタＱ1 のエミッタ、抵抗Ｒ8
の一端、及び抵抗Ｒ5 と抵抗Ｒ6 との接続点に接続され
ている。
ワーアンプは、オペアンプ１１と、電圧合成回路１２
と、温度補償兼バイアス設定回路１３と、プッシュプル
増幅段１４と、を備えている。電圧合成回路１２は、抵
抗Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 の直列接続を備え、抵抗Ｒ4
と抵抗Ｒ5 との接続点とオペアンプ１１の出力端子とが
接続されている。温度補償兼バイアス設定回路１３は、
抵抗Ｒ7 、抵抗Ｒ8 の直列接続と、トランジスタＱ1 と
を備え、抵抗Ｒ7 と抵抗Ｒ8 との接続点にトランジスタ
Ｑ1 のベースが接続されている。プッシュプル増幅段１
４は、コレクタ出力型のプッシュプル電力増幅回路であ
り、ドライバ段のトランジスタＱ2 ，Ｑ3と、出力段の
トランジスタＱ4 ，Ｑ5 と、固定バイアス用の抵抗
Ｒ13，Ｒ14とを備えている。ここで、トランジスタＱ2
のコレクタがトランジスタＱ4 のベースに接続されてお
り、トランジスタＱ3 のコレクタがトランジスタＱ5 の
ベースに接続されている。トランジスタＱ2 のエミッタ
が、抵抗Ｒ9 ，Ｒ10を介してトランジスタＱ3 のエミッ
タに接続されている。トランジスタＱ4 のコレクタがト
ランジスタＱ5 のコレクタに接続されている。また、ト
ランジスタＱ4 ，Ｑ5 のエミッタとベースとの間にそれ
ぞれ抵抗Ｒ13，Ｒ14が接続され、トランジスタＱ4，Ｑ
5 のエミッタが、それぞれ電源電圧＋Ｖcc，−Ｖccに接
続されている。更に、トランジスタＱ2 のベースが、ト
ランジスタＱ1 のコレクタ、抵抗Ｒ7 の一端、及び抵抗
Ｒ3 と抵抗Ｒ4 との接続点に接続され、トランジスタＱ
3 のベースが、トランジスタＱ1 のエミッタ、抵抗Ｒ8
の一端、及び抵抗Ｒ5 と抵抗Ｒ6 との接続点に接続され
ている。
【００１３】次に、図１に示すパワーアンプの動作を説
明する。オペアンプ１１には、電源スイッチ２６をＯＮ
し、かつ後述するように制御端子ＣＯＮＴの電圧が高レ
ベルである条件において、電源電圧として＋ＶA ，−Ｖ
A が供給される。入力信号がオペアンプ１１の非反転入
力端子に供給され、オペアンプ１１の出力信号が、電圧
合成回路１２の抵抗Ｒ4 と抵抗Ｒ5 との接続点に供給さ
れる。電圧合成回路１２の両端には、オペアンプ１１と
同様バイアス電圧＋ＶA ，−ＶA が供給される。電圧合
成回路１２は、抵抗Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 によって、
バイアス電圧＋ＶA ，−ＶA を、バイアス電圧＋ＶB ，
−ＶB に分圧するとともに、オペアンプ１１からの直流
入力を合成するための回路である。前記バイアス電圧＋
ＶB ，−ＶB は、温度補償兼バイアス設定回路１３を介
してコレクタ出力型のプッシュプル増幅段１４のドライ
バ段のトランジスタＱ2 ，Ｑ3 に供給される。ここで、
温度補償兼バイアス設定回路１３は、トランジスタＱ1
の温度の変化によるベース・エミッタ間電圧の変化によ
ってトランジスタＱ2 〜Ｑ5 の温度補償を行うため、ト
ランジスタＱ2 ，Ｑ3 のベース間電圧を一定に保ち、プ
ッシュプル増幅段１４全体のバイアス電流を決定するた
めの回路である。ここで抵抗Ｒ7 ，Ｒ8 によって、トラ
ンジスタＱ1 のベース・エミッタ間電圧の（Ｒ7 ＋
Ｒ8 ）／Ｒ8 倍がコレクタ・エミッタ間電圧となる。前
記バイアス電圧＋ＶB ，−ＶB の供給によって、ドライ
バ段のトランジスタＱ2 ，Ｑ3 が同時にＯＮされ、出力
段のトランジスタＱ4 ，Ｑ5 が駆動され、出力ｖ0 が出
力端子OUT に供給されるとともに、抵抗Ｒ2 を介してオ
ペアンプ１１の反転入力端子に帰還される。なお、コン
デンサＣ1 は、直流成分を遮断し、直流に対しては１０
０％の負帰還をかけるためのものである。直流に対して
は抵抗Ｒ1 とＲ2 により回路全体のゲインが決定され
る。また、出力ｖ0 は直流電圧検出回路１５にも供給さ
れる。直流電圧検出回路１５は、出力ｖ0 内に直流電圧
成分が検出される場合、高論理レベル信号を図３の端子
Ａに供給し、直流電圧成分が検出されない場合、低論理
レベル信号を図３の端子Ａに供給する。
明する。オペアンプ１１には、電源スイッチ２６をＯＮ
し、かつ後述するように制御端子ＣＯＮＴの電圧が高レ
ベルである条件において、電源電圧として＋ＶA ，−Ｖ
A が供給される。入力信号がオペアンプ１１の非反転入
力端子に供給され、オペアンプ１１の出力信号が、電圧
合成回路１２の抵抗Ｒ4 と抵抗Ｒ5 との接続点に供給さ
れる。電圧合成回路１２の両端には、オペアンプ１１と
同様バイアス電圧＋ＶA ，−ＶA が供給される。電圧合
成回路１２は、抵抗Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 によって、
バイアス電圧＋ＶA ，−ＶA を、バイアス電圧＋ＶB ，
−ＶB に分圧するとともに、オペアンプ１１からの直流
入力を合成するための回路である。前記バイアス電圧＋
ＶB ，−ＶB は、温度補償兼バイアス設定回路１３を介
してコレクタ出力型のプッシュプル増幅段１４のドライ
バ段のトランジスタＱ2 ，Ｑ3 に供給される。ここで、
温度補償兼バイアス設定回路１３は、トランジスタＱ1
の温度の変化によるベース・エミッタ間電圧の変化によ
ってトランジスタＱ2 〜Ｑ5 の温度補償を行うため、ト
ランジスタＱ2 ，Ｑ3 のベース間電圧を一定に保ち、プ
ッシュプル増幅段１４全体のバイアス電流を決定するた
めの回路である。ここで抵抗Ｒ7 ，Ｒ8 によって、トラ
ンジスタＱ1 のベース・エミッタ間電圧の（Ｒ7 ＋
Ｒ8 ）／Ｒ8 倍がコレクタ・エミッタ間電圧となる。前
記バイアス電圧＋ＶB ，−ＶB の供給によって、ドライ
バ段のトランジスタＱ2 ，Ｑ3 が同時にＯＮされ、出力
段のトランジスタＱ4 ，Ｑ5 が駆動され、出力ｖ0 が出
力端子OUT に供給されるとともに、抵抗Ｒ2 を介してオ
ペアンプ１１の反転入力端子に帰還される。なお、コン
デンサＣ1 は、直流成分を遮断し、直流に対しては１０
０％の負帰還をかけるためのものである。直流に対して
は抵抗Ｒ1 とＲ2 により回路全体のゲインが決定され
る。また、出力ｖ0 は直流電圧検出回路１５にも供給さ
れる。直流電圧検出回路１５は、出力ｖ0 内に直流電圧
成分が検出される場合、高論理レベル信号を図３の端子
Ａに供給し、直流電圧成分が検出されない場合、低論理
レベル信号を図３の端子Ａに供給する。
【００１４】一方、電源スイッチをＯＦＦする等により
後述するように制御端子ＣＯＮＴの電圧が低レベルの条
件になると、オペアンプ１１に、電源電圧＋ＶA ，−Ｖ
A が供給されなくなり、入力信号がオペアンプ１１の非
反転入力端子に供給されても、オペアンプ１１において
信号が増幅されなくなる。また、同時に電圧合成回路１
２の両端におけるバイアス電圧＋ＶA ，−ＶA の供給も
停止される。これにより、前記バイアス電圧＋ＶB ，−
ＶB もほぼゼロとなり、プッシュプル増幅段１４のドラ
イバ段のトランジスタＱ2 ，Ｑ3 及び出力段のトランジ
スタＱ4 ，Ｑ5がすべて同時にカットオフされ、出力ｖ
0 がミューティングされる。
後述するように制御端子ＣＯＮＴの電圧が低レベルの条
件になると、オペアンプ１１に、電源電圧＋ＶA ，−Ｖ
A が供給されなくなり、入力信号がオペアンプ１１の非
反転入力端子に供給されても、オペアンプ１１において
信号が増幅されなくなる。また、同時に電圧合成回路１
２の両端におけるバイアス電圧＋ＶA ，−ＶA の供給も
停止される。これにより、前記バイアス電圧＋ＶB ，−
ＶB もほぼゼロとなり、プッシュプル増幅段１４のドラ
イバ段のトランジスタＱ2 ，Ｑ3 及び出力段のトランジ
スタＱ4 ，Ｑ5がすべて同時にカットオフされ、出力ｖ
0 がミューティングされる。
【００１５】なお、出力端子OUT とアース間に接続され
た抵抗Ｒ11、Ｒ12の分圧回路はドライバ段に局部的に負
帰還をかけてドライバ段と出力段のレベル配分を設定す
るものである。
た抵抗Ｒ11、Ｒ12の分圧回路はドライバ段に局部的に負
帰還をかけてドライバ段と出力段のレベル配分を設定す
るものである。
【００１６】図２は、図１に示すパワーアンプの電源部
を示す回路図である。パワーアンプの電源部は、主電源
回路２１、電源検出回路２２、オンディレイタイマ２
３、副電源回路２４、及びバイアス電圧発生回路２５を
備えている。当該バイアス電圧発生回路２５は、トラン
ジスタＱ8 ，Ｑ9 ，Ｑ10，Ｑ11と、抵抗Ｒ17、Ｒ18、Ｒ
19、Ｒ20とを備えている。トランジスタＱ9 のベースは
CONT端子に接続され、トランジスタＱ9 のコレクタは抵
抗Ｒ18を介してトランジスタＱ8 のベースに接続され、
トランジスタＱ9 エミッタはトランジスタＱ10のエミッ
タに接続されている。トランジスタＱ10のベースはアー
スされると共に、トランジスタＱ10のコレクタは抵抗Ｒ
20を介してトランジスタＱ11のベースに接続されてい
る。また、トランジスタＱ8 のエミッタとベースとの間
に抵抗Ｒ17が接続されているとともに、トランジスタＱ
8 のエミッタが副電源回路２４の正の出力端子に接続さ
れている。トランジスタＱ11のエミッタとベースとの間
に抵抗Ｒ19が接続されるとともに、トランジスタＱ11の
エミッタが副電源回路２４の負の出力端子に接続されて
いる。
を示す回路図である。パワーアンプの電源部は、主電源
回路２１、電源検出回路２２、オンディレイタイマ２
３、副電源回路２４、及びバイアス電圧発生回路２５を
備えている。当該バイアス電圧発生回路２５は、トラン
ジスタＱ8 ，Ｑ9 ，Ｑ10，Ｑ11と、抵抗Ｒ17、Ｒ18、Ｒ
19、Ｒ20とを備えている。トランジスタＱ9 のベースは
CONT端子に接続され、トランジスタＱ9 のコレクタは抵
抗Ｒ18を介してトランジスタＱ8 のベースに接続され、
トランジスタＱ9 エミッタはトランジスタＱ10のエミッ
タに接続されている。トランジスタＱ10のベースはアー
スされると共に、トランジスタＱ10のコレクタは抵抗Ｒ
20を介してトランジスタＱ11のベースに接続されてい
る。また、トランジスタＱ8 のエミッタとベースとの間
に抵抗Ｒ17が接続されているとともに、トランジスタＱ
8 のエミッタが副電源回路２４の正の出力端子に接続さ
れている。トランジスタＱ11のエミッタとベースとの間
に抵抗Ｒ19が接続されるとともに、トランジスタＱ11の
エミッタが副電源回路２４の負の出力端子に接続されて
いる。
【００１７】電源スイッチ２５をＯＮすると、ＡＣ電源
が、トランスを介して、主電源回路２１、電源検出回路
２２及び副電源回路２４に供給される。出力電源回路２
１は整流回路、平滑回路等からなり、図１に示すプッシ
ュプル増幅段１４の正負直流電源電圧＋Ｖcc，−Ｖccを
発生させる。電源検出回路２２は、整流回路、比較回路
等からなり電源スイッチ２６がＯＮされたことを検出す
ると、電源投入検出信号をオンディレイタイマ２３に供
給する。オンディレイタイマ２４は、整流回路、平滑回
路、電圧安定化回路等からなり、電源投入検出信号の受
信時から所定時間後、高論理レベル信号を端子Ｂに供給
する。副電源回路２４は整流回路、平滑回路、電圧安定
化回路等からなり、バイアス電圧発生回路２５に正負電
源を供給し、当該バイアス電圧発生回路２５は、図１に
示す電圧合成回路１２にバイアス電圧＋ＶA ，−ＶA を
供給する。バイアス電圧発生回路２５において、CONT端
子に供給されるコントロール信号が高論理レベルである
とき、スイッチングトランジスタＱ9 がＯＮ状態とな
り、トランジスタＱ8 ，Ｑ10，Ｑ11もＯＮ状態となり、
バイアス電圧＋ＶA ，−ＶA が同時に供給される。ここ
で、PNP 型トランジスタＱ8 及びNPN 型トランジスタＱ
11は、副電源回路２４から供給される電流を通過させる
ためのスイッチングトランジスタであり、トランジスタ
Ｑ10は、CONT端子の基準電圧を定め、トランジスタＱ11
の動作を確定し、Ｑ11に電流を供給するために設けられ
ている。なお、抵抗Ｒ17、Ｒ19は、それぞれトランジス
タＱ8 ，Ｑ11のカセットオフ用抵抗であり、抵抗Ｒ18、
Ｒ20は、バイアス用抵抗である。
が、トランスを介して、主電源回路２１、電源検出回路
２２及び副電源回路２４に供給される。出力電源回路２
１は整流回路、平滑回路等からなり、図１に示すプッシ
ュプル増幅段１４の正負直流電源電圧＋Ｖcc，−Ｖccを
発生させる。電源検出回路２２は、整流回路、比較回路
等からなり電源スイッチ２６がＯＮされたことを検出す
ると、電源投入検出信号をオンディレイタイマ２３に供
給する。オンディレイタイマ２４は、整流回路、平滑回
路、電圧安定化回路等からなり、電源投入検出信号の受
信時から所定時間後、高論理レベル信号を端子Ｂに供給
する。副電源回路２４は整流回路、平滑回路、電圧安定
化回路等からなり、バイアス電圧発生回路２５に正負電
源を供給し、当該バイアス電圧発生回路２５は、図１に
示す電圧合成回路１２にバイアス電圧＋ＶA ，−ＶA を
供給する。バイアス電圧発生回路２５において、CONT端
子に供給されるコントロール信号が高論理レベルである
とき、スイッチングトランジスタＱ9 がＯＮ状態とな
り、トランジスタＱ8 ，Ｑ10，Ｑ11もＯＮ状態となり、
バイアス電圧＋ＶA ，−ＶA が同時に供給される。ここ
で、PNP 型トランジスタＱ8 及びNPN 型トランジスタＱ
11は、副電源回路２４から供給される電流を通過させる
ためのスイッチングトランジスタであり、トランジスタ
Ｑ10は、CONT端子の基準電圧を定め、トランジスタＱ11
の動作を確定し、Ｑ11に電流を供給するために設けられ
ている。なお、抵抗Ｒ17、Ｒ19は、それぞれトランジス
タＱ8 ，Ｑ11のカセットオフ用抵抗であり、抵抗Ｒ18、
Ｒ20は、バイアス用抵抗である。
【００１８】図３は、本発明によるミューティング制御
回路のコントロール信号発生部を示す図である。図１の
端子Ａから供給される論理レベル信号、及びＣ端子に供
給されるファンクション切換時等に出力信号をミューテ
ィングするため等の図示しないミューティング信号がNO
T 論理素子を介してAND ゲート31に入力されるととも
に、図２のＢ端子から供給される論理レベル信号もAND
ゲート31に入力される。これらの入力信号に基づき，AN
D ゲート31は、コントロール信号を図２のCONT端子に供
給する。すなわち、端子Ａから供給される信号が低論理
レベルであり（出力電圧に直流成分が存在しないこ
と）、端子Ｂから供給される信号が高論理レベルであり
（電源投入後所定時間が経過していること）、且つ端子
Ｃから供給される信号が低論理レベルである（ミューテ
ィング信号が供給されていないこと）とき、高論理レベ
ルのコントロール信号が端子CONTから出力される。これ
以外の場合には、低論理レベルのコントロール信号が端
子CONTから出力される。
回路のコントロール信号発生部を示す図である。図１の
端子Ａから供給される論理レベル信号、及びＣ端子に供
給されるファンクション切換時等に出力信号をミューテ
ィングするため等の図示しないミューティング信号がNO
T 論理素子を介してAND ゲート31に入力されるととも
に、図２のＢ端子から供給される論理レベル信号もAND
ゲート31に入力される。これらの入力信号に基づき，AN
D ゲート31は、コントロール信号を図２のCONT端子に供
給する。すなわち、端子Ａから供給される信号が低論理
レベルであり（出力電圧に直流成分が存在しないこ
と）、端子Ｂから供給される信号が高論理レベルであり
（電源投入後所定時間が経過していること）、且つ端子
Ｃから供給される信号が低論理レベルである（ミューテ
ィング信号が供給されていないこと）とき、高論理レベ
ルのコントロール信号が端子CONTから出力される。これ
以外の場合には、低論理レベルのコントロール信号が端
子CONTから出力される。
【００１９】
【発明の効果】上記本発明の構成によれば、電源投入検
出装置と、異常電圧検出装置と、ターンオン・カットオ
フ手段とを備えることで、電源投入検出信号及び異常検
出信号を制御信号とし、出力段のバイアス電圧を制御
し、出力段のトランジスタのオン・オフを制御すること
によって、リレー回路等を使用せずに、出力段のバイア
ス電圧を制御し、パワーアンプの出力電圧のミューティ
ングを制御できる。ミューティングによるスタンバイ動
作を行うことができる。リレー接点がないため音質を向
上させることができる。また、消費電流が少ない前段で
制御するので、半導体でトランジスタのオン・オフを行
うことができるので、ローコスト化、高速度化、及び信
頼性の向上を図ることができる。更に、ミューティング
をかけると同時に、増幅器全体がカットオフするため、
出力に直流が発生せず回路内のコンデンサが充電される
ことがなく、次にオンしたときにその放電を待たずに済
むためミューティング時間を大幅に短縮して設定でき
る。
出装置と、異常電圧検出装置と、ターンオン・カットオ
フ手段とを備えることで、電源投入検出信号及び異常検
出信号を制御信号とし、出力段のバイアス電圧を制御
し、出力段のトランジスタのオン・オフを制御すること
によって、リレー回路等を使用せずに、出力段のバイア
ス電圧を制御し、パワーアンプの出力電圧のミューティ
ングを制御できる。ミューティングによるスタンバイ動
作を行うことができる。リレー接点がないため音質を向
上させることができる。また、消費電流が少ない前段で
制御するので、半導体でトランジスタのオン・オフを行
うことができるので、ローコスト化、高速度化、及び信
頼性の向上を図ることができる。更に、ミューティング
をかけると同時に、増幅器全体がカットオフするため、
出力に直流が発生せず回路内のコンデンサが充電される
ことがなく、次にオンしたときにその放電を待たずに済
むためミューティング時間を大幅に短縮して設定でき
る。
【図１】本発明によるミューティング制御回路を備えて
いるパワーアンプの一実施例を示す回路図である。
いるパワーアンプの一実施例を示す回路図である。
【図２】図１にて示すパワーアンプの電源部を示す回路
図である。
図である。
【図３】本発明によるミューティング制御回路のコント
ロール信号発生部を示す図である。
ロール信号発生部を示す図である。
【図４】従来のオーディオ用パワーアンプにおけるポッ
プ音を防止するための回路構成を示す図である。
プ音を防止するための回路構成を示す図である。
１１…オペアンプ １２…電圧合成回路 １３…温度補償兼バイアス設定回路 １４…プッシュプル増幅段 １５…直流電圧検出回路 ２１…主電源回路 ２２…電源検出回路 ２３…オンディレイタイマ ２４…副電源回路 ２５…バイアス電圧発生回路 ３１…ＡＮＤ論理回路 ２６，１０１…電源スイッチ １０２…電源トランス １０３…電源回路 １０４…パワーＯＮ検出回路 １０５…パワーアンプ １０６…入力端子 １０８…リレー回路 １０９…出力端子
Claims (1)
- 【請求項１】 パワーアンプの出力電圧のミューティン
グを制御するためのミューティング制御回路において、 アンプ回路の電源投入を検出し、電源投入を検出してか
ら所定時間経過後に電源投入検出信号を出力する電源投
入検出装置と、 アンプ回路内で発生する異常電圧を検出し、異常検出信
号を出力する異常電圧検出装置と、 前記電源投入検出信号の受信に基づき、前記パワーアン
プのトランジスタをターンオンし、前記異常検出信号の
受信に基づき、前記パワーアンプのトランジスタをカッ
トオフするためのターンオン・カットオフ手段と、 を備えていることを特徴とするミューティング制御回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5045569A JPH06261386A (ja) | 1993-03-05 | 1993-03-05 | ミューティング制御回路 |
| US08/205,257 US5488258A (en) | 1993-03-05 | 1994-03-03 | Circuit for muting noises in a power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5045569A JPH06261386A (ja) | 1993-03-05 | 1993-03-05 | ミューティング制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06261386A true JPH06261386A (ja) | 1994-09-16 |
Family
ID=12722981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5045569A Pending JPH06261386A (ja) | 1993-03-05 | 1993-03-05 | ミューティング制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5488258A (ja) |
| JP (1) | JPH06261386A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002034091A (ja) * | 2000-04-19 | 2002-01-31 | Thomson Multimedia | オーディオアンプを有する電子デバイスおよび電子デバイスの制御方法 |
| JP2007288995A (ja) * | 2006-03-22 | 2007-11-01 | Toa Corp | 電源非接続検出装置及び電子機器の保護装置 |
| WO2008114647A1 (ja) * | 2007-03-22 | 2008-09-25 | Toa Corporation | 電源非接続検出装置及び電子機器の保護装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768601A (en) * | 1996-01-17 | 1998-06-16 | Compaq Computer Corporation | Apparatus for eliminating audio noise when power is cycled to a computer |
| GB2322746A (en) * | 1997-02-26 | 1998-09-02 | Thomson Multimedia Sa | Preventing pop noise in TV sound |
| US5892403A (en) * | 1997-03-18 | 1999-04-06 | Telefonaktiebolaget Lm Ericsson | Power interface circuit for a TDMA transmitter |
| JPH1141078A (ja) * | 1997-07-16 | 1999-02-12 | Wako Giken:Kk | 半導体装置並びにｐｗｍインバータのデッドタイム短縮方法及び装置 |
| US6160455A (en) * | 1998-03-10 | 2000-12-12 | Indigo Manufacturing Inc. | Derived power supply for composite bridge amplifiers |
| US6462615B1 (en) * | 2001-10-01 | 2002-10-08 | International Business Machines Corporation | High speed closed loop amplifier with gain adjustment |
| JP2006222758A (ja) * | 2005-02-10 | 2006-08-24 | Orion Denki Kk | 音声ミュート制御回路を備えた電子装置 |
| US8218793B2 (en) * | 2006-12-11 | 2012-07-10 | Mediatek Inc. | Apparatus and muting circuit |
| CN102591407B (zh) * | 2011-01-08 | 2016-08-17 | 湖南城市学院 | 主板 |
| CN103313168A (zh) | 2012-03-08 | 2013-09-18 | 鸿富锦精密工业（深圳）有限公司 | 耳机插孔驱动电路 |
| CN103313169A (zh) * | 2012-03-09 | 2013-09-18 | 鸿富锦精密工业（深圳）有限公司 | 静音驱动电路 |
| CN103033339B (zh) * | 2012-12-14 | 2015-07-01 | 京东方科技集团股份有限公司 | 一种点灯治具 |
| KR102243235B1 (ko) * | 2014-08-14 | 2021-04-22 | 삼성전자주식회사 | 전자 장치, 그 제어 방법, 기록 매체 및 상기 전자 장치와 연동되는 이어잭 단자 캡 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4296278A (en) * | 1979-01-05 | 1981-10-20 | Altec Corporation | Loudspeaker overload protection circuit |
| JPH01279631A (ja) * | 1988-05-02 | 1989-11-09 | Toshiba Corp | 半導体集積回路の出力回路 |
-
1993
- 1993-03-05 JP JP5045569A patent/JPH06261386A/ja active Pending
-
1994
- 1994-03-03 US US08/205,257 patent/US5488258A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002034091A (ja) * | 2000-04-19 | 2002-01-31 | Thomson Multimedia | オーディオアンプを有する電子デバイスおよび電子デバイスの制御方法 |
| JP2007288995A (ja) * | 2006-03-22 | 2007-11-01 | Toa Corp | 電源非接続検出装置及び電子機器の保護装置 |
| WO2008114647A1 (ja) * | 2007-03-22 | 2008-09-25 | Toa Corporation | 電源非接続検出装置及び電子機器の保護装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5488258A (en) | 1996-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06261386A (ja) | ミューティング制御回路 | |
| JP3495620B2 (ja) | Ｂｔｌ増幅装置 | |
| US5059921A (en) | Amplifier having two operating modes | |
| US6040740A (en) | Audio transient suppression device | |
| US7940940B2 (en) | Muting circuit and semiconductor integrated circuit | |
| KR950003136B1 (ko) | 전력증폭장치 | |
| JP3323998B2 (ja) | 電源装置 | |
| JPS59154805A (ja) | 増幅回路 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JPS6145622Y2 (ja) | ||
| JPH0339929Y2 (ja) | ||
| KR200146060Y1 (ko) | 팝노이즈 제거회로 | |
| KR880001800B1 (ko) | 뮤팅 회로를 내장한 소전력 증폭용 집적회로 | |
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| JP3530326B2 (ja) | 増幅装置 | |
| KR900001320Y1 (ko) | 뮤팅 회로를 내장한 소전력 증폭용 집적회로 | |
| KR920003804Y1 (ko) | 고출력증폭기의 동시출력회로 | |
| JPH0145152Y2 (ja) | ||
| KR910004608Y1 (ko) | Tv의 음성초기 뮤트회로 | |
| JP3115612B2 (ja) | 増幅回路 | |
| JPS60123111A (ja) | 増幅回路 | |
| JP3332102B2 (ja) | ショック音防止回路 | |
| KR900002153Y1 (ko) | 텔레비젼 온/오프시 음성 뮤트 회로 | |
| JPH11163648A (ja) | 音声ミュート回路 | |
| JPS6340406A (ja) | ミユ−テイング回路 |