CN111819789A - 开环脉冲宽度调制驱动器的双自举电路 - Google Patents

开环脉冲宽度调制驱动器的双自举电路 Download PDF

Info

Publication number
CN111819789A
CN111819789A CN201980014152.8A CN201980014152A CN111819789A CN 111819789 A CN111819789 A CN 111819789A CN 201980014152 A CN201980014152 A CN 201980014152A CN 111819789 A CN111819789 A CN 111819789A
Authority
CN
China
Prior art keywords
field effect
effect transistor
type field
output
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980014152.8A
Other languages
English (en)
Other versions
CN111819789B (zh
Inventor
白婧
特贾斯维·达斯
赵欣
朱磊
费晓凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic International Semiconductor Ltd
Original Assignee
Cirrus Logic International Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic International Semiconductor Ltd filed Critical Cirrus Logic International Semiconductor Ltd
Publication of CN111819789A publication Critical patent/CN111819789A/zh
Application granted granted Critical
Publication of CN111819789B publication Critical patent/CN111819789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/016—Input arrangements with force or tactile feedback as computer generated output to the user
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/12—Circuits for transducers, loudspeakers or microphones for distributing signals to two or more loudspeakers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

驱动器系统可以包括：第一n型场效应晶体管，该第一n型场效应晶体管在其非栅极端子处耦合在驱动器系统的输出端与电源电压的第一端子之间，并且被配置为在第一n型场效应晶体管被激活时驱动输出端；第二n型场效应晶体管，该第二n型场效应晶体管在其非栅极端子处耦合在驱动器系统的输出端与电源电压的第二端子之间，并且被配置为在第二n型场效应晶体管被激活时驱动输出端；高侧电容器，其耦合到驱动器系统的输出端；以及低侧电容器，其耦合到电源电压的第二端子，其中，高侧电容器和低侧电容器被配置为跟踪并校正第一n型场效应晶体管的第一电阻和第二n型场效应晶体管的第二电阻之间的失配。

Description

开环脉冲宽度调制驱动器的双自举电路
技术领域
本公开总体上涉及用于音频和触觉设备的电路，所述音频和触觉设备包括但不限于个人音频设备，诸如无线电话和媒体播放器，或包括触觉模块的设备。
背景技术
个人音频设备，包括无线电话(诸如移动/蜂窝电话)、无绳电话、mp3播放器和其他消费者音频设备，正被广泛使用。这样的个人音频设备可以包括用于驱动一对耳机或一个或多个扬声器的电路。这种电路通常包括功率放大器，其用于驱动到耳机或扬声器的音频输出信号。一般来说，功率放大器通过从电源中获取能量并控制音频输出信号以匹配输入信号的形状但振幅更大，来放大音频信号。
音频放大器的一个示例是D类放大器。D类放大器(也称为“开关放大器”)可以包括电子放大器，其中，放大设备(例如，晶体管，通常为金属氧化物半导体场效应晶体管)作为电子开关进行操作。在D类放大器中，可以通过脉冲宽度调制(PWM)、脉冲密度调制或另一种调制方法将要放大的信号转换为一系列脉冲，从而将该信号转换为调制信号，其中调制信号的脉冲的特性(例如，脉冲宽度，脉冲密度等)是信号幅度的函数。经过D类放大器放大后，输出脉冲序列可以通过穿过无源低通滤波器而被转换为未调制的模拟信号，其中，该低通滤波器可以在D类放大器中是固有的或是由D类放大器驱动的负载。D类放大器被经常使用是因为它们可能比线性模拟放大器功率效率更高，因为与线性模拟放大器相比，由于有源器件中的热量，D类放大器可能耗散的功率更少。
通常，选择闭环PWM放大器，以便提供具有期望的总谐波失真(THD)和电源抑制比(PSRR)的精确负载电压。闭环PWM放大器通常采用模拟电压输入和感测到的反馈电压信号，其通过闭环模拟PWM调制器进行馈送，以驱动扬声器负载上的电压。
可能需要根据特定应用使用开环或闭环中的单个PWM放大器电路可替代地驱动负载的选项。然而，传统的开环PWM放大器由于缺乏反馈环路而具有高的非线性度。这种非线性可能是由高侧设备(例如，用于将驱动器的输出驱动为第一电压的设备)和低侧驱动器(例如，用于将驱动器的输出驱动为低于第一电压的第二电压(诸如地面)的设备)之间的失配而引起的。在传统的方法中，开环驱动器通常使用由p型场效应晶体管和n型场效应晶体管形成的反相器来实现，并且匹配p型和n型设备通常很困难，尤其是在工艺、电压和温度的转折点。这种线性也可能是由差分驱动器(例如，H桥式驱动器)中的正极性侧和负极性侧之间的失配而引起的。非线性的存在可能会增加总谐波失真，还会导致高频带外噪声与带内内容的混合，从而增加驱动器的带内本底噪声。
因此，需要用于减少或消除开环脉冲宽度调制驱动器中的非线性的系统和方法。
发明内容
根据本公开的教导，可以减少或消除与使用放大器来处理信号的现有方法相关联的一个或多个缺点和问题。
根据本公开的实施例，驱动器系统可以包括：第一n型场效应晶体管，该第一n型场效应晶体管在其非栅极端子处耦合在驱动器系统的输出端与电源电压的第一端子之间，并且被配置为在第一n型场效应晶体管被激活时驱动输出端；第二n型场效应晶体管，该第二n型场效应晶体管在其非栅极端子处耦合在驱动器系统的输出端与电源电压的第二端子之间，并且被配置为在第二n型场效应晶体管被激活时驱动输出端；高侧电容器，其耦合到驱动器系统的输出端；以及低侧电容器，其耦合到电源电压的第二端子，其中，高侧电容器和低侧电容器被配置为跟踪并校正第一n型场效应晶体管的第一电阻和第二n型场效应晶体管的第二电阻之间的失配。
根据本公开的这些和其他实施例，可以提供一种在驱动器系统中使用的方法，该驱动器系统包括：第一n型场效应晶体管，该第一n型场效应晶体管在其非栅极端子处耦合在驱动器系统的输出端与电源电压的第一端子之间，并且被配置为在第一n型场效应晶体管被激活时驱动输出端；第二n型场效应晶体管，该第二n型场效应晶体管在其非栅极端子处耦合在驱动器系统的输出端与电源电压的第二端子之间，并且被配置为在第二n型场效应晶体管被激活时驱动输出端；高侧电容器，其耦合到驱动器系统的输出端；以及低侧电容器，其耦合到电源电压的第二端子。该方法可以包括：通过高侧电容器和低侧电容器跟踪第一n型场效应晶体管的第一电阻和第二n型场效应晶体管的第二电阻之间的失配；和通过高侧电容器和低侧电容器来校正失配。
根据本文所包括的附图、说明书和权利要求，本公开的技术优点对于本领域技术人员而言将是显而易见的。实施例的目的和优点将至少通过权利要求中具体指出的元件、特征和组合来实现和完成。
应当了解，前面的一般描述和下面的详细描述都是示例和解释性的，并且不限制本公开中提出的权利要求。
附图说明
可以通过参考结合附图的下列描述来获取对本实施例及其优点的更全面的理解，在附图中，类似的附图标记表示类似的特征，并且其中：
图1是根据本公开实施例的示例性个人音频设备的示图；
图2是根据本公开实施例的个人音频设备的示例性音频集成电路的所选组件的框图；
图3是根据本公开实施例的示例性可重配置的PWM调制器的所选组件的框图；
图4是根据本公开实施例的示例性可重配置的PWM调制器的所选组件的框图，所选组件包括用于校准路径增益的组件；
图5是根据本公开实施例的另一示例性可重配置的PWM调制器的所选组件的框图，所选组件包括用于校准路径增益的组件；
图6是根据本公开实施例的开环脉冲宽度调制驱动器的所选组件的框图；
图7描绘了根据本公开实施例的图6中描绘的开环脉冲宽度调制驱动器的各个电气节点上的示例性电压波形。
具体实施方式
图1是根据本公开实施例的示例个人音频设备1的示图。图1描绘了耦合到以一对耳塞式扬声器8A和8B的形式的耳机3的个人音频设备1。图1中描绘的耳机3仅是示例，并且应当了解，个人音频设备1可以与各种音频换能器连接使用，包括但不限于头戴式耳机、耳塞、入耳式耳机和外部扬声器。插头4可以设置用于将耳机3连接到个人音频设备1的电气端子。个人音频设备1可以向用户提供显示器，并使用触摸屏2接收用户输入，或者可替换地，标准的液晶显示器(LCD)可以与设置在个人音频设备1的表面和/或侧面上的各种按钮、滑块和/或刻度盘组合在一起。如图1所示，个人音频设备1可以包括音频集成电路(IC)9，用于生成传输到耳机3和/或另一音频换能器(例如扬声器)的模拟音频信号。
图2是根据本公开实施例的个人音频设备的示例音频IC 9的所选组件的框图。在一些实施例中，示例音频IC 9可用于实现图1的音频IC 9。如图2所示，微控制器核18(例如，数字信号处理器或“DSP”)可以将数字音频输入信号DIG_IN提供给数模转换器(DAC)14，它可以将数字音频输入信号转换为模拟输入信号VIN。DAC 14可以将模拟信号VIN提供给放大器16，放大器16可放大或减弱模拟输入信号VIN，以提供音频输出信号VOUT，其可以操作扬声器、耳机换能器、线路电平信号输出和/或其他合适的输出。
图3是根据本公开实施例的示例性可重配置的脉冲宽度调制放大器22的所选组件的框图。在一些实施例中，示例性可重配置的脉冲宽度调制放大器22可用于实现图2的放大器16。如图3所示，示例性可重配置的脉冲宽度调制放大器22可包括数字PWM调制器子系统24和模拟PWM调制器26，以及通过多路复用器28实现的直接旁路功能。
当多路复用器28接收到的模拟调制器旁路(ANALOG MODULATOR BYPASS)控制信号被解除断言(deasserted)时，可重配置的PWM调制放大器22可以被配置为通过使用模拟PWM调制器26以模拟闭环模式进行操作。在模拟闭环模式中，输入信号VIN可以由数字PWM调制器子系统24进行调制，模拟PWM调制器26可以从数字PWM调制器子系统24接收其输入，并且可以利用模拟PWM调制器26，使得如通过驱动器级34B接收并驱动的模拟PWM调制器26的输出作为输出信号VOUT而被驱动。驱动器级34B可以包括多个输出开关，其被配置为从由模拟PWM调制器26生成的调制信号来生成输出信号VOUT。
当多路复用器28接收到的模拟调制器旁路控制信号被断言(asserted)时，可重配置的PWM调制放大器22也可被配置为通过使用数字PWM调制器子系统24以数字开环模式进行操作。在数字开环模式中，模拟PWM调制器26和由模拟PWM调制器26驱动的驱动器级34B可以被多路复用器28旁路，并且可以利用数字PWM调制器子系统24，使得输入信号VIN由数字PWM调制器子系统24进行调制，并且如通过开环驱动器级34A接收和驱动的数字PWM调制器子系统24的输出作为输出信号VOUT而被驱动。驱动器级34A可以包括多个输出开关，其被配置为从由数字PWM调制器子系统24生成的调制信号来生成输出信号VOUT。
通过使用多路复用器28、选择驱动器级34A和驱动器级34B中的哪一个来驱动输出信号VOUT，可以实现将可重配置的PWM调制放大器22从模拟闭环模式和数字开环模式(反之亦然)进行改变。
在一些实施例中，控制电路(未示出)可以用于控制多路复用器28，以便选择用于可重配置的PWM调制放大器22的信号处理路径。例如，这种多路复用器控制信号的选择可以基于放大器的输入信号VIN的一个或多个特性(例如，输入信号VIN的信号幅度、信号峰值、信号包络、信号频率或其他特性)。因此，可重配置的PWM调制放大器22可以包括：数字脉冲宽度调制器子系统(例如，数字PWM调制器子系统24)；第一路径，该第一路径耦合到数字脉冲宽度调制器子系统的输出端并且被配置为驱动开环驱动器级(例如，驱动器级34A)；和第二路径，第二路径耦合到数字脉冲宽度调制器子系统的输出端并被配置为驱动闭环模拟脉冲宽度调制器(例如，模拟PWM调制器26)，其中，基于信号的一个或多个特性(例如，输入信号VIN的信号幅度、信号峰值、信号包络、信号频率或其他特性)来选择第一路径和第二路径中的一个，以对信号进行处理。在输入信号VIN是音频信号的实施例中，对用于处理的路径的选择不仅可以基于可听频带内的音频信号的特性，而且可以基于传播到输出信号VOUT的信号的带外分量的特性。
图4是根据本公开实施例的示例性可重配置的PWM调制放大器22A的所选组件的框图。在一些实施例中，可重配置的PWM调制放大器22A可用于实现图3的可重配置的PWM调制放大器22。如图4所示，单个数字PWM调制器24A可用于实现数字PWM调制器子系统24。
图5是根据本公开实施例的示例性可重配置的PWM调制放大器22B的所选组件的框图。在一些实施例中，可重配置的PWM调制放大器22B可用于实现图3的可重配置的PWM调制放大器22。如图5所示，图2的数字PWM调制子系统24可使用第一数字PWM调制器24B和第二数字PWM调制器子系统24C来实现。数字PWM调制器24B可驱动开环驱动器级34A，而数字PWM调制器24C可驱动模拟PWM调制器26。
尽管图3-5描述了被配置为在通过驱动器级34A的输出端和通过驱动器级34B的输出端之间进行选择作为输出信号VOUT的多路复用器28，但本领域技术人员将认识到，除了多路复用器28之外或为了代替多路复用器28，可以使用任何其他合适的电路、系统、设备或装置，以便在通过驱动器级34A的输出端和通过驱动器级34B的输出端之间进行选择作为输出信号VOUT。作为非限制性示例，在一些实施例中，驱动器级34A和34B可以具有三态输出，其可以一起被配置为执行与多路复用器28等效的功能。
有利的是，前述内容提供了用于实现和使用一种包含可重配置放大器的系统的系统和方法，与现有放大器系统相比，可重配置的放大器能够用最小的附加数字逻辑在模拟闭环调制放大器和数字开环调制放大器之间进行切换。
图6是根据本公开实施例的开环PWM驱动器级40的所选组件的框图。在一些实施例中，开环PWM驱动器级40可用于实现图3-5的驱动器级34A的全部或一部分。如图6所示，开环PWM驱动器级40可以通过输出驱动器使用两个n型金属氧化物半导体场效应晶体管(n-MOSFET)(其包括高侧n-MOSFET 42和低侧n-MOSFET 44)来实现。高侧n-MOSFET 42可以在其漏极端子处耦合至电压供应的第一端子(例如，电压VDDD)，在其源极端子处耦合至开环PWM驱动器级40的输出节点，并在其栅极端子处耦合至高侧预驱动器46的输出端。低侧n-MOSFET 44可以在其漏极端子处耦合至开环PWM驱动器级40的输出节点，在其源极端子处耦合至电压供应的第二端子(例如，接地电压)，并且在其栅极端子处耦合至低侧预驱动器48的输出端。
开环PWM驱动器级40还可包括：高侧自举n-MOSFET 52，该高侧自举n-MOSFET 52在其源极端子处耦合至电压供应的第一端子(例如，VDDD)，在其漏极端子处耦合至高侧自举电容器54的第一端子，并在其栅极处耦合到高侧开关信号Vg_sw_h。高侧自举电容器54还可以在其第二端子处耦合至开环PWM驱动器级40的输出节点。因此，高侧预驱动器46可以经由其差分电压供应输入端而耦合到高侧自举电容器54的各个端子。在操作时，高侧预驱动器46的栅极端子可以通过开环PWM驱动器级40的PWM输入信号的反相来驱动，其中该反相PWM输入信号在电压VDD_FLY(下面参考图7更详细地描述)和输出电压VOUT之间进行电平移位。
开环PWM驱动器级40还可以包括：低侧自举p型金属氧化物半导体场效应晶体管(p-MOSFET)56，该低侧自举p型金属氧化物半导体场效应晶体管(p-MOSFET)56在其源极端子处耦合至电压供应的第一端子(例如，VDDD)，在其漏极端子处耦合至低侧自举电容器58的第一端子，并且在其栅极处耦合至低侧开关信号Vg_sw_1，该低侧开关信号Vg_sw_1可以是对高侧开关信号Vg_sw_h的补充。低侧开关信号Vg_sw_1和高侧开关信号Vg_sw_h中的每一个可以是PWM输入波形。高侧开关信号Vg_sw_h的最大电压可以被电平移位或泵送到高于电压VDDD和高侧自举n-MOSFET 52的阈值电压之和的电平，以便完全激活高侧自举n-MOSFET52，并且高侧开关信号Vg_sw_h的最小电压应低于电压VDDD，以便完全去激活高侧自举n-MOSFET 52。低侧自举电容器58还可以在其第二端子处耦合到电压供应的第二端子(例如，接地电压)。因此，低侧预驱动器48可以通过其差分电压供应输入端而耦合到低侧自举电容器58的各个端子。在操作时，低侧预驱动器48的栅极端子可以由开环PWM驱动器级40的PWM输入信号来驱动。
图7描绘了根据本公开实施例的图6中描绘的开环脉冲宽度调制驱动器级40的各个电气节点上的示例性电压波形，其中VDD_FLY表示在高侧自举n-MOSFET 52的漏极端子和高侧自举电容器54的第一端子公共的电气节点处存在的电压，并且VDD_INTERNAL表示在低侧自举p-MOSFET 56的漏极端子和低侧自举电容器58的第一端子共有的电气节点处存在的电压。因此，本领域技术人员可以认识到，在操作时，当输出电压VOUT从零上升到VDDD时，电压VDD_FLY将不会由高侧自举n-MOSFET 52主动驱动，并且将上升的量大约等于电源电压VDDD从第一电压(例如，电压VDDD减去高侧自举n-MOSFET 52的阈值电压VTH1)到第二电压(例如，电压2VDDD减去低侧自举p-MOSFET 56的阈值电压VTH2)的量。此外，本领域技术人员可以认识到阈值电压VTH1可能会基于工艺差异、电源电压VDDD、开环脉冲宽度调制驱动器级40的温度和/或其他条件而变化。另外，本领域技术人员可以认识到，在操作时，电压VDD_INTERNAL可以保持在相对恒定的电压(例如，电压VDDD减去低侧自举p-MOSFET 56的阈值电压VTH2)，基于工艺差异、电源电压VDDD、开环脉冲宽度调制驱动器级40的温度和/或其他条件的，仅当阈值电压VTH2以类似于阈值电压VTH1的方式变化时才变化。
在开环脉冲宽度调制驱动器级40的制造过程中，各种高侧组件(例如，高侧n-MOSFET 42、高侧自举n-MOSFET 52、高侧预驱动器46、高侧自举电容器54)可以匹配为具有与各种低侧组件(例如，低侧n-MOSFET 44、低侧自举p-MOSFET 56、低侧预驱动器48、低侧自举电容器58)大致相同的工艺参数，使得高侧组件和低侧组件在工艺、电源电压、温度和其他参数上经历大约相同的变化。
在操作期间，高侧n-MOSFET 42和低侧n-MOSFET 44的栅极-源极电压应保持匹配。因此，高侧自举电容器54和低侧自举电容器58可以被配置为跟踪并校正当高侧n-MOSFET42被激活时的高侧n-MOSFET 42的漏极到源极电阻与当低侧n-MOSFET 44被激活时的低侧n-MOSFET 44的漏极到源极电阻之间的失配。
此外，高侧自举电容器54可以跟踪在高侧n-MOSFET 42的栅极端子处可能发生的任何偏移量，以及在开环脉冲宽度调制驱动器级40的输出节点处发生的偏移量。而且，低侧自举电容器58可以跟踪在低侧n-MOSFET 44的栅极端子处可能发生的任何偏移量，并且跟踪在高侧n-MOSFET 42的栅极端子处可能发生的任何偏移量，并在开环脉冲宽度调制驱动器级40的输出节点处校正这些偏移量中的一个或两个。因此：(i)高侧自举电容器54跟踪在高侧n-MOSFET 42的栅极端子处发生的第一偏移量并在开环脉冲宽度调制驱动器级40的输出节点处校正第一偏移量；(ii)低侧自举电容器58跟踪在低侧n-MOSFET 44的栅极端子处发生的第二偏移量，并在开环脉冲宽度调制驱动器级40的输出节点处校正第二偏移量；以及(iii)低侧自举电容器58以校正第一偏移量的方式跟踪第二偏移量。
此外，如图7所示，通过在开环脉冲宽度调制驱动器级40的输出节点处的输出信号VOUT的每个边沿过渡期间和之后，控制高侧n-MOSFET 42和低侧n-MOSFET 44中的至少一个来实现对偏移量的跟踪和校正。这样的控制可以包括：基于通过高侧n-MOSFET 42的栅极端子的电压反馈和/或通过开环脉冲宽度调制驱动器级40的输出节点的电流反馈，在输出信号VOUT的第一边沿过渡期间控制高侧n-MOSFET 42的漏极到源极电阻。另外或替代地，这样的控制可以包括：基于通过低侧n-MOSFET 44的栅极端子的电压反馈和/或通过开环脉冲宽度调制驱动器级40的输出节点的电流反馈，在输出信号VOUT的第二边沿过渡期间控制低侧n-MOSFET 44的漏极到源极电阻。另外或替代地，边沿过渡后进行的控制控制第一电阻和第二电阻中的至少一个，以校正高侧n-MOSFET 42的漏极到源极电阻与低侧n-MOSFET 44的漏极到源极电阻之间的失配。
尽管图6示出了高侧n-MOSFET 42、高侧自举n-MOSFET 52和低侧自举p-MOSFET 56都耦合到相同的电源电压VDDD，但是在一些实施例中，高侧自举n-MOSFET 52和低侧自举p-MOSFET 56可以耦合到与耦合到高侧n-MOSFET42的源电压不同的源电压。
如本文中所使用的，当两个或更多个元件被称为彼此“耦合”时，该术语指示该两个或更多个元件处于电子通信或机械通信(如果适用的话)，无论是间接连接还是直接连接，有或没有中间的元件。
本公开包含了本领域普通技术人员将理解的对此处示例实施例的所有改变、替换、变化、变更和修改。同样，在适当的情况下，所附的权利要求书包含了本领域普通技术人员将理解的对此处示例实施例的所有改变、替换、变化、变更和修改。此外，所附权利要求书中提到的装置、系统或者装置或系统的组件适于、被布置为、能够、被配置为、实现、可操作为或被操作为执行特定功能包括了：无论该装置、系统或组件或特定功能是否被激活、打开或解锁，只要该装置、系统或组件如此适配、布置、能够、配置、实现、可操作或操作即可。因此，在不脱离本公开的范围的情况下，可以对本文所述的系统、装置和方法进行修改、增加或省略。例如，系统和装置的组件可以被集成或分离。此外，本文公开的系统和装置的操作可以由更多、更少或其他组件来执行，并且所描述的方法可以包括更多、更少或其他步骤。另外，可以以任何合适的顺序执行步骤。如本文档中所使用的，“每个”是指集合的每个成员或集合的子集的每个成员。
尽管在附图中示出并在下面描述了示例性实施例，但是可以使用任何数量的技术来实现本公开的原理，无论当前是否已知。本公开绝不应该限于附图中示出的和上面描述的示例性实施方式和技术。
除另有特别注明外，图中所绘物品不一定按比例绘制。
本文叙述的所有示例和条件性语言旨在用于教学目的，以帮助读者理解本公开以及发明人为进一步发展本领域所贡献出的构思，并且被解释为不限于这种具体叙述的示例和条件。尽管已经详细描述了本公开的实施例，但是应当理解，在不脱离本公开的精神和范围的情况下，可以对本公开进行各种改变、替换和变更。
尽管上面已经列举了具体的优点，但是各种实施例可以包括所列举的优点中的一些、无一或全部。另外，在回顾了前述附图和描述之后，其他技术优点对于本领域普通技术人员而言将变得显而易见。
为了帮助专利局和关于本申请发布的任何专利的任何读者解释本申请所附的权利要求书，申请人希望注意，他们不旨在任何所附的权利要求书或权利要求元素来援引35U.S.C.§112(f)，除非在特定权利要求中明确使用了词语“用于……的装置”或“用于……的步骤”。

Claims (20)

1.一种驱动器系统，包括：
第一n型场效应晶体管，该第一n型场效应晶体管在其非栅极端子处耦合在所述驱动器系统的输出端与电源电压的第一端子之间，并且被配置为在所述第一n型场效应晶体管被激活时驱动所述输出端；
第二n型场效应晶体管，该第二n型场效应晶体管在其非栅极端子处耦合在所述驱动器系统的输出端与所述电源电压的第二端子之间，并且被配置为在所述第二n型场效应晶体管被激活时驱动所述输出端；
高侧电容器，该高侧电容器被耦合到所述驱动器系统的输出端；
低侧电容器，该低侧电容器被耦合到所述电源电压的第二端子；
其中，所述高侧电容器和所述低侧电容器被配置为跟踪并校正所述第一n型场效应晶体管的第一电阻和所述第二n型场效应晶体管的第二电阻之间的失配。
2.根据权利要求1所述的驱动器系统，其中，所述高侧电容器还跟踪在所述第一n型场效应晶体管的栅极端子处发生的第一偏移量，并在所述输出端处校正所述第一偏移量。
3.根据权利要求2所述的驱动器系统，其中，所述低侧电容器还跟踪在所述第二n型场效应晶体管的栅极端子处发生的第二偏移量，并在所述输出端处校正所述第二偏移量。
4.根据权利要求3所述的驱动器系统，其中，所述低侧电容器还以校正所述第一偏移量的方式跟踪所述第二偏移量。
5.根据权利要求1所述的驱动器系统，其中，所述跟踪和校正包括：在所述输出端处的输出信号的每个边沿过渡期间和之后，控制所述第一n型场效应晶体管和所述第二n型场效应晶体管中的至少一个。
6.根据权利要求5所述的驱动器系统，其中，所述控制包括：基于通过所述第一n型场效应晶体管的栅极的电压反馈和通过所述输出端的电流反馈中的一个，在所述输出信号的第一边沿过渡期间控制所述第一电阻。
7.根据权利要求6所述的驱动器系统，其中，所述控制包括：基于通过所述第二n型场效应晶体管的栅极的电压反馈和通过所述输出端的电流反馈中的一个，在所述输出信号的第二边沿过渡期间控制所述第二电阻。
8.根据权利要求5所述的驱动器系统，其中，在边沿过渡之后进行的控制对所述第一电阻和所述第二电阻中的至少一个进行控制，以便校正所述第一电阻和所述第二电阻之间的失配。
9.根据权利要求1所述的驱动器系统，还包括双自举子系统，该双自举子系统被配置为跟踪并校正所述第一电阻和所述第二电阻之间的失配，其中，所述双自举子系统包括：
高侧自举开关，该高侧自举开关在其非栅极端子处耦合在第二电源电压和高侧自举电容器之间，使得所述高侧自举电容器被耦合在所述高侧自举开关与所述输出端之间；
高侧预驱动器，该高侧预驱动器被配置为驱动所述第一n型场效应晶体管的栅极，其中，所述高侧预驱动器的各个电源端子被耦合至所述高侧电容器的各个端子；
低侧自举开关，该低侧自举开关在其非栅极端子处耦合在所述第二电源电压和低侧自举电容器之间，使得所述低侧自举电容器被耦合在所述低侧自举开关与所述电源电压的第二端子之间；
低侧预驱动器，该低侧预驱动器被配置为驱动所述第二n型场效应晶体管的栅极，其中，所述低侧预驱动器的各个电源端子被耦合至所述低侧电容器的各个端子。
10.根据权利要求9所述的驱动器系统，其中，所述电源电压和所述第二电源电压是相同的电压。
11.一种方法，包括在包括以下的驱动器系统中：第一n型场效应晶体管，该第一n型场效应晶体管在其非栅极端子处耦合在所述驱动器系统的输出端与电源电压的第一端子之间，并且被配置为在所述第一n型场效应晶体管被激活时驱动所述输出端；第二n型场效应晶体管，该第二n型场效应晶体管在其非栅极端子处耦合在所述驱动器系统的输出端与所述电源电压的第二端子之间，并且被配置为在所述第二n型场效应晶体管被激活时驱动所述输出端；高侧电容器，该高侧电容器被耦合到所述驱动器系统的输出端；以及低侧电容器，该低侧电容器被耦合到所述电源电压的第二端子，执行以下动作：
通过所述高侧电容器和所述低侧电容器，跟踪所述第一n型场效应晶体管的第一电阻和所述第二n型场效应晶体管的第二电阻之间的失配；和
通过所述高侧电容器和所述低侧电容器来校正所述失配。
12.根据权利要求11所述的方法，还包括：通过所述高侧电容器，跟踪在所述第一n型场效应晶体管的栅极端子处发生的第一偏移量；和
通过所述高侧电容器在所述输出端处校正所述第一偏移量。
13.根据权利要求12所述的方法，还包括：
通过所述低侧电容器，跟踪在所述第二n型场效应晶体管的栅极端子处发生的第二偏移量；和
通过所述低侧电容器在所述输出端处校正所述第二偏移量。
14.根据权利要求13所述的方法，还包括通过所述低侧电容器，以校正所述第一偏移量的方式跟踪所述第二偏移量。
15.根据权利要求11所述的方法，其中，所述跟踪和校正包括：在所述输出端处的输出信号的每个边沿过渡期间和之后，控制所述第一n型场效应晶体管和所述第二n型场效应晶体管中的至少一个。
16.根据权利要求15所述的方法，其中，所述控制包括：基于通过所述第一n型场效应晶体管的栅极的电压反馈和通过所述输出端的电流反馈中的一个，在所述输出信号的第一边沿过渡期间控制所述第一电阻。
17.根据权利要求16所述的方法，其中，所述控制包括：基于通过所述第二n型场效应晶体管的栅极的电压反馈和通过所述输出端的电流反馈中的一个，在所述输出信号的第二边沿过渡期间控制所述第二电阻。
18.根据权利要求15所述的方法，其中，在边沿过渡之后进行的控制对所述第一电阻和所述第二电阻中的至少一个进行控制，以便校正所述第一电阻和所述第二电阻之间的失配。
19.根据权利要求11所述的方法，还包括：通过双自举子系统来跟踪和校正所述第一电阻和所述第二电阻之间的失配，所述双自举子系统包括：
高侧自举开关，该高侧自举开关在其非栅极端子处耦合在第二电源电压和高侧自举电容器之间，使得所述高侧自举电容器被耦合在所述高侧自举开关与所述输出端之间；
高侧预驱动器，该高侧预驱动器被配置为驱动所述第一n型场效应晶体管的栅极，其中，所述高侧预驱动器的各个电源端子被耦合至所述高侧电容器的各个端子；
低侧自举开关，该低侧自举开关在其非栅极端子处耦合在所述第二电源电压和低侧自举电容器之间，使得所述低侧自举电容器被耦合在所述低侧自举开关与所述电源电压的第二端子之间；
低侧预驱动器，该低侧预驱动器被配置为驱动所述第二n型场效应晶体管的栅极，其中，所述低侧预驱动器的各个电源端子被耦合至所述低侧电容器的各个端子。
20.根据权利要求19所述的方法，其中，所述电源电压和所述第二电源电压是相同的电压。
CN201980014152.8A 2018-02-19 2019-01-30 开环脉冲宽度调制驱动器的双自举电路 Active CN111819789B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862632291P 2018-02-19 2018-02-19
US62/632,291 2018-02-19
US16/162,960 2018-10-17
US16/162,960 US11070203B2 (en) 2018-02-19 2018-10-17 Dual bootstrapping for an open-loop pulse width modulation driver
PCT/US2019/015795 WO2019160684A1 (en) 2018-02-19 2019-01-30 Dual bootstrapping for an open-loop pulse width modulation driver

Publications (2)

Publication Number Publication Date
CN111819789A true CN111819789A (zh) 2020-10-23
CN111819789B CN111819789B (zh) 2022-07-15

Family

ID=67618226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980014152.8A Active CN111819789B (zh) 2018-02-19 2019-01-30 开环脉冲宽度调制驱动器的双自举电路

Country Status (3)

Country Link
US (1) US11070203B2 (zh)
CN (1) CN111819789B (zh)
WO (1) WO2019160684A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022134454A1 (zh) * 2020-12-24 2022-06-30 澜起电子科技(昆山)有限公司 驱动输出电路、芯片及驱动输出方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11190168B2 (en) * 2018-02-19 2021-11-30 Cirrus Logic, Inc. Dual bootstrapping for an open-loop pulse width modulation driver
GB2593279A (en) * 2020-02-07 2021-09-22 Cirrus Logic Int Semiconductor Ltd Dual bootstrapping for an open-loop pulse width modulation driver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252372A1 (en) * 2007-04-13 2008-10-16 Advanced Analogic Technologies, Inc. Power-MOSFETs with Improved Efficiency for Multi-channel Class-D Audio Amplifiers and Packaging Thereof
US20120176162A1 (en) * 2011-01-07 2012-07-12 Karl Richard Heck High-Voltage Gate Driver that Drives Group III-N High Electron Mobility Transistors
CN107078736A (zh) * 2014-10-10 2017-08-18 宜普电源转换公司 高电压零反向恢复电荷自举供应器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484940B2 (ja) 2010-02-08 2014-05-07 パナソニック株式会社 デジタルアンプ
DE112013006487B4 (de) 2013-01-23 2022-02-17 Mitsubishi Electric Corporation Ansteuervorrichtung für Halbleiterelemente und Halbleitervorrichtigung
JP6392604B2 (ja) * 2014-09-24 2018-09-19 国立大学法人京都大学 ゲートドライバ
US9571038B1 (en) 2015-08-31 2017-02-14 Nxp B.V. Driver circuit for a power stage of a class-D amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080252372A1 (en) * 2007-04-13 2008-10-16 Advanced Analogic Technologies, Inc. Power-MOSFETs with Improved Efficiency for Multi-channel Class-D Audio Amplifiers and Packaging Thereof
US20120176162A1 (en) * 2011-01-07 2012-07-12 Karl Richard Heck High-Voltage Gate Driver that Drives Group III-N High Electron Mobility Transistors
CN107078736A (zh) * 2014-10-10 2017-08-18 宜普电源转换公司 高电压零反向恢复电荷自举供应器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022134454A1 (zh) * 2020-12-24 2022-06-30 澜起电子科技(昆山)有限公司 驱动输出电路、芯片及驱动输出方法

Also Published As

Publication number Publication date
US11070203B2 (en) 2021-07-20
CN111819789B (zh) 2022-07-15
US20190260377A1 (en) 2019-08-22
WO2019160684A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
US10447217B2 (en) Amplifier with configurable final output stage
US9985587B2 (en) Switched mode converter with variable common mode voltage buffer
CN110612665B (zh) 具有可配置的最终输出级的放大器的校准
CN111819789B (zh) 开环脉冲宽度调制驱动器的双自举电路
US8279004B2 (en) System for driver amplifier
KR20160007370A (ko) 클래스 ab 오디오 증폭기 출력단 전압 보호 방법 및 장치
US8686789B2 (en) Transient signal suppression for a class-D audio amplifier arrangement
JP2001223537A (ja) Ｄ級アンプ
CN110603731B (zh) 具有可配置最终输出级的放大器中的切换
CN113258908A (zh) 用于开环脉宽调制驱动器的双自举
JP2023126671A (ja) ドライバ回路
US20230006612A1 (en) Minimizing total harmonic distortion and power supply induced intermodulation distortion in a single-ended class-d pulse width modulation amplifier
US11190168B2 (en) Dual bootstrapping for an open-loop pulse width modulation driver
US11588452B2 (en) Class D amplifier circuitry
US20200044616A1 (en) Variable output resistance in a playback path with open-loop pulse-width modulation driver
US20100128899A1 (en) Large rc time-constant generation for audio amplifiers
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
US20230122394A1 (en) Common-mode compensation in a multi-level pulse-width modulation system
JP2009141697A (ja) Ｄ級アンプ
Reddy et al. A High Gain Medium Power Audio Amplifier Circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant