KR102653547B1 - 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화 - Google Patents

클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화 Download PDF

Info

Publication number
KR102653547B1
KR102653547B1 KR1020227026577A KR20227026577A KR102653547B1 KR 102653547 B1 KR102653547 B1 KR 102653547B1 KR 1020227026577 A KR1020227026577 A KR 1020227026577A KR 20227026577 A KR20227026577 A KR 20227026577A KR 102653547 B1 KR102653547 B1 KR 102653547B1
Authority
KR
South Korea
Prior art keywords
gain
feedback
signal
signal path
amplifier
Prior art date
Application number
KR1020227026577A
Other languages
English (en)
Other versions
KR20220121870A (ko
Inventor
에릭 킴볼
찬드라 비. 프라카시
라민 잔바기
코리 제이. 피터슨
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Publication of KR20220121870A publication Critical patent/KR20220121870A/ko
Application granted granted Critical
Publication of KR102653547B1 publication Critical patent/KR102653547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

시스템은 순방향 이득을 갖고 입력에서 입력 신호를 수신하고 출력에서 입력 신호의 함수로서 출력 신호를 생성하도록 구성된 순방향 신호 경로, 피드백 이득을 갖고 출력과 입력 사이에 결합된 피드백 신호 경로, 및 순방향 이득이 제 1 순방향 이득이고 피드백 이득이 제 1 피드백 이득인 제 1 모드 및 순방향 이득이 제 1 순방향 이득보다 작은 제 2 순방향 이득이고 피드백 이득이 제 1 피드백 이득보다 큰 제 2 피드백 이득인 제 2 모드를 포함하는 적어도 2개의 모드들에서 순방향 신호 경로와 피드백 신호 경로를 동작시키도록 구성된 제어 서브시스템을 포함할 수 있다. 제어 서브시스템은 신호 컨텐트가 입력 신호에 존재할 때 제 1 모드에서 동작을 야기하고 신호 컨텐트가 입력 신호에 없을 때 제 2 모드에서 동작을 야기할 수 있다.

Description

클래스-D 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
본 개시내용은 일반적으로 제한 없이, 무선 전화들 및 미디어 플레이어들과 같은 개인 오디오 디바이스들을 포함하는 오디오 디바이스들을 위한 회로들에 관한 것이고, 더욱 상세하게는, 클래스-D 펄스폭 변조 증폭기에서 아이들 채널 잡음을 최소화하기 위한 시스템들 및 방법들에 관한 것이다.
모바일/셀룰러 전화기들, 무선 전화기들, mp3 플레이어들, 및 다른 소비자 오디오 디바이스들과 같은, 무선 전화들을 포함하는 개인 오디오 디바이스들이 널리 사용되고 있다. 그와 같은 개인 오디오 디바이스들은 한 쌍의 헤드폰들 또는 하나 이상의 스피커들을 구동하기 위한 회로를 포함할 수 있다. 그와 같은 회로는 오디오 출력 신호를 헤드폰들 또는 스피커들을 구동하기 위한 전력 증폭기를 종종 포함한다. 일반적으로 말해, 전력 증폭기들은 전력공급장치로부터 에너지를 취하여 오디오 출력 신호를 제어하여 입력 신호 형상과 매칭하지만 더 큰 진폭을 갖는 오디오 신호를 증폭한다.
오디오 증폭기의 일례는 클래스-D 증폭기이다. 클래스-D 증폭기("스위칭 증폭기"로서도 알려짐)는 증폭 디바이스들(예컨대, 트랜지스터들, 전형적으로 금속-산화물-반도체 전계 효과 트랜지스터들)이 전자 스위치들로서 동작하는 전자 증폭기를 포함할 수 있다. 클래스-D 증폭기에서, 증폭될 신호는, 변조된 신호의 펄스들의 특징(예컨대, 펄스 폭들, 펄스 밀도 등)이 신호의 크기의 함수인 변조된 신호로 신호가 변환되도록 펄스폭 변조(PWM), 펄스-밀도 변조(PDM), 또는 다른 변조 방법에 의해 일련의 펄스들로 변환될 수 있다. 클래스-D 증폭기로 증폭한 후, 출력 펄스 트레인은 수동 저역 통과 필터를 통과시킴으로써 변조되지 않은 아날로그 신호로 변환될 수 있고, 여기서 그와 같은 저역 통과 필터는 클래스-D 증폭기 또는 클래스-D 증폭기에 의해 구동되는 부하에서 고유할 수 있다. 클래스-D 증폭기들은 클래스-D 증폭기들이 선형 아날로그 증폭기들에 비해 능동 디바이스들에서 열로서 전력을 덜 소모할 수 있다는 점에서, 이들이 선형 아날로그 증폭기들보다 더 전력 효율적일 수 있다는 사실때문에 종종 사용된다.
다른 오디오 증폭기들 뿐만 아니라 클래스-D 증폭기들에서는, 종종 아이들 채널 잡음을 최소화하는 것이 바람직하다. 아이들 채널 잡음은 신호가 증폭기를 포함하는 신호 경로로 구동되지 않을 때 증폭기에 의해 출력되는 잡음의 양으로서 정의될 수 있다. 클래스-D 증폭기들 이외의 증폭기들의 유형들에서는, 아이들 채널 잡음은 증폭기의 출력을 접지 전압으로 클램핑함으로써 감소되거나 제거된다. 그러나, 클래스-D 증폭기에서는, 아이들 채널이 존재하는 동안, 클래스-D 증폭기에 대한 입력들은 50 퍼센트 듀티 사이클로 토글링할 수 있다. 따라서, 접지 전압으로 클래스-D 증폭기의 출력을 클램핑하는 것은 클래스-D 증폭기의 구동기 루프가 개회로에 배치되지 않으면 가능하지 않을 수 있다. 또한, 클래스-D 증폭기에서 접지 전압으로의 그와 같은 클램핑은 청취자가 인지할 수 있는 오디오 아티팩트들을 야기할 가능성이 있을 수 있다.
본 개시내용의 지침들에 따라, 아이들 채널 잡음을 최소화하기 위한 기존의 접근방법과 연관된 하나 이상의 불이익들 및 문제점들이 감소되거나 제거될 수 있다.
본 개시내용의 실시예들에 따라, 시스템은 순방향 이득을 갖고 입력에서 입력 신호를 수신하고 출력에서 입력 신호의 함수로서 출력 신호를 생성하도록 구성된 순방향 신호 경로; 피드백 이득을 갖고 출력과 입력 사이에 결합된 피드백 신호 경로; 및 순방향 이득이 제 1 순방향 이득이고 피드백 이득이 제 1 피드백 이득인 제 1 모드 및 순방향 이득이 제 1 순방향 이득보다 작은 제 2 순방향 이득이고 피드백 이득이 제 1 피드백 이득보다 큰 제 2 피드백 이득인 제 2 모드를 포함하는 적어도 2개의 모드들에서 순방향 신호 경로와 피드백 신호 경로를 동작시키도록 구성된 제어 서브시스템을 포함할 수 있다. 제어 서브시스템은 신호 컨텐트가 입력 신호에 존재할 때 제 1 모드에서 동작을 야기하고 신호 컨텐트가 입력 신호에 없을 때 제 2 모드에서 동작을 야기할 수 있다.
본 개시내용의 이들 및 다른 실시예들에 따라, 방법은, 순방향 이득을 갖고 입력에서 입력 신호를 수신하고 출력에서 입력 신호의 함수로서 출력 신호를 생성하도록 구성된 순방향 신호 경로 및 피드백 이득을 갖고 출력과 입력 사이에 결합된 피드백 신호 경로를 갖는 시스템에서, 순방향 이득이 제 1 순방향 이득이고 피드백 이득이 제 1 피드백 이득인 제 1 모드 및 순방향 이득이 제 1 순방향 이득보다 작은 제 2 순방향 이득이고 피드백 이득이 제 1 피드백 이득보다 큰 제 2 피드백 이득인 제 2 모드를 포함하는 적어도 2개의 모드들에서 순방향 신호 경로 및 피드백 신호 경로를 동작시키는 단계를 포함할 수 있다. 방법은 신호 컨텐트가 입력 신호에 존재할 때 제 1 모드에서 동작시키는 단계 및 신호 컨텐트가 입력 신호에 없을 때 제 2 모드에서 동작시키는 단계를 더 포함할 수 있다.
본 개시내용의 기술적 이점들은 본원에 포함된 도면들, 설명 및 청구항들로부터 당업자에게 용이하게 명백해질 것이다. 실시예들의 목적들 및 이점들은 적어도 청구항들에 특히 지적된 요소들, 특징들, 및 조합들에 의해 실현되고 달성될 수 있을 것이다.
앞의 일반 설명 및 다음의 상세한 설명은 예들이고 설명적이며 이 개시내용에 기재된 청구항들을 제한하지 않는 것으로 이해되어야 한다.
본 실시예들 및 그것의 이점들의 더 완전한 이해는, 같은 참조 번호들이 같은 피처(feature)들을 표시하는 첨부 도면들과 함께 취해진 다음의 설명을 참조함으로써 획득될 수 있고, 여기서:
도 1은 본 개시내용의 실시예들에 따른 예시적인 개인 오디오 디바이스를 도시하고;
도 2는 본 개시내용의 실시예들에 따라, 개인 오디오 디바이스의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도를 도시하고;
도 3은 본 개시내용의 실시예들에 따라, 예시적인 증폭기의 선택된 구성요소들의 블록도를 도시하고;
도 4는 본 개시내용의 실시예들에 따라, 예시적인 양자화기의 선택된 구성요소들의 블록도를 도시하고;
도 5는 본 개시내용의 실시예들에 따라, 양자화기를 위한 하나의 예시적인 전치증폭기의 선택된 구성요소들의 블록도를 도시하고;
도 6은 본 개시내용의 실시예들에 따라, 양자화기를 위한 다른 예시적인 전치증폭기의 선택된 구성요소들의 블록도를 도시한다.
도 1은 본 개시내용의 실시예들에 따른, 예시적인 개인 오디오 디바이스(1)의 도면이다. 도 1는 한쌍의 이어버드 스피커들(8A, 8B) 형태로 헤드셋(3)에 결합된 개인 오디오 디바이스(1)를 도시한다. 도 1에 도시된 헤드셋(3)은 예일 뿐이고, 개인 오디오 디바이스(1)는 제한 없이, 헤드폰들, 이어버드들, 인-이어 이어폰들, 및 외부 스피커들을 포함하는 다양한 오디오 트랜스듀서들과 관련하여 사용될 수 있다는 것이 이해된다. 플러그(4)는 개인 오디오 디바이스(1)의 전기 단자로의 헤드셋(3)의 접속을 위해 제공할 수 있다. 개인 오디오 디바이스(1)는 사용자에게 디스플레이를 제공하고 터치 스크린(2)을 사용하여 사용자 입력을 수신할 수 있고, 또는 대안으로, 표준 액정 디스플레이(LCD)가 개인 오디오 디바이스(1)의 전면 및/또는 측면들 상에 배치된 다양한 버튼들, 슬라이더들, 및/또는 다이얼들과 조합될 수 있다. 도 1에 또한 나타낸 것과 같이, 개인 오디오 디바이스(1)는 헤드셋(3) 및/또는 다른 오디오 트랜스듀서에 전송하기 위해 아날로그 오디오 신호를 생성하기 위한 오디오 집적 회로(IC: 9)를 포함할 수 있다.
도 2는 본 개시내용의 실시예들에 따라, 개인 오디오 디바이스의 예시적인 오디오 IC(9)의 선택된 구성요소들의 블록도를 도시한다. 일부 실시예들에 있어서, 예시적인 오디오 IC(9)는 도 1의 오디오 IC(9)를 구현하기 위해 사용될 수 있다. 도 2에 나타낸 것과 같이, 마이크로컨트롤러 코어(18)는 디지털 오디오 입력 신호(DIG_IN)를, 디지털 오디오 입력 신호를 아날로그 입력 신호(VIN)로 변환할 수 있는 디지털-아날로그 컨버터(DAC; 14)로 공급할 수 있다. DAC(14)는 스피커, 헤드폰 트랜스듀서, 라인 레벨 신호 출력, 및/또는 다른 적합한 출력을 작동시킬 수 있는 오디오 출력 신호(VOUT)를 제공하기 위해 아날로그 입력 신호(VIN)을 증폭하거나 감쇠시킬 수 있는 증폭기(16)에 아날로그 입력 신호(VIN)를 공급할 수 있다.
도 3은 본 개시내용의 실시예들에 따라, 예시적인 증폭기(16)의 선택된 구성요소들의 블록도를 도시한다. 일부 실시예들에 있어서, 증폭기(16)는 도 2의 증폭기(16)의 전부 또는 일부를 구현하기 위해 사용될 수 있다. 도 3에 나타낸 것과 같이, 증폭기(16)는 이하에 더 상세히 기재되는, 신호 입력 네트워크(24), 증폭기(16)의 증폭기 입력에서 아날로그 입력 신호(VIN)를 수신하고 아날로그 입력 신호(VIN)의 함수인 중간 신호(VINT)를 생성하도록 구성된 제 1 스테이지(22)(예컨대, 아날로그 프론트 엔드), 양자화기(34), 양자화된 중간 신호(VINT)의 함수로서 증폭기(16)의 증폭기 출력에서 오디오 출력 신호(VOUT)를 생성하도록 구성된 클래스-D 오디오 출력 스테이지(42)를 포함하는 최종 출력 스테이지, 증폭기 출력과 증폭기 입력 사이에 결합된 신호 피드백 네트워크(26) 및 증폭기(16)의 소정 구성요소들의 동작을 제어하기 위한 제어 서브시스템(28)을 포함할 수 있다.
신호 입력 네트워크(24)는 증폭기(16)의 증폭기 입력을 수신하는 임의의 적합한 입력 네트워크를 포함할 수 있다. 예를 들어, 도 3에 나타낸 것과 같이, 신호 입력 네트워크(24)는 가변 입력 저항기들(46)을 포함할 수 있고, 여기서 가변 피드백 저항기들(46)의 저항들은 이하에 더 상세히 기재되는 바와 같이 제어 서브시스템(28)으로부터 수신된 제어 신호들에 의해 제어된다.
제 1 스테이지(22)는 클래스-D 오디오 출력 스테이지(42)에 의해 사용하기 위한 아날로그 입력 신호(VIN)를 컨디셔닝하기 위한 임의의 적절한 아날로그 프론트 엔드 회로를 포함할 수 있다. 예를 들어, 제 1 스테이지(22)는 도 3에 나타낸 것과 같이, 직렬로 캐스케이드된 하나 이상의 아날로그 적분기들(30)을 포함할 수 있다.
양자화기(34)는 등가의 디지털 PWM 신호를 생성하도록 중간 신호(VINT)를 양자화하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 나타낸 것과 같이, 양자화기(34)는 이하에 더 상세히 기재되는 바와 같이 제어 서브시스템(28)으로부터 수신된 하나 이상의 제어 신호들에 의해 제어되는 가변 신호 이득을 가질 수 있다.
클래스-D 오디오 출력 스테이지(42)는 양자화기(34)의 출력을 수신하고 아날로그 입력 신호(VIN)가 증폭된 버전인 출력 신호(VOUT)를 구동하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 따라서, 클래스-D 오디오 출력 스테이지(42)는 양자화기(34)에 의해 생성된 변조된 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다. 클래스-D 오디오 출력 스테이지(42)에 의한 증폭 후, 그것의 출력 펄스 트레인은 수동 저역 통과 필터를 통해 통과함으로써 변조되지 않은 아날로그 신호로 다시 변환될 수 있고, 여기서 그와 같은 저역 통과 필터는 클래스-D 오디오 출력 스테이지(42)의 출력 회로 또는 클래스-D 오디오 출력 스테이지(42)에 의해 구동되는 부하에서 고유할 수 있다.
신호 피드백 네트워크(26)는 증폭기(16)의 증폭기 입력에 오디오 출력 신호(VOUT)를 나타내는 신호를 피드백하기 위한 임의의 적절한 피드백 네트워크를 포함할 수 있다. 예를 들어, 도 3에 나타낸 것과 같이, 신호 피드백 네트워크(26)는 가변 피드백 저항기들(48)을 포함할 수 있고, 여기서, 가변 피드백 저항기들(48)의 저항들은 이하에 더 상세히 설명되는 바와 같이 제어 서브시스템(28)으로부터 수신된 제어 신호들에 의해 제어된다. 통상의 기술자들은 증폭기(16)의 폐루프 이득이 가변 피드백 저항기들(48)의 저항들 대 가변 입력 저항기들(46)의 저항들의 비에 의해 설정될 수 있다는 것을 인식할 수 있다.
제어 서브시스템(28)은 오디오 입력 신호(VIN)를 나타내는 정보를 수신하고, 적어도 그에 기초하여, 증폭기(16)의 하나 이상의 구성요소들의 동작을 제어하도록 구성된 임의의 적절한 시스템, 디바이스, 또는 장치를 포함할 수 있다. 예를 들어, 제어 서브시스템(28)은 아날로그 입력 신호(VIN)의 특징(예컨대, 아이들 채널의 존재 또는 부재)에 기초하여, 제 1 이득 모드 증폭기와 제 2 이득 모드 증폭기 사이에서 스위치하도록 구성될 수 있다. 예를 들어, 아이들 채널의 부재시(예컨대, 아날로그 입력 신호(VIN)에 신호 컨텐트의 존재), 제어 서브시스템(28)은 양자화기(34)가 제 1 이득을 갖고, 신호 피드백 네트워크(26)가 제 1 피드백 임피던스를 갖고, 신호 입력 네트워크(24)가 제 1 입력 임피던스를 갖는 제 1 모드에서 증폭기(16)가 작동할 수 있게 할 수 있다.
그러나, 아이들 채널의 존재시(예컨대, 아날로그 입력 신호(VIN)에 신호 컨텐트의 부재시), 제어 서브시스템(28)은 증폭기(16)가 제 2 모드에서 작동할 수 있게 할 수 있다. 제 2 모드에서, 제어 서브시스템(28)은 제 1 피드백 임피던스보다 작은 제 2 피드백 임피던스로 신호 피드백 네트워크(26)의 임피던스를 감소시키고 제 1 입력 임피던스보다 작은 제 2 입력 임피던스로 신호 입력 네트워크(24)의 임피던스를 감소시킬 수 있다. 신호 피드백 네트워크(26)의 임피던스를 감소시키는 것은 신호 피드백 네트워크의 임피던스의 감소 팩터와 같은 팩터만큼 신호 피드백 네트워크(26)의 이득을 증가시키는 효과를 가질 수 있다. 그와 같은 임피던스들을 감소시키는 것은 증폭기(16)의 루프 내에서 잡음의 존재를 감소시킬 수 있어, 아이들 채널 잡음을 감소시킨다. 제 1 모드와 제 2 모드 사이에서 증폭기(16)의 개루프 증폭기 이득을 유지하기 위해, 제어 서브시스템(28)은 제 1 피드백 임피던스와 제 1 입력 임피던스 사이의 비가 제 2 피드백 임피던스와 제 2 입력 임피던스 사이의 비와 대략 같도록 신호 피드백 네트워크(26)와 신호 입력 네트워크(24)를 제어할 수 있다. 또한, 제 2 모드에서, 피드백 임피던스의 감소를 보상하고 증폭기(16)의 루프 다이나믹스(loop dynamics)를 유지하기 위해, 제어 서브시스템(28)은 또한 양자화기(34)의 이득을 제 1 이득보다 낮은 제 2 이득으로 감소시킬 수 있어, 제 2 피드백 임피던스와 제 1 피드백 임피던스 사이의 비가 제 2 이득과 제 1 이득 사이의 비와 대략 같게 된다. 따라서, 제 1 모드로부터 제 2 모드로 스위칭할 때, 제어 서브시스템(28)은 대략 동일한 팩터(예컨대, 4의 팩터)만큼 피드백 임피던스의 감소 및 양자화기(34)의 이득이 생기게 할 수 있다. 일부 실시예들에 있어서, 제 1 모드로부터 제 2 모드로 스위칭할 때, 제어 서브시스템(28)은 또한 동일한 팩터만큼 입력 임피던스에 감소가 생기게 할 수 있다.
양자화기(34)의 이득의 감소는 약간의 주의를 필요로 할 수 있는데, 그 이유는 양자화기 잡음이 아이들 채널 잡음의 한 성분일 수 있기 때문이다. 설명을 위해, 도 4는 본 개시내용의 실시예들에 따라, 예시적인 양자화기(34)의 선택된 구성요소들의 블록도를 도시한다. 도 4에 나타낸 것과 같이, 양자화기(34)는 전치증폭기(50) 다음에 양자화기(34)로부터 펄스 폭 변조된 출력 신호(QUANT_OUT)를 생성하기 위해 주기적 삼각 파형과 전치증폭기(50)의 출력을 비교할 수 있는 비교기(52)를 포함할 수 있다. 주기적 삼각 파형의 변화율은 비교기(52)의 이득을 설정할 수 있다 - 더 느린 변화율은 더 높은 비교기 이득을 생성할 수 있고 더 빠른 변화율은 더 느린 비교기 이득을 생성할 수 있다.
도 5는 본 개시내용의 실시예들에 따라, 양자화기(34)를 위한 하나의 예시적인 전치증폭기(50A)의 선택된 구성요소들의 블록도를 도시한다. 일부 실시예들에 있어서, 전치증폭기(50A)는 도 4의 전치증폭기(50)를 구현하기 위해 사용될 수 있다. 전치증폭기(50A)는 커패시터(58) 및 스위치(62)를 포함하는 입력 스위치드 커패시터 및 커패시터(60) 및 스위치(64)를 포함하는 출력 스위치드 커패시터와 함께 연산 증폭기(56)를 포함하는 스위치드 커패시터 이득 회로를 포함할 수 있고, 이들 모두는 도 5에 나타낸 것과 같이 배열된다. 전치증폭기(50A)의 이득은 커패시터(60)의 정전용량과 커패시터(58)의 정전용량간의 비로 설정될 수 있다.
도 6은 본 개시내용의 실시예들에 따라, 양자화기(34)를 위한 다른 예시적인 전치증폭기(50B)의 선택된 구성요소들의 블록도를 도시한다. 일부 실시예들에 있어서, 전치증폭기(50B)는 도 4의 전치증폭기(50)를 구현하기 위해 사용될 수 있다. 전치증폭기(50B)는 입력 저항기(68), 피드백 저항기(70), 및 커패시터(74) 및 스위치(72)를 포함하는 샘플 앤 홀드 회로와 함께 연산 증폭기(66)를 포함하는 이득회로를 포함할 수 있고, 이들 모두는 도 6에 나타낸 것과 같이 배열된다. 전치증폭기(50B)의 이득은 저항기(70)의 저항과 저항기(68)의 저항간의 비로 설정될 수 있다.
따라서, 양자화기 이득을 감소시키기 위해, 사람들은 전치증폭기(50), 비교기(52), 또는 이들 모두의 이득을 감소시킬 수 있다. 그러나, 많은 예들에 있어서, 이득 감소를 비교기(52)에 적용하여 양자화기 이득을 감소시키는 것이 가장 바람직할 수 있는데, 그 이유는 (a) 스위치드-커패시터 기반 전치증폭기(50A)에서 이득을 감소시키는 경우에, 팩터만큼 전치증폭기 이득을 감소시키는 것이 동일한 팩터만큼 커패시터(60)의 정전용량을 증가시키는 것을 필요로 할 수 있고, 이것은 동일한 팩터만큼 커패시터(60)의 면적의 증가를 필요로 할 수 있고, (b) 저항기 기반 전치증폭기(50B)에서 이득을 감소시키는 경우에, 팩터만큼 전치증폭기 이득을 감소시키는 것이 양자화기(34)의 잡음 출력 전력을 감소시킬 수 없기 때문이다. 그러나, 팩터만큼 비교기(52)의 이득을 감소시키면 면적을 상당히 증가시키지 않고 양자화기 잡음 출력 전력을 감소시킬 수 있다.
본원에 사용된 것과 같이, 2이상의 요소들이 서로 "결합된" 것으로 언급될 때, 그와 같은 용어는 그와 같은 2이상의 요소들이, 직접적으로 또는 간접적으로 개재된 요소들이 있거나 없거나 관계없이, 이용 가능할 때, 전자적 통신 또는 기계적 통신하고 있는 것을 나타낸다.
이 개시내용은 통상의 기술자가 이해할 수 있는 본원의 예시적인 실시예에 대한 모든 변화들, 대체들, 변형들, 대안들, 및 수정들을 포함한다. 유사하게, 적절한 경우, 첨부 청구항들은 통상의 기술자가 이해할 수 있는 본원의 예시적인 실시예에 대한 모든 변화들, 대체들, 변형들, 대안들, 및 수정들을 포함한다. 더욱이, 특정 기능을 수행하도록 적응되거나, 배열되거나, 가능하거나, 구성되거나, 가능하게 되거나, 작동 가능하거나 또는 작동하는 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 첨부 청구항들에서의 참조는, 장치, 시스템, 또는 구성요소가 그렇게 적응되거나, 배열되거나, 가능하거나, 구성되거나, 가능하게 되거나, 작동 가능하거나 또는 작동하는 한, 특정 기능이 활성화되거나, 턴온되거나, 또는 잠금 해제되는지의 여부와 관계없이 상기 장치, 시스템, 또는 구성요소를 포함한다. 따라서, 수정들, 부가들, 또는 생략들이 상기 개시내용의 범위를 벗어나지 않고 본원에 기재된 시스템들, 장치들, 및 방법들에 대해 이루어질 수 있다. 예를 들어, 시스템들 및 장치들의 구성요소들은 통합되거나 분리될 수 있다. 게다가, 본원에 개시된 시스템들 및 장치들의 동작들은 더 많은, 더 적은, 또는 다른 구성요소들에 의해 수행될 수 있고 기재된 방법들은 더 많은, 더 적은, 또는 다른 단계들을 포함할 수 있다. 부가적으로, 단계들은 임의의 적절한 순서로 수행될 수 있다. 이 문헌에 사용된 것과 같이, "각각"은 세트의 각각의 구성요소 또는 세트의 서브세트의 각각의 구성요소를 가리킨다.
예시적인 실시예들이 도면들에 도시되고 이하에 기재되었지만, 본 개시내용의 원리들은 현재 알려져 있는지의 여부와 관계없이, 임의의 수의 기술들을 이용하여 구현될 수 있다. 본 개시내용은 도면들에 도시되고 위에 기재된 예시적인 구현들 및 기술들로 결코 한정되지 않아야 한다.
달리 구체적으로 기재되지 않으면, 도면들에 도시된 물품들은 반드시 실제 축적으로 그려진 것은 아니다.
본원에 기재된 모든 예들 및 조건부 언어는 독자가 개시내용 및 이 기술을 더 발전시키기 위해 발명자가 기여한 개념들을 이해하는데 도움을 주기 위한 교육적 목적들을 위한 것이고, 그와 같은 구체적으로 기재된 예들 및 조건들에 한정되지 않고 해석된다. 본 개시내용의 실시예들이 상세히 기재되었지만, 여러 변경들, 대체들, 및 대안들이 개시내용의 사상 및 범위를 벗어나지 않고 이것에 이루어질 수 있다는 것이 이해되어야 한다.
비록 특정 이점들이 위에 열거되었지만, 여러 실시예들은 열거된 이점들의 일부 또는 모두를 포함하거나 전혀 포함하지 않을 수 있다. 부가적으로, 상기 도면들 및 설명을 검토한 후 다른 기술적 이점들이 통상의 기술자에게 쉽게 명백해질 것이다.
이 출원에 대해 발행된 어떤 특허의 임의의 독자들 및 특허청에서 여기에 첨부된 청구항들을 해석하는 것을 돕기 위해, 출원인들은 이들이 첨부된 청구항들 또는 청구항의 요소들 중 어느 것도, 표현 "~하기 위한 수단" 또는 "~하기 위한 단계"가 특정 청구항에서 명시적으로 사용되지 않는 한, 35 U.S.C. § 112(f)를 적용하도록 의도되지 않는다는 것에 주목하고자 한다.

Claims (20)

  1. 시스템에 있어서,
    순방향 이득을 갖고 입력에서 입력 신호를 수신하고 출력에서 상기 입력 신호의 함수로서 출력 신호를 생성하도록 구성된 순방향 신호 경로;
    피드백 이득을 갖고 상기 출력과 상기 입력 사이에 결합된 피드백 신호 경로; 및
    적어도 2개의 모드들에서 상기 순방향 신호 경로와 상기 피드백 신호 경로를 동작시키도록 구성된 제어 서브시스템을 포함하고, 상기 적어도 2개의 모드들은:
    상기 순방향 이득이 제 1 순방향 이득이고 상기 피드백 이득이 제 1 피드백 이득인 제 1 모드; 및
    상기 순방향 이득이 상기 제 1 순방향 이득보다 작은 제 2 순방향 이득이고 상기 피드백 이득이 상기 제 1 피드백 이득보다 큰 제 2 피드백 이득인 제 2 모드를 포함하고;
    상기 제어 서브시스템은 신호 컨텐트가 상기 입력 신호에 존재할 때 상기 제 1 모드에서 동작을 야기하고 신호 컨텐트가 상기 입력 신호에 없을 때 상기 제 2 모드에서 동작을 야기하는, 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 순방향 이득 대 상기 제 2 순방향 이득의 비는 상기 제 2 피드백 이득 대 상기 제 1 피드백 이득의 비와 같은, 시스템.
  3. 제 1 항에 있어서,
    상기 순방향 신호 경로는 증폭기를 포함하고, 상기 제어 서브시스템은 상기 증폭기의 증폭기 이득을 상기 제 1 모드와 상기 제 2 모드 사이에서 일정하게 유지하도록 구성되는, 시스템.
  4. 제 1 항에 있어서,
    상기 순방향 신호 경로는 양자화기를 포함하고, 상기 순방향 이득은 상기 양자화기의 신호 이득인, 시스템.
  5. 제 4 항에 있어서,
    상기 양자화기는:
    전치증폭기 스테이지; 및
    상기 양자화기에 의해 출력되는 펄스폭 변조 파형을 생성하기 위해 상기 전치증폭기 스테이지의 출력과 삼각형 주기 파형을 비교하도록 구성된 비교기 스테이지를 포함하고,
    상기 순방향 이득은 상기 비교기 스테이지의 신호 이득인, 시스템.
  6. 제 5 항에 있어서,
    상기 제어 서브시스템은 상기 삼각형 주기 파형의 시간에 대한 변화율을 제어하여 상기 순방향 이득을 제어하도록 구성되는, 시스템.
  7. 제 1 항에 있어서,
    상기 순방향 신호 경로 및 상기 피드백 신호 경로는 변조 증폭기에 통합되는, 시스템.
  8. 제 7 항에 있어서,
    상기 변조 증폭기는 펄스폭 변조 증폭기인, 시스템.
  9. 제 1 항에 있어서,
    상기 제어 서브시스템은 상기 피드백 신호 경로의 가변 피드백 임피던스를 제어하여 상기 피드백 신호 경로 이득을 제어하도록 구성되는, 시스템.
  10. 제 9 항에 있어서,
    상기 순방향 신호 경로는 증폭기를 포함하고;
    상기 제어 서브시스템은 상기 가변 피드백 임피던스에 기초하여 상기 순방향 신호 경로의 가변 입력 임피던스를 제어함으로써 상기 제 1 모드와 상기 제 2 모드 사이에서 상기 증폭기의 증폭기 이득을 일정하게 유지하도록 구성되는, 시스템.
  11. 순방향 이득을 갖고 입력에서 입력 신호를 수신하고 출력에서 상기 입력 신호의 함수로서 출력 신호를 생성하도록 구성된 순방향 신호 경로, 및 피드백 이득을 갖고 상기 출력과 상기 입력 사이에 결합된 피드백 신호 경로를 갖는 시스템에서의 방법에 있어서,
    적어도 2개의 모드들에서 상기 순방향 신호 경로 및 상기 피드백 신호 경로를 동작시키는 단계로서, 상기 적어도 2개의 모드들은:
    상기 순방향 이득이 제 1 순방향 이득이고 상기 피드백 이득이 제 1 피드백 이득인 제 1 모드; 및
    상기 순방향 이득이 상기 제 1 순방향 이득보다 작은 제 2 순방향 이득이고 상기 피드백 이득이 상기 제 1 피드백 이득보다 큰 제 2 피드백 이득인 제 2 모드를 포함하는, 상기 상기 순방향 신호 경로 및 상기 피드백 신호 경로를 동작시키는 단계;
    신호 컨텐트가 상기 입력 신호에 존재할 때 상기 제 1 모드에서 동작시키는 단계; 및
    신호 컨텐트가 상기 입력 신호에 없을 때 상기 제 2 모드에서 동작시키는 단계를 포함하는, 방법.
  12. 제 11 항에 있어서,
    상기 제 1 순방향 이득 대 상기 제 2 순방향 이득의 비는 상기 제 2 피드백 이득 대 상기 제 1 피드백 이득의 비와 같은, 방법.
  13. 제 11 항에 있어서,
    상기 순방향 신호 경로는 증폭기를 포함하고, 상기 방법은 상기 증폭기의 증폭기 이득을 상기 제 1 모드와 상기 제 2 모드 사이에서 일정하게 유지하는 단계를 더 포함하는, 방법.
  14. 제 11 항에 있어서,
    상기 순방향 신호 경로는 양자화기를 포함하고, 상기 순방향 이득은 상기 양자화기의 신호 이득인, 방법.
  15. 제 14 항에 있어서,
    상기 양자화기는:
    전치증폭기 스테이지; 및
    상기 양자화기에 의해 출력되는 펄스폭 변조 파형을 생성하기 위해 상기 전치증폭기 스테이지의 출력과 삼각형 주기 파형을 비교하도록 구성된 비교기 스테이지를 포함하고,
    상기 순방향 이득은 상기 비교기 스테이지의 신호 이득인, 방법.
  16. 제 15 항에 있어서,
    상기 삼각형 주기 파형의 시간에 대한 변화율을 제어하여 상기 순방향 이득을 제어하는 단계를 더 포함하는, 방법.
  17. 제 11 항에 있어서,
    상기 순방향 신호 경로 및 상기 피드백 신호 경로는 변조 증폭기에 통합되는, 방법.
  18. 제 17 항에 있어서,
    상기 변조 증폭기는 펄스폭 변조 증폭기인, 방법.
  19. 제 11 항에 있어서,
    상기 피드백 신호 경로의 가변 피드백 임피던스를 제어하여 상기 피드백 신호 경로 이득을 제어하는 단계를 더 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 순방향 신호 경로는 증폭기를 포함하고;
    상기 방법은 상기 가변 피드백 임피던스에 기초하여 상기 순방향 신호 경로의 가변 입력 임피던스를 제어함으로써 상기 제 1 모드와 상기 제 2 모드 사이에서 상기 증폭기의 증폭기 이득을 일정하게 유지하는 단계를 더 포함하는, 방법.
KR1020227026577A 2020-01-02 2020-12-16 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화 KR102653547B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/732,993 US11190148B2 (en) 2020-01-02 2020-01-02 Minimizing idle channel noise in a class-D pulse width modulation amplifier
US16/732,993 2020-01-02
PCT/US2020/065364 WO2021138060A1 (en) 2020-01-02 2020-12-16 Minimizing idle channel noise in a class-d pulse width modulation amplifier

Publications (2)

Publication Number Publication Date
KR20220121870A KR20220121870A (ko) 2022-09-01
KR102653547B1 true KR102653547B1 (ko) 2024-04-03

Family

ID=74184905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026577A KR102653547B1 (ko) 2020-01-02 2020-12-16 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화

Country Status (5)

Country Link
US (1) US11190148B2 (ko)
KR (1) KR102653547B1 (ko)
CN (1) CN114902557B (ko)
GB (1) GB2606089B (ko)
WO (1) WO2021138060A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394846B1 (ko) 1996-10-31 2003-08-19 방앤드오루프센아/에스 강화된 캐스케이드 제어 방법을 갖는 펄스 변조 전력증폭기
US20090322425A1 (en) 2008-06-30 2009-12-31 Fujitsu Limited Distortion Compensating Amplifier And Front-End Distortion Compensation Amplifying Device
US10020778B1 (en) 2017-07-17 2018-07-10 Cirrus Logic, Inc. Reducing audio artifacts in an amplifier with configurable final output stage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582534B (zh) 2001-02-08 2010-05-12 模拟设备股份有限公司 可变全刻度的多比特σ-δ模数变换器
TW201036322A (en) 2009-03-24 2010-10-01 Tai 1 Microelectronics Corp Conversion device to control the output level
CN102545850A (zh) 2010-12-15 2012-07-04 无锡华润上华半导体有限公司 Pwm比较器及d类放大器
KR101871360B1 (ko) 2011-03-09 2018-06-26 삼성전자주식회사 오디오 신호 출력 방법 및 그에 따른 오디오 신호 출력 장치
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10236827B2 (en) 2017-01-20 2019-03-19 Cirrus Logic, Inc. Offset calibration for amplifier and preceding circuit
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
KR102629644B1 (ko) 2017-11-10 2024-01-30 시러스 로직 인터내셔널 세미컨덕터 리미티드 복수의 독립된 출력 스테이지들을 가진 클래스-d 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394846B1 (ko) 1996-10-31 2003-08-19 방앤드오루프센아/에스 강화된 캐스케이드 제어 방법을 갖는 펄스 변조 전력증폭기
US20090322425A1 (en) 2008-06-30 2009-12-31 Fujitsu Limited Distortion Compensating Amplifier And Front-End Distortion Compensation Amplifying Device
US10020778B1 (en) 2017-07-17 2018-07-10 Cirrus Logic, Inc. Reducing audio artifacts in an amplifier with configurable final output stage

Also Published As

Publication number Publication date
GB2606089B (en) 2024-05-29
US11190148B2 (en) 2021-11-30
US20210211099A1 (en) 2021-07-08
WO2021138060A1 (en) 2021-07-08
KR20220121870A (ko) 2022-09-01
CN114902557B (zh) 2023-08-15
GB202209063D0 (en) 2022-08-10
CN114902557A (zh) 2022-08-12
GB2606089A (en) 2022-10-26

Similar Documents

Publication Publication Date Title
US10447217B2 (en) Amplifier with configurable final output stage
US10763811B2 (en) Gain control in a class-D open-loop amplifier
US9917557B1 (en) Calibration for amplifier with configurable final output stage
EP3698470A1 (en) Calibration of a dual-path pulse width modulation system
US10008992B1 (en) Switching in amplifier with configurable final output stage
US12113488B2 (en) Minimizing total harmonic distortion and power supply induced intermodulation distortion in a single-ended class-D pulse width modulation amplifier
US10658988B1 (en) Open-loop class-D amplifier system with analog supply ramping
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
US10594310B2 (en) Full-scale range enhancement in a dual-path pulse width modulation playback system
CN112534714B (zh) 具有开环脉冲宽度调制驱动器的播放路径中的可变输出电阻
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
US10833657B2 (en) Variable output resistance in a playback path with closed-loop pulse-width modulation driver
US11811370B2 (en) Common-mode compensation in a multi-level pulse-width modulation system
US11855592B2 (en) Calibration of pulse width modulation amplifier system
US20230336133A1 (en) Calibration of pulse width modulation amplifier system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right