KR102216831B1 - 이중-경로 펄스 폭 변조 시스템의 교정 - Google Patents
이중-경로 펄스 폭 변조 시스템의 교정 Download PDFInfo
- Publication number
- KR102216831B1 KR102216831B1 KR1020207013838A KR20207013838A KR102216831B1 KR 102216831 B1 KR102216831 B1 KR 102216831B1 KR 1020207013838 A KR1020207013838 A KR 1020207013838A KR 20207013838 A KR20207013838 A KR 20207013838A KR 102216831 B1 KR102216831 B1 KR 102216831B1
- Authority
- KR
- South Korea
- Prior art keywords
- path
- signal
- gain
- loop
- digital
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 8
- 230000005236 sound signal Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 16
- 239000010752 BS 2869 Class D Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 239000004615 ingredient Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
- H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/264—An operational amplifier based integrator or transistor based integrator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
- H04R1/1008—Earpieces of the supra-aural or circum-aural type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/10—Earpieces; Attachments therefor ; Earphones; Monophonic headphones
- H04R1/1016—Earpieces of the intra-aural type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2430/00—Signal processing covered by H04R, not provided for in its groups
- H04R2430/01—Aspects of volume control, not necessarily automatic, in sound systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
- H04R2499/10—General applications
- H04R2499/11—Transducers incorporated or for use in hand-held devices, e.g. mobile phones, PDA's, camera's
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
시스템은 디지털 펄스 폭 변조기 서브시스템, 디지털 펄스 폭 변조기 서브시스템의 출력에 결합된 제 1 경로, 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 폐쇄-루프 아날로그 펄스 폭 변조기를 구동하도록 구성된 제 2 경로, 신호의 하나 이상의 특성들에 기초하여 신호를 프로세싱하기 위해 제 1 경로와 제 2 경로 사이에서 선택하기 위한 제어기로서, 제 1 경로의 제 1 이득 및 제 2 경로의 제 2 이득은 제 1 경로와 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 스위칭으로 인한 아티팩트들을 최소화하기 위해 대략 동일한, 상기 제어기를 포함할 수 있다.
Description
본 개시는 일반적으로 제한 없이, 무선 전화기들 및 미디어 플레이어들과 같은 개인용 오디오 디바이스들, 또는 햅틱 모듈(haptic module)을 포함한 디바이스들을 포함한 오디오 및 햅틱 디바이스들을 위한 회로들에 관한 것이다.
모바일/셀룰러 전화들과 같은 무선 전화들, 코드리스 전화들, mp3 플레이어들, 및 기타 소비자 오디오 디바이스들을 포함하는 개인용 오디오 디바이스들이 널리 사용되고 있다. 이러한 개인용 오디오 디바이스들은 한 쌍의 헤드폰들 또는 하나 이상의 스피커들을 구동하기 위한 회로를 포함할 수 있다. 이러한 회로는 종종 오디오 출력 신호를 헤드폰들 또는 스피커들로 이끌기 위한 전력 증폭기를 포함한다. 일반적으로 말해서, 전력 증폭기는 전원 공급 장치로부터 에너지를 취하며 보다 큰 진폭을 가진 입력 신호 형태와 매칭시키도록 오디오 출력 신호를 제어함으로써 오디오 신호를 증폭시킨다.
오디오 증폭기의 일 예는 클래스-D 증폭기이다. 클래스-D 증폭기(또한 "스위칭 증폭기"로서 알려짐)는 증폭 디바이스들(예컨대, 트랜지스터들, 통상적으로 금속-산화물 반도체 전계 효과 트랜지스터들)이 전자 스위치들로서 동작하는 전자 증폭기를 포함할 수 있다. 클래스-D 증폭기에서, 증폭될 신호는 펄스-폭 변조, 펄스-밀도 변조, 또는 또 다른 변조 방법에 의해 일련의 펄스들로 변환될 수 있으며, 따라서 신호는 변조된 신호의 펄스들의 특성(예컨대, 펄스 폭들, 펄스 밀도 등)이 신호의 크기의 함수인 변조 신호로 변환된다. 클래스-D 증폭기를 이용한 증폭 후, 출력 펄스 트레인(output pulse train)은 수동형 저역-통과 필터를 통과시킴으로써 변조되지 않은 아날로그 신호로 변환될 수 있으며, 여기에서 이러한 저역-통과 필터는 클래스-D 증폭기 또는 클래스-D 증폭기에 의해 구동된 로드에 내재될 수 있다. 클래스-D 증폭기들은 그것들이 선형 아날로그 증폭기들보다 전력 효율적일 수 있다는 사실로 인해 종종 사용되는데, 그러한 사실은 클래스-D 증폭기들이 선형 아날로그 증폭기들에 비교하여 활성 디바이스들에서의 열로서 더 적은 전력을 소멸시킬 수 있다는 점이다.
통상적으로, 폐쇄-루프 PWM 증폭기는 바람직한 전고조파 왜곡(THD) 및 전력 공급 제거비(PSRR)를 갖는 정확한 로드 전압을 제공하기 위해 선택된다. 폐쇄-루프 PWM 증폭기는 통상적으로, 스피커 로드 상에서 전압을 구동하기 위해 폐쇄-루프 아날로그 PWM 변조기를 통해 공급되는 아날로그 전압 입력 및 감지된 피드백 전압 신호를 취한다.
그러나, 특정 애플리케이션에 따라 개방-루프 모드(예컨대, 클래스-D 개방-루프 구동기를 사용) 또는 폐쇄-루프 모드(예컨대, 폐쇄-루프 구동기를 사용)에서 단일 PWM 증폭기 회로를 사용하여 로드들(loads)을 대안적으로 구동하기 위한 옵션이 바람직할 수 있다. 개방-루프 모드는 유리하게는 폐쇄-루프 모드보다 적은 전력을 소비할 수 있으며, 개방-루프 경로에 의해 증폭될 신호의 신호 크기가 증가할수록 개방-루프 모드에서의 신호 왜곡이 증가할 수 있다는 단점을 갖고 있다. 따라서, 신호 엔벨로프가 증가할수록 개방-루프 경로에서 높은 왜곡 레벨들로 인해 폐쇄-루프 모드로 스위칭하는 것이 바람직할 수 있으며, 이때 폐쇄-루프 경로에서의 보다 높은 전력 소비의 트레이드-오프를 갖게 된다.
이러한 단일 PWM 증폭기 회로를 사용할 때, 지각 가능한 오디오 아티팩트들이 개방-루프 동작 및 폐쇄-루프 동작 사이에서 스위칭할 때 발생할 수 있으며, 따라서 이러한 오디오 아티팩트들을 감소시키거나 또는 제거하는 것이 바람직할 수 있다.
본 개시의 교시들에 따르면, 증폭기를 이용해서 신호들을 프로세싱하는 것에 대한 기존의 접근법들과 연관된 하나 이상의 단점들 및 문제들이 감소되거나 또는 제거될 수 있다.
본 개시의 실시예들에 따르면, 시스템은 디지털 펄스 폭 변조기 서브시스템, 상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합된 제 1 경로, 상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 폐쇄-루프 아날로그 펄스 폭 변조기를 구동하도록 구성된 제 2 경로, 신호의 하나 이상의 특성들에 기초하여 신호를 프로세싱하기 위해 제 1 경로와 제 2 경로 사이에서 선택하기 위한 제어기를 포함할 수 있으며, 상기 제 1 경로의 제 1 이득 및 상기 제 2 경로의 제 2 이득은, 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 대략 동일하다.
본 개시의 이들 및 다른 실시예들에 따르면, 방법은 디지털 펄스 폭 변조기 서브시스템, 상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 개방-루프 구동기 스테이지를 구동하도록 구성된 제 1 경로, 및 상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 폐쇄-루프 아날로그 펄스 폭 변조기를 구동하도록 구성된 제 2 경로를 포함한 시스템에서의 사용을 위해 제공될 수 있으며, 여기에서 제 1 경로 및 제 2 경로 중 하나는 신호의 하나 이상의 특성들에 기초하여 신호를 프로세싱하기 위해 선택된다. 상기 방법은 제 1 경로와 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 제 1 경로의 제 1 이득 및 제 2 경로의 제 2 이득을 대략 동일하게 되도록 하는 단계를 포함할 수 있다.
본 개시의 기술적 이점들은 여기에 포함된 도면들, 설명 및 청구항들로서 이 기술분야의 숙련자에게는 손쉽게 이해될 수 있을 것이다. 상기 실시예들의 목적들 및 이점들은 적어도 특히 청구항들에서 언급된 요소들, 특징들, 및 조합들에 의해 실현되고 달성될 것이다.
앞서 말한 일반적인 설명 및 다음의 상세한 설명 양쪽 모두는 예들이고 설명적이며 본 개시에서 제시되는 청구범위를 제한하지 않는다는 것을 이해해야 한다.
본 실시예들 및 그 이점들의 보다 완전한 이해는 수반된 도면들과 함께 취해진 다음의 설명을 참조함으로써 얻어질 수 있으며, 여기에서 유사한 참조 번호들은 유사한 특징들을 나타낸다:
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스의 예시이다;
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도이다;
도 3은 본 개시의 실시예들에 따른, 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 4는 본 개시의 실시예들에 따른, 경로 이득들을 교정하기 위한 구성요소들을 포함하여, 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 5는 본 개시의 실시예들에 따른, 경로 이득들을 교정하기 위한 구성요소들을 포함하여, 또 다른 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 6은 본 개시의 실시예들에 따른, 경로 이득들을 교정하기 위한 구성요소들을 포함하여, 또 다른 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 7은 본 개시의 실시예들에 따른, 재구성 가능한 PWM 변조기에서 출력 다중화기 대신에 사용될 수 있는 3-상태로 된 구동기 스테이지들을 묘사한 블록도이다;
도 8은 본 개시의 실시예들에 따른, 또 다른 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 9는 본 개시의 실시예들에 따른, 또 다른 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 10은 본 개시의 실시예들에 따른, 또 다른 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다.
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스의 예시이다;
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도이다;
도 3은 본 개시의 실시예들에 따른, 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 4는 본 개시의 실시예들에 따른, 경로 이득들을 교정하기 위한 구성요소들을 포함하여, 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 5는 본 개시의 실시예들에 따른, 경로 이득들을 교정하기 위한 구성요소들을 포함하여, 또 다른 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 6은 본 개시의 실시예들에 따른, 경로 이득들을 교정하기 위한 구성요소들을 포함하여, 또 다른 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 7은 본 개시의 실시예들에 따른, 재구성 가능한 PWM 변조기에서 출력 다중화기 대신에 사용될 수 있는 3-상태로 된 구동기 스테이지들을 묘사한 블록도이다;
도 8은 본 개시의 실시예들에 따른, 또 다른 예시적인 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 9는 본 개시의 실시예들에 따른, 또 다른 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다;
도 10은 본 개시의 실시예들에 따른, 또 다른 재구성 가능한 PWM 변조기의 선택된 구성요소들의 블록도이다.
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스(1)의 예시이다. 도 1은 한 쌍의 이어버드 스피커들(8A 및 8B)의 형태로 헤드셋(3)에 결합된 개인용 오디오 디바이스(1)를 도시한다. 도 1에 도시된 헤드셋(3)은 단지 예이며, 개인용 오디오 디바이스(1)는 제한 없이, 헤드폰들, 이어버드들, 인-이어 이어폰들(in-ear earphones), 및 외부 스피커들을 포함한, 다양한 오디오 트랜스듀서들과 관련되어 사용될 수 있다는 것을 이해해야 한다. 플러그(4)는 개인용 오디오 디바이스(1)의 전기 단자에 헤드셋(3)을 연결할 수 있다. 개인용 오디오 디바이스(1)는 사용자에게 디스플레이를 제공하며 터치 스크린(2)을 사용하여 사용자 입력을 수신할 수 있거나, 또는 대안적으로, 표준 액정 디스플레이(LCD)가 개인용 오디오 디바이스(1)의 표면(face) 및/또는 측면들 상에 배치된 다양한 버튼들, 슬라이더들, 및/또는 다이얼들과 조합될 수 있다. 도 1에 또한 도시된 바와 같이, 개인용 오디오 디바이스(1)는 헤드셋(3) 및/또는 또 다른 오디오 트랜스듀서(예컨대, 라우드스피커)로의 송신을 위한 아날로그 오디오 신호를 생성하기 위해 오디오 집적 회로(IC)(9)를 포함할 수 있다.
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 IC(9)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 오디오 IC(9)는 도 1의 오디오 IC(9)를 구현하기 위해 사용될 수 있다. 도 2에 도시된 바와 같이, 마이크로제어기 코어(18)(예컨대, 디지털 신호 프로세서 또는 "DSP")는 디지털 오디오 입력 신호를 아날로그 입력 신호(VIN)로 변환할 수 있는, 디지털-아날로그 변환기(DAC)(14)로 디지털 오디오 입력 신호(DIG_IN)를 공급할 수 있다. DAC(14)는 스피커, 헤드폰 트랜스듀서, 라인 레벨 신호 출력, 및/또는 다른 적절한 출력을 동작시킬 수 있는, 오디오 출력 신호(VOUT)를 제공하기 위해 아날로그 입력 신호(VIN)를 증폭시키거나 또는 감쇠시킬 수 있는 증폭기(16)로 아날로그 신호(VIN)를 공급할 수 있다.
도 3은 본 개시의 실시예들에 따른, 예시적인 펄스 폭 변조 증폭기(22)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 펄스 폭 변조 증폭기(22)는 도 2의 증폭기(16)를 구현하기 위해 사용될 수 있다. 도 3에 도시된 바와 같이, 예시적인 펄스 폭 변조 증폭기(22)는 다중화기(28)와 함께 구현되는 직접 바이패스 기능과 함께, 디지털 PWM 변조기 서브시스템(24) 및 아날로그 PWM 변조기(26)를 포함할 수 있다.
재구성 가능한 PWM 변조 증폭기(22)는 다중화기(28)에 의해 수신된 아날로그 변조기 바이패스 제어 신호가 디어서팅될(deasserted) 때 아날로그 PWM 변조기(26)의 사용을 통해 아날로그 폐쇄-루프 모드에서 동작하도록 구성될 수 있다. 아날로그 폐쇄-루프 모드에서, 입력 신호(VIN)는 디지털 PWM 변조기 서브시스템(24)에 의해 변조될 수 있고, 아날로그 PWM 변조기(26)는 디지털 PWM 변조기 서브시스템(24)으로부터 그의 입력을 수신할 수 있으며, 아날로그 PWM 변조기(26)는 구동기 스테이지(34B)에 의해 수신되고 구동되는 것으로서, 아날로그 PWM 변조기(26)의 출력이 출력 신호(VOUT)로서 구동되도록 이용될 수 있다. 구동기 스테이지(34B)는 아날로그 PWM 변조기(26)에 의해 생성된 변조 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다.
재구성 가능한 PWM 변조 증폭기(22)는 또한 다중화기(28)에 의해 수신된 아날로그 변조기 바이패스 제어 신호가 어서팅될(asserted) 때 디지털 PWM 변조기 서브시스템(24)의 사용을 통해 디지털 개방-루프 모드에서 동작하도록 구성될 수 있다. 디지털 개방-루프 모드에서, 아날로그 PWM 변조기(26) 및 아날로그 PWM 변조기(26)에 의해 구동되는 구동기 스테이지(34B)는 다중화기(28)에 의해 바이패스될 수 있으며, 디지털 PWM 변조기 서브시스템(24)은 입력 신호(VIN)가 디지털 PWM 변조기 서브시스템(24)에 의해 변조되며 개방-루프 구동기 스테이지(34A)에 의해 수신되고 구동되는 것으로서 디지털 PWM 변조기 서브시스템(24)의 출력이 출력 신호(VOUT)로서 구동되도록 이용될 수 있다. 구동기 스테이지(34A)는 디지털 PWM 변조기 서브시스템(24)에 의해 생성된 변조 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다.
아날로그 폐쇄-루프 모드 및 디지털 개방-루프 모드로부터 재구성 가능한 PWM 변조 증폭기(22)를 변경하는 것(및 그 반대)은, 다중화기(28)의 사용을 통해, 구동기 스테이지(34A) 및 구동기 스테이지(34B) 중 어떤 것이 출력 신호(VOUT)를 구동할지를 선택함으로써 달성될 수 있다.
몇몇 실시예들에서, 재구성 가능한 PWM 변조 증폭기(22)를 위한 신호 프로세싱 경로를 선택하도록 다중화기(28)를 제어하기 위해 제어 회로(도시되지 않음)가 사용될 수 있다. 예를 들어, 이러한 다중화기 제어 신호의 선택은 증폭기로의 입력 신호(VIN)의 하나 이상의 특성들(예컨대, 신호 크기, 신호 피크, 신호 엔벨로프, 신호 주파수, 또는 입력 신호(VIN)의 다른 특성)에 기초할 수 있다. 따라서, 재구성 가능한 PWM 변조 증폭기(22)는 디지털 펄스 폭 변조기 서브시스템(예컨대, 디지털 PWM 변조기 서브시스템(24)), 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 개방-루프 구동기 스테이지(예컨대, 구동기 스테이지(34A))를 구동하도록 구성된 제 1 경로, 및 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 폐쇄-루프 아날로그 펄스 폭 변조기(예컨대, 아날로그 PWM 변조기(26))를 구동하도록 구성된 제 2 경로를 포함할 수 있으며, 여기에서 제 1 경로 및 제 2 경로 중 하나는 신호의 하나 이상의 특성들(예컨대, 신호 크기, 신호 피크, 신호 엔벨로프, 신호 주파수, 또는 입력 신호(VIN)의 다른 특성)에 기초하여 신호를 프로세싱하기 위해 선택된다. 입력 신호(VIN)가 오디오 신호인 실시예들에서, 프로세싱을 위한 경로의 선택은 주파수들의 가청 대역 내에서의 오디오 신호의 특성들뿐만 아니라 출력 신호(VOUT)로 전파하는 신호의 대역-외 성분들의 특성들에 또한 기초할 수 있다.
유리하게는, 앞서 말한 것은 기존의 증폭기 시스템들의 것들과 비교하여 최소의 부가적인 디지털 로직을 갖고 아날로그 폐쇄-루프 변조 증폭기와 디지털 개방-루프 변조 증폭기 사이에서의 스위칭이 가능한 재구성 가능한 증폭기를 포함한 시스템을 구현하고 사용하기 위한 시스템들 및 방법들을 제공한다. 아날로그 폐쇄-루프 경로와 디지털 개방-루프 경로 사이에서의 스위칭은, 제한 없이, 신호 크기, 신호 주파수, 재구성 가능한 PWM 변조 증폭기(22)의 전력 소비, 및/또는 신호에 존재하는 왜곡을 포함한, 적절한 기준들에 의해 트리거될 수 있다. 그러나, 앞서 말한 시스템은, 그러한 아티팩트들을 감소시키거나 또는 피하기 위한 단계들이 취해지지 않는다면, "팝들" 및 클릭들"과 같은 지각 가능한 오디오 아티팩트들에 영향을 받기 쉬울 수 있다. 따라서, 도 4 내지 도 6에 대하여 이하에서 보다 상세하게 설명되는 바와 같이, 재구성 가능한 PWM 변조 증폭기(22)는 스위칭으로 인한 지각 가능한 오디오 아티팩트들을 최소화하기 위해, 제 1 이득 및 제 2 이득이 제 1 경로와 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 대략 동일하게 되도록 제 1 경로(디지털 PWM 변조기 서브시스템(24) 및 구동기 스테이지(34A)의 개방-루프 경로)의 제 1 이득과 제 2 경로(아날로그 PWM 변조기(26)의 폐쇄-루프 경로)의 제 2 이득 중 적어도 하나를 교정하기 위해 구성된 교정 서브시스템(calibration subsystem)을 포함할 수 있다.
도 4는 본 개시의 실시예들에 따른, 예시적인 재구성 가능한 PWM 변조 증폭기(22A)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 재구성 가능한 PWM 변조 증폭기(22A)는 도 3의 재구성 가능한 PWM 변조 증폭기(22)를 구현하기 위해 사용될 수 있다. 도 4에 도시된 바와 같이, 단일 디지털 PWM 변조기(24A)는 디지털 PWM 변조기 서브시스템(24)을 구현하기 위해 사용될 수 있으며, 아날로그 PWM 변조기(26)는 하나 이상의 부가적인 스테이지 적분기들(42)에 앞서 제 1-스테이지 적분기(40)를 포함할 수 있으며, 상기 적분기들은 구동기 스테이지(34B)로의 아날로그 PWM 신호를 생성할 수 있는 양자화기(44) 앞에 있게 된다. 버퍼(46)는 디지털 PWM 변조기(24A)에 의해 생성된 디지털 PWM 신호를 아날로그 PWM 변조기(26)의 입력으로 버퍼링하기 위해 디지털 PWM 변조기(24A)와 아날로그 PWM 변조기(26) 사이에서 인터페이스될 수 있다. 이득 저항기들(48 및 49)이 또한 아날로그 PWM 변조기(26)의 이득을 정의하기 위해 존재할 수 있다.
도 4에 도시된 바와 같이, 버퍼(46)의 이득, 이득 저항기(48), 및/또는 이득 저항기(49)는 가변적일 수 있다. 교정(calibration)이 가능하게 될 때, 아날로그 PWM 변조기(26)의 제 1-스테이지 적분기(40)는 구동기 스테이지(34A)를 포함한 개방-루프 경로의 이득을 검출하기 위해 필터 및 비교기 조합으로서 재사용될 수 있다. 제 1-스테이지 적분기(40)를 사용하여 구현된 비교기로의 하나의 입력이 디지털 PWM 변조기(24A)에 의해 생성된 디지털 신호(또는 대안적인 실시예들에서, 디지털 PWM 변조기(24A)로의 입력 신호)이며 제 1-스테이지 적분기(40)를 사용하여 구현된 비교기로의 다른 입력이 구동기 스테이지(34A)의 출력이기 때문에, 교정이 가능하게 될 때, 제 1-스테이지 적분기(40)의 출력은 개방-루프 경로의 이득을 나타낸다. 그러한 검출된 이득은 그 후 아날로그 PWM 변조기(26)를 포함한 폐쇄-루프 경로의 이득을 개방-루프 경로의 이득에 매칭시키기 위해, 버퍼(46)의 이득, 이득 저항기(48)의 저항, 및/또는 이득 저항기(49)의 저항을 적절하게 설정하기 위해 사용될 수 있다.
도 5는 본 개시의 실시예들에 따른, 예시적인 재구성 가능한 PWM 변조 증폭기(22B)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 재구성 가능한 PWM 변조 증폭기(22B)는 도 3의 재구성 가능한 PWM 변조 증폭기(22)를 구현하기 위해 사용될 수 있다. 도 5에 도시된 바와 같이, 도 2의 디지털 PWM 변조 서브시스템(24)은 제 1 디지털 PWM 변조기(24B) 및 제 2 디지털 PWM 변조기 서브시스템(24C)을 사용하여 구현될 수 있다. 디지털 PWM 변조기(24B)는 개방-루프 구동기 스테이지(34A)를 구동할 수 있으며, 디지털 PWM 변조기(24C)는 디지털 PWM 변조기(24C)에 의해 생성된 디지털 PWM 신호를 아날로그 PWM 변조기(26)의 입력으로 버퍼링하도록 구성된 버퍼(46)를 통해 아날로그 PWM 변조기(26)를 구동할 수 있다. 이득 저항기들(48 및 49)은 또한 아날로그 PWM 변조기(26)의 이득을 정의하기 위해 존재할 수 있다.
또한 도 5에 도시된 바와 같이, 이득 요소(50)는 재구성 가능한 PWM 변조 증폭기(22B)로의 입력과 디지털 PWM 변조기(24B) 사이에서 인터페이스할 수 있으며 이득 요소(52)는 재구성 가능한 PWM 변조 증폭기(22B)로의 입력과 디지털 PWM 변조기(24C) 사이에서 인터페이스할 수 있다. 이득 요소(50)는 개방-루프 경로에 대략적인 이득 설정(coarse gain setting)을 적용할 수 있으며, 이득 요소(52)는 폐쇄-루프 경로에 보다 작은 미세 이득 설정을 적용할 수 있다. 교정 엔진(54)은 아날로그 필터(59)에 의해 필터링되고, ADC(58)에 의해 아날로그 도메인에서 디지털 도메인으로 변환되며, 디지털 필터(56)에 의해 필터링된 것으로서 출력 신호(VOUT)를 검출할 수 있다. 이러한 필터링은 교정이 대역-내 신호 콘텐트에만 기초하여 수행된다는 것을 보장할 수 있다. 교정 엔진(54)은 또한 개방-루프 경로의 이득을 결정하기 위해 출력 신호(VOUT)의 디지털 도메인 표현에 입력 신호를 비교하는 것을 허용하기 위해 입력 신호를 감지할 수 있다. 도시되지 않았지만, 출력 신호(VOUT)의 것과 유사한 디지털 필터링이 교정 엔진(54)에 의한 수신 이전에 입력 신호에 대해 수행될 수 있으며, 입력 신호 및 출력 신호(VOUT)는 또한 이득을 적절하게 측정하기 위해 지연-매칭(delay-matched)될 수 있다. 결정된 이득에 기초하여, 교정 엔진(54)은 개방-루프 경로 및 폐쇄-루프 경로가 동일한 경로 이득을 갖도록 디지털 변조 이전에 디지털 도메인에서 이득 요소(50) 및/또는 이득 요소(52)를 교정할 수 있다. 몇몇 실시예들에서, 교정 엔진(54)은 또한 개방-루프 경로 및 폐쇄-루프 경로의 이득들을 교정하기 위해 이득 저항기(48)의 저항 및/또는 이득 저항기(49)의 저항을 변경할 수 있을 것이다.
동작 시, 도 5에 도시된 교정 시스템은 입력 신호에 의해 표현된 실제 재생 콘텐트에 대해 또는 단지 교정을 위해서만 사용될 수 있는 들리지 않는 파일럿 톤에 기초하여 교정할 수 있다.
도 6은 본 개시의 실시예들에 따른, 예시적인 재구성 가능한 PWM 변조 증폭기(22C)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 재구성 가능한 PWM 변조 증폭기(22C)는 도 3의 재구성 가능한 PWM 변조 증폭기(22)를 구현하기 위해 사용될 수 있다. 도 6에 도시된 바와 같이, 도 2의 디지털 PWM 변조 서브시스템(24)은 단일 디지털 PWM 변조기(24D)를 사용하여 구현될 수 있다. 디지털 PWM 변조기(24D)는 개방-루프 구동기 스테이지(34A)를 구동할 수 있으며, 그 사이 디지털 PWM 변조기(24D)는 디지털 PWM 변조기(24D)에 의해 생성된 디지털 PWM 신호를 아날로그 PWM 변조기(26)의 입력으로 버퍼링하도록 구성된 버퍼(46)를 통해 아날로그 PWM 변조기(26)를 구동할 수 있다.
또한 도 6에 도시된 바와 같이, 이득 요소(60)는 재구성 가능한 PWM 변조 증폭기(22C)로의 입력과 디지털 PWM 변조기(24D) 사이에서 인터페이스할 수 있다. 이득 요소(60)는 PWM 변조 증폭기(22C)에 의한 변조 전에 입력 신호에 가변 이득을 적용할 수 있다. 교정 엔진(64)은 아날로그 필터(69)에 의해 필터링되고, ADC(68)에 의해 아날로그 도메인에서 디지털 도메인으로 변환되며, 디지털 필터(66)에 의해 필터링되 것으로서 출력 신호(VOUT)를 검출할 수 있다. 이러한 필터링은 교정이 단지 대역-내 신호 콘텐트에 기초하여 수행된다는 것을 보장할 수 있다. 교정 엔진(64)은 또한 개방-루프 경로의 이득을 결정하기 위해 입력 신호를 출력 신호(VOUT)의 디지털 도메인 표현에 비교하는 것을 허용하도록 입력 신호를 감지할 수 있다. 도시되지 않지만, 출력 신호(VOUT)의 것과 유사한 디지털 필터링이 교정 엔진(64)에 의한 수신 이전에 입력 신호에 대해 수행될 수 있으며, 입력 신호 및 출력 신호(VOUT)가 또한 이득을 적절하게 측정하기 위해 지연-매칭될 수 있다. 결정된 이득에 기초하여, 교정 엔진(64)은 개방-루프 경로 및 폐쇄-루프 경로가 동일한 경로 이득을 갖도록 디지털 변조 이전에 디지털 도메인에서 이득 요소(60)를 교정할 수 있다.
여기에 따라 수행된 이득 교정은, 개방-루프 경로의 제 1 이득 및 폐쇄-루프 경로의 제 2 이득이 개방-루프 경로와 폐쇄-루프 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 대략 동일하다는 것을 보장할 수 있다. 또한, 이러한 스위칭 시, 두 개의 경로들의 잡음 플로어들(noise floors) 간의 차이는 스위칭으로 인한 아티팩트들을 최소화하기 위해 충분히 작을 수 있다.
여기에 따라 수행된 이득 교정은 임의의 적절한 시간에 착수될 수 있다. 예를 들어, 몇몇 실시예들에서, 여기에서 개시된 교정 서브시스템은 재구성 가능한 PWM 변조 증폭기(22) 또는 재구성 가능한 PWM 변조 증폭기(22)가 존재하는 디바이스의 제품 테스트 동안 이득을 교정하도록 구성될 수 있으며, 따라서 교정은 그의 최종 사용 이전에 한 번 수행된다. 또 다른 예로서, 여기에서 개시된 교정 서브시스템은 입력 신호의 오디오 콘텐트가 재생되는 동안 실시간으로 이득을 교정하도록 구성될 수 있다. 도 5 및 도 6에 묘사된 바와 같이, 실시간 교정의 특정 예로서, 교정 서브시스템은, 개방-루프 경로가 선택될 때, 이득을 교정하기 위해 개방-루프 경로의 출력을 검출하도록 구성될 수 있다.
이들 및 다른 실시예들에서, 교정 서브시스템은 사용자 지각 가능한 오디오 아티팩트들을 최소화하기 위해 입력 신호의 오디오 콘텐트가 재생되는 동안 일련의 단계들에서 교정을 수행하도록 구성될 수 있다. 예를 들어, 교정 서브시스템이 이득이 x의 비율만큼 변경되어야 한다고 결정하면, 교정 서브시스템은 일련의 y 단계들에서 이득을 변경할 수 있으며, 여기에서 각각의 단계 동안, 이득은 x/y의 양만큼 변경된다. 이러한 실시예들 중 일부에서, 교정 서브시스템은 또한 입력 신호의 제로 크로싱 및 시스템 내에서의 입력 신호로부터 도출된 펄스 폭 변조 신호의 제로 크로싱 중 하나에서 일련의 단계들의 연속 단계들 사이에서 전이시키도록 구성된다.
이들 및 다른 실시예들에서, 교정 서브시스템은 또한 재구성 가능한 PWM 변조 증폭기(22)와 연관된 온도(도시되지 않지만, 예컨대, 온도 센서로부터)를 나타내는 온도 신호를 수신하고 경로 이득들 중 하나 이상에 정정 인자를 적용함으로써 이득을 교정하도록 구성될 수 있다.
이들 및 다른 실시예들에서, 교정 서브시스템은 간헐적 주기들에서 교정을 수행하도록 가능하게 될 수 있다. 예를 들어, 교정 서브시스템은 일정 기간 동안 교정을 수행하며 다시 교정하기 전에 또 다른 기간 동안 교정을 중단할 수 있다. 또 다른 예로서, 교정 서브시스템은 온도에서의 변화에 응답하여 제 1 이득 및 제 2 이득 중 적어도 하나의 교정을 가능하게 할 수 있다.
이들 및 다른 실시예들에서, 교정 서브시스템은 또한 입력 신호(예컨대, 재구성 가능한 PWM 변조기로의 입력 신호)가 임계 크기를 초과하는 경우에만 이득 교정을 가능하게 하도록 구성될 수 있다. 이러한 실시예들에서, 교정 서브시스템은 또한 교정 프로세스 동안 입력 신호가 임계 크기 아래로 떨어지는 경우 이득을 중단시키도록 구성될 수 있다.
이들 및 다른 실시예들에서, 교정 서브시스템은 또한 개방-루프 경로가 프로세싱을 위해 선택되는 경우에만 이득 교정을 가능하게 하도록 구성될 수 있다. 이러한 실시예들에서, 교정 서브시스템은 또한 교정 프로세스 동안 언제든지 폐쇄-루프 경로가 프로세싱을 위해 선택된다면 이득 교정을 중단시키도록 구성될 수 있다.
이들 및 다른 실시예들에서, 교정 서브시스템은 또한 개방-루프 경로 및 폐쇄-루프 경로의 주파수 응답들이 스위칭 시 대략 매칭되도록 개방-루프 경로 또는 폐쇄-루프 경로 또는 양쪽 경로들 모두의 하나 이상의 응답들을 수정하도록 구성될 수 있다. 이러한 수정은 경로들의 주파수 응답들을 적절하게 매칭시키기 위해 개방-루프 경로 및 폐쇄-루프 경로 중 하나 또는 양쪽 모두에서 하나 이상의 필터들(명시적으로 도시되지 않음)의 특성들을 수정하는 것을 포함할 수 있다.
도 3 내지 도 6은 출력 신호(VOUT)로서 구동기 스테이지(34A)의 출력을 전달하는 것과 구동기 스테이지(34B)의 출력을 전달하는 것 사이에서 선택하도록 구성된 다중화기(28)를 묘사하지만, 이 기술분야의 숙련자들은 임의의 다른 적절한 회로, 시스템, 디바이스, 또는 장치가 출력 신호(VOUT)로서 구동기 스테이지(34A)의 출력을 전달하는 것과 구동기 스테이지(34B)의 출력을 전달하는 것 사이에서 선택하도록 다중화기(28) 외에 또는 그 대신에 사용될 수 있다는 것을 인식할 것이다. 비-제한적인 예로서, 도 7은 각각 구동기 스테이지들(34A 및 34B) 대신에 3-상태로 된 구동기 스테이지들(34A' 및 34B')의 예들을 묘사한 블록도이다.
3-상태로 된 구동기 스테이지들(34A' 및 34B')은 3-상태로 되며 와이어드-OR 출력들(wired-OR outputs)로서 그들 각자의 출력들을 갖는다는 특성에 의해, 다중화기(28)에 대한 필요성을 생략하면서 다중화기(28)의 논리 함수를 수행할 수 있다. 도 7에 도시된 바와 같이, 재구성 가능한 PWM 변조 증폭기(22)는 아날로그 변조기 바이패스 제어 신호가 디어서팅될 때 아날로그 PWM 변조기(26)의 사용을 통해 아날로그 폐쇄-루프 모드에서 동작하도록 구성될 수 있으며, 따라서 구동기 스테이지(34A')를 불능시키고 34B'가 출력 신호(VOUT)를 구동할 수 있게 한다. 마찬가지로, 재구성 가능한 PWM 변조 증폭기(22)는 아날로그 변조기 바이패스 제어 신호가 어서팅될 때 디지털 PWM 변조기 서브시스템(24)의 사용을 통해 디지털 개방-루프 모드에서 동작하도록 구성될 수 있으며, 그에 따라 구동기 스테이지(34B')를 불능시키고 34A'가 출력 신호(VOUT)를 구동할 수 있게 한다.
또한, 도 3 내지 도 6은 재구성 가능한 PWM 변조 증폭기(22)에 대한 특정한 아키텍처들을 묘사하지만, 도 3 내지 도 6 중 하나 이상에서 도시된 아키텍처들과 유사한 또는 동등한 기능을 구현하는 많은 다른 적절한 아키텍처들이 사용될 수 있다. 비-제한적인 예로서, 도 8은 재구성 가능한 PWM 변조 증폭기(22D)가 디지털 PWM 변조기 서브시스템(24)의 출력을 수신하고 연관된 사전-구동기 신호를 구동기 스테이지(34A)로 이끌도록 구성된 사전-구동기 스테이지(pre-driver stage)(33A)를 포함하며, 재구성 가능한 PWM 변조 증폭기(22D)가 또한 디지털 PWM 변조기 서브시스템(24)의 출력을 수신하고 연관된 사전-구동기 신호를 구동기 스테이지(34B)로 이끌도록 구성된 사전-구동기 스테이지(33B)를 포함한다는 점을 제외하고, 도 3에 묘사된 재구성 가능한 PWM 변조 증폭기(22)와 많은 자료 면들에서 유사할 수 있는 재구성 가능한 PWM 변조 증폭기(22D)(도 3의 재구성 가능한 PWM 변조 증폭기(22)를 구현하기 위해 사용될 수 있는)를 묘사한다. 몇몇 실시예들에서, 사전-구동기 스테이지들(33A 및 33B)은 구동기 스테이지들(34A 및 34B)에 동력을 공급하는 동일한 전원 공급 장치로부터 동력을 공급받을 수 있다. 그러나, 다른 실시예들에서, 사전-구동기 스테이지들(33A 및 33B)은 구동기 스테이지들(34A 및 34B)에 동력을 공급하는 것(예컨대, 전압(VDD)을 제공하는 전원 공급 장치)과 상이한 전원 공급 장치(예컨대, 전압(VDDD)을 제공하는 전원 공급 장치)로부터 동력을 공급받을 수 있다. 상이한 전원 공급 장치들의 이러한 사용은 재구성 가능한 PWM 변조 증폭기(22D)의 전력 효율을 최대화할 수 있다. 몇몇 실시예들에서, 도 4 내지 도 6에 도시된 재구성 가능한 PWM 변조 증폭기들(22A 내지 22C)은 재구성 가능한 PWM 변조 증폭기(22D)와 일치하는 방식으로 적응될 수 있다.
또 다른 비-제한적인 예로서, 도 9는 재구성 가능한 PWM 변조 증폭기(22E)가 별개의 구동기 스테이지들(34A 및 34B) 대신에 공통 구동기 스테이지(34)를 포함하고, 다중화기(28)가 공통 구동기 스테이지(34) 이전에 신호 경로에서 폐쇄-루프 경로(아날로그 PWM 변조기(26)를 사용)와 개방-루프 모드(아날로그 PWM 변조기(26)를 바이패스) 사이에서 선택할 수 있으며, 공통 구동기 스테이지(34)가 출력 신호(VOUT)로서 다중화기(28)에 의해 전달된 신호를 구동할 수 있다는 점을 제외하고, 도 3에 묘사된 재구성 가능한 PWM 변조 증폭기(22)와 많은 자료 면들에서 유사할 수 있는 재구성 가능한 PWM 변조 증폭기(22E)(도 3의 재구성 가능한 PWM 변조 증폭기(22)를 구현하기 위해 사용될 수 있는)를 묘사할 수 있다. 따라서, 이들을 합쳐 생각하면, 도 3의 재구성 가능한 PWM 변조 증폭기(22) 및 도 9의 재구성 가능한 PWM 변조 증폭기(22E)는 개방-루프 모드와 폐쇄-루프 모드 간의 선택이 재구성 가능한 PWM 변조 증폭기(22)의 신호 경로에서의 임의의 적절한 포인트에서 이루어질 수 있으며, 재구성 가능한 PWM 변조 증폭기(22)의 아키텍처는 선택이 이루어진 신호 경로에서의 포인트를 감안하도록 적응될 수 있다는 것을 분명히 보여준다. 몇몇 실시예들에서, 도 4 내지 도 6에 도시된 재구성 가능한 PWM 변조 증폭기들(22A 내지 22C)은 재구성 가능한 PWM 변조 증폭기(22E)와 일치하는 방식으로 적응될 수 있다.
도 10은 본 개시의 실시예들에 따른 예시적인 재구성 가능한 펄스 폭 변조 증폭기(22F)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 재구성 가능한 펄스 폭 변조 증폭기(22F)는 도 2의 증폭기(16) 및/또는 도 3의 재구성 가능한 PWM 증폭기(22)를 구현하기 위해 사용될 수 있다. 몇몇 실시예들에서, 도 4 내지 도 6에 도시된 재구성 가능한 PWM 변조 증폭기들(22A 내지 22C)은 재구성 가능한 PWM 변조 증폭기(22F)와 일치하는 방식으로 적응될 수 있다.
도 10에 도시된 바와 같이, 예시적인 재구성 가능한 펄스 폭 변조 증폭기(22F)는 다중화기(28)를 이용하여 구현된 직접 바이패스 기능과 함께, 디지털 PWM 변조기 서브시스템(24) 및 아날로그 PWM 변조기(26)를 포함할 수 있다.
재구성 가능한 PWM 변조 증폭기(22F)는 다중화기(28)에 의해 수신된 아날로그 변조기 바이패스 제어 신호가 디어서팅될 때 아날로그 PWM 변조기(26)의 사용을 통해 아날로그 폐쇄-루프 모드에서 동작하도록 구성될 수 있다. 아날로그 폐쇄-루프 모드에서, 입력 신호(VIN)는 디지털 PWM 변조기 서브시스템(24)에 의해 변조될 수 있고, 아날로그 PWM 변조기(26)는 디지털 PWM 변조기 서브시스템(24)으로부터 그의 입력을 수신할 수 있으며, 아날로그 PWM 변조기(26)는 아날로그 PWM 변조기(26)의 출력이 구동기 스테이지(34B)에 의해 수신되고 구동되는 바와 같이, 출력 신호(VOUT)로서 구동되도록 이용될 수 있다. 구동기 스테이지(34B)는 아날로그 PWM 변조기(26)에 의해 생성된 변조 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다. 또한 도 10에 도시된 바와 같이, LDO 조절기(32)는 전기 에너지를 구동기 스테이지(34B)로 공급할 수 있는 공급 전압(VDD)을 생성할 수 있으며, 따라서 구동기 스테이지(34B)는 출력 신호(VOUT)를 생성하기 위해 이러한 전기 에너지를 사용할 수 있다.
재구성 가능한 PWM 변조 증폭기(22F)는 또한 다중화기(28)에 의해 수신된 아날로그 변조기 바이패스 제어 신호가 어서팅될 때 디지털 PWM 변조기 서브시스템(24)의 사용을 통해 디지털 개방-루프 모드에서 동작하도록 구성될 수 있다. 디지털 개방-루프 모드에서, 아날로그 PWM 변조기(26) 및 아날로그 PWM 변조기(26)에 의해 구동되는 구동기 스테이지(34B)는 다중화기(28)에 의해 바이패스될 수 있으며, 디지털 PWM 변조기 서브시스템(24)은 입력 신호(VIN)가 디지털 PWM 변조기 서브시스템(24)에 의해 변조되고 개방-루프 구동기 스테이지(34A)에 의해 수신되고 구동되는 것으로서, 디지털 PWM 변조기 서브시스템(24)의 출력이 출력 신호(VOUT)로서 구동되도록 이용될 수 있다. 구동기 스테이지(34A)는 디지털 PWM 변조기 서브시스템(24)에 의해 생성된 변조 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다. 또한 도 3에 도시된 바와 같이, LDO 조절기(32)가 공급 전압(VDD)을 통해 전기 에너지를 구동기 스테이지(34A)로 공급할 수 있으며, 따라서 구동기 스테이지(34A)는 출력 신호(VOUT)를 생성하기 위해 이러한 전기 에너지를 사용할 수 있다.
아날로그 폐쇄-루프 모드 및 디지털 개방-루프 모드로부터 재구성 가능한 PWM 변조 증폭기(22F)를 변경하는 것(및 그 반대)은, 다중화기(28)의 사용을 통해, 구동기 스테이지(34A) 및 구동기 스테이지(34B) 중 어떤 것이 출력 신호(VOUT)를 구동할지를 선택함으로써 달성될 수 있다. 도 10 및 여기에서의 다른 도면들은, 명료함 및 설명의 목적들을 위해, 구동기 스테이지(34A) 및 구동기 스테이지(34B) 중 어떤 것이 출력 신호(VOUT)를 구동할지에 대한 선택이 다중화기(28)에 의해 제어된다는 것을 묘사하지만, 임의의 다른 적절한 시스템, 디바이스, 또는 장치가 이러한 시스템, 디바이스, 또는 장치가 다중화기(28)와 구조 및/또는 논리적 기능에서 유사한지 여부에 관계없이 출력 신호(VOUT)(예컨대, 도 7에 도시된 바와 같이, 3-상태로 된 구동기 스테이지들)를 생성하도록 구동기 스테이지(34A)와 구동기 스테이지(34B)의 출력 사이에서 선택하기 위해 사용될 수 있다.
몇몇 실시예들에서, 제어 서브시스템(30)은 예를 들어, 제어 서브시스템(30)으로부터 다중화기(28)로 전달된 아날로그 변조기 바이패스 제어 신호를 생성함으로써, 재구성 가능한 PWM 변조 증폭기(22F)에 대한 신호 프로세싱 경로를 선택하도록 다중화기(28)를 제어하기 위해 사용될 수 있다. 예를 들어, 이러한 다중화기 제어 신호의 선택은 증폭기에 대한 입력 신호(VIN)의 하나 이상의 특성들(예컨대, 신호 크기, 신호 피크, 신호 엔벨로프, 신호 주파수, 또는 입력 신호(VIN)의 다른 특성)에 기초할 수 있다. 따라서, 재구성 가능한 PWM 변조 증폭기(22F)는 디지털 펄스 폭 변조기 서브시스템(예컨대, 디지털 PWM 변조기 서브시스템(24)), 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 개방-루프 구동기 스테이지(예컨대, 구동기 스테이지(34A))를 구동하도록 구성된 제 1 경로, 및 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되며 폐쇄-루프 아날로그 펄스 폭 변조기(예컨대, 아날로그 PWM 변조기(26))를 구동하도록 구성된 제 2 경로를 포함할 수 있으며, 여기에서 제 1 경로 및 제 2 경로 중 하나는 신호의 하나 이상의 특성들(예컨대, 신호 크기, 신호 피크, 신호 엔벨로프, 신호 주파수, 또는 입력 신호(VIN)의 다른 특성)에 기초하여 신호를 프로세싱하기 위해 선택된다. 입력 신호(VIN)가 오디오 신호인 실시예들에서, 프로세싱을 위한 경로의 선택은 주파수들의 가청 대역 내에서의 오디오 신호의 특성들뿐만 아니라, 출력 신호(VOUT)로 전파하는 신호의 대역-외 성분들의 특성들에 또한 기초할 수 있다.
유리하게는, 앞서 말한 것은 기존의 증폭기 시스템들의 것과 비교하여 최소의 부가적인 디지털 로직을 갖고 디지털 개방-루프 변조 증폭기와 아날로그 폐쇄루프 변조 증폭기 사이에서의 스위칭이 가능한 재구성 가능한 증폭기를 포함한 시스템을 구현하고 사용하기 위한 시스템들 및 방법들을 제공한다. 그러나, 앞서 말한 시스템은 LDO 조절기(32)가 구동기 스테이지들(34A 및 34B)로의 전원 공급 장치로서 사용되고 있다는 것으로 인해 신호 경로들에서의 감쇠에 영향을 받기 쉬울 수 있다. 따라서, 제어 서브시스템(30)은 또한, LDO 조절기(32)의 LDO 감쇠를 보상하고 재구성 가능한 PWM 변조 증폭기(22F)에 대한 전체 신호 범위를 강화하기 위해, 도 3에 도시된 바와 같이 제어 신호(DIGITAL GAIN)를 사용하여 디지털 PWM 변조기 서브시스템(24)의 디지털 이득을 제어하도록 구성되고 및/또는 도 3에 도시된 바와 같이 제어 신호(ANALOG GAIN)를 사용하여 아날로그 PWM 변조기(26)의 아날로그 이득을 제어하도록 구성될 수 있다. 따라서, 재구성 가능한 PWM 변조 증폭기(22F)의 폐쇄-루프 경로는 디지털 이득(예컨대, 제어 신호(DIGITAL GAIN)에 의해 설정됨) 및 아날로그 이득(예컨대, 제어 신호(ANALOG GAIN)에 의해 설정됨)을 가질 수 있으며 재구성 가능한 PWM 변조 증폭기(22F)의 개방-루프 경로는 디지털 이득(예컨대, 제어 신호(DIGITAL GAIN)에 의해 설정됨) 및 아날로그 이득(예컨대, 공급 전압(VDD)에 의해 설정됨)을 가질 수 있다. 몇몇 실시예들에서, 제어 서브시스템(30)은 폐쇄-루프 경로의 디지털 이득 및 아날로그 이득의 곱이 개방-루프 경로의 디지털 이득 및 아날로그 이득의 곱과 대략 동일하게 유지되도록 제어 신호(DIGITAL GAIN)에 의해 설정된 디지털 이득 및 제어 신호(ANALOG GAIN)에 의해 설정된 아날로그 이득을 동조(tune)시키도록 구성될 수 있다.
본 명세서에 사용된 바와 같이, 둘 이상의 요소들이 서로 "결합된” 것으로 언급될 때, 그러한 용어는 그러한 둘 이상의 요소들이 간접적으로 또는 직접적으로 또는 개재 요소들의 여부와 상관없이 적용 가능한 것으로서 전자 통신 또는 기계적 통신 상태에 있음을 나타낸다.
본 개시 내용은 당업자가 이해할 수 있는 본 명세서의 예시적인 실시예에 대한 모든 변화, 대체, 변형, 변경, 및 수정을 망라한다. 유사하게, 바람직한 것으로서, 첨부된 청구범위는 당업자가 이해할 수 있는 본 명세서의 예시적인 실시예에 대한 모든 변화, 대체, 변형, 변경, 및 수정을 망라한다. 또한, 특정 기능을 수행하도록 적응되거나, 배열되거나, 할 수 있거나, 구성되거나, 할 수 있게 되거나, 동작 가능하거나, 또는 동작하는 장치 또는 시스템, 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구범위에서의 참조는, 그 장치, 시스템, 또는 구성성분이 적응되고, 배열되고, 할 수 있고, 구성되고, 할 수 있게 되고, 동작 가능하고, 동작하는 한, 그 장치, 시스템, 또는 구성성분, 또는 그 특정 기능이 활성화되거나, 턴 온되거나, 또는 잠금해제되는 것과는 무관하게 그 장치, 시스템, 또는 구성요소를 망라한다. 따라서, 수정들, 부가들, 또는 생략들이 본 개시의 범위로부터 벗어나지 않고 여기에서 설명된 시스템들, 장치들, 및 방법들에 대해 이루어질 수 있다. 예를 들어, 시스템들 및 장치들의 구성요소들은 통합되거나 또는 분리될 수 있다. 게다가, 여기에서 개시된 시스템들 및 장치들의 동작들은 더 많은, 더 적은, 또는 다른 구성요소들에 의해 수행될 수 있으며 설명된 방법들은 더 많은, 더 적은, 또는 다른 단계들을 포함할 수 있다. 부가적으로, 단계들은 임의의 적절한 순서로 수행될 수 있다. 본 문서에서 사용된 바와 같이, "각각"은 세트의 각각의 멤버 또는 세트의 서브세트의 각각의 멤버를 지칭한다.
대표적인 실시예들이 도면들에서 예시되고 위에서 설명되었지만, 본 개시의 원리들은 현재 알려져 있는지에 관계없이, 임의의 기술들을 사용하여 구현될 수 있다. 본 개시는 결코 도면들에 예시되고 상기 설명된 대표적인 구현예들 및 기술들에 제한되지 않아야 한다.
달리 구체적으로 주지되지 않는다면, 도면들에서 묘사된 물품들은 반드시 일정한 비율인 것은 아니다.
본 명세서에 나열된 모든 예들 및 조건부 표현은 독자가 본 개시 내용과 기술을 발전시키기 위해 발명자에 의해 기여된 개념을 이해하는 데 도움이 되도록 교수적인 목적으로 의도된 것이며, 그와 같이 특정하게 인용된 예들 및 조건들에 대한 제한은 없는 것으로 해석된다. 본 개시 내용의 실시예들이 상세히 설명되었지만, 본 개시 내용의 사상 및 범위를 벗어나지 않으면서 다양한 변화, 대체 및 변경이 이루어질 수 있음을 이해해야 한다.
특정 이점들이 위에서 열거되었지만, 다양한 실시예들은 열거된 이점들 중 일부, 또는 모두를 포함하거나, 또는 포함하지 않을 수 있다. 부가적으로, 다른 기술적 이점들은 앞서 말한 도면들 및 설명의 검토 후 이 기술분야의 통상의 기술자에게 쉽게 명백해질 것이다.
여기에 첨부된 청구항들을 해석하는 데 있어 본 출원에 대해 발행된 임의의 특허의 임의의 독자들 및 특허청을 돕기 위해, 출원인들은 "~하기 위한 수단" 또는 "~하기 위한 단계"라는 단어들이 특정한 청구항에서 명시적으로 사용되지 않는다면 첨부된 청구항들 또는 청구항 요소들 중 임의의 것이 35 U.S.C §112(f)를 적용하도록 의도하지 않는다는 것을 주목하길 원한다.
Claims (29)
- 시스템으로서,
디지털 펄스 폭 변조기 서브시스템;
상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합된 제 1 경로; 및
상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되고 폐쇄-루프 아날로그 펄스 폭 변조기를 구동하도록 구성된 제 2 경로를 포함하며,
상기 제 1 경로 및 상기 제 2 경로 중 하나는 신호의 하나 이상의 특성들에 기초하여 상기 신호를 프로세싱하기 위해 선택되고,
상기 제 1 경로의 제 1 이득 및 상기 제 2 경로의 제 2 이득은 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 동일한, 시스템. - 제 1 항에 있어서,
상기 제 1 경로는 개방-루프 구동기 스테이지를 포함하고;
상기 제 2 경로는 폐쇄-루프 구동기 스테이지를 포함하며;
상기 시스템은 상기 신호의 하나 이상의 특성들에 기초하여 상기 신호를 프로세싱하기 위해 상기 제 1 경로와 상기 제 2 경로 사이에서 하나의 경로를 선택하기 위한 회로를 더 포함하는, 시스템. - 제 2 항에 있어서, 상기 회로는 다중화기를 포함하는, 시스템.
- 제 2 항에 있어서, 상기 회로는 상기 개방-루프 구동기 스테이지 및 상기 폐쇄-루프 구동기 스테이지 중 적어도 하나의 구동기 스테이지를 불능시키기 위해 상기 개방-루프 구동기 스테이지 및 상기 폐쇄-루프 구동기 스테이지를 포함하는 적어도 하나의 구동기 스테이지를 3-상태화하기 위한 제어 회로를 포함하는, 시스템.
- 제 2 항에 있어서,
상기 디지털 펄스 폭 변조기 서브시스템과 상기 개방-루프 구동기 스테이지 사이에서 인터페이스되는 제 1 사전-구동기; 및
상기 폐쇄-루프 아날로그 펄스 폭 변조기와 상기 폐쇄-루프 구동기 스테이지 사이에서 인터페이스되는 제 2 사전-구동기를 포함하는, 시스템. - 제 5 항에 있어서, 상기 제 1 사전-구동기는 제 1 전원 공급 장치로부터 동력을 공급받고 상기 개방-루프 구동기 스테이지는 제 2 전원 공급 장치로부터 동력을 공급받는, 시스템.
- 제 5 항에 있어서, 상기 개방-루프 구동기 스테이지는 저-전압 드롭아웃 조절기로부터 동력을 공급받는, 시스템.
- 제 1 항에 있어서, 상기 시스템은:
상기 신호의 하나 이상의 특성들에 기초하여 상기 신호를 프로세싱하기 위해 상기 제 1 경로와 상기 제 2 경로 사이에서 하나의 경로를 선택하기 위한 회로; 및
상기 제 1 경로 및 상기 제 2 경로 양쪽 모두에 공통적이며 상기 신호에 기초하여 출력 신호를 구동하도록 구성된 구동기 스테이지를 더 포함하는, 시스템. - 제 1 항에 있어서, 상기 아날로그 펄스 폭 변조기는 적어도 하나의 적분기 및 양자화기를 포함하는, 시스템.
- 제 1 항에 있어서, 상기 신호는 오디오 신호이며 상기 하나 이상의 특성들은 상기 시스템의 출력으로 전달되는 신호의 대역-내 오디오 콘텐트 및 대역-외 콘텐트를 포함하는, 시스템.
- 제 1 항에 있어서, 상기 하나 이상의 특성들은 상기 신호의 신호 크기, 상기 신호의 주파수, 상기 신호를 프로세싱할 때 시스템의 전력 소비, 및 상기 신호의 신호 왜곡 중 하나 이상을 포함하는, 시스템.
- 제 1 항에 있어서,
상기 제 1 경로는 제 1 디지털 이득 및 제 1 아날로그 이득을 갖고;
상기 제 2 경로는 제 2 디지털 이득 및 제 2 아날로그 이득을 가지며;
상기 제 2 디지털 이득 및 상기 제 2 아날로그 이득은 상기 제 2 디지털 이득 및 상기 제 2 아날로그 이득의 곱이 상기 제 1 디지털 이득 및 상기 제 1 아날로그 이득의 곱에 매칭되도록 제어되는, 시스템. - 제 1 항에 있어서, 상기 제 1 경로의 제 1 주파수 응답 및 상기 제 2 경로의 제 2 주파수 응답은 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 동일한, 시스템.
- 제 1 항에 있어서, 상기 제 1 경로의 제 1 잡음 플로어 및 상기 제 2 경로의 제 2 잡음 플로어는 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 동일한, 시스템.
- 방법으로서,
디지털 펄스 폭 변조기 서브시스템, 상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합된 제 1 경로, 상기 디지털 펄스 폭 변조기 서브시스템의 출력에 결합되고 폐쇄-루프 아날로그 펄스 폭 변조기를 구동하도록 구성된 제 2 경로를 포함하며, 상기 제 1 경로 및 상기 제 2 경로 중 하나가 신호의 하나 이상의 특성들에 기초하여 상기 신호를 프로세싱하기 위해 선택되는 시스템에서,
상기 제 1 경로의 제 1 이득 및 상기 제 2 경로의 제 2 이득에 대하여, 상기 제 1 이득 및 상기 제 2 이득이 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 동일하게 되도록 하는 단계를 포함하는, 방법. - 제 15 항에 있어서, 교정(calibration) 동안 언제든지 상기 제 2 경로가 선택되면 상기 제 1 이득 및 상기 제 2 이득 중 적어도 하나의 교정을 중단시키는 단계를 더 포함하는, 방법.
- 제 15 항에 있어서,
상기 제 1 경로는 개방-루프 구동기 스테이지를 포함하고;
상기 제 2 경로는 폐쇄-루프 구동기 스테이지를 포함하는, 방법. - 제 17 항에 있어서, 다중화기를 사용하여 상기 신호를 프로세싱하기 위해 상기 제 1 경로와 상기 제 2 경로 사이에서 하나의 경로를 선택하는 단계를 더 포함하는, 방법.
- 제 17 항에 있어서, 상기 개방-루프 구동기 스테이지 및 상기 폐쇄-루프 구동기 스테이지 중 적어도 하나의 구동기 스테이지를 불능시키기 위해 상기 개방-루프 구동기 스테이지 및 상기 폐쇄-루프 구동기 스테이지를 포함하는 적어도 하나의 구동기 스테이지를 3-상태화함으로써 상기 신호를 프로세싱하기 위해 상기 제 1 경로와 상기 제 2 경로 사이에서 하나의 경로를 선택하는 단계를 더 포함하는, 방법.
- 제 17 항에 있어서,
상기 디지털 펄스 폭 변조기 서브시스템과 상기 개방-루프 구동기 스테이지 사이에서 인터페이스되는 제 1 사전-구동기(pre-driver)로 상기 디지털 펄스 폭 변조기 서브시스템의 출력을 사전-구동하는 단계; 및
상기 폐쇄-루프 아날로그 펄스 폭 변조기와 상기 폐쇄-루프 구동기 스테이지 사이에서 인터페이스되는 제 2 사전-구동기로 상기 폐쇄-루프 아날로그 펄스 폭 변조기의 출력을 사전-구동하는 단계를 포함하는, 방법. - 제 20 항에 있어서, 제 1 전원 공급 장치로부터 상기 제 1 사전-구동기에 동력을 공급하는 단계 및 제 2 전원 공급 장치로부터 상기 개방-루프 구동기 스테이지에 동력을 공급하는 단계를 더 포함하는, 방법.
- 제 20 항에 있어서, 저-전압 드롭아웃 조절기로부터 상기 개방-루프 구동기에 동력을 공급하는 단계를 더 포함하는, 방법.
- 제 15 항에 있어서, 상기 제 1 경로 및 상기 제 2 경로 양쪽 모두에 공통적인 구동기 스테이지를 갖고 상기 신호에 기초하여 출력 신호를 구동하는 단계를 더 포함하는, 방법.
- 제 15 항에 있어서, 상기 폐쇄-루프 아날로그 펄스 폭 변조기는 적어도 하나의 적분기 및 양자화기를 포함하는, 방법.
- 제 15 항에 있어서, 상기 신호는 오디오 신호이고 상기 하나 이상의 특성들은 상기 시스템의 출력으로 전달되는 신호의 대역-내 오디오 콘텐트 및 대역-외 콘텐트를 포함하는, 방법.
- 제 15 항에 있어서, 상기 하나 이상의 특성들은 상기 신호의 신호 크기, 상기 신호의 주파수, 상기 신호를 프로세싱할 때 시스템의 전력 소비, 및 상기 신호의 신호 왜곡 중 하나 이상을 포함하는, 방법.
- 제 15 항에 있어서,
상기 제 1 경로는 제 1 디지털 이득 및 제 1 아날로그 이득을 갖고;
상기 제 2 경로는 제 2 디지털 이득 및 제 2 아날로그 이득을 가지며;
상기 방법은 상기 제 2 디지털 이득 및 상기 제 2 아날로그 이득의 곱이 상기 제 1 디지털 이득 및 상기 제 1 아날로그 이득의 곱에 매칭되도록 상기 제 2 디지털 이득 및 상기 제 2 아날로그 이득을 제어하는 단계를 더 포함하는, 방법. - 제 15 항에 있어서, 상기 제 1 경로의 제 1 주파수 응답 및 상기 제 2 경로의 제 2 주파수 응답은 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 동일한, 방법.
- 제 15 항에 있어서, 상기 제 1 경로의 제 1 잡음 플로어 및 상기 제 2 경로의 제 2 잡음 플로어는 상기 제 1 경로와 상기 제 2 경로 또는 그 반대 사이에서의 스위칭 선택 시 상기 스위칭으로 인한 아티팩트들을 최소화하기 위해 동일한, 방법.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762573514P | 2017-10-17 | 2017-10-17 | |
| US62/573,514 | 2017-10-17 | ||
| US15/927,691 US10181845B1 (en) | 2017-10-17 | 2018-03-21 | Calibration of a dual-path pulse width modulation system |
| US15/927,691 | 2018-03-21 | ||
| US16/133,045 US10263584B1 (en) | 2017-10-17 | 2018-09-17 | Calibration of a dual-path pulse width modulation system |
| US16/133,045 | 2018-09-17 | ||
| PCT/US2018/054413 WO2019203887A1 (en) | 2017-10-17 | 2018-10-04 | A dual-path pulse width modulation system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200066353A KR20200066353A (ko) | 2020-06-09 |
| KR102216831B1 true KR102216831B1 (ko) | 2021-02-22 |
Family
ID=66096207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207013838A KR102216831B1 (ko) | 2017-10-17 | 2018-10-04 | 이중-경로 펄스 폭 변조 시스템의 교정 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10263584B1 (ko) |
| EP (1) | EP3698471A1 (ko) |
| KR (1) | KR102216831B1 (ko) |
| CN (1) | CN111466081A (ko) |
| WO (1) | WO2019203887A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2587677B (en) | 2019-10-04 | 2022-08-17 | Cirrus Logic Int Semiconductor Ltd | Amplifier circuitry |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080181293A1 (en) | 2004-08-23 | 2008-07-31 | Microchip Technology Incorporated | Method for Coordinating Triggering of Analog-to-Digital Conversions Relative to Pulse Width Modulation Cycle Timing |
| US20150180430A1 (en) | 2013-12-20 | 2015-06-25 | Broadcom Corporation | Digital class-d amplifier with analog feedback |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8228117B2 (en) | 2009-07-15 | 2012-07-24 | Freescale Semiconductor, Inc. | Quiet power up and power down of closed loop digital PWM modulators |
| US8362936B2 (en) | 2011-01-21 | 2013-01-29 | Maxim Integrated Products, Inc. | Circuit and method for optimizing dynamic range in a digital to analog signal path |
| US9596537B2 (en) * | 2014-09-11 | 2017-03-14 | Cirrus Logic, Inc. | Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement |
| US9503027B2 (en) | 2014-10-27 | 2016-11-22 | Cirrus Logic, Inc. | Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator |
| US9762255B1 (en) | 2016-09-19 | 2017-09-12 | Cirrus Logic, Inc. | Reconfiguring paths in a multiple path analog-to-digital converter |
-
2018
- 2018-09-17 US US16/133,045 patent/US10263584B1/en active Active
- 2018-10-04 EP EP18905893.6A patent/EP3698471A1/en not_active Ceased
- 2018-10-04 WO PCT/US2018/054413 patent/WO2019203887A1/en unknown
- 2018-10-04 KR KR1020207013838A patent/KR102216831B1/ko active IP Right Grant
- 2018-10-04 CN CN201880078573.2A patent/CN111466081A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080181293A1 (en) | 2004-08-23 | 2008-07-31 | Microchip Technology Incorporated | Method for Coordinating Triggering of Analog-to-Digital Conversions Relative to Pulse Width Modulation Cycle Timing |
| US20150180430A1 (en) | 2013-12-20 | 2015-06-25 | Broadcom Corporation | Digital class-d amplifier with analog feedback |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200066353A (ko) | 2020-06-09 |
| CN111466081A (zh) | 2020-07-28 |
| US10263584B1 (en) | 2019-04-16 |
| US20190115886A1 (en) | 2019-04-18 |
| EP3698471A1 (en) | 2020-08-26 |
| WO2019203887A1 (en) | 2019-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763811B2 (en) | Gain control in a class-D open-loop amplifier | |
| GB2557244A (en) | Amplifier with configurable final output stage | |
| US10404248B2 (en) | Calibration of a dual-path pulse width modulation system | |
| KR102225018B1 (ko) | 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 | |
| US9917557B1 (en) | Calibration for amplifier with configurable final output stage | |
| US11329620B2 (en) | Tracking and correcting gain of open-loop driver in a multi-path processing system | |
| KR102216831B1 (ko) | 이중-경로 펄스 폭 변조 시스템의 교정 | |
| US11764741B1 (en) | Determination of gain of pulse width modulation amplifier system | |
| KR102374196B1 (ko) | 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 | |
| US10476444B1 (en) | Cross-fading in dual-path pulse width modulation system | |
| US10594310B2 (en) | Full-scale range enhancement in a dual-path pulse width modulation playback system | |
| KR20210033544A (ko) | 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 | |
| KR102653547B1 (ko) | 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화 | |
| GB2555679A (en) | Configurable control loop topology for a pulse width modulation amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |