KR20210033544A - 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 - Google Patents

개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 Download PDF

Info

Publication number
KR20210033544A
KR20210033544A KR1020217006911A KR20217006911A KR20210033544A KR 20210033544 A KR20210033544 A KR 20210033544A KR 1020217006911 A KR1020217006911 A KR 1020217006911A KR 20217006911 A KR20217006911 A KR 20217006911A KR 20210033544 A KR20210033544 A KR 20210033544A
Authority
KR
South Korea
Prior art keywords
impedance
output
output impedance
signal path
digital
Prior art date
Application number
KR1020217006911A
Other languages
English (en)
Other versions
KR102422874B1 (ko
Inventor
테자스비 다스
에릭 제이. 킹
씬 즈하오
씨아오판 페이
요한 지. 가보리아우
레이 즈후
존 엘. 메란슨
토마스 호프
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Publication of KR20210033544A publication Critical patent/KR20210033544A/ko
Application granted granted Critical
Publication of KR102422874B1 publication Critical patent/KR102422874B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/381—An active variable resistor, e.g. controlled transistor, being coupled in the output circuit of an amplifier to control the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

시스템은 디지털 변조기의 출력에서 변조된 입력 신호를 생성하기 위해 디지털 변조기의 입력에서 수신된 입력 신호를 변조하도록 구성된 디지털 변조기, 디지털 이득을 가지며 디지털 변조기에 결합된 디지털 이득 요소, 상기 디지털 변조기의 출력에 결합되며 상기 변조된 입력 신호를 증폭시키도록 구성된 개방-루프 클래스-D 증폭기로서, 상기 개방-루프 클래스-D 증폭기는 상기 입력 신호의 하나 이상의 특성들에 응답하여 가변적인 가변 공급 전압을 가진 가변 전력 공급 장치로부터 동력을 공급받는, 상기 개방-루프 클래스-D 증폭기, 및 상기 입력 신호의 하나 이상의 특성들에 응답하여 상기 가변 공급 전압에서의 변화로 인한 상기 개방-루프 클래스-D 증폭기의 아날로그 이득에서의 변화들을 거의 소거하도록 상기 디지털 이득을 제어하기 위해 구성된 제어 회로를 포함할 수 있다.

Description

개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
본 개시는 일반적으로 제한 없이, 무선 전화기들 및 미디어 플레이어들과 같은 개인용 오디오 디바이스들, 또는 햅틱 모듈을 포함한 디바이스들을 포함한, 오디오 및 햅틱 디바이스들을 위한 회로들에 관한 것이다.
이동/휴대 전화들, 코드리스 전화들, mp3 플레이어들, 및 다른 소비자 오디오 디바이스들과 같은, 무선 전화들을 포함한, 개인용 오디오 디바이스들은 널리 사용 중이다. 이러한 개인용 오디오 디바이스들은 한 쌍의 헤드폰들 또는 하나 이상의 스피커들을 구동하기 위한 회로부를 포함할 수 있다. 이러한 회로부는 종종 헤드폰들 또는 스피커들로 오디오 출력 신호를 구동하기 위한 전력 증폭기를 포함한다. 일반적으로, 전력 증폭기는 전원 공급 장치로부터 에너지를 취하며 더 큰 진폭을 가진 입력 신호 형태를 매칭시키기 위해 오디오 출력 신호를 제어함으로써 오디오 신호를 증폭시킨다.
오디오 증폭기의 일 예는 클래스-D 증폭기이다. 클래스-D 증폭기(또한 "스위칭 증폭기"로서 알려진)는 증폭 디바이스들(예컨대, 트랜지스터들, 통상적으로 금속-산화물 반도체 전계 효과 트랜지스터들)이 전자 스위치들로서 동작하는 전자 증폭기를 포함할 수 있다. 클래스-D 증폭기에서, 증폭될 신호는 펄스-폭 변조, 펄스-밀도 변조, 또는 또 다른 방법의 변조에 의해 일련의 펄스들로 변환될 수 있으며, 따라서 신호는 변조된 신호로 변환되며 여기에서 변조된 신호의 펄스들의 특성(예컨대, 펄스 폭들, 펄스 밀도 등)은 신호의 크기의 함수이다. 클래스-D 증폭기를 이용한 증폭 후, 출력 펄스 트레인은 수동형 저역-통과 필터를 통과함으로써 변조되지 않은 아날로그 신호로 변환될 수 있으며, 여기에서 이러한 저역-통과 필터는 클래스-D 증폭기 또는 클래스-D 증폭기에 의해 구동된 로드에 내재될 수 있다. 클래스-D 증폭기들은 클래스-D 증폭기들이 선형 아날로그 증폭기들에 비교하여 능동 디바이스들에서의 열로서 더 적은 전력을 소산할 수 있다는 점에서, 그것들이 선형 아날로그 증폭기들보다 더 전력 효율적일 수 있다는 사실 때문에 종종 사용된다.
본 개시의 교시들에 따르면, 증폭기를 갖고 신호들을 프로세싱하는 것에 대한 기존의 접근법들과 연관된 하나 이상의 단점들 및 문제들이 감소되거나 또는 제거될 수 있다.
본 개시의 몇몇 실시예들에 따르면, 장치는 신호 경로 및 제어 회로를 포함할 수 있다. 상기 신호 경로는 아날로그 신호를 수신하기 위한 입력 및 출력 신호를 제공하기 위한 출력을 가지며, 출력 신호를 생성하도록 구성된 아날로그 신호 경로 부분으로서, 상기 아날로그 신호 경로 부분은 출력에서 아날로그 신호 경로 부분의 출력 임피던스가 제 1 임피던스를 갖는 고 임피던스 모드 및 출력 임피던스가 제 1 임피던스보다 상당히 더 작은 제 2 임피던스를 갖는 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작하도록 구성되는, 상기 아날로그 신호 경로 부분, 및 가변 디지털 이득을 가지며 디지털 입력 신호를 수신하고 가변 디지털 이득에 따라 상기 디지털 입력 신호를 아날로그 신호로 변환하도록 구성된 디지털 경로 부분을 포함할 수 있다. 상기 제어 회로는 상기 고 임피던스 모드 및 상기 저 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여, 제 1 임피던스 및 제 2 임피던스 또는 그 반대 사이에서 연속적으로 또는 일련의 단계들로 출력 임피던스를 전이하며, 상기 출력 임피던스를 전이하는 것과 동시에, 신호 경로의 전체 경로 이득이 출력 임피던스의 전이 동안 대체로 일정한 채로 있도록 연속적으로 또는 일련의 단계들로 가변 디지털 이득을 전이하도록 구성될 수 있다.
본 개시의 이들 및 다른 실시예들에 따르면, 방법은 아날로그 신호를 수신하기 위한 입력 및 출력 신호를 제공하기 위한 출력을 가지며, 상기 출력 신호를 생성하도록 구성된 아날로그 신호 경로 부분으로서, 상기 아날로그 신호 경로 부분은 출력에서 상기 아날로그 신호 경로 부분의 출력 임피던스가 제 1 임피던스를 갖는 고 임피던스 모드 및 출력 임피던스가 상기 제 1 임피던스보다 상당히 더 작은 제 2 임피던스를 갖는 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들로 동작하도록 구성되는, 상기 아날로그 신호 경로 부분 및 가변 디지털 이득을 가지며 디지털 입력 신호를 수신하고 상기 가변 디지털 이득에 따라 디지털 입력 신호를 아날로그 신호로 변환하도록 구성된 디지털 경로 부분을 포함한 신호 경로에서의 사용을 위해 제공될 수 있다. 상기 방법은, 고 임피던스 모드 및 저 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여, 제 1 임피던스 및 제 2 임피던스 또는 그 반대 사이에서 연속적으로 또는 일련의 단계들로 출력 임피던스를 전이하며, 상기 출력 임피던스를 전이하는 것과 동시에, 신호 경로의 전체 경로 이득이 출력 임피던스의 전이 동안 대체로 일정한 채로 있도록 연속적으로 또는 일련의 단계들로 가변 디지털 이득을 전이하는 것을 포함할 수 있다.
본 개시의 기술적 이점들은 여기에서 포함된 도면들, 설명 및 청구항들로부터 이 기술분야의 통상의 기술자에게 쉽게 명백할 것이다. 실시예들의 목적들 및 이점들은 적어도 특히 청구항들에 나타내어진 요소들, 특징들, 및 조합들에 의해 실현되고 달성될 것이다.
앞서 말한 일반적인 설명 및 다음의 상세한 설명 양쪽 모두는 예들이며 설명적이고 본 개시에서 제시된 청구항들에 대해 제한적이지 않다는 것이 이해될 것이다.
본 개시의 교시들에 따르면, 증폭기를 갖고 신호들을 프로세싱하는 것에 대한 기존의 접근법들과 연관된 하나 이상의 단점들 및 문제들이 감소되거나 또는 제거될 수 있다.
본 실시예들 및 그것의 이점들에 대한 더 완전한 이해는 첨부 도면들과 함께 취해진 다음의 설명을 참조함으로써 획득될 수 있으며, 여기에서 유사한 참조 숫자들은 유사한 특징들을 나타낸다:
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스의 예시이다;
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도이다;
도 3은 본 개시의 실시예들에 따른, 예시적인 펄스 폭 변조 증폭기의 선택된 구성요소들의 블록도이다;
도 4a는 본 개시의 실시예들에 따른, 예시적인 구동기 스테이지의 선택된 구성요소들의 회로도이다;
도 4b는 본 개시의 실시예들에 따른, 다른 예시적인 구동기 스테이지의 선택된 구성요소들의 회로도이다;
도 5a는 본 개시의 실시예들에 따른, 예시적인 가변 출력 임피던스의 선택된 구성요소들의 회로도이다;
도 5b는 본 개시의 실시예들에 따른, 다른 예시적인 가변 출력 임피던스의 선택된 구성요소들의 회로도이다.
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스(1)의 예시이다. 도 1은 한 쌍의 이어버드 스피커들(8A 및 8B)의 형태로 헤드셋(3)에 결합된 개인용 오디오 디바이스(1)를 묘사한다. 도 1에 묘사된 헤드셋(3)은 단지 예이며, 개인용 오디오 디바이스(1)는 제한 없이, 헤드폰들, 이어버드들, 인-이어 이어폰들, 및 외부 스피커들을 포함한, 다양한 오디오 트랜스듀서들과 관련되어 사용될 수 있다는 것이 이해된다. 플러그(4)는 개인용 오디오 디바이스(1)의 전기 단자로의 헤드셋(3)의 연결을 위해 제공할 수 있다. 대안적으로, 몇몇 실시예들에서, 헤드셋(3)은 개인용 오디오 디바이스(1)에 무선으로(예를 들어, Bluetooth® 연결을 통해서와 같은) 결합될 수 있다. 개인용 오디오 디바이스(1)는 터치 스크린(2)을 사용하여 사용자에게 디스플레이를 제공하고 사용자 입력을 수신할 수 있거나, 또는 대안적으로, 표준 액정 디스플레이(LCD)는 개인용 오디오 디바이스(1)의 면 및/또는 측면들 상에 배치된 다양한 버튼들, 슬라이더들, 및/또는 다이얼들과 조합될 수 있다. 또한, 도 1에 도시된 바와 같이, 개인용 오디오 디바이스(1)는 헤드셋(3) 및/또는 또 다른 오디오 트랜스듀서(예컨대, 라우드스피커)로의 송신을 위한 아날로그 오디오 신호를 생성하기 위해 오디오 집적 회로(IC)(9)를 포함할 수 있다.
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 IC(9)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 도 2에 도시된 바와 같이, 마이크로제어기 코어(18)(예컨대, 디지털 신호 프로세서 또는 "DSP")는 디지털 오디오 입력 신호(DIG_IN)를, 디지털 오디오 입력 신호를 아날로그 입력 신호(VIN)로 변환할 수 있는, 디지털-아날로그 변환기(DAC)(14)로 공급할 수 있다. DAC(14)는 스피커, 헤드폰 트랜스듀서, 라인 레벨 신호 출력, 및/또는 다른 적절한 출력을 동작시킬 수 있는, 오디오 출력 신호(VOUT)를 제공하기 위해 아날로그 입력 신호(VIN)를 증폭시키거나 또는 감쇠할 수 있는 증폭기(16)로 아날로그 신호(VIN)를 공급할 수 있다.
도 3은 본 개시의 실시예들에 따른, 예시적인 펄스 폭 변조(PWM) 증폭기(22)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 펄스 폭 변조 증폭기(22)는 도 2의 증폭기(16)의 모두 또는 일 부분을 구현하기 위해 사용될 수 있다. 도 3에 도시된 바와 같이, 예시적인 펄스 폭 변조 증폭기(22)는 디지털 PWM 서브시스템(24), 사전-구동기 스테이지(33), 저-드롭아웃(LDO) 조절기(32)로부터 동력을 공급받으며 PWM 증폭기(22)의 출력에 결합된 로드(50)를 구동하도록 구성된 구동기 스테이지(34), 가변 출력 임피던스(48), 및 제어 서브시스템(30)을 포함할 수 있다.
도시된 바와 같이, PWM 증폭기(22)는 디지털 PWM 서브시스템(24), 사전-구동기 스테이지(33), 및 구동기 스테이지(34)에 의해 형성된 신호 경로를 이용하여, 디지털 개방-루프 클래스-D 증폭기로서 동작할 수 있다. 디지털 PWM 서브시스템(24)은 입력 신호(VIN)를 등가 PWM 신호로 변환하기 위한 임의의 적절한 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 도시된 바와 같이, 디지털 PWM 서브시스템(24)은 디지털 이득 요소(46), 디지털 사전-보상 필터(38), 루프 필터(40), 양자화기(44), 및 양자화기(44)의 출력으로부터 루프 필터(40)의 입력으로의 피드백 경로를 포함한 피드포워드 경로를 포함할 수 있다.
디지털 이득 요소(46)는 가변 디지털 이득을 가지며 루프 필터(40)로의 피드백 신호를 생성하기 위해 이러한 가변 디지털 이득을 양자화기(44)에 의해 출력된 디지털 PWM 신호에 인가하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 도시되고 이하에서 다 상세하게 설명되는 바와 같이, 디지털 이득 요소(46)의 가변 디지털 이득은 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들에 의해 제어될 수 있다.
디지털 사전-보상 필터(38)는 그것의 출력에서 필터링된 디지털 신호를 생성하기 위해 그것의 입력에서 수신된 디지털 신호에 가변 주파수 응답을 인가하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 도시되고 이하에서 더 상세하게 설명되는 바와 같이, 디지털 사전-보상 필터(38)의 가변 주파수 응답은 가변 출력 임피던스(48)를 수정함으로써 야기된 위상 변화들을 보상하도록 디지털 사전-보상 필터(38)의 가변 주파수 응답을 제어하기 위해 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들에 의해 제어될 수 있다.
루프 필터(40)는 입력 신호(예컨대, 이득 요소(46)에 의해 수정되고 디지털 사전-보상 필터(38)에 의해 필터링된 바와 같은 입력 신호(VIN)) 및 피드백 신호(예컨대, 양자화기(44)의 출력)를 수신하며 이러한 입력 신호 및 피드백 신호에 기초하여, 양자화기(44)로 전달될 필터링된 입력 신호를 생성하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 몇몇 실시예들에서, 이러한 필터링된 입력 신호는 입력 신호 내지 루프 필터(40) 및 피드백 신호 사이에서 통합된 에러를 나타내는 신호를 포함할 수 있다.
양자화기(44)는 등가 디지털 PWM 신호를 생성하기 위해 신호(예컨대, 필터링된 입력 신호)를 양자화하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다.
사전-구동기 스테이지(33)는 양자화된 PWM 신호(예컨대, 디지털 PWM 서브시스템(24)에 의해 생성된 바와 같이)를 수신하고 이러한 신호를 구동기 스테이지(34)를 위해 조절하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 따라서, 사전-구동기 스테이지(33)는 구동기 스테이지(34)의 스위치들의 게이트 단자들의 제어를 제공하기 위해 신호 버퍼 및/또는 다른 논리 요소들을 포함할 수 있다.
구동기 스테이지(34)는 양자화된 PWM 신호(예컨대, 디지털 PWM 서브시스템(24)에 의해 생성되고 사전-구동기 스테이지(33)에 의해 조절된 바와 같이)를 수신하고 출력 신호를 로드(50)(로드(50)는 로드 임피던스(52)를 가질 수 있다)로 이끌도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있으며, 로드(50)는 트랜스듀서(예컨대, 오디오 트랜스듀서, 햅틱 트랜스듀서, 또는 다른 트랜스듀서)를 포함할 수 있다. 따라서, 구동기 스테이지(34)는 디지털 PWM 서브시스템(24)에 의해 생성된 변조된 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다.
도 3에 도시된 바와 같이, LDO 조절기(32)는 전기 에너지를 공급 전압(VDD)을 통해 구동기 스테이지(34)로 공급할 수 있으며, 따라서 구동기 스테이지(34)는 출력 신호(VOUT)를 생성하기 위해 이러한 전기 에너지를 사용할 수 있다. 이 기술분야에 알려진 바와 같이, LDO 조절기는 LDO 조절기의 입력 전압이 그것의 출력 전압에 매우 가까울 때에도 그것의 출력 전압을 조절할 수 있는 직류 선형 전압 조절기를 포함할 수 있다.
출력 임피던스(48)는 가변 임피던스를 갖도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있으며 상기 가변 임피던스는 이하에서 더 상세하게 설명되는 바와 같이, 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들에 의해 제어된다.
제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 가변 출력 임피던스(48), 디지털 이득 요소(46)의 가변 디지털 이득, 및 디지털 사전-보상 필터(38)의 주파수 응답 중 하나 이상을 제어하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 입력 신호의 이러한 하나 이상의 특성들은 입력 신호의 크기, 입력 신호의 신호 주파수, 및 입력 신호의 신호 램프 레이트(예컨대, 크기의 증가 또는 감소의 레이트) 중 하나 이상을 포함한다.
예를 들어, 제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 가변 출력 임피던스(48)의 임피던스를 제어하도록 구성된 출력 임피던스 제어기(54)를 포함할 수 있다. 몇몇 실시예들에서, 출력 임피던스 제어기(54)는 가변 출력 임피던스(48)와 함께 가변 출력 임피던스(48)가 제 1 임피던스를 갖는 고 임피던스 모드 및 가변 출력 임피던스(48)가 제 1 임피던스보다 상당히 더 작은 제 2 임피던스를 갖는 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작할 수 있다. 이러한 실시예들에서, 출력 임피던스 제어기(54)는 가변 출력 임피던스(48)와 함께 입력 신호가 임계 크기 미만일 때 고 임피던스 모드에서 동작할 수 있으며 입력 신호가 임계 크기를 초과할 때 저 임피던스 모드에서 동작할 수 있다. 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서 변할 때 연관된 오디오 아티팩트들(예컨대, 가청 펑 소리들 및 클릭들)을 감소시키기 위해, 출력 임피던스 제어기(54)는 제 1 임피던스와 제 2 임피던스(또는 그 반대) 사이에서 연속하여 또는 일련의 단계들로 출력 임피던스를 전이할 수 있다. 이 기술분야에서의 통상의 기술자들에 의해 인식될 바와 같이, 가변 출력 임피던스(48)의 임피던스의 변화는 PWM 증폭기(22)의 신호 경로의 아날로그 경로 부분(예컨대, 사전-구동기 스테이지(33) 및 구동기 스테이지(34)를 포함한)의 아날로그 이득을 변경한 효과를 갖는다.
다른 예로서, 제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 디지털 이득 요소(46)의 가변 디지털 이득을 제어하도록 구성된 디지털 이득 제어기(56)를 포함할 수 있다. 출력 임피던스 제어기(54)가 가변 출력 임피던스(48)와 함께 고 임피던스 모드 및 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작할 수 있는 상기 설명된 실시예들에서, 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서 출력 임피던스를 전이하는 것과 동시에, 디지털 이득 제어기(56)는 PWM 증폭기(22)의 신호 경로의 전체 경로 이득이 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서 가변 출력 임피던스(48)의 전이 동안 대체로 일정한 채로 있도록 연속하여 또는 일련의 단계들로 디지털 이득 요소(46)의 가변 디지털 이득을 전이할 수 있다.
추가 예로서, 제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 디지털 사전-보상 필터(38)의 가변 주파수 응답을 제어하도록 구성된 디지털 사전-보상 필터 제어기(58)를 포함할 수 있다. 디지털 사전-보상 필터(38)의 주파수 응답의 이러한 제어는 가변 출력 임피던스(48)의 임피던스를 변경함으로써 야기된 PWM 증폭기(22)의 신호 경로의 위상 변화들을 보상할 수 있다.
도 3에 도시된 바와 같이, 제어 서브시스템(30)은 또한 교정 회로(60)를 포함할 수 있다. 교정 회로(60)는, PWM 증폭기(22)의 신호 경로의 전체 경로 이득을 원하는 이득(예컨대, 몇몇 실시예들에서, 단위 이득)으로 설정하기 위해, 입력 신호(예컨대, 입력 신호(VIN)) 및 출력 신호(예컨대, 출력 신호(VOUT))를 수신하고 상기 입력 신호 및 출력 신호의 특성들에 기초하여, 디지털 이득 요소(46)의 가변 디지털 이득 및 가변 출력 임피던스(48)의 임피던스(상기 서술된 바와 같이, PWM 증폭기(22)의 신호 경로의 아날로그 이득을 제어하는)를 교정하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 몇몇 실시예들에서, 교정 회로(60)는 PWM 증폭기(22)의 신호 경로와 동일한 집적 회로상에 존재할 수 있으며, 따라서 교정 회로(60)는 신호 경로와 동일한 조건들(예컨대, 온도, 압력 등과 같은 외부 조건들)을 경험할 수 있다. 몇몇 실시예들에서, 교정 회로(60)는 PWM 증폭기(22)의 최종 사용 이전에 PWM 증폭기(22)의 제품 테스트 시 이러한 교정을 수행할 수 있다(예컨대, 입력 신호에 대한 파일럿 톤을 사용하며 그것을 파일럿 톤으로부터 생성된 출력 신호와 비교함으로써). 이들 및 다른 실시예들에서, 교정 회로(60)는 그것의 최종 사용(예컨대, 오디오 시스템, 햅틱 시스템, 또는 다른 시스템에서의 사용) 동안 PWM 증폭기(22)의 실시간 동작 동안 이러한 교정을 수행할 수 있으며, 따라서 교정 회로(60)는 교정 루프를 구현한다. 교정이 PWM 증폭기(22)의 실시간 동작으로 수행될 때, 이러한 교정은 온도에서의 변화들로 인해 가변 출력 저항(48)에서의 변화를 보상할 수 있다.
이들 및 다른 실시예들에서, 교정 회로(60)는 장치의 최종 사용 이전에 PWM 증폭기(22)의 제품 테스트 동안 주파수 응답을 모니터링하고 PWM 증폭기(22)의 신호 경로의 전체 주파수 응답을 원하는 응답으로 설정하기 위해 디지털 사전-보상 필터(38)의 가변 주파수 응답을 수정함으로써 PWM 증폭기(22)의 신호 경로의 주파수 응답을 교정하도록 구성될 수 있다. 이들 및 다른 실시예들에서, 교정 회로(60)는 최종 사용 동안 PWM 증폭기(22)의 실시간 동작 동안 이러한 주파수 응답 교정을 수행할 수 있으며, 따라서 교정 회로(60)는 교정 루프를 구현한다.
앞서 말한 설명된 장치(예컨대, PWM 증폭기(22), 오디오 IC(9), 개인용 오디오 디바이스(1))의 예시적인 실시예들은 신호 경로(예컨대, 입력 신호(VIN)로부터 출력 신호(VOUT)로의 PWM 증폭기(22)의 경로) 및 제어 회로(예컨대, 제어 서브시스템(30))를 포함한다. 신호 경로는 아날로그 신호를 수신하기 위한 입력(예컨대, 사전-구동기 스테이지(33)로의 입력 신호) 및 출력 신호(예컨대, 출력 신호(VOUT))를 제공하기 위한 출력(예컨대, 구동기 스테이지(34)의 출력)을 가지며, 출력 신호를 생성하도록 구성된 아날로그 신호 경로 부분(예컨대, 사전-구동기 스테이지(33) 및 구동기 스테이지(34))을 포함할 수 있으며, 여기에서 아날로그 신호 경로 부분은 출력에서 아날로그 신호 경로 부분의 출력 임피던스가 제 1 임피던스를 갖는 고 임피던스 모드 및 출력 임피던스가 제 1 임피던스보다 상당히 더 작은 제 2 임피던스를 갖는 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작하도록 구성된다(예컨대, 가변 출력 임피던스(48)를 변경함으로써). 신호 경로는 또한 가변 디지털 이득(예컨대, 디지털 이득 요소(46))을 가지며 디지털 입력 신호(예컨대, 입력 신호(VIN))를 수신하고 상기 가변 디지털 이득에 따라 디지털 입력 신호를 아날로그 신호(예컨대, 사전-구동기 스테이지(33)로의 입력 신호)로 변환하도록 구성된 디지털 경로 부분(예컨대, 디지털 PWM 서브시스템(24))을 포함할 수 있다. 제어 회로는 고 임피던스 모드와 저 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건(예컨대, 입력 신호(VIN)가 임계 크기 위로 올라가거나 또는 아래로 떨어지는 것 및/또는 입력 신호(VIN)의 하나 이상의 다른 특성들의 발생)에 응답하여, 제 1 임피던스와 제 2 임피던스 또는 그 반대 사이에서 연속하여 또는 일련의 단계들로 출력 임피던스를 전이하도록 구성될 수 있다(예컨대, 출력 임피던스 제어기(54)에 의해). 제어 회로는 또한, 출력 임피던스를 전이하는 것과 동시에, 신호 경로의 전체 경로 이득이 출력 임피던스의 전이 동안 대체로 일정한 채로 있도록 연속하여 또는 일련의 단계들로 가변 디지털 이득을 전이하도록 구성될 수 있다(예컨대, 디지털 이득 제어기(56)에 의해).
몇몇 실시예들에서, 출력 임피던스 제어기(54)는 도 4a 및 도 4b에 도시되고 이하에서 설명되는 바와 같이 아날로그 경로 부분에 일체형인(예컨대, 구동기 스테이지(34) 내에서) 구동기의 구동기 스위치들의 임피던스들을 변경함으로써 가변 출력 임피던스(48)를 제어하도록 구성될 수 있다.
도 4a는 본 개시의 실시예들에 따른, 예시적인 구동기 스테이지(34A)의 선택된 구성요소들의 회로도이다. 몇몇 실시예들에서, 도 3의 구동기 스테이지(34) 및 가변 출력 저항(48)은 예시적인 구동기 스테이지(34A)에 의해 구현될 수 있다. 도 4a의 예시적인 구동기 스테이지(34A)에서, 별개의 물리적 가변 임피던스 요소는 가변 출력 임피던스(48)을 구현하도록 요구되지 않을 수 있으며, 대신에 제어 서브시스템(30)의 출력 임피던스 제어기(54)는 이러한 가변 임피던스를 구현하기 위해 구동기 스테이지(34A)의 구동기 스위치들의 게이트 구동을 변경하기 위해 제어 신호들을 생성하도록 구성될 수 있다. 도 4a에 도시된 바와 같이, 예시적인 구동기 스테이지(34A)는 각각이 사전-구동기 스테이지(33)에 의해 생성된 사전-구동기 출력 신호에 의해 구동될 수 있는 하이-측 구동기 스위치(62) 및 로우-측 구동기 스위치(64)에 의해 구현될 수 있다. 도 4a에 도시된 바와 같이, 가변 구동 하이-측 구동기 스위치(63)는 하이-측 구동기 스위치(62)와 직렬로 있을 수 있으며 가변 구동 로우-측 구동기 스위치(65)는 로우-측 구동기 스위치(64)와 직렬로 있을 수 있다. 가변 구동 하이-측 구동기 스위치(63) 및 가변 구동 로우-측 구동기 스위치(65)는 각각 가변 구동 하이-측 구동기 스위치(63) 및 가변 구동 로우-측 구동기 스위치(65)의 드레인-소스 저항들을 변경할 수 있는 출력 임피던스 제어기(54)로부터 게이트 구동 제어 신호를 수신할 수 있어서, 예시적인 구동기 스테이지(34A)에 대한 가변 출력 임피던스를 효과적으로 생성한다.
도 4b는 본 개시의 실시예들에 따른, 예시적인 구동기 스테이지(34B)의 선택된 구성요소들의 회로도이다. 몇몇 실시예들에서, 도 3의 구동기 스테이지(34) 및 가변 출력 저항(48)은 예시적인 구동기 스테이지(34B)에 의해 구현될 수 있다. 도 4b의 예시적인 구동기 스테이지(34B)에서, 각각의 구동기 스위치는 복수의 스위칭 요소들을 포함할 수 있다. 예를 들어, 하이-측 구동기 스위치는 사전-구동기 스테이지(34)에 의해 생성된 사전-구동기 출력 신호에 의해 구동된 스위칭 요소들(62A 내지 62n)을 갖고 구현될 수 있으며, 각각의 스위칭 요소들(62A 내지 62n)은 개별 가능화 스위치(63A 내지 63n)와 직렬로 있을 수 있고 여기에서 각각의 개별 가능화 스위치(63A 내지 63n)는 도 4b에 도시된 바와 같이 출력 임피던스 제어기(54)에 의해 생성된 각각의 ENABLE 제어 신호에 의해 제어될 수 있다. 유사하게, 로우-측 구동기 스위치는 사전-구동기 스테이지(33)에 의해 생성된 사전-구동기 출력 신호에 의해 구동된 스위칭 요소들(64A 내지 64n)을 갖고 구현될 수 있으며, 각각의 스위칭 요소(64A 내지 64n)는 개별 가능화 스위치(65A 내지 65n)와 직렬로 있을 수 있고, 각각의 개별 가능화 스위치(65A 내지 65n)는 도 4b에 도시된 바와 같이 출력 임피던스 제어기(54)에 의해 생성된 각각의 ENABLE 제어 신호에 의해 제어될 수 있다. 따라서, 출력 임피던스 제어기(54)는 적절한 수들의 스위칭 요소들(62A 내지 62n) 및 스위칭 요소들(64A 내지 64n)을 선택적으로 가능화하고 불능화함으로써 예시적인 구동기 스테이지(34B)에 대한 가변 출력 임피던스를 효과적으로 생성할 수 있다.
다른 실시예들에서, 가변 출력 임피던스(48)는 구동기 스테이지(34)로부터 분리된 하나 이상의 구성요소들을 포함할 수 있으며, 가변 출력 임피던스(48)의 예들은 도 5a 및 도 5b에서 도시되고 이하에서 설명된다.
도 5a는 본 개시의 실시예들에 따른, 예시적인 가변 출력 임피던스(48A)의 선택된 구성요소들의 회로도이다. 몇몇 실시예들에서, 도 3의 가변 출력 저항(48)은 예시적인 가변 출력 임피던스(48A)에 의해 구현될 수 있다. 도 5a에 도시된 바와 같이, 출력 임피던스(48A)는 동작 시, PWM 증폭기(22)의 신호 경로의 출력 로드(예컨대, 로드(50))와 직렬로 위치될 수 있는 활성 금속-산화물-반도체 저항기(70)(예컨대, n-형 금속-산화물-반도체 전계-효과 트랜지스터를 포함한)를 갖고 구현될 수 있다. 출력 임피던스 제어기(54)는 활성 금속-산화물-반도체 저항기(70)의 게이트 단자에 인가된 게이트 구동을 변경함으로써 활성 금속-산화물-반도체 저항기(70)의 드레인-소스 임피던스를 제어하도록 구성되어, 가변 출력 임피던스를 효과적으로 생성할 수 있다.
도 5b는 본 개시의 실시예들에 따른, 예시적인 가변 출력 임피던스(48B)의 선택된 구성요소들의 회로도이다. 몇몇 실시예들에서, 도 3의 가변 출력 저항(48)은 예시적인 가변 출력 임피던스(48B)에 의해 구현될 수 있다. 도 5b에 도시된 바와 같이, 출력 임피던스(48B)는 복수의 스위칭 가능한 저항성 소자들(72A 내지 72N)을 포함한 수동형 저항기에 의해 구현될 수 있으며, 각각의 스위칭 가능한 저항성 소자(72A 내지 72N)는 개별 가능화 스위치(74A 내지 74N)와 직렬로 있으며, 각각의 개별 가능화 스위치(74A 내지 74N)는 도면에 도시된 바와 같이 출력 임피던스 제어기(54)에 의해 생성된 각각의 ENABLE 제어 신호에 의해 제어될 수 있다. 따라서, 출력 임피던스 제어기(54)는 적절한 수들의 스위칭 요소들(74A 내지 74N)을 선택적으로 가능화하고 불능화함으로써 예시적인 가변 출력 임피던스(48B)의 임피던스를 효과적으로 변경할 수 있다.
설명의 명료함의 목적들로, 로드(50)는 단일-엔드형 전압인 출력 전압(VOUT)을 가진 단일-엔드형 로드로서 도시된다. 그러나, 몇몇 실시예들에서, PWM 증폭기(22)는 차동 전압 출력을 갖고 구현될 수 있으며, 따라서 하나의 구동기 스테이지(34)는 로드(50)의 제 1 단자를 구동하며 또 다른 구동기 스테이지(34)는 로드(50)의 제 2 단자를 구동한다.
앞서 말한 것은 오디오 트랜스듀서를 구동하기 위한 오디오 증폭기에서의 사용을 위한 PWM 증폭기(22)의 사용을 고려하지만, PWM 증폭기(22)는 제한 없이, 햅틱 트랜스듀서를 구동하기 위한 증폭기를 포함한, 다른 유형들의 트래듀서들을 구동하기 위한 다른 유형들의 증폭기들에서 사용될 수 있다.
여기에서 사용된 바와 같이, 둘 이상의 요소들이 서로 "결합되는" 것으로 참조될 때, 이러한 용어들은 이러한 둘 이상의 요소들이 개재 요소들을 갖거나 또는 그것 없이, 직접 또는 간접적으로 연결되는지에 관계없이, 적용 가능한 경우 전자 통신 또는 기계 통신하고 있음을 나타낸다.
본 개시는 이 기술분야에서 통상의 기술자가 이해하는 여기에서의 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 유사하게, 적절한 경우, 첨부된 청구항들은 이 기술분야의 통상의 기술자가 이해할 여기에서의 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 게다가, 특정한 기능을 수행하도록 적응되고, 배열되고, 그것이 가능하고, 구성되고, 가능화되고, 동작 가능하거나, 또는 동작적인 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구항들에서의 참조는 특정한 기능이 활성화되고, 턴 온되거나 또는 잠금 해제되는지 여부에 관계없이, 장치, 시스템, 또는 구성요소가 그렇게 적응되고, 배열되고, 가능하고, 구성되고, 가능화되고, 동작 가능하거나, 또는 동작적인 한 상기 장치, 시스템, 또는 구성요소를 포함한다. 따라서, 수정들, 부가들, 또는 생략들은 본 개시의 범위로부터 벗어나지 않고 여기에서 설명된 시스템들, 장치들, 및 방법들에 대해 이루어질 수 있다. 예를 들어, 시스템들 및 장치들의 구성요소들은 통합되거나 또는 분리될 수 있다. 게다가, 여기에서 개시된 시스템들 및 장치들의 동작들은 더 많은, 더 적은, 또는 다른 구성요소들에 의해 수행될 수 있으며 설명된 방법들은 더 많은, 더 적은, 또는 다른 단계들을 포함할 수 있다. 부가적으로, 단계들은 임의의 적절한 순서로 수행될 수 있다. 본 문서에서 사용된 바와 같이, "각각"은 세트의 각각의 멤버 또는 세트의 서브세트의 각각의 멤버를 나타낸다.
대표적인 실시예들이 도면들에서 예시되고 이하에서 설명되지만, 본 개시의 원리들은 현재 알려져 있는지 여부에 관계없이, 임의의 수의 기술들을 사용하여 구현될 수 있다. 본 개시는 결코 도면들에 예시되고 상기 설명된 대표적인 구현예들 및 기술들에 제한되지 않아야 한다.
달리 구체적으로 주지되지 않는다면, 도면들에서 묘사된 물품들은 반드시 일정한 비율인 것은 아니다.
여기에서 서술된 모든 예들 및 조건부 언어는 교육적인 목적들로, 이 기술을 발전시키기 위해 발명자에 의해 기여된 본 개시 및 개념들을 이해하도록 판독자를 돕도록 의도되며 이러한 구체적으로 서술된 예들 및 조건들에 대해 제한하지 않는 것으로 해석된다. 본 개시의 실시예들은 상세하게 설명되었지만, 다양한 변화들, 대체들, 및 변경들이 본 개시의 사상 및 범위로부터 벗어나지 않고 이에 대해 이루어질 수 있다는 것이 이해되어야 한다.
특정 이점들이 상기 열거되었지만, 다양한 실시예들은 열거된 이점들 중 일부, 또는 모두를 포함하거나 또는 포함하지 않을 수 있다. 부가적으로, 다른 기술적 이점들은 앞서 말한 도면들 및 설명의 검토 후 이 기술분야에서의 통상의 기술자에게 쉽게 명백해질 수 있다.
본 출원에서 발행된 임의의 특허의 특허청 및 임의의 판독자들이 여기에 첨부된 청구항들을 해석하는 것을 돕기 위해, 출원인들은 단어들 "~를 위한 수단" 또는 "~를 위한 단계"가 특정한 청구항에서 명시적으로 사용되지 않는 한 35 U.S.C. §112(f)를 적용하기 위해 첨부된 청구항들 또는 청구항 요소들 중 임의의 것을 의도하지 않는다는 것을 주의하길 원한다.

Claims (22)

  1. 장치에 있어서,
    신호 경로로서:
    아날로그 신호를 수신하기 위한 입력 및 출력 신호를 제공하기 위한 출력을 가지며, 상기 출력 신호를 생성하도록 구성된 아날로그 신호 경로 부분으로서, 상기 아날로그 신호 경로 부분은 상기 출력에서 상기 아날로그 신호 경로 부분의 출력 임피던스가 제 1 임피던스를 갖는 고 임피던스 모드 및 상기 출력 임피던스가 상기 제 1 임피던스보다 상당히 더 작은 제 2 임피던스를 갖는 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들로 동작하도록 구성되는, 상기 아날로그 신호 경로 부분; 및
    가변 디지털 이득을 가지며 디지털 입력 신호를 수신하고 상기 가변 디지털 이득에 따라 상기 디지털 입력 신호를 상기 아날로그 신호로 변환하도록 구성된 디지털 경로 부분을 포함한, 상기 신호 경로; 및
    제어 회로로서, 상기 고 임피던스 모드와 상기 저 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여:
    상기 제 1 임피던스와 상기 제 2 임피던스 또는 그 반대 사이에서 연속하여 또는 일련의 단계들로 상기 출력 임피던스를 전이하며;
    상기 출력 임피던스를 전이하는 것과 동시에, 상기 신호 경로의 전체 경로 이득이 상기 출력 임피던스의 전이 동안 대체로 일정한 채로 있도록 연속하여 또는 일련의 단계들로 상기 가변 디지털 이득을 전이하도록 구성된, 상기 제어 회로를 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 장치의 최종 사용 이전에 상기 장치의 제품 테스트 시; 및
    최종 사용 동안 상기 장치의 실시간 동작 동안 중 하나 동안, 상기 아날로그 신호 경로 부분의 아날로그 이득 및 상기 가변 디지털 이득을 교정하도록 구성된 교정 회로를 더 포함하며, 상기 교정 회로는 상기 신호 경로를 포함한 집적 회로상에 위치된 교정 루프를 포함하는, 장치.
  3. 제 2 항에 있어서,
    최종 사용 동안 상기 장치의 실시간 동작 동안, 상기 교정 회로는 온도로 인한 상기 출력 임피던스의 변화를 보상하기 위해 상기 아날로그 이득 및 상기 가변 디지털 이득을 교정하도록 구성되는, 장치.
  4. 제 1 항에 있어서,
    상기 제어 회로는 또한, 상기 출력 임피던스가 연속하여 또는 일련의 단계들로 전이됨에 따라, 상기 출력 임피던스의 전이에 의해 야기된 위상 변화들을 보상하도록 구성되는, 장치.
  5. 제 4 항에 있어서,
    상기 장치의 최종 사용 이전 상기 장치의 제품 테스트 시; 및
    최종 사용 동안 상기 장치의 실시간 동작 동안 중 하나 동안, 주파수 응답을 모니터링함으로써 상기 신호 경로의 상기 주파수 응답을 교정하도록 구성된 교정 회로를 더 포함하며, 상기 교정 회로는 상기 신호 경로를 포함한 집적 회로상에 위치된 교정 루프를 포함하는, 장치.
  6. 제 4 항에 있어서,
    상기 디지털 경로 부분은 디지털 사전-보상 필터를 더 포함하며 상기 제어 회로는 상기 디지털 사전-보상 필터의 주파수 응답을 제어함으로써 상기 출력 임피던스의 전이에 의해 야기된 위상 변화들을 보상하도록 구성되는, 장치.
  7. 제 1 항에 있어서,
    상기 제어 회로는 상기 아날로그 신호 경로 부분에 일체형인 구동기의 구동기 스위치들의 임피던스들을 변경함으로써 상기 출력 임피던스를 전이하도록 구성되는, 장치.
  8. 제 7 항에 있어서,
    상기 구동기는 복수의 구동기 스위치들을 포함하며, 각각의 구동기 스위치는 복수의 스위칭 요소들을 포함하고;
    상기 제어 회로는 각각의 구동기 스위치에 대한 다수의 활성 스위칭 요소들을 선택적으로 가능화하고 불능화함으로써 상기 출력 임피던스를 전이하도록 구성되는, 장치.
  9. 제 7 항에 있어서,
    상기 구동기는 복수의 구동기 스위치들을 포함하며;
    상기 제어 회로는 상기 구동기 스위치들의 각각의 게이트 구동을 변경함으로써 상기 출력 임피던스를 전이하도록 구성되는, 장치.
  10. 제 1 항에 있어서,
    상기 출력 임피던스는 상기 신호 경로의 출력 로드와 직렬인 수동형 저항기를 포함하며 상기 수동형 저항기는 상기 출력 임피던스를 제어하기 위해 상기 제어 회로에 의해 선택적으로 가능화되고 불능화되는 복수의 스위칭 가능한 저항성 소자들을 포함하는, 장치.
  11. 제 1 항에 있어서,
    상기 출력 임피던스는 상기 신호 경로의 출력 로드와 직렬인 활성 금속-산화물-반도체 저항기를 포함하며 상기 제어 회로는 상기 활성 금속-산화물-반도체 저항기의 게이트 구동을 변경함으로써 상기 출력 임피던스를 제어하도록 구성되는, 장치.
  12. 방법에 있어서,
    아날로그 신호를 수신하기 위한 입력 및 출력 신호를 제공하기 위한 출력을 가지며, 상기 출력 신호를 생성하도록 구성된 아날로그 신호 경로 부분으로서, 상기 아날로그 신호 경로 부분은 상기 출력에서 상기 아날로그 신호 경로 부분의 출력 임피던스가 제 1 임피던스를 갖는 고 임피던스 모드 및 상기 출력 임피던스가 상기 제 1 임피던스보다 상당히 더 작은 제 2 임피던스를 갖는 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들로 동작하도록 구성되는, 상기 아날로그 신호 경로 부분, 및 가변 디지털 이득을 가지며 상기 가변 디지털 이득에 따라 디지털 입력 신호를 수신하고 상기 디지털 입력 신호를 상기 아날로그 신호로 변환하도록 구성된 디지털 경로 부분을 포함한 신호 경로에서:
    상기 고 임피던스 모드와 상기 저 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여:
    상기 제 1 임피던스와 상기 제 2 임피던스 또는 그 반대 사이에서 연속하여 또는 일련의 단계들로 상기 출력 임피던스를 전이하는 단계; 및
    상기 출력 임피던스를 전이하는 것과 동시에, 상기 신호 경로의 전체 경로 이득이 상기 출력 임피던스의 전이 동안 대체로 일정한 채로 있도록 연속하여 또는 일련의 단계들로 상기 가변 디지털 이득을 전이하는 단계를 포함하는, 방법.
  13. 제 12 항에 있어서,
    상기 장치의 최종 사용 이전에 상기 신호 경로를 포함한 장치의 제품 테스트 시; 및
    최종 사용 동안 상기 장치의 실시간 동작 동안 중 하나 동안, 상기 아날로그 신호 경로 부분의 아날로그 이득 및 상기 가변 디지털 이득을 교정하는 단계를 더 포함하며, 상기 교정은 상기 신호 경로를 포함한 집적 회로상에 위치된 교정 루프를 갖고 수행되는, 방법.
  14. 제 13 항에 있어서,
    최종 사용 동안 상기 장치의 실시간 동작 동안, 상기 아날로그 이득 및 상기 가변 디지털 이득을 교정하는 단계는 온도로 인한 상기 출력 임피던스의 변화를 보상하는, 방법.
  15. 제 12 항에 있어서,
    상기 출력 임피던스가 연속하여 또는 일련의 단계들로 전이됨에 따라, 상기 출력 임피던스의 전이에 의해 야기된 위상 변화들을 보상하는 단계를 더 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 장치의 최종 사용 이전 상기 신호 경로를 포함한 장치의 제품 테스트 시; 및
    최종 사용 동안 상기 장치의 실시간 동작 동안 중 하나 동안, 주파수 응답을 모니터링함으로써 상기 신호 경로의 상기 주파수 응답을 교정하는 단계를 더 포함하며, 상기 교정은 상기 신호 경로를 포함한 집적 회로상에 위치된 교정 루프를 갖고 수행되는, 방법.
  17. 제 15 항에 있어서,
    디지털 사전-보상 필터의 주파수 응답을 제어함으로써 상기 출력 임피던스의 전이에 의해 야기된 위상 변화들을 보상하는 단계를 더 포함하는, 방법.
  18. 제 12 항에 있어서,
    상기 아날로그 신호 경로 부분에 일체형인 구동기의 구동기 스위치들의 임피던스들을 변경함으로써 상기 출력 임피던스를 전이하는 단계를 더 포함하는, 방법.
  19. 제 18 항에 있어서,
    상기 구동기는 복수의 구동기 스위치들을 포함하며, 각각의 구동기 스위치는 복수의 스위칭 요소들을 포함하고;
    상기 방법은 각각의 구동기 스위치에 대한 다수의 활성 스위칭 요소들을 선택적으로 가능화하고 불능화함으로써 상기 출력 임피던스를 전이하는 단계를 더 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 구동기는 복수의 구동기 스위치들을 포함하며;
    상기 방법은 상기 구동기 스위치들의 각각의 게이트 구동을 변경함으로써 상기 출력 임피던스를 전이하는 단계를 더 포함하는, 방법.
  21. 제 12 항에 있어서,
    상기 출력 임피던스는 상기 신호 경로의 출력 로드와 직렬인 수동형 저항기를 포함하며 상기 수동형 저항기는 복수의 스위칭 가능한 저항성 소자들을 포함하고;
    상기 방법은 상기 출력 임피던스를 제어하기 위해 상기 복수의 스위칭 가능한 저항성 소자들을 선택적으로 가능화하고 불능화하는 단계를 더 포함하는, 방법.
  22. 제 12 항에 있어서,
    상기 출력 임피던스는 상기 신호 경로의 출력 로드와 직렬인 활성 금속-산화물-반도체 저항기를 포함하며;
    상기 방법은 상기 활성 금속-산화물-반도체 저항기의 게이트 구동을 변경함으로써 상기 출력 임피던스를 제어하는 단계를 더 포함하는, 방법.
KR1020217006911A 2018-08-06 2019-08-05 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 KR102422874B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862714809P 2018-08-06 2018-08-06
US62/714,809 2018-08-06
US16/190,427 2018-11-14
US16/190,427 US10644661B2 (en) 2018-08-06 2018-11-14 Variable output resistance in a playback path with open-loop pulse-width modulation driver
PCT/US2019/045091 WO2020033303A1 (en) 2018-08-06 2019-08-05 Variable output resistance in a playback path with open-loop pulse-width modulation driver

Publications (2)

Publication Number Publication Date
KR20210033544A true KR20210033544A (ko) 2021-03-26
KR102422874B1 KR102422874B1 (ko) 2022-07-21

Family

ID=69229337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217006911A KR102422874B1 (ko) 2018-08-06 2019-08-05 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항

Country Status (5)

Country Link
US (1) US10644661B2 (ko)
KR (1) KR102422874B1 (ko)
CN (1) CN112534714B (ko)
GB (1) GB2590266B (ko)
WO (1) WO2020033303A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230032010A1 (en) * 2021-07-30 2023-02-02 Renesas Electronics America Inc. Apparatus for multi-driver architecture with high voltage protection and impedance control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013937A (ja) * 2005-05-18 2007-01-18 Nvidia Corp 熱雑音を使用する無線周波数装置のイン・シトゥ利得校正
JP2008154117A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd Ｄ級アンプ
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636284A (en) * 1987-03-23 1997-06-03 Pritchard; Eric K. Solid state emulation of vacuum tube audio power amplifiers
US6438360B1 (en) * 1999-07-22 2002-08-20 Motorola, Inc. Amplifier system with load control to produce an amplitude envelope
US7102429B2 (en) * 2002-06-28 2006-09-05 Motorola, Inc. RF amplifier with enhanced efficiency
US7915923B1 (en) * 2009-03-09 2011-03-29 Pericom Semiconductor Serial link driver interface for a communication system
US9131296B2 (en) * 2011-09-19 2015-09-08 Apple Inc. Auto-configuring audio output for audio performance and fault detection
RU2568314C2 (ru) * 2012-10-19 2015-11-20 Александр Яковлевич Богданов Усилитель и способ коррекции амплитудно-частотной характеристики
US9595923B2 (en) 2013-03-14 2017-03-14 Peregrine Semiconductor Corporation Systems and methods for optimizing amplifier operations
US9112463B2 (en) 2013-09-30 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Pulsed dynamic load modulation power amplifier circuit
US20150236877A1 (en) * 2014-02-14 2015-08-20 Mediatek Inc. Methods and apparatus for envelope tracking system
US9866180B2 (en) * 2015-05-08 2018-01-09 Cirrus Logic, Inc. Amplifiers
US10224877B2 (en) 2017-01-20 2019-03-05 Cirrus Logic, Inc. Closed-loop digital compensation scheme

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013937A (ja) * 2005-05-18 2007-01-18 Nvidia Corp 熱雑音を使用する無線周波数装置のイン・シトゥ利得校正
JP2008154117A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd Ｄ級アンプ
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器

Also Published As

Publication number Publication date
CN112534714B (zh) 2022-03-22
KR102422874B1 (ko) 2022-07-21
US10644661B2 (en) 2020-05-05
CN112534714A (zh) 2021-03-19
GB2590266B (en) 2022-08-17
WO2020033303A1 (en) 2020-02-13
GB202100966D0 (en) 2021-03-10
GB2590266A (en) 2021-06-23
US20200044616A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
KR102391056B1 (ko) 클래스-d 개방-루프 증폭기에서의 이득 제어
US20180091102A1 (en) Amplifier with configurable final output stage
US9917557B1 (en) Calibration for amplifier with configurable final output stage
US10404248B2 (en) Calibration of a dual-path pulse width modulation system
KR102225018B1 (ko) 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지
KR102422874B1 (ko) 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
KR102374196B1 (ko) 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
US11764741B1 (en) Determination of gain of pulse width modulation amplifier system
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
US10594310B2 (en) Full-scale range enhancement in a dual-path pulse width modulation playback system
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
US11855592B2 (en) Calibration of pulse width modulation amplifier system

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101003322; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20211229

Effective date: 20220520

GRNO Decision to grant (after opposition)