KR102391056B1 - 클래스-d 개방-루프 증폭기에서의 이득 제어 - Google Patents

클래스-d 개방-루프 증폭기에서의 이득 제어 Download PDF

Info

Publication number
KR102391056B1
KR102391056B1 KR1020217005336A KR20217005336A KR102391056B1 KR 102391056 B1 KR102391056 B1 KR 102391056B1 KR 1020217005336 A KR1020217005336 A KR 1020217005336A KR 20217005336 A KR20217005336 A KR 20217005336A KR 102391056 B1 KR102391056 B1 KR 102391056B1
Authority
KR
South Korea
Prior art keywords
digital
input signal
gain
supply voltage
variable
Prior art date
Application number
KR1020217005336A
Other languages
English (en)
Other versions
KR20210025128A (ko
Inventor
레이 주
테자스비 다스
존 엘. 멜란슨
와이-션 윌슨 슘
징 베이
신 자오
샤오판 페이
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Publication of KR20210025128A publication Critical patent/KR20210025128A/ko
Application granted granted Critical
Publication of KR102391056B1 publication Critical patent/KR102391056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/50—Gain control characterized by the means of gain control
    • H03G2201/508—Gain control characterized by the means of gain control by using look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

시스템은 디지털 변조기의 입력에서 수신된 입력 신호를 변조하여 상기 디지털 변조기의 출력에서 변조된 입력 신호를 생성하도록 구성된 디지털 변조기, 디지털 이득을 가지며 상기 디지털 변조기에 결합되는 디지털 이득 요소, 상기 디지털 변조기의 출력에 결합되고 상기 변조된 입력 신호를 증폭하도록 구성된 개방-루프 클래스-D 증폭기로서, 상기 입력 신호의 하나 이상의 특성들에 따라 가변적인 가변 공급 전압을 갖는 가변 전원 공급 장치로부터 전원이 공급되는, 상기 개방-루프 클래스-D 증폭기, 및 상기 입력 신호의 하나 이상의 특성들에 따른 가변 공급 전압의 변동으로 인한 상기 개방-루프 클래스-D 증폭기의 아날로그 이득에서의 변화들을 대략적으로 삭제하기 위해 상기 디지털 이득을 제어하도록 구성된 제어 회로를 포함할 수 있다.

Description

클래스-D 개방-루프 증폭기에서의 이득 제어
본 개시는 일반적으로 제한 없이, 무선 전화기들 및 미디어 플레이어들과 같은 개인용 오디오 디바이스들, 또는 햅틱 모듈(haptic module)을 포함한 디바이스들을 포함한 오디오 및 햅틱 디바이스들을 위한 회로들에 관한 것이다.
모바일/셀룰러 전화들과 같은 무선 전화들, 코드리스 전화들, mp3 플레이어들, 및 기타 소비자 오디오 디바이스들을 포함하는 개인용 오디오 디바이스들이 널리 사용되고 있다. 이러한 개인용 오디오 디바이스들은 한 쌍의 헤드폰들 또는 하나 이상의 스피커들을 구동하기 위한 회로들을 포함할 수 있다. 이러한 회로는 종종 오디오 출력 신호를 헤드폰들 또는 스피커들로 이끌기 위한 전력 증폭기를 포함한다. 일반적으로 말해서, 전력 증폭기는 전원 공급 장치로부터 에너지를 취하며 보다 큰 진폭을 가진 입력 신호 형태와 매칭시키도록 오디오 출력 신호를 제어함으로써 오디오 신호를 증폭시킨다.
오디오 증폭기의 일 예는 클래스-D 증폭기이다. 클래스-D 증폭기(또한 "스위칭 증폭기"로서 알려짐)는 증폭 디바이스들(예컨대, 트랜지스터들, 통상적으로 금속-산화물 반도체 전계 효과 트랜지스터들)이 전자 스위치들로서 동작하는 전자 증폭기를 포함할 수 있다. 클래스-D 증폭기에서, 증폭될 신호는 펄스-폭 변조, 펄스-밀도 변조, 또는 또 다른 변조 방법에 의해 일련의 펄스들로 변환될 수 있으며, 따라서 신호는 변조된 신호의 펄스들의 특성(예컨대, 펄스 폭들, 펄스 밀도 등)이 신호의 크기의 함수인 변조 신호로 변환된다. 클래스-D 증폭기를 이용한 증폭 후, 출력 펄스 트레인은 수동형 저역-통과 필터를 통과시킴으로써 변조되지 않은 아날로그 신호로 변환될 수 있으며, 여기에서 이러한 저역-통과 필터는 클래스-D 증폭기 또는 클래스-D 증폭기에 의해 구동된 로드에 내재될 수 있다. 클래스-D 증폭기들은 그것들이 선형 아날로그 증폭기들보다 전력 효율적일 수 있다는 사실로 인해 종종 사용되는데, 그러한 사실은 클래스-D 증폭기들이 선형 아날로그 증폭기들에 비교하여 활성 디바이스들에서의 열로서 더 적은 전력을 소멸시킬 수 있다는 점이다.
본 개시의 교시들에 따르면, 증폭기를 이용해서 신호들을 프로세싱하는 것에 대한 기존의 접근법들과 연관된 하나 이상의 단점들 및 문제들이 감소되거나 또는 제거될 수 있다.
본 개시의 실시예에 따라, 시스템은 디지털 변조기의 입력에서 수신된 입력 신호를 변조하여 상기 디지털 변조기의 출력에서 변조된 입력 신호를 생성하도록 구성된 디지털 변조기, 디지털 이득을 가지며 상기 디지털 변조기에 결합되는 디지털 이득 요소, 상기 디지털 변조기의 출력에 결합되고 상기 변조된 입력 신호를 증폭하도록 구성된 개방-루프 클래스-D 증폭기(open-loop Class-D amplifier)로서, 상기 입력 신호의 하나 이상의 특성들에 따라 가변적인 가변 공급 전압을 갖는 가변 전원 공급 장치로부터 전원이 공급되는, 상기 개방-루프 클래스-D 증폭기, 및 상기 입력 신호의 하나 이상의 특성들에 따른 가변 공급 전압의 변동으로 인한 상기 개방-루프 클래스-D 증폭기의 아날로그 이득에서의 변화들을 대략적으로 삭제하기 위해 상기 디지털 이득을 제어하도록 구성된 제어 회로를 포함할 수 있다.
본 개시의 이들 및 다른 실시예들에 따라, 방법은 디지털 변조기의 입력에서 수신된 입력 신호를 변조하여 상기 디지털 변조기의 출력에서 변조된 입력 신호를 생성하도록 구성된 디지털 변조기, 디지털 이득을 가지며 상기 디지털 변조기에 결합되는 디지털 이득 요소, 및 상기 디지털 변조기의 출력에 결합되고 상기 변조된 입력 신호를 증폭하도록 구성된 개방-루프 클래스-D 증폭기로서, 상기 입력 신호의 하나 이상의 특성들에 따라 가변적인 가변 공급 전압을 갖는 가변 전원 공급 장치로부터 전원이 공급되는, 상기 개방-루프 클래스-D 증폭기를 갖는 시스템에서, 상기 입력 신호의 하나 이상의 특성들에 따른 가변 공급 전압의 변동으로 인한 상기 개방-루프 클래스-D 증폭기의 아날로그 이득에서의 변화들을 대략적으로 삭제하기 위해 상기 디지털 이득을 제어하는 단계를 포함할 수 있다.
본 개시의 기술적 이점들은 여기에 포함된 도면들, 설명 및 청구항들로서 이 기술분야의 숙련자에게는 손쉽게 이해될 수 있을 것이다. 상기 실시예들의 목적들 및 이점들은 적어도 청구 범위에서 특별 지적된 요소들, 특징들 및 조합들에 의해 실현되고 달성될 것이다.
앞서 말한 일반적인 설명과 다음의 상세한 설명은 양쪽 모두는 예들이고 설명적인 것이며 본 개시에서 제시되는 청구범위를 제한하지 않는다는 것을 이해해야 한다.
본 발명의 실시예들과 그 이점들에 대한 더욱 완전한 이해는 수반된 도면들과 관련하여 취해진 다음의 설명을 참조함으로써 얻어 질 수 있으며, 여기에서 유사한 참조 번호들은 유사한 특징들을 나타낸다.
도 1은 본 개시의 실시예들에 따른 예시적인 개인용 오디오 디바이스의 예시이다;
도 2는 본 개시의 실시예들에 따른 개인용 오디오 디바이스의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도이다;
도 3은 본 개시의 실시예들에 따른 예시적인 펄스 폭 변조 증폭기의 선택된 구성요소들의 블록도이다;
도 4은 본 개시의 실시예들에 따른 또 다른 예시적인 펄스 폭 변조 증폭기의 선택된 구성요소들의 블록도이다.
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스(1)의 예시이다. 도 1은 한 쌍의 이어버드 스피커들(8A 및 8B)의 형태로 헤드셋(3)에 결합된 개인용 오디오 디바이스(1)를 도시한다. 도 1에 도시된 헤드셋(3)은 단지 예일뿐이며, 개인용 오디오 디바이스(1)는 제한 없이, 헤드폰, 이어폰, 인-이어 이어폰(in-ear earphones), 및 외부 스피커를 포함하는 다양한 오디오 트랜스듀서들과 관련되어 사용될 수 있다는 것을 이해해야 한다. 플러그(4)는 개인용 오디오 디바이스(1)의 전기 단자에 헤드셋(3)을 연결할 수 있다. 대안적으로, 일부 실시예들에서, 헤드셋(3)은 개인용 오디오 디바이스(1)에 무선으로 결합될 수 있다(예를 들어, 블루투스® 연결을 통해). 개인용 오디오 디바이스(1)는 디스플레이를 사용자에게 제공하고 터치 스크린(2)을 사용하여 사용자 입력을 수신할 수 있거나, 또는 대안적으로 표준 액정 디스플레이(LCD)가 개인용 오디오 디바이스(1)의 표면(face) 및/또는 측면 상에 배치된 다양한 버튼, 슬라이더 및/또는 다이얼과 조합될 수 있다. 도 1에 또한 도시된 바와 같이, 개인용 오디오 디바이스(1)는 헤드셋(3) 및/또는 또 다른 오디오 트랜스듀서(예컨대, 라우드스피커)로의 송신을 위한 아날로그 오디오 신호를 생성하기 위해 오디오 집적 회로(IC)(9)를 포함할 수 있다.
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 IC(9)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 오디오 IC(9)는 도 1의 오디오 IC(9)를 구현하기 위해 사용될 수 있다. 도 2에 도시된 바와 같이, 마이크로제어기 코어(18)(예컨대, 디지털 신호 프로세서 또는 "DSP")는 디지털 오디오 입력 신호를 아날로그 입력 신호(VIN)로 변환할 수 있는, 디지털-아날로그 변환기(DAC)(14)로 디지털 오디오 입력 신호(DIG_IN)를 공급할 수 있다. DAC(14)는 스피커, 헤드폰 트랜스듀서, 라인 레벨 신호 출력, 및/또는 다른 적절한 출력을 동작시킬 수 있는, 오디오 출력 신호(VOUT)를 제공하기 위해 아날로그 입력 신호(VIN)를 증폭시키거나 또는 감쇠시킬 수 있는 증폭기(16)로 아날로그 신호(VIN)를 공급할 수 있다.
전술한 내용은 증폭기(16)를 포함하는 오디오 IC(9)가 개인용 오디오 디바이스(1) 내에 존재할 수 있다는 것을 고려한다. 그러나, 헤드셋(3)이 무선 헤드셋인 경우와 같은 일부 실시예들에서, 증폭기(16) 및 오디오 IC(9)의 하나 이상의 다른 구성 요소들이 헤드셋(3) 내에 존재할 수 있다.
도 3은 본 개시의 실시예들에 따른 예시적인 펄스 폭 변조(PWM) 증폭기(22)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 펄스 폭 변조 증폭기(22)는 도 2의 증폭기(16)의 전부 또는 일부를 구현하기 위해 사용될 수 있다. 도 3에 도시된 바와 같이, 예시적인 펄스 폭 변조 증폭기(22)는 디지털 PWM 서브시스템(24), 프리-드라이버 스테이지(33), 저-드롭 아웃(low-dropout; LDO) 레귤레이터(32)로부터 전원을 공급받는 드라이버 스테이지(34), 및 제어 서브시스템(30)을 포함할 수 있다.
도시된 바와 같이, PWM 증폭기(22)는 디지털 개방-루프 클래스-D 증폭기로서 동작할 수 있으며, 디지털 PWM 서브시스템(24), 프리-드라이버 스테이지(33), 및 드라이버 스테이지(34)에 의해 형성된 신호 경로를 이용한다. 디지털 PWM 서브시스템(24)은 입력 신호(VIN)를 등가의 PWM 신호로 변환하기 위한 임의의 적절한 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 도시된 바와 같이, 디지털 PWM 서브시스템(24)은 피드 포워드 경로를 포함할 수 있으며, 피드 포워드 경로는 루프 필터(40), 양자화기(44), 및 디지털 이득 요소(46)를 포함하는 피드백 경로를 포함한다.
루프 필터(40)는 입력 신호(예를 들어, 입력 신호(VIN) 또는 그 파생물) 및 피드백 신호(예를 들어, 양자화기(44)의 출력)를 수신하고, 이러한 입력 신호 및 피드백 신호에 기초하여 양자화기(44)로 전달될 필터링된 입력 신호를 생성하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 일부 실시예들에서, 이러한 필터링된 입력 신호는 입력 신호와 피드백 신호 사이의 통합된 에러를 나타내는 신호를 포함할 수 있다.
양자화기(44)는 등가의 디지털 PWM 신호를 생성하기 위해 신호(예를 들어, 필터링된 입력 신호)를 양자화하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다.
디지털 이득 요소(46)는 가변 디지털 이득을 갖고, 이러한 가변 디지털 이득을 양자화기(44)에 의해 출력된 디지털 PWM 신호에 적용하여 루프 필터(40)에 대한 피드백 신호를 생성하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 도시되고 아래에서 더 상세히 설명되는 바와 같이, 디지털 이득 요소(46)의 가변 디지털 이득은 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들에 의해 제어될 수 있다.
프리-드라이버 스테이지(33)는 양자화된 PWM 신호(예를 들어, 디지털 PWM 서브시스템(24)에 의해 생성됨)를 수신하고, 드라이버 스테이지(34)를 위해 이러한 신호를 조절하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 따라서, 프리-드라이버 스테이지(33)는 드라이버 스테이지(34)의 스위치들의 게이트 단자들의 제어를 제공하기 위해 신호 버퍼 및/또는 다른 논리 요소들을 포함할 수 있다.
드라이버 스테이지(34)는 양자화된 PWM 신호(예를 들어, 디지털 PWM 서브시스템(24)에 의해 생성되고, 프리-드라이버 스테이지(33)에 의해 조절됨)를 수신하고, 출력 신호를 트랜스듀서(예를 들어, 오디오 트랜스듀서, 햅틱 트랜스듀서, 또는 다른 트랜스듀서) 쪽으로 구동하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 따라서, 드라이버 스테이지(34)는 디지털 PWM 서브시스템(24)에 의해 생성된 변조 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다.
도 3에 도시된 바와 같이, LDO 레귤레이터(32)는 공급 전압(VDD)을 통해 전기 에너지를 드라이버 스테이지(34)로 공급할 수 있으며, 따라서 드라이버 스테이지(34)는 출력 신호(VOUT)를 생성하기 위해 이러한 전기 에너지를 사용할 수 있다. 당 업계에 알려진 바와 같이, LDO 레귤레이터는 LDO 레귤레이터의 입력 전압이 그 출력 전압에 매우 근접할 때에도 그 출력 전압을 조정할 수 있는 직류 선형 전압 레귤레이터를 포함할 수 있다. 또한 도 3에 도시되고 아래에서 더 상세히 설명되는 바와 같이, LDO 레귤레이터(32)에 의해 생성된 공급 전압(VDD)은 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들의 제어 하에서 가변적일 수 있다. 일부 실시예들에서, LDO 레귤레이터(32)는 복수의 모드들에서 동작할 수 있으며, 상기 복수의 모드들은 가변 공급 전압(VDD)이 실질적으로 순간적으로 새로운 값으로 수정되는 급속-충전 모드(quick-charge mode)를 포함하며, 여기서 새로운 값은 입력 신호(VIN)의 하나 이상의 특성들에 기초한다. 이러한 실시예들에서, 상기 복수의 모드들은 가변 공급 전압(VDD)이 새로운 값으로 수정되는 제 2 모드를 더 포함할 수 있으며, 여기서 새로운 값에 대한 수정 속도(rate of modification)는 슬루 레이트(slew rate)로 제한된다.
제어 서브시스템(30)은 입력 신호(예를 들어, 입력 신호(VIN))를 수신하고, 입력 신호의 하나 이상의 특성들에 기초하여, 신호 검출 회로(50)의 LDO 제어 블록(54)을 사용하여 LDO 레귤레이터(예를 들어, LDO 레귤레이터(32))에 의해 생성된 가변 공급 전압(예를 들어, 공급 전압(VDD))을 제어하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 입력 신호의 이러한 하나 이상의 특성들은 입력 신호의 크기, 입력 신호의 신호 주파수, 및 입력 신호의 신호 램프 레이트(signal ramp rate)(예를 들어, 크기의 증가 또는 감소의 속도) 중 하나 이상을 포함한다. 예를 들어, 입력 신호의 하나 이상의 특성들이 입력 신호의 크기 중 하나 이상을 포함할 때, 가변 공급 전압은 입력 신호의 신호 엔벨로프를 추적할 수 있다.
추가적으로 또는 대안적으로, 제어 서브시스템(30)은 또한 가변 공급 전압(예를 들어, 공급 전압(VDD))을 모니터링하고, 가변 공급 전압의 모니터링에 의해 검출된 바와 같은 가변 공급 전압의 변동에 기초하여 디지털 이득 요소(46)의 가변 디지털 이득을 제어하도록 구성될 수 있다. 예를 들어, 가변 공급 전압(VDD)이 증가함에 따라, 드라이버 스테이지(34)의 아날로그 이득이 증가할 수 있고, 아날로그 이득의 이러한 증가는 가변 공급 전압/아날로그 이득의 증가를 검출하고 응답으로 디지털 이득 요소(46)의 가변 디지털 이득을 감소시키는 제어 서브시스템(30)에 의해 보상될 수 있다. 마찬가지로, 가변 공급 전압(VDD)이 감소함에 따라, 드라이버 스테이지(34)의 아날로그 이득이 감소할 수 있고, 아날로그 이득의 이러한 감소는 가변 공급 전압/아날로그 이득의 감소를 검출하고 응답으로 디지털 이득 요소(46)의 가변 디지털 이득을 증가시키는 제어 서브시스템(30)에 의해 보상될 수 있다. 이러한 모니터링 및 제어를 제공하기 위해, 제어 서브시스템(30)은 LDO 레귤레이터(32)에 결합된 아날로그 프런트 엔드(analog front end)(AFE)(62)를 포함할 수 있으며, 이를 통해, 공급 전압(VDD)를 수신하고, 감지된 공급 전압(VDD)를 조절하고, 조절된 공급 전압 신호를 이득 요소(46)의 가변 디지털 이득을 제어하는 데 사용될 수 있는 등가의 디지털 신호로 변환하도록 구성될 수 있는 AFE(62)에 결합된 아날로그-디지털 변환기(64)로 상기 조절된 공급 전압(VDD)를 출력한다. 따라서, 제어 서브시스템(30)은, 입력 신호의 하나 이상의 특성들(예를 들어, 본 개시의 다른 곳에서 더 자세히 논의된 바와 같이, 입력 신호의 크기, 입력 신호의 신호 주파수, 및 입력 신호의 신호 램프 레이트 중 하나 이상)에 따른 가변 공급 전압(공급 전압(VDD))의 변동으로 인한 개방-루프 클래스-D 증폭기(PWM 증폭기(22))의 아날로그 이득의 변화들을 대략적으로 삭제하기 위해 디지털 이득 요소(46)의 디지털 이득을 제어하도록 구성될 수 있다.
추가적으로 또는 대안적으로, 제어 서브시스템(30)은 또한, 신호 검출 회로(50)를 사용하여 입력 신호(VIN)의 하나 이상의 특성들(예를 들어, 입력 신호의 크기, 입력 신호의 신호 주파수, 및 입력 신호의 신호 램프 레이트 중 하나 이상)을 검출하고, 하나 이상의 특성들에 의해 인덱싱된 이득 룩업 테이블(52)의 엔트리에 따라 이득 요소(46)의 가변 디지털 이득을 설정하기 위해 입력 신호의 하나 이상의 특성들을 이득 룩업 테이블(52)에 인덱스로서 적용하도록 구성될 수 있다. 다양한 엔트리들은 입력 신호(VIN)의 하나 이상의 특성들에 응답하여 제어 서브시스템(30)에 의해 이루어지는 공급 전압(VDD)의 변화들을 보상하도록 적용될 수 있는 디지털 이득의 값들을 포함할 수 있다. 예를 들어, 아래의 테이블은 이득 룩업 테이블(52)의 예시적인 실시예를 나타낸다:
Figure 112021021553654-pct00001
위의 예시적인 테이블에 나타난 바와 같이, 입력 신호(VIN)의 신호 레벨의 크기 범위(예를 들어, -∞ 내지 -15 dBv, -15 dBv 내지 -6 dBv, -6 dBv 내지 0)가 엔트리 이득 룩업 테이블(52)에 대한 인덱스로서 사용될 수 있으며, 여기서 엔트리는 이득 요소(46)에 의해 적용될 디지털 이득 및 LDO 레귤레이터(32)에 의해 출력될 대응하는 공급 전압(VDD)을 포함할 수 있다.
일부 실시예들에서, 전술한 바와 같이, 입력 신호(VIN)의 신호 주파수 및/또는 신호 램프 레이트는 이득 요소(46)의 디지털 이득 및 LDO 레귤레이터(32)에 의해 출력될 대응하는 공급 전압(VDD)을 설정하는데 사용될 수 있다. 예를 들어, 입력 신호(VIN)의 신호 주파수가 임계 주파수보다 낮고 입력 신호(VIN)의 신호 램프 레이트가 임계 램프 레이트보다 낮다면, 신호 검출 회로(50)는 아래 테이블에 제시된 바와 같이 신호 레벨 인덱싱된 엔트리들에 기초하여 이득 요소(46)의 디지털 이득 및 LDO 레귤레이터(32)에 의해 출력될 대응하는 공급 전압(VDD)을 간단히 적용할 적용할 수 있다. 그러나, 이러한 예에서, 입력 신호(VIN)의 신호 주파수가 임계 주파수보다 높거나 또는 입력 신호(VIN)의 신호 램프 레이트가 임계 램프 레이트보다 위에 있다면, 신호 검출 회로(50)는 이득 요소(46)의 최저 디지털 이득 및 LDO 레귤레이터(32)에 의해 출력될 대응하는 최고 공급 전압(VDD)을 적용할 수 있다(예를 들어, 신호 주파수 및 신호 램프 레이트 중 하나 또는 둘 모두가 각각의 임계값보다 높을 때 이득 룩업 테이블(52)의 마지막 행을 적용함).
일부 실시예들에서, PWM 증폭기(22)는 공급 전압(VDD)을 모니터링하고 그러한 모니터링에 기초하여 가변 디지털 이득을 수정하는 것과 관련하는 기능을 포함할 수 있지만, 입력 전압(VIN)에 기초하여 이득 룩업 테이블(52)로부터 디지털 이득을 선택하는 것과 관련하는 기능을 포함하지 않을 수 있다. 다른 실시예들에서, PWM 증폭기(22)는 공급 전압(VDD)을 모니터링하고 그러한 모니터링에 기초하여 가변 디지털 이득을 수정하는 것과 관련하는 기능을 포함하지 않을 수 있지만, 입력 전압(VIN)에 기초하여 이득 룩업 테이블(52)로부터 디지털 이득을 선택하는 것과 관련하는 기능을 포함할 수 있다.
또 다른 실시예들에서, PWM 증폭기(22)는 공급 전압(VDD)을 모니터링하고 그러한 모니터링에 기초하여 가변 디지털 이득을 수정하는 것과 관련하는 기능을 포함할 수 있음은 물론, 입력 전압(VIN)에 기초하여 이득 룩업 테이블(52)로부터 디지털 이득을 선택하는 것과 관련하는 기능을 포함할 수 있다. 이러한 실시예들 중 일부에서, 입력 전압(VIN)에 기초하여 이득 룩업 테이블(52)로부터 디지털 이득을 선택하는 것과 관련된 기능은 이득 요소(46)에 대한 "성긴(coarse)" 디지털 이득 레벨을 설정하는 데 사용될 수 있으며, 공급 전압(VDD)을 모니터링하고 이러한 모니터링에 기초하여 가변 디지털 이득을 수정하는 것과 관련된 기능은 이득 룩업 테이블(52)에 의해 정의된 성긴 설정을 정제하는(refine) 이득 요소(46)에 대한 "세밀한(fine)" 디지털 이득 레벨을 설정하는 데 사용될 수 있다.
일부 실시예들에서, PWM 변조 증폭기(22)는 2018년 9월 17일에 출원되고 본 명세서에서 참조로 포함된 미국특허출원 일련번호 16/133,045에 개시된 재구성 가능 PWM 변조 증폭기와 같은 더 큰 재구성 가능 PWM 변조 증폭기의 일부를 나타낼 수 있다.
도 4는 본 개시의 실시예들에 따른 예시적인 PWM 증폭기(22A)의 선택된 구성요소들의 블록도이다. 일부 실시예들에서, 예시적인 펄스 폭 변조 증폭기(22A)는 도 2의 증폭기(16)의 전부 또는 일부를 구현하기 위해 사용될 수 있다. 도 4의 예시적인 PWM 증폭기(22A)는 많은 점들에서 도 3의 PWM 증폭기(22)와 유사할 수 있다. 따라서, PWM 증폭기(22A)와 PWM 증폭기(22) 사이의 차이점들이 아래에서 논의될 수 있다.
특히, PWM 증폭기(22A)와 PWM 증폭기(22) 사이의 한 가지 차이점은, PWM 증폭기(22A)가 PWM 증폭기(22)의 이득 요소(46) 대신에 디지털 PWM 서브시스템(24)의 입력(예를 들어, 입력 전압(VIN))에 가변 디지털 이득을 적용하는 이득 요소(46A)를 포함한다는 것이다. PWM 증폭기(22)의 경우와 같이, 제어 서브시스템(30)은 입력 전압(VIN)의 하나 이상의 특성들에 따른 가변 공급 전압(VDD)의 변동으로 인한 드라이버 스테이지(34)의 아날로그 이득의 변화들을 보상하기 위해 가변 디지털 이득(46A)을 제어하는 제어 신호를 생성할 수 있다.
전술한 내용은 오디오 트랜스듀서를 구동하기 위한 오디오 증폭기에 사용하기 위한 PWM 증폭기들(22 및 22A)의 사용을 고려하고 있지만, PWM 증폭기들(22 및 22A)은 제한없이 햅틱 트랜스듀서를 구동하기 위한 증폭기를 포함하는 다른 유형들의 트랜스듀서들을 구동하기 위한 다른 유형들의 증폭기들에 사용될 수 있음을 이해해야 한다.
본 명세서에 사용된 바와 같이, 둘 이상의 요소들이 서로 "결합된” 것으로 언급될 때, 그러한 용어는 그러한 둘 이상의 요소들이 간접적으로 또는 직접적으로 또는 개재 요소들의 여부와 상관없이 적용 가능한 것으로서 전자 통신 또는 기계적 통신 상태에 있음을 나타낸다.
본 개시 내용은 당업자가 이해할 수 있는 본 명세서의 예시적인 실시예에 대한 모든 변화, 대체, 변형, 변경, 및 수정을 망라한다. 유사하게, 바람직한 것으로서, 첨부된 청구범위는 당업자가 이해할 수 있는 본 명세서의 예시적인 실시예에 대한 모든 변화, 대체, 변형, 변경, 및 수정을 망라한다. 또한, 특정 기능을 수행하도록 적응되거나, 배열되거나, 할 수 있거나, 구성되거나, 할 수 있게 되거나, 동작 가능하거나, 또는 동작하는 장치 또는 시스템, 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구범위에서의 참조는, 그 장치, 시스템, 또는 구성성분이 적응되고, 배열되고, 할 수 있고, 구성되고, 할 수 있게 되고, 동작 가능하고, 동작하는 한, 그 장치, 시스템, 또는 구성성분, 또는 그 특정 기능이 활성화되거나, 턴 온되거나, 또는 잠금해제되는 것과는 무관하게 그 장치, 시스템, 또는 구성요소를 망라한다. 따라서, 수정들, 부가들, 또는 생략들이 본 개시의 범위로부터 벗어나지 않고 여기에서 설명된 시스템들, 장치들, 및 방법들에 대해 이루어질 수 있다. 예를 들어, 시스템들 및 장치들의 구성요소들은 통합되거나 또는 분리될 수 있다. 게다가, 여기에서 개시된 시스템들 및 장치들의 동작들은 더 많은, 더 적은, 또는 다른 구성요소들에 의해 수행될 수 있으며 설명된 방법들은 더 많은, 더 적은, 또는 다른 단계들을 포함할 수 있다. 부가적으로, 단계들은 임의의 적절한 순서로 수행될 수 있다. 본 문서에서 사용된 바와 같이, "각각"은 세트의 각각의 멤버 또는 세트의 서브세트의 각각의 멤버를 지칭한다.
대표적인 실시예들이 도면들에서 예시되고 아래에 설명되었지만, 본 개시의 원리들은 현재 알려져 있는지에 관계없이, 임의의 기술들을 사용하여 구현될 수 있다. 본 개시는 결코 도면들에 예시되고 상기 설명된 대표적인 구현예들 및 기술들에 제한되지 않아야 한다.
달리 구체적으로 주지되지 않는다면, 도면들에서 묘사된 부품들은 반드시 일정한 비율로 그려진 것은 아니다.
본 명세서에 나열된 모든 예들 및 조건부 표현은 독자가 본 개시 내용과 기술을 발전시키기 위해 발명자에 의해 기여된 개념을 이해하는 데 도움이 되도록 교수적인 목적으로 의도된 것이며, 그와 같이 특정하게 인용된 예들 및 조건들에 대한 제한은 없는 것으로 해석된다. 본 개시 내용의 실시예들이 상세히 설명되었지만, 본 개시 내용의 사상 및 범위를 벗어나지 않으면서 다양한 변화, 대체 및 변경이 이루어질 수 있음을 이해해야 한다.
특정 이점들이 위에서 열거되었지만, 다양한 실시예들은 열거된 이점들 중 일부, 또는 모두를 포함하거나, 또는 포함하지 않을 수 있다. 부가적으로, 다른 기술적 이점들은 앞서 말한 도면들 및 설명의 검토 후 이 기술분야의 통상의 기술자에게 쉽게 명백해질 것이다.
여기에 첨부된 청구항들을 해석하는 데 있어 본 출원에 대해 발행된 임의의 특허의 임의의 독자들 및 특허청을 돕기 위해, 출원인들은 단어들("~하기 위한 수단" 또는 "~하기 위한 단계")이 특정한 청구항에서 명시적으로 사용되지 않는다면 첨부된 청구항들 또는 청구항 요소들 중 어떠한 것도 35 U.S.C §112(f)를 적용하도록 의도하지 않는다는 것을 주목하길 원한다.

Claims (20)

  1. 시스템으로서:
    디지털 변조기의 입력에서 수신된 입력 신호를 변조하여 상기 디지털 변조기의 출력에서 변조된 입력 신호를 생성하도록 구성된 상기 디지털 변조기;
    디지털 이득을 가지며 상기 디지털 변조기에 결합되는 디지털 이득 요소;
    상기 디지털 변조기의 출력에 결합되고 상기 변조된 입력 신호를 증폭하도록 구성된 개방-루프 클래스-D 증폭기(open-loop Class-D amplifier)로서, 상기 입력 신호의 하나 이상의 특성들에 따라 가변적인 가변 공급 전압을 갖는 가변 전원 공급 장치로부터 전원이 공급되는, 상기 개방-루프 클래스-D 증폭기; 및
    상기 입력 신호의 하나 이상의 특성들에 따른 가변 공급 전압의 변동으로 인한 상기 개방-루프 클래스-D 증폭기의 아날로그 이득에서의 변화들을 삭제하기 위해 상기 디지털 이득을 제어하도록 구성된 제어 회로를 포함하고,
    상기 가변 전원 공급 장치는 상기 가변 공급 전압이 실질적으로 순간적으로 새로운 값으로 수정되는 급속-충전 모드(quick-charge mode)를 포함하는 복수의 모드들로 동작하며, 상기 새로운 값은 상기 입력 신호의 하나 이상의 특성들에 기초하는, 시스템.
  2. 제 1 항에 있어서, 상기 디지털 이득 요소는 상기 디지털 변조기의 출력과 상기 디지털 변조기의 입력 사이에 결합된 상기 디지털 변조기의 피드백 경로에 통합되는, 시스템.
  3. 제 1 항에 있어서, 상기 디지털 이득 요소는 상기 디지털 이득을 상기 디지털 변조기의 입력에 적용하는, 시스템.
  4. 제 1 항에 있어서, 상기 제어 회로는:
    상기 가변 공급 전압을 모니터링하고;
    상기 가변 공급 전압의 모니터링에 의해 검출된 가변 공급 전압의 변동에 기초하여 상기 디지털 이득을 제어함으로써,
    상기 디지털 이득을 제어하도록 구성되는, 시스템.
  5. 제 4 항에 있어서, 상기 제어 회로는:
    상기 가변 전원 공급 장치에 결합된 아날로그 프런트 엔드(analog front end); 및
    상기 아날로그 프런트 엔드에 결합된 아날로그-디지털 변환기를 포함하는, 시스템.
  6. 제 4 항에 있어서, 상기 제어 회로는:
    이득 룩업 테이블에 대한 인덱스로서 상기 입력 신호의 하나 이상의 특성들을 적용하고;
    상기 하나 이상의 특성들에 의해 인덱싱된 이득 룩업 테이블의 엔트리에 따라 디지털 이득을 설정함으로써,
    상기 디지털 이득을 제어하도록 구성되는, 시스템.
  7. 제 1 항에 있어서, 상기 제어 회로는:
    이득 룩업 테이블에 대한 인덱스로서 상기 입력 신호의 하나 이상의 특성들을 적용하고;
    상기 하나 이상의 특성들에 의해 인덱싱된 이득 룩업 테이블의 엔트리에 따라 디지털 이득을 설정함으로써,
    상기 디지털 이득을 제어하도록 구성되는, 시스템.
  8. 삭제
  9. 제 1 항에 있어서, 상기 복수의 모드들은 상기 가변 공급 전압이 상기 새로운 값으로 수정되는 제 2 모드를 더 포함하고, 상기 새로운 값에 대한 수정 속도(rate of modification)는 슬루 레이트(slew rate)로 제한되는, 시스템.
  10. 제 1 항에 있어서, 상기 입력 신호의 하나 이상의 특성들은 상기 입력 신호의 크기, 상기 입력 신호의 신호 주파수, 및 상기 입력 신호의 신호 램프 레이트(signal ramp rate) 중 하나 이상을 포함하는, 시스템.
  11. 방법으로서:
    디지털 변조기의 입력에서 수신된 입력 신호를 변조하여 상기 디지털 변조기의 출력에서 변조된 입력 신호를 생성하도록 구성된 디지털 변조기, 디지털 이득을 가지며 상기 디지털 변조기에 결합되는 디지털 이득 요소, 및 상기 디지털 변조기의 출력에 결합되고 상기 변조된 입력 신호를 증폭하도록 구성된 개방-루프 클래스-D 증폭기로서, 상기 입력 신호의 하나 이상의 특성들에 따라 가변적인 가변 공급 전압을 갖는 가변 전원 공급 장치로부터 전원이 공급되는, 상기 개방-루프 클래스-D 증폭기를 갖는 시스템에서,
    상기 입력 신호의 하나 이상의 특성들에 따른 가변 공급 전압의 변동으로 인한 상기 개방-루프 클래스-D 증폭기의 아날로그 이득에서의 변화들을 삭제하기 위해 상기 디지털 이득을 제어하는 단계를 포함하고,
    상기 가변 전원 공급 장치는 상기 가변 공급 전압이 실질적으로 순간적으로 새로운 값으로 수정되는 급속-충전 모드를 포함하는 복수의 모드들로 동작하며, 상기 새로운 값은 상기 입력 신호의 하나 이상의 특성들에 기초하는, 방법.
  12. 제 11 항에 있어서, 상기 디지털 이득 요소는 상기 디지털 변조기의 출력과 상기 디지털 변조기의 입력 사이에 결합된 상기 디지털 변조기의 피드백 경로에 통합되는, 방법.
  13. 제 11 항에 있어서, 상기 디지털 이득 요소는 상기 디지털 이득을 상기 디지털 변조기의 입력에 적용하는, 방법.
  14. 제 11 항에 있어서, 상기 디지털 이득을 제어하는 단계는:
    상기 가변 공급 전압을 모니터링하는 단계; 및
    상기 가변 공급 전압의 모니터링에 의해 검출된 가변 공급 전압의 변동에 기초하여 상기 디지털 이득을 제어하는 단계를 포함하는, 방법.
  15. 제 14 항에 있어서, 상기 가변 공급 전압을 모니터링하는 단계는:
    아날로그 프런트 엔드에 의해 상기 가변 공급 전압을 수신하는 단계; 및
    상기 아날로그 프런트 엔드에 의해 조절된 가변 공급 전압을 상기 아날로그 프런트 엔드에 결합된 아날로그-디지털 변환기를 사용하여 등가의 디지털 신호로 변환하는 단계를 포함하는, 방법.
  16. 제 14 항에 있어서, 상기 디지털 이득을 제어하는 단계는:
    이득 룩업 테이블에 대한 인덱스로서 상기 입력 신호의 하나 이상의 특성들을 적용하는 단계; 및
    상기 하나 이상의 특성들에 의해 인덱싱된 이득 룩업 테이블의 엔트리에 따라 상기 디지털 이득을 설정하는 단계를 포함하는, 방법.
  17. 제 11 항에 있어서, 상기 디지털 이득을 제어하는 단계는:
    이득 룩업 테이블에 대한 인덱스로서 상기 입력 신호의 하나 이상의 특성들을 적용하는 단계; 및
    상기 하나 이상의 특성들에 의해 인덱싱된 이득 룩업 테이블의 엔트리에 따라 디지털 이득을 설정하는 단계를 포함하는, 방법.
  18. 삭제
  19. 제 11 항에 있어서, 상기 복수의 모드들은 상기 가변 공급 전압이 상기 새로운 값으로 수정되는 제 2 모드를 더 포함하고, 상기 새로운 값에 대한 수정 속도는 슬루 레이트로 제한되는, 방법.
  20. 제 11 항에 있어서, 상기 입력 신호의 하나 이상의 특성들은 상기 입력 신호의 크기, 상기 입력 신호의 신호 주파수, 및 상기 입력 신호의 신호 램프 레이트 중 하나 이상을 포함하는, 방법.
KR1020217005336A 2018-07-25 2019-07-24 클래스-d 개방-루프 증폭기에서의 이득 제어 KR102391056B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862703298P 2018-07-25 2018-07-25
US62/703,298 2018-07-25
US16/181,762 US10763811B2 (en) 2018-07-25 2018-11-06 Gain control in a class-D open-loop amplifier
US16/181,762 2018-11-06
PCT/US2019/043204 WO2020023615A1 (en) 2018-07-25 2019-07-24 Gain control in a class-d open-loop amplifier

Publications (2)

Publication Number Publication Date
KR20210025128A KR20210025128A (ko) 2021-03-08
KR102391056B1 true KR102391056B1 (ko) 2022-04-28

Family

ID=69178971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217005336A KR102391056B1 (ko) 2018-07-25 2019-07-24 클래스-d 개방-루프 증폭기에서의 이득 제어

Country Status (5)

Country Link
US (1) US10763811B2 (ko)
KR (1) KR102391056B1 (ko)
CN (1) CN112470400B (ko)
GB (1) GB2589794B (ko)
WO (1) WO2020023615A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319011B2 (en) * 2014-04-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Class-D amplifier having mixed signal feedback control
US11411543B2 (en) * 2019-09-24 2022-08-09 Analog Devices International Unlimited Company Power efficiency in an audio playback path
US11533033B2 (en) * 2020-06-12 2022-12-20 Bose Corporation Audio signal amplifier gain control
GB2607848B (en) 2020-07-31 2023-10-25 Cirrus Logic Int Semiconductor Ltd Driver circuitry
US11552627B2 (en) 2020-07-31 2023-01-10 Cirrus Logic, Inc. PWM circuitry
TW202328854A (zh) * 2020-09-11 2023-07-16 英商思睿邏輯國際半導體股份有限公司 驅動器電路
TWI757159B (zh) * 2021-04-21 2022-03-01 瑞昱半導體股份有限公司 音訊處理電路
US11764742B2 (en) * 2022-02-17 2023-09-19 National Cheng Kung University Switching amplifier with adaptive supply-voltage scaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013937A (ja) * 2005-05-18 2007-01-18 Nvidia Corp 熱雑音を使用する無線周波数装置のイン・シトゥ利得校正
JP2008154117A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd Ｄ級アンプ
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559467A (en) 1995-01-27 1996-09-24 The Regents Of The University Of California Digital, pulse width modulation audio power amplifier with noise and ripple shaping
US6765436B1 (en) 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier
US6741123B1 (en) 2002-12-26 2004-05-25 Cirrus Logic, Inc. Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
US8126164B2 (en) * 2006-11-29 2012-02-28 Texas Instruments Incorporated Digital compensation of analog volume control gain in a digital audio amplifier
KR101728041B1 (ko) * 2009-06-19 2017-04-18 삼성전자주식회사 오디오 앰프의 전원 제어 방법 및 장치
KR20110036371A (ko) 2009-10-01 2011-04-07 삼성전자주식회사 오디오 증폭기
JP5903638B2 (ja) * 2010-06-25 2016-04-13 パナソニックＩｐマネジメント株式会社 増幅装置
CN103026618B (zh) * 2010-08-30 2015-07-29 松下电器产业株式会社 放大装置
US8576003B2 (en) * 2012-03-02 2013-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Cascaded class D amplifier with improved linearity
US9595923B2 (en) * 2013-03-14 2017-03-14 Peregrine Semiconductor Corporation Systems and methods for optimizing amplifier operations
US9112463B2 (en) * 2013-09-30 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Pulsed dynamic load modulation power amplifier circuit
US9344046B2 (en) * 2013-12-20 2016-05-17 Broadcom Corporation Digital class-D amplifier with analog feedback
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US9596537B2 (en) * 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US10110182B2 (en) * 2015-12-15 2018-10-23 Texas Instruments Incorporated Estimating voltage on speaker terminals driven by a class-D amplifier
EP3703254B1 (en) * 2016-04-06 2022-02-16 Goodix Technology (HK) Company Limited Audio amplifier system
US10224877B2 (en) * 2017-01-20 2019-03-05 Cirrus Logic, Inc. Closed-loop digital compensation scheme
US10181845B1 (en) * 2017-10-17 2019-01-15 Cirrus Logic, Inc. Calibration of a dual-path pulse width modulation system
US10476455B1 (en) * 2018-08-08 2019-11-12 Cirrus Logic, Inc. Apparatus and method of suppressing transient noise during transition for class-D amplifier system having one or more pulse width modulator output paths

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013937A (ja) * 2005-05-18 2007-01-18 Nvidia Corp 熱雑音を使用する無線周波数装置のイン・シトゥ利得校正
JP2008154117A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd Ｄ級アンプ
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器

Also Published As

Publication number Publication date
US10763811B2 (en) 2020-09-01
WO2020023615A1 (en) 2020-01-30
GB2589794A (en) 2021-06-09
GB2589794B (en) 2022-09-21
KR20210025128A (ko) 2021-03-08
US20200036352A1 (en) 2020-01-30
GB202100422D0 (en) 2021-02-24
CN112470400A (zh) 2021-03-09
CN112470400B (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
KR102391056B1 (ko) 클래스-d 개방-루프 증폭기에서의 이득 제어
GB2557244A (en) Amplifier with configurable final output stage
US10404248B2 (en) Calibration of a dual-path pulse width modulation system
KR102225018B1 (ko) 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지
US10658988B1 (en) Open-loop class-D amplifier system with analog supply ramping
KR102422874B1 (ko) 개방-루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
US11764741B1 (en) Determination of gain of pulse width modulation amplifier system
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
US10594310B2 (en) Full-scale range enhancement in a dual-path pulse width modulation playback system
KR102374196B1 (ko) 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
US11855592B2 (en) Calibration of pulse width modulation amplifier system
GB2555679A (en) Configurable control loop topology for a pulse width modulation amplifier

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)