KR102374196B1 - 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 - Google Patents

폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 Download PDF

Info

Publication number
KR102374196B1
KR102374196B1 KR1020217006788A KR20217006788A KR102374196B1 KR 102374196 B1 KR102374196 B1 KR 102374196B1 KR 1020217006788 A KR1020217006788 A KR 1020217006788A KR 20217006788 A KR20217006788 A KR 20217006788A KR 102374196 B1 KR102374196 B1 KR 102374196B1
Authority
KR
South Korea
Prior art keywords
impedance
pulse width
output impedance
closed loop
gain
Prior art date
Application number
KR1020217006788A
Other languages
English (en)
Other versions
KR20210033543A (ko
Inventor
테자스비 다스
요한 지. 가보리아우
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Publication of KR20210033543A publication Critical patent/KR20210033543A/ko
Application granted granted Critical
Publication of KR102374196B1 publication Critical patent/KR102374196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2420/00—Details of connection covered by H04R, not provided for in its groups
    • H04R2420/03—Connection circuits to selectively connect loudspeakers or headphones to amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 개시의 실시예들에 따르면, 장치는 순방향 신호 경로 및 피드백 경로를 가진 폐루프 아날로그 펄스 폭 변조기, 상기 폐루프 아날로그 펄스 폭 변조기에 결합된 가변 저항기, 및 상기 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드와 저 출력 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여 폐루프 아날로그 펄스 폭 변조기의 피드백 경로 밖에서 출력 임피던스를 수정하기 위해 가변 저항기를 수정하도록 구성된 제어 회로를 포함한 신호 경로를 포함할 수 있다.

Description

폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
본 개시는 일반적으로 제한 없이 무선 전화들 및 미디어 플레이어들과 같은 개인용 오디오 디바이스들, 또는 햅틱 모듈을 포함한 디바이스들을 포함한 오디오 및 햅틱 디바이스들을 위한 회로들에 관한 것이다.
이동/휴대 전화들, 코드리스 전화들, mp3 플레이어들, 및 다른 소비자 오디오 디바이스들과 같은, 무선 전화들을 포함한, 개인용 오디오 디바이스들은 널리 사용 중이다. 이러한 개인용 오디오 디바이스들은 한 쌍의 헤드폰들 또는 하나 이상의 스피커들을 구동하기 위한 회로부를 포함할 수 있다. 이러한 회로부는 종종 헤드폰들 또는 스피커들로 오디오 출력 신호를 이끌기 위한 전력 증폭기를 포함한다. 일반적으로, 전력 증폭기는 전원 공급 장치로부터 에너지를 취하며 더 큰 진폭을 가진 입력 신호 형태를 매칭시키기 위해 오디오 출력 신호를 제어함으로써 오디오 신호를 증폭시킨다.
오디오 증폭기의 일 예는 폐루프 펄스-폭 변조(PWM) 증폭기이다. 폐루프 PWM 증폭기는 바람직한 전 고조파 왜곡(Total Harmonic Distortion; THD) 및 전력 공급 제거비(PSRR)를 가진 정확한 로드 전압을 제공하기 위해 선택될 수 있다. 폐루프 PWM 증폭기는 통상적으로 스피커 로드 상에서 전압을 구동하기 위해 폐루프 아날로그 PWM 변조기를 통해 공급되는 아날로그 전압 입력 및 감지 피드백 전압 신호를 취한다.
본 개시의 교시들에 따르면, 증폭기를 갖고 신호들을 프로세싱하는 것에 대한 기존의 접근법들과 연관된 하나 이상의 단점들 및 문제들이 감소되거나 또는 제거될 수 있다.
본 개시의 실시예들에 따르면, 장치는 순방향 신호 경로 및 피드백 경로를 가진 폐루프 아날로그 펄스 폭 변조기, 상기 폐루프 아날로그 펄스 폭 변조기의 출력에 결합된 가변 저항기, 및 상기 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드와 저 출력 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여 상기 폐루프 아날로그 PWM의 피드백 경로의 밖에서 출력 임피던스를 수정하기 위해 가변 저항기를 수정하도록 구성된 제어 회로를 포함한 신호 경로를 포함할 수 있다.
본 개시의 이들 및 다른 실시예들에 따르면, 방법은, 순방향 신호 경로 및 피드백 경로를 가진 폐루프 아날로그 펄스 폭 변조기 및 상기 폐루프 아날로그 펄스 폭 변조기의 출력에 결합된 가변 저항기를 포함한 신호 경로를 포함한 시스템에서, 상기 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드와 저 출력 임피던스 모드 또는 그 반대 사이에서의 스위칭을 위한 조건에 응답하여 폐루프 아날로그 PWM의 피드백 경로의 밖에서 출력 임피던스를 수정하기 위해 가변 저항기를 수정하는 것을 포함할 수 있다.
본 개시의 기술적 이점들은 여기에 포함된 도면들, 설명 및 청구항들로부터 이 기술분야의 숙련자에게 쉽게 명백할 것이다. 실시예들의 목적들 및 이점들은 적어도 특히 청구항들에 나타내어진 요소들, 특징들, 및 조합들에 의해 실현되고 달성될 것이다.
앞서 말한 일반적인 설명 및 다음의 상세한 설명 양쪽 모두는 예들이며 설명적이고 본 개시에서 제시된 청구항들에 대해 제한적이지 않다는 것이 이해될 것이다.
본 개시의 교시들에 따르면, 증폭기를 갖고 신호들을 프로세싱하는 것에 대한 기존의 접근법들과 연관된 하나 이상의 단점들 및 문제들이 감소되거나 또는 제거될 수 있다.
본 실시예들 및 그것의 이점들에 대한 더 완전한 이해는 첨부 도면들과 함께 취해진 다음의 설명을 참조함으로써 획득될 수 있으며, 여기에서 유사한 참조 번호들은 유사한 특징들을 나타낸다.
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스의 예시이다.
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 집적 회로의 선택된 구성요소들의 블록도이다.
도 3은 본 개시의 실시예들에 따른, 예시적인 펄스 폭 변조 증폭기의 선택된 구성요소들의 블록도이다.
도 4는 본 개시의 실시예들에 따른, 또 다른 예시적인 펄스 폭 변조 증폭기의 선택된 구성요소들의 블록도이다.
도 5는 본 개시의 실시예들에 따른, 펄스 폭 변조 신호 대 시간의 예시적인 그래프이다.
도 1은 본 개시의 실시예들에 따른, 예시적인 개인용 오디오 디바이스(1)의 예시이다. 도 1은 한 쌍의 이어버드 스피커들(8A 및 8B)의 형태로 헤드셋(3)에 결합된 개인용 오디오 디바이스(1)를 묘사한다. 도 1에 묘사된 헤드셋(3)은 단지 예이며, 개인용 오디오 디바이스(1)는 제한 없이, 헤드폰들, 이어버드들, 인-이어 이어폰들, 및 외부 스피커들을 포함한, 다양한 오디오 트랜스듀서들과 관련되어 사용될 수 있다는 것이 이해된다. 플러그(4)는 개인용 오디오 디바이스(1)의 전기 단자로의 헤드셋(3)의 연결을 위해 제공할 수 있다. 대안적으로, 몇몇 실시예들에서, 헤드셋(3)은 개인용 오디오 디바이스(1)에 무선으로(예를 들어, Bluetooth®연결을 통해서와 같은) 결합될 수 있다. 개인용 오디오 디바이스(1)는 터치 스크린(2)을 사용하여 사용자에게 디스플레이를 제공하고 사용자 입력을 수신할 수 있거나, 또는 대안적으로, 표준 액정 디스플레이(LCD)는 개인용 오디오 디바이스(1)의 면 및/또는 측면들 상에 배치된 다양한 버튼들, 슬라이더들, 및/또는 다이얼들과 조합될 수 있다. 또한, 도 1에 도시된 바와 같이, 개인용 오디오 디바이스(1)는 헤드셋(3) 및/또는 또 다른 오디오 트랜스듀서(예컨대, 라우드스피커)로의 송신을 위한 아날로그 오디오 신호를 생성하기 위해 오디오 집적 회로(IC)(9)를 포함할 수 있다.
도 2는 본 개시의 실시예들에 따른, 개인용 오디오 디바이스의 예시적인 오디오 IC(9)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 도 2에 도시된 바와 같이, 마이크로제어기 코어(18)(예컨대, 디지털 신호 프로세서 또는 "DSP")는 디지털 오디오 입력 신호(DIG_IN)를, 디지털 오디오 입력 신호를 아날로그 입력 신호(VIN)로 변환할 수 있는, 디지털-아날로그 변환기(DAC)(14)로 공급할 수 있다. DAC(14)는 스피커, 헤드폰 트랜스듀서, 라인 레벨 신호 출력, 및/또는 다른 적절한 출력을 동작시킬 수 있는, 오디오 출력 신호(VOUT)를 제공하기 위해 아날로그 입력 신호(VIN)를 증폭시키거나 또는 감쇠할 수 있는 증폭기(16)로 아날로그 신호(VIN)를 공급할 수 있다.
앞서 말한 것은 증폭기(16)를 포함한 오디오 IC(9)가 개인용 오디오 디바이스(1) 내에 존재할 수 있음을 고려한다. 그러나, 헤드셋(3)이 무선 헤드셋일 때와 같은, 몇몇 실시예들에서, 증폭기(16) 및 오디오 IC(9)의 하나 이상의 다른 구성요소들은 헤드셋(3) 내에 있을 수 있다.
도 3은 본 개시의 실시예들에 따른, 예시적인 펄스 폭 변조(PWM) 증폭기(22)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 펄스 폭 변조 증폭기(22)는 도 2의 증폭기(16)의 모두 또는 일 부분을 구현하기 위해 사용될 수 있다. 도 3에 도시된 바와 같이, 예시적인 펄스 폭 변조 증폭기(22)는 디지털 이득 요소(23), 디지털 PWM 서브시스템(24), 버퍼(46), 아날로그 PWM 서브시스템(26), 아날로그 PWM 입력 저항기(48), 아날로그 PWM 피드백 저항기(49), 가변 출력 임피던스(50), 및 제어 서브시스템(30)을 포함할 수 있다. 도시된 바와 같이, PWM 증폭기(22)는 아날로그-폐루프 증폭기로서 동작하여, 디지털 이득 요소(23), 디지털 PWM 서브시스템(24), 버퍼(46), 아날로그 PWM 입력 저항기(48), 아날로그 PWM 서브시스템(26), 및 가변 출력 임피던스(50)에 의해 형성된 신호 경로를 이용할 수 있다.
디지털 이득 요소(23)는 가변 디지털 이득을 가지며 이러한 가변 디지털 이득을 입력 신호(예컨대, 입력 신호(VIN))에 인가하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 도 3에 도시되고 이하에서 더 상세하게 설명되는 바와 같이, 디지털 이득 요소(23)의 가변 디지털 이득은 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들에 의해 제어될 수 있다.
디지털 PWM 서브시스템(24)은 디지털 신호 도메인에서 입력 신호(VIN)를 등가 PWM 신호로 변환하기 위한 임의의 적절한 시스템, 디바이스, 또는 장치를 포함할 수 있다. 버퍼(46)는 디지털 PWM 서브시스템(24)에 의해 생성된 디지털 PWM 신호를 아날로그 PWM 서브시스템(26)의 입력으로 버퍼링하기 위해 디지털 PWM 서브시스템(24) 및 아날로그 PWM 서브시스템(26) 사이에서 인터페이싱될 수 있다. 몇몇 실시예들에서, 버퍼(46)는 버퍼(46)의 입력에서 수신된 디지털 PWM 신호를 버퍼(46)의 출력에서의 등가 아날로그 PWM 신호로 변환하도록 구성된 디지털-아날로그 변환기를 포함할 수 있다.
도 3에 도시된 바와 같이, 입력 저항기(48)는 버퍼(46)의 출력과 아날로그 PWM 서브시스템(26)의 입력 사이에 결합될 수 있다. 또한 도 3에 도시되고 이하에서 더 상세하게 설명되는 바와 같이, 입력 저항기(48)는 제어 서브시스템(30)에 의해 생성된 하나 이상의 제어 신호들에 의해 제어될 수 있는 가변 저항을 가질 수 있다. 뿐만 아니라 도 3에서 묘사되는 바와 같이, 피드백 저항기(49)는 아날로그 PWM 서브시스템(26)의 입력 및 가변 출력 임피던스(50) 사이에 결합될 수 있다.
아날로그 PWM 서브시스템(26)은 하나 이상의 부가적인 스테이지 적분기들(42)에 앞서 제 1-스테이지 적분기(40)를 포함할 수 있으며, 이것은 결과적으로 아날로그 PWM 서브시스템(26)의 구동기 스테이지(34)로의 아날로그 PWM 신호를 생성할 수 있는 양자화기(44)로 이어진다. 제 1-스테이지 적분기(40)는 버퍼(46)에 의해 생성된 입력 신호 및 피드백 저항기(49)를 통해 피드백된 피드백 신호 사이에서의 에러를 통합할 수 있으며, 여기에서 이러한 피드백 신호는 출력 신호(VOUT)를 나타낼 수 있다. 적분기(들)(42)는 아날로그 PWM 서브시스템(26)의 설계와 일치하는 에러를 추가로 통합할 수 있다. 양자화기(44)는 등가 아날로그 PWM 신호를 생성하기 위해 신호(예컨대, 적분기들(42)에 의해 출력된 신호)를 양자화하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다.
구동기 스테이지(34)는 양자화된 아날로그 PWM 신호(예컨대, 양자화기(44)에 의해 생성된 바와 같이)를 수신하고 출력 신호를 이하에서 더 상세하게 설명되는 바와 같이 가변 출력 임피던스(50)로 및 가변 출력 임피던스(50)의 출력에 결합된 로드로 이끌도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 몇몇 실시예들에서, 이러한 로드는 트랜스듀서(예컨대, 오디오 트랜스듀서, 햅틱 트랜스듀서, 또는 다른 트랜스듀서)를 포함할 수 있다. 따라서, 구동기 스테이지(34)는 양자화기(44)에 의해 생성된 아날로그 변조 신호로부터 출력 신호(VOUT)를 생성하도록 구성된 복수의 출력 스위치들을 포함할 수 있다.
가변 출력 임피던스(50)는 복수의 직렬 임피던스 요소들(52)(예컨대, 임피던스 요소들(52a, 52b, 52c)) 및 복수의 제어 스위치들(54)(예컨대, 제어 스위치들(54a, 54b, 54c, 54d))을 포함할 수 있다. 이하에서 더 상세하게 설명되는 바와 같이, 동작 시, 제어 스위치들(54) 중 하나는 제어 서브시스템(30)으로부터 수신된 하나 이상의 제어 신호들에 의해 활성화(예컨대, 폐쇄, 온, 가능화)될 수 있지만 제어 스위치들(54) 중 다른 것은 제어 서브시스템(30)으로부터 수신된 하나 이상의 제어 신호들에 의해 불능화(예컨대, 개방, 오프, 불능화)될 수 있고, 따라서 임피던스 요소들(52)의 전체 임피던스 중 일 부분, 또는 모두가 구동기 스테이지(34)의 출력으로부터 아날로그 PWM 서브시스템(26)의 입력으로 작동하는 아날로그 PWM 서브시스템(26)의 피드백 루프 내에 있거나, 또는 그것 내에 어떤 것도 있지 않으며, 임피던스 요소들(52)의 임피던스의 나머지는 이러한 피드백 루프의 밖에 있다. 명료함 및 설명의 목적들을 위해, 도 3은 단지 4개의 제어 스위치들(54) 및 3개의 임피던스 요소들(52)을 묘사한다. 그러나, 본 개시의 실시예들은 임의의 적절한 수의 제어 스위치들(54) 및 임피던스 요소들(52)을 포함할 수 있다. 또한, 피드백 경로 내에서 및 피드백 경로의 밖에서 임피던스의 양을 수정하기 위한 도 3에 도시된 기술은 단지 예시적이며, 임의의 다른 적절한 기술이 이용될 수 있다.
이 기술분야의 통상의 기술자들은 상기 설명된 바와 같이 가변 출력 임피던스(50)를 수정하는 것이 PWM 증폭기(22)의 신호 경로의 경로 이득을 수정하는 효과를 가질 수 있다는 것을 인식할 것이다. 예를 들어, 아날로그 PWM 서브시스템(26)의 피드백 경로 내에서 임피던스를 증가시키는 것은 경로 이득을 감소시킬 수 있지만 아날로그 PWM 서브시스템(26)의 피드백 경로 내에서 임피던스를 감소시키는 것은 경로 이득을 증가시킬 수 있다. 따라서, 이하에서 더 상세하게 설명되는 바와 같이, 신호 경로 정체에 걸쳐 일정한 경로 이득을 유지하기 위해, 제어 서브시스템(30)은 가변 출력 임피던스(50)를 수정함으로써 야기된 경로 이득에서의 변화를 보상하기 위해 디지털 이득 요소(23) 및 입력 저항기(48) 중 하나 또는 양쪽 모두를 제어할 수 있다.
제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하고 상기 입력 신호의 하나 이상의 특성들에 기초하여, 가변 출력 임피던스(50), 디지털 이득 요소(23)의 가변 디지털 이득, 및/또는 입력 저항기(48)의 가변 임피던스 중 하나 이상을 제어하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 입력 신호의 이러한 하나 이상의 특성들은 입력 신호의 크기, 입력 신호의 신호 주파수, 및 입력 신호의 신호 램프 레이트(예컨대, 크기의 증가 또는 감소의 레이트) 중 하나 이상을 포함할 수 있다.
예를 들어, 제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 가변 출력 임피던스(50)의 임피던스를 제어하도록 구성된 출력 임피던스 제어기(32)를 포함할 수 있다. 몇몇 실시예들에서, 가변 출력 임피던스(50)와 함께 출력 임피던스 제어기(32)는 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드와 저 출력 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작할 수 있다. 이러한 실시예들에서, 고 출력 임피던스 모드에서 저 출력 임피던스 모드로 스위칭할 때(예컨대, 입력 신호가 임계 크기 미만에서 임계 크기보다 크게 증가하는 것에 응답하여), 제어 서브시스템(30)은 아날로그 PWM 서브시스템(26)의 피드백 경로 내에서 가변 출력 임피던스(50)의 임피던스의 제 1 양을 증가시키며 아날로그 PWM 서브시스템(26)의 피드백 경로 밖에서 가변 출력 임피던스(50)의 임피던스의 제 2 양을 감소시키도록 다양한 제어 스위치들(54)을 제어할 수 있으며; 저 출력 임피던스 모드에서 고 출력 임피던스 모드로 스위칭할 때(예컨대, 입력 신호가 임계 크기보다 큰 것에서 임계 크기 미만으로 감소하는 것에 응답하여), 제어 서브시스템(30)은 아날로그 PWM 서브시스템(26)의 피드백 경로 내에서 가변 출력 임피던스(50)의 임피던스의 제 1 양을 감소시키며 아날로그 PWM 서브시스템(26)의 피드백 경로 밖에서 가변 출력 임피던스(50)의 임피던스의 제 2 양을 증가시키도록 다양한 제어 스위치들(54)을 제어할 수 있다.
고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서 변할 때 연관된 오디오 아티팩트들(예컨대, 가청 팝들 및 클릭들)을 감소시키기 위해, 출력 임피던스 제어기(54)는 제 1 임피던스와 제 2 임피던스(또는 그 반대) 사이에서 연속하여 또는 일련의 단계들로 출력 임피던스를 전이할 수 있다.
또 다른 예로서, 제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 디지털 이득 요소(23)의 가변 디지털 이득을 제어하도록 구성된 디지털 이득 제어기(34)를 포함할 수 있다. 가변 출력 임피던스(50)와 함께 출력 임피던스 제어기(32)가 고 임피던스 모드 및 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작할 수 있는 상기 설명된 실시예들에서, 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서 출력 임피던스를 전이하는 것과 동시에, 디지털 이득 제어기(34)는 PWM 증폭기(22)의 신호 경로의 전체 경로 이득이 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서의 가변 출력 임피던스(50)의 전이 동안 대체로 일정한 채로 있도록 연속하여 또는 일련의 단계들로 디지털 이득 요소(23)의 가변 디지털 이득을 전이할 수 있다.
추가 예로서, 제어 서브시스템(30)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하고 상기 입력 신호의 하나 이상의 특성들에 기초하여, 입력 저항기(48)의 임피던스를 제어하도록 구성된 아날로그 이득 제어기(36)를 포함할 수 있다. 가변 출력 임피던스(50)와 함께 출력 임피던스 제어기(32)가 고 임피던스 모드 및 저 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작할 수 있는 상기 설명된 실시예들에서, 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서 출력 임피던스를 전이하는 것과 동시에, 아날로그 이득 제어기(36)는 PWM 증폭기(22)의 신호 경로의 전체 경로 이득이 고 임피던스 모드와 저 임피던스 모드(또는 그 반대) 사이에서의 가변 출력 임피던스(50)의 전이 동안 대체로 일정한 채로 있도록 연속하여 또는 일련의 단계들로 입력 저항기(48)의 가변 임피던스를 전이할 수 있다.
앞서 말한 것은 가변 출력 임피던스(50)에 대한 수정의 결과로서 야기된 경로 이득 변화들을 보상하기 위해 디지털 이득 요소(23)의 제어 및 입력 저항기(48)의 제어 양쪽 모두를 사용하는 것을 고려하지만, 가변 출력 임피던스(50)에 대한 수정에 응답하여 접촉 경로 이득의 유지는 단지 디지털 이득 요소(23)의 제어에 의해서만(이 경우에 입력 저항기(48)의 임피던스는 일정할 수 있다), 단지 입력 저항(48)의 제어에 의해서만(이 경우에 디지털 이득 요소(23)는 존재하지 않을 수 있다), 또는 디지털 이득 요소(23) 및 입력 저항(48) 양쪽 모두의 제어에 의해 수행될 수 있다.
도 3에 도시된 바와 같이, 제어 서브시스템(30)은 또한 교정 회로(38)를 포함할 수 있다. 교정 회로(38)는 PWM 증폭기(22)의 신호 경로의 전체 경로 이득을 원하는 이득(예컨대, 몇몇 실시예들에서, 단위 이득)으로 설정하기 위해, 입력 신호(예컨대, 입력 신호(VIN)) 및 출력 신호(예컨대, 출력 신호(VOUT))를 수신하며 입력 신호 및 출력 신호의 특성들에 기초하여, 디지털 이득 요소(23)의 가변 디지털 이득, 입력 저항기(48)의 가변 임피던스, 및/또는 가변 출력 임피던스(50)의 임피던스(상기 서술된 바와 같이, PWM 증폭기(22)의 신호 경로의 아날로그 이득을 제어하는)를 교정하도록 구성된 임의의 시스템, 디바이스, 또는 장치를 포함할 수 있다. 몇몇 실시예들에서, 교정 회로(38)는 PWM 증폭기(22)의 신호 경로와 동일한 집적 회로상에 존재할 수 있으며, 따라서 교정 회로(38)는 신호 경로와 동일한 조건들(예컨대, 온도, 압력 등과 같은 외부 조건들)을 경험할 수 있다. 몇몇 실시예들에서, 교정 회로(38)는 PWM 증폭기의 최종 사용 이전 PWM 증폭기(22)의 제품 테스트 시 이러한 교정을 수행할 수 있다(예컨대, 입력 신호에 대한 파일럿 톤을 사용하고 그것을 파일럿 톤으로부터 생성된 출력 신호와 비교함으로써). 이들 및 다른 실시예들에서, 교정 회로(38)는 그것의 최종 사용(예컨대, 오디오 시스템, 햅틱 시스템, 또는 다른 시스템에서의 사용) 동안 PWM 증폭기(22)의 실시간 동작 동안 이러한 교정을 수행할 수 있으며, 따라서 교정 회로(38)는 교정 루프를 구현한다. 교정이 PWM 증폭기(22)의 실시간 동작에서 수행될 때, 이러한 교정은 온도에서의 변화들로 인한 가변 출력 저항(50) 및/또는 입력 저항기(48)의 임피던스에서의 변화를 보상할 수 있다.
도 4는 본 개시의 실시예들에 따른, 예시적인 PWM 증폭기(22A)의 선택된 구성요소들의 블록도이다. 몇몇 실시예들에서, 예시적인 PWM 증폭기(22A)는 도 2의 증폭기(16)의 모두 또는 일 부분을 구현하기 위해 사용될 수 있다. 도 4에 도시된 바와 같이 PWM 증폭기(22A)는 도 3에 도시된 PWM 증폭기(22)와 많은 점들에서 유사할 수 있다. 따라서, 단지 PWM 증폭기(22)와 PWM 증폭기(22A) 사이의 재료 차이들이 이하에서 논의된다. 예를 들어, PWM 증폭기(22)의 디지털 이득 요소(23)는 PWM 증폭기(22A)에 없다. 또 다른 예로서, 가변 임피던스를 가진 PWM 증폭기(22)의 입력 저항기(48)는 PWM 증폭기(22A)에서 고정된 임피던스를 가진 입력 저항기(48A)로 대체된다. 또한, 디지털 이득 요소(23)의 부족 및 입력 저항기(48A)에 대한 가변 임피던스의 부족 때문에, 제어 서브시스템(30A)은 제어 서브시스템(30)에 존재하는 디지털 이득 제어기(34) 또는 아날로그 이득 제어기(36)를 포함하지 않을 수 있다. 또한, PWM 증폭기(22A)는 PWM 증폭기(22)의 교정 회로(38)에 의해 수행된 것과 유사한 몇몇 교정을 수행할 수 있지만, 명료함 및 설명의 목적들을 위해, 교정 회로(38)는 PWM 증폭기(22A) 및 도 4에서 제외된다.
PWM 증폭기(22)와 PWM 증폭기(22A) 사이의 또 다른 주요 차이는 PWM 증폭기(22)의 가변 출력 임피던스(50)가 PWM 증폭기(22A)의 가변 출력 임피던스(50A)로 대체된다는 것이다. 도 4에 도시된 바와 같이, 가변 출력 임피던스(50A)는 아날로그 PWM 서브시스템(26)의 출력과 PWM 증폭기(22A)의 출력 사이에 결합된 임피던스 요소(56), 임피던스 요소(56)와 평행한 바이패스 스위치(58), 및 아날로그 PWM 서브시스템(26)의 출력과 접지 전압 사이의 접지 스위치(60)를 포함할 수 있다.
동작 시, 제어 서브시스템(30A)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 가변 출력 임피던스(50A)를 제어할 수 있다. 입력 신호의 이러한 하나 이상의 특성들은 입력 신호의 크기, 입력 신호의 신호 주파수, 및 입력 신호의 신호 램프 레이트(예컨대, 크기의 증가 또는 감소의 레이트) 중 하나 이상을 포함한다.
예를 들어, 제어 서브시스템(30A)은 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 가변 출력 임피던스(50)의 임피던스를 제어하도록 구성된 출력 임피던스 제어기(32)를 포함할 수 있다. 몇몇 실시예들에서, 가변 출력 임피던스(50A)와 함께 출력 임피던스 제어기(32)는 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드 및 저 출력 임피던스 모드를 포함한 복수의 출력 임피던스 모드들에서 동작할 수 있다. 이러한 실시예들에서, 고 출력 임피던스 모드에서 저 출력 임피던스 모드로 스위칭할 때(예컨대, 입력 신호가 임계 크기 미만에서 임계 크기보다 크게 증가하는 것에 응답하여), 제어 서브시스템(30A)은 활성화(예컨대, 폐쇄, 턴 온, 가능화)하고, 그에 따라 임피던스 요소(56)를 바이패스하도록 바이패스 스위치(58)를 제어할 수 있으며, 저 출력 임피던스 모드에서 고 출력 임피던스 모드로 스위칭할 때(예컨대, 입력 신호가 임계 크기보다 큰 것에서 임계 크기 미만으로 감소하는 것에 응답하여), 제어 서브시스템(30A)은 임피던스 요소(56)의 임피던스가 아날로그 PWM 서브시스템(26)의 출력과 PWM 증폭기(22A)의 출력 사이에 나타나도록 비활성화(예컨대, 개방, 턴 오프, 불능화)하기 위해 바이패스 스위치(58)를 제어할 수 있다.
출력 임피던스 제어기(32)는 또한 입력 신호(예컨대, 입력 신호(VIN))를 수신하며 상기 입력 신호의 하나 이상의 특성들에 기초하여, 접지 스위치(60)를 선택적으로 활성화하고 비활성화하도록 구성될 수 있다.
몇몇 실시예들에서, 출력 임피던스 제어기(32)는 폐루프 아날로그 PWM 서브시스템(26)의 입력에서 수신된 PWM 신호의 함수로서 바이패스 스위치(58) 및 접지 스위치(60)를 선택적으로 활성화하고 비활성화할 수 있다. 예를 들어, 시간의 함수로서 아날로그 PWM 서브시스템(26)에 의해 수신된 PWM 신호를 묘사하는, 도 5에 도시된 바와 같이, PWM 신호가 어서팅될 때 바이패스 스위치(58)는 활성화될 수 있으며 접지 스위치는 비활성화될 수 있고, PWM 신호가 디어서팅될 때 바이패스 스위치(58)는 비활성화될 수 있으며 접지 스위치(60)는 활성화될 수 있다.
설명의 명료함의 목적들로, PWM 증폭기들(22 및 22A)의 출력은 단일-엔드형 전압인 출력 전압(VOUT)을 가진 단일-엔드형 로드로서 도시된다. 그러나, 몇몇 실시예들에서, PWM 증폭기(22 또는 22A)는 차동 전압 출력을 갖고 구현될 수 있으며, 따라서 하나의 구동기 스테이지(34)는 출력 로드의 제 1 단자를 구동하며 다른 구동기 스테이지(34)는 출력 로드의 제 2 단자를 구동한다.
앞서 말한 것은 오디오 트랜스듀서를 구동하기 위한 오디오 증폭기에서의 사용을 위한 PWM 증폭기들(22 및 22A)의 사용을 고려하지만, PWM 증폭기들(22 및 22A)은 제한 없이, 햅틱 트랜스듀서를 구동하기 위한 증폭기를 포함한, 다른 유형들의 트랜스듀서들을 구동하기 위한 다른 유형들의 증폭기들에서 사용될 수 있다는 것이 이해된다.
여기에서 사용된 바와 같이, 둘 이상의 요소들이 서로 "결합되는" 것으로 참조될 때, 이러한 용어들은 이러한 둘 이상의 요소들이 매기 요소들을 갖거나 또는 그것 없이, 직접 또는 간접적으로 연결되는지에 관계없이, 적용 가능한 경우 전자 통신 또는 기계 통신하고 있음을 나타낸다.
본 개시는 이 기술분야에서 통상의 기술자가 이해하는 여기에서의 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 유사하게, 적절한 경우, 첨부된 청구항들은 이 기술분야의 통상의 기술자가 이해할 여기에서의 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 게다가, 특정한 기능을 수행하도록 적응되고, 배열되고, 그것이 가능하고, 구성되고, 가능화되고, 동작 가능하거나, 또는 동작적인 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구항들에서의 참조는 특정한 기능이 활성화되고, 턴 온되거나 또는 잠금 해제되는지 여부에 관계없이, 장치, 시스템, 또는 구성요소가 그렇게 적응되고, 배열되고, 가능하고, 구성되고, 가능화되고, 동작 가능하거나, 또는 동작적인 한 상기 장치, 시스템, 또는 구성요소를 포함한다. 따라서, 수정들, 부가들, 또는 생략들은 본 개시의 범위로부터 벗어나지 않고 여기에서 설명된 시스템들, 장치들, 및 방법들에 대해 이루어질 수 있다. 예를 들어, 시스템들 및 장치들의 구성요소들은 통합되거나 또는 분리될 수 있다. 게다가, 여기에서 개시된 시스템들 및 장치들의 동작들은 더 많은, 더 적은, 또는 다른 구성요소들에 의해 수행될 수 있으며 설명된 방법들은 더 많은, 더 적은, 또는 다른 단계들을 포함할 수 있다. 부가적으로, 단계들은 임의의 적절한 순서로 수행될 수 있다. 본 문서에서 사용된 바와 같이, "각각"은 세트의 각각의 멤버 또는 세트의 서브세트의 각각의 멤버를 나타낸다.
대표적인 실시예들이 도면들에서 예시되고 이하에서 설명되지만, 본 개시의 원리들은 현재 알려져 있는지 여부에 관계없이, 임의의 수의 기술들을 사용하여 구현될 수 있다. 본 개시는 결코 도면들에 예시되고 상기 설명된 대표적인 구현예들 및 기술들에 제한되지 않아야 한다.
달리 구체적으로 주지되지 않는다면, 도면들에서 묘사된 물품들은 반드시 일정한 비율인 것은 아니다.
여기에서 서술된 모든 예들 및 조건부 언어는 교육적인 목적들로, 이 기술을 발전시키기 위해 발명자에 의해 기여된 본 개시 및 개념들을 이해하도록 판독자를 돕도록 의도되며 이러한 구체적으로 서술된 예들 및 조건들에 대해 제한하지 않는 것으로 해석된다. 본 개시의 실시예들은 상세하게 설명되었지만, 다양한 변화들, 대체들, 및 변경들이 본 개시의 사상 및 범위로부터 벗어나지 않고 이에 대해 이루어질 수 있다는 것이 이해되어야 한다.
특정 이점들이 상기 열거되었지만, 다양한 실시예들은 열거된 이점들 중 일부, 또는 모두를 포함하거나 또는 포함하지 않을 수 있다. 부가적으로, 다른 기술적 이점들은 앞서 말한 도면들 및 설명의 검토 후 이 기술분야에서의 통상의 기술자에게 쉽게 명백해질 수 있다.
본 출원에서 발행된 임의의 특허의 특허청 및 임의의 판독자들이 여기에 첨부된 청구항들을 해석하는 것을 돕기 위해, 출원인들은 단어들 "~를 위한 수단" 또는 "~를 위한 단계"가 특정한 청구항에서 명시적으로 사용되지 않는 한 35 U.S.C. §112(f)를 적용하기 위해 첨부된 청구항들 또는 청구항 요소들 중 임의의 것을 의도하지 않는다는 것을 주의하길 원한다.

Claims (24)

  1. 장치에 있어서,
    순방향 신호 경로 및 피드백 경로를 가진 폐루프 아날로그 펄스 폭 변조기를 포함하며 출력 전압을 상기 장치의 출력으로 이끌도록 구성된 구동기 스테이지를 포함한 신호 경로;
    상기 폐루프 아날로그 펄스 폭 변조기의 구동기 스테이지와 상기 장치의 출력 사이에 결합되어, 상기 구동기 스테이지가 가변 저항기를 통해 상기 장치의 출력을 이끌도록 하는, 상기 가변 저항기; 및
    상기 순방향 신호 경로의 밖에 있으며 상기 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드와 저 출력 임피던스 모드 또는 그 반대 사이에서 스위칭을 위한 상기 신호 경로 내에서 발생하는 조건에 응답하여 상기 폐루프 아날로그 펄스 폭 변조기의 피드백 경로의 밖에서 출력 임피던스를 수정하기 위해 상기 가변 저항기를 수정하도록 구성된 제어 회로를 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 가변 저항기는 서로 직렬인 일련의 저항기 요소들 및 상기 제어 회로의 제어하에서, 상기 피드백 경로 내에서 상기 가변 저항기의 임피던스의 제 1 양을 제어하며 상기 피드백 경로의 밖에서 가변 저항기의 임피던스의 제 2 양을 제어하도록 구성된 복수의 스위치들을 포함하는, 장치.
  3. 제 2 항에 있어서,
    상기 제어 회로는 또한:
    상기 고 출력 임피던스 모드에서 상기 저 출력 임피던스 모드로 스위칭할 때, 상기 임피던스의 제 1 양을 증가시키고 상기 임피던스의 제 2 양을 감소시키며;
    상기 저 출력 임피던스 모드에서 상기 고 출력 임피던스 모드로 스위칭할 때, 상기 임피던스의 제 1 양을 감소시키고 상기 임피던스의 제 2 양을 증가시키도록 구성되는, 장치.
  4. 제 2 항에 있어서,
    상기 신호 경로는 이득 요소를 더 포함하며 상기 제어 회로는 또한 상기 신호 경로의 전체 경로 이득이 상기 스위칭의 결과로서 일정한 채로 있도록 상기 고 출력 임피던스 모드에서 상기 저 출력 임피던스 모드로 또는 그 반대로 스위칭할 때 상기 이득 요소의 이득을 변경하도록 구성되는, 장치.
  5. 제 4 항에 있어서,
    상기 이득 요소는 아날로그 이득 요소인, 장치.
  6. 제 4 항에 있어서,
    상기 이득 요소는 디지털 이득 요소인, 장치.
  7. 제 4 항에 있어서,
    상기 장치의 최종 사용 이전 상기 장치의 제품 테스트 시; 및
    최종 사용 동안 상기 장치의 실시간 동작 동안, 중 하나 동안 상기 이득 요소를 교정하도록 구성된 교정 회로를 더 포함하며,
    상기 교정 회로는 상기 신호 경로를 포함한 집적 회로상에 위치된 교정 루프를 포함하는, 장치.
  8. 제 7 항에 있어서,
    최종 사용 동안 상기 장치의 실시간 동작 동안, 상기 교정 회로는 온도로 인한 상기 장치의 변화들을 보상하도록 상기 이득 요소를 교정하기 위해 구성되는, 장치.
  9. 제 1 항에 있어서,
    상기 가변 저항기는 상기 제어 회로의 제어하에서, 상기 저 출력 임피던스 모드에서 상기 임피던스 요소를 바이패스하기 위해 활성화하며, 상기 고 출력 임피던스 모드에서 비활성화하도록 구성된 바이패스 스위치와 평행한 임피던스 요소를 포함하는, 장치.
  10. 제 9 항에 있어서,
    상기 장치의 전압 공급기의 단자 및 상기 임피던스 요소의 제 1 단자 사이에 결합된 접지 스위치를 더 포함하며, 상기 임피던스 요소의 제 2 단자는 상기 폐루프 아날로그 펄스 폭 변조기의 출력에 결합되는, 장치.
  11. 제 10 항에 있어서,
    상기 바이패스 스위치 및 상기 접지 스위치는 상기 폐루프 아날로그 펄스 폭 변조기의 입력에서 수신된 펄스 폭 변조 신호의 함수로서 선택적으로 활성화되고 비활성화되는, 장치.
  12. 제 11 항에 있어서,
    상기 펄스 폭 변조 신호가 어서팅될 때 상기 바이패스 스위치는 활성화되고 상기 접지 스위치는 비활성화되며;
    상기 펄스 폭 변조 신호가 디어서팅될 때 상기 바이패스 스위치는 비활성화되고 상기 접지 스위치는 활성화되는, 장치.
  13. 방법에 있어서,
    순방향 신호 경로 및 피드백 경로를 가진 폐루프 아날로그 펄스 폭 변조기를 포함하고 출력 전압을 시스템의 출력으로 이끌도록 구성된 구동기 스테이지를 포함한 신호 경로를 포함하며, 상기 폐루프 아날로그 펄스 폭 변조기의 구동기 스테이지와 상기 시스템의 출력 사이에 결합되어, 상기 구동기 스테이지가 가변 저항기를 통해 상기 시스템의 출력을 이끌도록 하는 상기 가변 저항기를 더 갖는 시스템에서:
    상기 순방향 신호 경로의 밖에 있는 제어 회로로, 상기 폐루프 아날로그 펄스 폭 변조기의 고 출력 임피던스 모드와 저 출력 임피던스 모드 또는 그 반대 사이에서 스위칭을 위한 상기 신호 경로 내에서 발생하는 조건에 응답하여, 상기 폐루프 아날로그 펄스 폭 변조기의 피드백 경로의 밖에서 출력 임피던스를 수정하기 위해 상기 가변 저항기를 수정하는 단계를 포함하는, 방법.
  14. 제 13 항에 있어서,
    상기 가변 저항기는 서로 직렬인 일련의 저항기 요소들 및 복수의 스위치들을 포함하며;
    상기 방법은 상기 복수의 스위치들에 의해 상기 피드백 경로 내에서 상기 가변 저항기의 임피던스의 제 1 양을 제어하며 상기 피드백 경로의 밖에서 상기 가변 저항기의 임피던스의 제 2 양을 제어하는 단계를 더 포함하는, 방법.
  15. 제 13 항에 있어서,
    상기 고 출력 임피던스 모드에서 상기 저 출력 임피던스 모드로 스위칭할 때, 상기 임피던스의 제 1 양을 증가시키고 상기 임피던스의 제 2 양을 감소시키는 단계; 및
    상기 저 출력 임피던스 모드에서 상기 고 출력 임피던스 모드로 스위칭할 때, 상기 임피던스의 제 1 양을 감소시키고 상기 임피던스의 제 2 양을 증가시키는 단계를 더 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 신호 경로는 이득 요소를 더 포함하며;
    상기 방법은 상기 신호 경로의 전체 경로 이득이 스위칭의 결과로서 일정한 채로 있도록 상기 고 출력 임피던스 모드에서 상기 저 출력 임피던스 모드로 또는 그 반대로 스위칭할 때 상기 이득 요소의 이득을 변경하는 단계를 더 포함하는, 방법.
  17. 제 16 항에 있어서,
    상기 이득 요소는 아날로그 이득 요소인, 방법.
  18. 제 16 항에 있어서,
    상기 이득 요소는 디지털 이득 요소인, 방법.
  19. 제 16 항에 있어서,
    교정 회로에 의해,
    상기 시스템의 최종 사용 이전 상기 시스템의 제품 테스트 시; 및
    최종 사용 동안 상기 시스템의 실시간 동작 동안, 중 하나 동안 상기 이득 요소를 교정하는 단계를 더 포함하며,
    상기 교정 회로는 상기 신호 경로를 포함한 집적 회로상에 위치된 교정 루프를 포함하는, 방법.
  20. 제 19 항에 있어서,
    최종 사용 동안 상기 시스템의 실시간 동작 동안, 상기 이득 요소의 교정은 온도로 인한 상기 시스템의 변화들을 보상하는, 방법.
  21. 제 13 항에 있어서,
    상기 가변 저항기는 바이패스 스위치와 평행한 임피던스 요소를 포함하며;
    상기 방법은 상기 저 출력 임피던스 모드에서 상기 임피던스 요소를 바이패스하고 상기 고 출력 임피던스 모드에서 비활성화하기 위해 상기 바이패스 스위치를 활성화하는 단계를 더 포함하는, 방법.
  22. 제 21 항에 있어서,
    상기 시스템은 상기 시스템의 전압 공급기의 단자 및 상기 임피던스 요소의 제 1 단자 사이에 결합된 접지 스위치를 포함하며, 상기 임피던스 요소의 제 2 단자는 상기 폐루프 아날로그 펄스 폭 변조기의 출력에 결합되는, 방법.
  23. 제 22 항에 있어서,
    상기 폐루프 아날로그 펄스 폭 변조기의 입력에서 수신된 펄스 폭 변조 신호의 함수로서 상기 바이패스 스위치 및 상기 접지 스위치를 선택적으로 활성화하고 비활성화하는 단계를 더 포함하는, 방법.
  24. 제 23 항에 있어서,
    상기 펄스 폭 변조 신호가 어서팅될 때 상기 바이패스 스위치를 활성화하고 상기 접지 스위치를 비활성화하는 단계; 및
    상기 펄스 폭 변조 신호가 디어서팅될 때 상기 바이패스 스위치를 비활성화하고 상기 접지 스위치를 활성화하는 단계를 더 포함하는, 방법.
KR1020217006788A 2018-08-06 2019-08-05 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항 KR102374196B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862714812P 2018-08-06 2018-08-06
US62/714,812 2018-08-06
US16/181,792 2018-11-06
US16/181,792 US10833657B2 (en) 2018-08-06 2018-11-06 Variable output resistance in a playback path with closed-loop pulse-width modulation driver
PCT/US2019/045113 WO2020033313A1 (en) 2018-08-06 2019-08-05 Variable output resistance in a playback path with closed-loop pulse-width modulation driver

Publications (2)

Publication Number Publication Date
KR20210033543A KR20210033543A (ko) 2021-03-26
KR102374196B1 true KR102374196B1 (ko) 2022-03-15

Family

ID=69229846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217006788A KR102374196B1 (ko) 2018-08-06 2019-08-05 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항

Country Status (5)

Country Link
US (1) US10833657B2 (ko)
KR (1) KR102374196B1 (ko)
CN (1) CN112655149B (ko)
GB (1) GB2589508B (ko)
WO (1) WO2020033313A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411543B2 (en) * 2019-09-24 2022-08-09 Analog Devices International Unlimited Company Power efficiency in an audio playback path

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013937A (ja) * 2005-05-18 2007-01-18 Nvidia Corp 熱雑音を使用する無線周波数装置のイン・シトゥ利得校正
JP2008154117A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd Ｄ級アンプ
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器
JP2016025475A (ja) * 2014-07-18 2016-02-08 ヤマハ株式会社 電力増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602835B1 (en) * 1992-12-15 1996-05-01 AT&T Corp. Voltage control circuits
US6211579B1 (en) * 1999-09-29 2001-04-03 Lucent Technologies, Inc. Multiple output converter having a low power dissipation cross regulation compensation circuit
JP4852837B2 (ja) * 2004-11-01 2012-01-11 日本テキサス・インスツルメンツ株式会社 Ｐｗｍドライバおよびこれを用いたｄ級増幅器
US7312654B2 (en) * 2005-12-20 2007-12-25 Freescale Semiconductor, Inc. Quiet power up and power down of a digital audio amplifier
CN101771386B (zh) * 2008-12-30 2012-09-19 龙鼎微电子(上海)有限公司 具有抗饱和失真电路的d类音频功率放大器
JP2012156616A (ja) * 2011-01-24 2012-08-16 Renesas Electronics Corp 半導体集積回路およびその動作方法
US9595923B2 (en) 2013-03-14 2017-03-14 Peregrine Semiconductor Corporation Systems and methods for optimizing amplifier operations
US9112463B2 (en) 2013-09-30 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Pulsed dynamic load modulation power amplifier circuit
US10162377B2 (en) * 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US10224877B2 (en) 2017-01-20 2019-03-05 Cirrus Logic, Inc. Closed-loop digital compensation scheme

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013937A (ja) * 2005-05-18 2007-01-18 Nvidia Corp 熱雑音を使用する無線周波数装置のイン・シトゥ利得校正
JP2008154117A (ja) * 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd Ｄ級アンプ
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器
JP2016025475A (ja) * 2014-07-18 2016-02-08 ヤマハ株式会社 電力増幅器

Also Published As

Publication number Publication date
GB2589508B (en) 2022-12-07
GB202100967D0 (en) 2021-03-10
WO2020033313A1 (en) 2020-02-13
US10833657B2 (en) 2020-11-10
GB2589508A (en) 2021-06-02
KR20210033543A (ko) 2021-03-26
US20200044628A1 (en) 2020-02-06
CN112655149A (zh) 2021-04-13
CN112655149B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
CN112470400B (zh) D类开环放大器的增益控制
US10404248B2 (en) Calibration of a dual-path pulse width modulation system
WO2018136682A1 (en) Offset calibration for amplifier and preceding circuit
KR102225018B1 (ko) 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지
KR102374196B1 (ko) 폐루프 펄스-폭 변조 구동기를 가진 재생 경로에서의 가변 출력 저항
US11764741B1 (en) Determination of gain of pulse width modulation amplifier system
US10644661B2 (en) Variable output resistance in a playback path with open-loop pulse-width modulation driver
KR102216831B1 (ko) 이중-경로 펄스 폭 변조 시스템의 교정
US10476444B1 (en) Cross-fading in dual-path pulse width modulation system
US11855592B2 (en) Calibration of pulse width modulation amplifier system
US20230336133A1 (en) Calibration of pulse width modulation amplifier system
KR102653547B1 (ko) 클래스-d 펄스 폭 변조 증폭기에서의 아이들 채널 잡음의 최소화
WO2023200630A1 (en) Calibration of pulse width modulation amplifier system
WO2023200680A1 (en) Determination of gain of pulse width modulation amplifier system

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant