JP3514978B2

JP3514978B2 - ディジタルスイッチングアンプ

Info

Publication number: JP3514978B2
Application number: JP21809998A
Authority: JP
Inventors: 正浩岸田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-07-31
Filing date: 1998-07-31
Publication date: 2004-04-05
Anticipated expiration: 2018-07-31
Also published as: JP2000049613A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ΔΣ（デルタシグ
マ）変調を応用してオーディオ信号等のアナログ信号を
増幅するディジタルスイッチングアンプに関するもので
ある。

【０００２】

【従来の技術】近年、小型化、大出力、低ノイズ化を実
現した音響信号の高効率電力増幅器の信号処理方式とし
てΔΣ（デルタシグマ）変調方式を応用したディジタル
スイッチングアンプが用いられている。ΔΣ変調方式と
は、入力アナログ信号と帰還信号との差分値を積分し、
この積分値が最小となるようにフィードバックしてノイ
ズ・シェーピングを行う方式である。ΔΣ変調方式を応
用したディジタルスイッチングアンプは、アナログ信号
をΔΣ変調することによってパルス密度変調（ＰＤＭ）
信号を生成し、キャリア信号をエネルギー拡散すること
により、簡単な構成で効率よく電力増幅を行うことがで
きるものである。

【０００３】以下に、ΔΣ変調方式を応用した従来のデ
ィジタルスイッチングアンプについて図１５を参照して
説明する。

【０００４】上記ディジタルスイッチングアンプは、入
力端子８１と、差分積分器８２および１ビット量子化器
８３からなるΔΣ変調部と、遅延器８４と、クロック発
振器８５と、パルス増幅器８６と、ローパスフィルタ８
７と、出力端子８８と、減衰器８９とを備えた構成を有
している。

【０００５】そのうち、差分積分器８２は、入力端子８
１に入力されたオーディオ信号（音響信号）等のアナロ
グ信号とパルス増幅器８６から帰還ループ９０によって
負帰還された帰還信号とを入力信号として、これら２信
号の差分値を積分した差分積分信号を出力する積分器・
加算器群である。

【０００６】１ビット量子化器８３は、上記差分積分器
８２から出力された差分積分信号の出力極性を判定し、
この極性によって上記差分積分信号を０または１の１ビ
ット（２値）のディジタル信号（量子化出力信号）に変
換するものである。

【０００７】遅延器８４は、１ビット量子化器８３から
出力されたディジタル信号を任意の周波数のクロックで
遅延させるものであり、Ｄタイプのフリップフロップ等
で構成される。

【０００８】クロック発振器８５は、任意の周波数のク
ロックパルスを発生させるものであり、パルス増幅器８
６は、１ビット量子化器８３から出力された１ビットの
ディジタル信号を入力し、この信号に基づいて、予め設
定された定電圧の印加をスイッチング制御し、入力され
たディジタル信号を電力増幅して出力するものである。

【０００９】また、ローパスフィルタ８７は、パルス増
幅器８６の出力信号から不要な信号成分を除去するフィ
ルタであり、例えばコイル、コンデンサから成ってい
る。減衰器８９はパルス増幅器８６の出力信号を減衰す
るものである。

【００１０】以上のように構成された、ΔΣ変調を応用
した従来のディジタルスイッチングアンプは、以下に示
すように駆動する。

【００１１】入力端子８１にアナログ信号が入力される
と、差分積分器８２で、入力されたアナログ信号とパル
ス増幅器８６から帰還ループ９０によって負帰還された
帰還信号との２信号間の差分値を積分し、差分積分信号
を出力する。

【００１２】差分積分器８２から出力された差分積分信
号は、１ビット量子化器８３により、差分積分信号の極
性が正であれば「１」、負であれば「０」の、１ビット
のディジタル信号に変換される。そして、パルス増幅器
８６は、上記１ビット量子化器８３で得られた１ビット
のディジタル信号が「１」であれば、負荷に「正電圧
Ｅ」を印加し、上記１ビットのディジタル信号が「０」
であれば、「負電圧Ｅ」を負荷に印加する。

【００１３】パルス増幅器８６の出力信号は減衰器８９
を経て遅延器８４に入力され、クロック発振器８５から
供給されるクロックの繰り返し周期に応じた時問分遅延
される。遅延処理されたディジタル信号は、帰還ループ
９０を介して高次の差分積分器８２に入力される。ま
た、パルス増幅器８６の出力信号はローパスフィルタ８
７に入力され、不要な信号成分が除去されて出力端子８
８から出力される。

【００１４】このように、ΔΣ変調を応用した従来のデ
ィジタルスイッチングアンプでは、入力アナログ信号と
帰還信号との差分値を差分積分器８２で積分し、この出
力極性を比較器としての１ビット量子化器８３で比較す
るようになっている。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来のディジタルスイッチングアンプは、１ビット量子化
器８３のディジタル信号が１ビット（２値）の信号であ
ることから、負荷には「正電圧Ｅ」あるいは「負電圧
Ｅ」の何れか一方が印加される。

【００１６】このため、上記従来のディジタルスイッチ
ングアンプは、入力端子８１から入力されたアナログ信
号の振幅が小さい場合であっても、上記の振幅が大きい
場合と同様に一定の電圧でパルス増幅器８６により電力
増幅されるため、電力効率が悪いという問題点を有して
いる。また、上記従来のディジタルスイッチングアンプ
は、負荷に「正電圧Ｅ」あるいは「負電圧Ｅ」の何れか
一方が印加されるため、電圧変動や±電源のアンバラン
ス等の影響で出力端子８８から出力される出力信号の量
子化ノイズ（雑音）が大きくなり、発振限界も低くな
る。このため、入力信号の振幅が小さくても、ΔΣ変調
での量子化ノイズが下がらず、Ｓ／Ｎ（信号対雑音比）
が十分に取れないという問題点を有している。

【００１７】本発明は上記従来の問題点に鑑みなされた
ものであり、その目的は、電力効率が良く、入力信号の
振幅が小さいときでも十分なＳ／Ｎを得ることができる
ディジタルスイッチングアンプを提供することにある。

【００１８】

【課題を解決するための手段】本発明の請求項１記載の
ディジタルスイッチングアンプは、上記の目的を達成す
るために、入力アナログ信号をΔΣ変調して量子化出力
信号に変換する量子化部（例えばΔΣ変調部における量
子化器）と、上記量子化出力信号に対応したスイッチン
グ制御信号により、負荷への定電圧の印加をスイッチン
グ制御する電力増幅部（例えばパルス増幅器）とを備え
たディジタルスイッチングアンプであって、上記量子化
部は、上記入力アナログ信号を４値以上かつ偶数値の正
負の量子化出力信号に変換することを特徴としている。

【００１９】上記の構成によれば、上記量子化部が入力
アナログ信号を４値以上かつ偶数値の正負の量子化出力
信号に変換することで、この４値以上かつ偶数値の正負
の量子化出力信号に対応したスイッチング制御信号が設
定される。このため、このスイッチング制御信号によ
り、負荷に対して、４値以上の正電圧または負電圧の印
加の状態をとるように制御することができる。

【００２０】具体的には、入力アナログ信号を、量子化
出力信号として４値の量子化出力信号に変換した場合に
は、この４値の量子化出力信号に対して、４値のスイッ
チング制御信号、即ち、「正電圧Ｖ１印加」、「正電圧
Ｖ２印加」、「負電圧Ｖ２印加」、「負電圧Ｖ１印加」
が設定される。従って、入力信号の振幅が大きいときに
は、負荷に、振幅の大きい定電圧を印加し、入力信号の
振幅が小さいときには、負荷に、振幅の小さい定電圧を
印加することができるので、入力信号の振幅が小さいと
きでも、入力信号の振幅が大きいときと同じ定電圧を印
加する必要がなく、負荷で消費される電力を小さくする
ことができる。従って、量子化出力信号が２値あるいは
３値のときと比較して電力効率を飛躍的に向上させるこ
とができる。

【００２１】本発明の請求項２に記載のディジタルスイ
ッチングアンプは、上記の目的を達成するために、請求
項１の構成において、上記量子化部における入力アナロ
グ信号から量子化出力信号への変換が、絶対値０．２以
上の量子化閾値に基づいて行われることを特徴としてい
る。

【００２２】上記の構成によれば、量子化閾値を最適化
することで、発振限界を高くすることができる。従っ
て、より大きな振幅のアナログ信号を入力できるため、
より高効率なスイッチング動作が可能となる。また、量
子化閾値を最適化することで、量子化ノイズレベルを低
減することができ、Ｓ／Ｎを十分に確保することができ
る。

【００２３】本発明の請求項３に記載のディジタルスイ
ッチングアンプは、上記の目的を達成するために、請求
項１の構成において、上記量子化部における入力アナロ
グ信号から量子化出力信号への変換が、入力アナログ信
号を一旦３値化した後に１クロック前の量子化出力信号
に基づいて多値化することにより行われることを特徴と
している。

【００２４】量子化部における入力アナログ信号から量
子化出力信号への変換が量子化閾値に基づいて行われる
場合、該量子化閾値は、入力アナログ信号の信号レベル
が設定された量子化閾値間にあることを正確に判定する
ために、相応の大きさを有している必要がある。この場
合、入力アナログ信号の振幅が小さければ、該入力アナ
ログ信号は、設定された量子化閾値よりも大きいとは見
なされず、信号レベルの変化にも拘らず、常に同じ量子
化出力信号に変換されてしまう虞れがある。

【００２５】これに対し、入力アナログ信号を、一旦３
値化した後に１クロック前の量子化出力信号に基づいて
多値化する場合、例えば請求項４に示すように、入力ア
ナログ信号を３値化したときの量子化出力信号が０のと
きは、該量子化出力信号を１クロック前の量子化出力信
号の極性と同じ極性を有する量子化出力信号に変換する
ことで、量子化出力値が小さい量子化出力信号を取り出
すことができる。従って、例えば、取り出された量子化
出力信号を整数倍することにより電力増幅を行う場合、
負荷で消費される電力をより小さくすることができ、電
力効率をさらに向上させることができる。

【００２６】また、入力アナログ信号を一旦３値化した
後に１クロック前の量子化出力信号に基づいて多値化す
る場合、例えば、量子化部が入力アナログ信号を２つの
１ビット信号に変換することで３値化し、これに基づい
て多値化することができるので、入力アナログ信号の信
号レベルが設定された量子化閾値間にあることを判定す
るための回路を必要とせず、簡素な構成とすることがで
きる。

【００２７】本発明の請求項４に記載のディジタルスイ
ッチングアンプは、上記の目的を達成するために、請求
項３の構成において、上記多値化が、上記入力アナログ
信号を、０を含む３値の量子化出力信号に一旦変換し、
この３値化したときの量子化出力信号が０のときは、該
量子化出力信号を１クロック前の量子化出力信号の極性
と同じ極性を有する量子化出力信号に変換することによ
り行われることを特徴としている。

【００２８】上記の構成によれば、入力信号の振幅が小
さい場合、量子化出力信号を１クロック前の量子化出力
信号の極性と反対の極性を有する量子化出力信号に変換
するよりも量子化ノイズを飛躍的に減少させることがで
き、Ｓ／Ｎを十分に確保することができる。

【００２９】

【発明の実施の形態】〔実施の形態１〕本発明の一実施
の形態について図１ないし図１１に基づいて説明すれ
ば、以下の通りである。図１に示すように、ΔΣ（デル
タシグマ）変調を応用した本実施の形態に係るディジタ
ルスイッチングアンプは、入力端子１と、差分積分器２
および量子化器３（量子化部）からなるΔΣ変調部と、
遅延器４と、クロック発振器５と、パルス増幅器６（電
力増幅部）と、ローパスフィルタ７と、出力端子８と、
減衰器９とを備えた構成を有している。

【００３０】そのうち、差分積分器２は、入力端子１に
入力されたオーディオ信号（音響信号）等のアナログ信
号（入力アナログ信号）とパルス増幅器６から帰還ルー
プ１０によって負帰還された帰還信号とを入力信号とし
て、これら２信号の差分値を積分した差分積分信号を出
力する積分器・加算器群である。ここで、上記差分積分
器２を構成する積分器群は、入力アナログ信号と帰還信
号との差分値を積分する高次の積分器であり、その積分
回路定数は、想定されるサンプリング周波数に対して最
適に設定されている。また、加算器群は、上記差分積分
器２を構成する各積分器からの出力信号を加算し、量子
化器３に出力するようになっている。

【００３１】量子化器３は、比較部３ａ（図５参照）と
ディジタル信号生成部３ｂ（図６参照）とを備え、上記
差分積分器２から出力された差分積分信号の極性を判定
し、この極性によって上記差分積分信号を４値以上、偶
数値の正負のディジタル信号（量子化出力信号）に変換
するものである。

【００３２】つまり、入力アナログ信号をΔΣ変調して
ディジタル信号に変換してディジタルスイッチングアン
プをスイッチング制御する場合、極性の反転をできるだ
け忠実に誤差なく量子化する必要がある。このため、本
発明では、入力アナログ信号をディジタル信号に変換す
るに際し、「０」を基準に正負の多値（偶数値）のディ
ジタル信号に変換するようになっている。

【００３３】以下、本実施の形態では、４値のディジタ
ル信号（４値化信号）に変換する場合を例に挙げて説明
するが、上記量子化器３としては、４値以上の偶数値の
多値信号に変換できるものであれば特に制限されない。
上記量子化器３の量子化閾値は、想定されるサンプリン
ブ周波数に対して最適に設定される。

【００３４】遅延器４は、量子化器３のディジタル信号
を任意の周波数のクロックで遅延させるものであり、Ｄ
タイプのフリップフロップ等で構成される。また、クロ
ック発振器５は、任意の周波数のクロックパルスを発生
させるものである。

【００３５】パルス増幅器６は、量子化器３から出力さ
れたディジタル信号を入力し、この信号に基づいて定電
圧（例えば「正電圧Ｖ１」、「正電圧Ｖ２」、「負電圧
Ｖ２」、「負電圧Ｖ１」）の印加をスイッチング制御す
る。これにより、負荷に対して、設定された何れかの定
電圧（「正電圧Ｖ１」、「正電圧Ｖ２」、「負電圧Ｖ
２」、または「負電圧Ｖ１」）を選択的に印加する。つ
まり、上記パルス増幅器６は、量子化器３から出力され
たディジタル信号に基づいたスイッチング制御信号によ
り、正または負の所定振幅のパルス信号を切り換えて出
力することで入力されたディジタル信号を電力増幅して
出力する。

【００３６】ローパスフィルタ７は、パルス増幅器６の
出力信号であるパルス信号から不要な信号成分を除去し
て出力端子８へ出力するフィルタであり、例えばコイ
ル、コンデンサから成っている。

【００３７】減衰器９は、パルス増幅器６の出力信号で
あるパルス信号を差分積分器２に負帰還する帰還ループ
１０上に設けられ、パルス増幅器６の出力を減衰して差
分積分器２に負帰還させるものである。

【００３８】ここで、上記量子化器３の比較部３ａの構
成の一例について図５を参照して以下に説明する。上記
比較部３ａは、三つのコンパレータＱ１・Ｑ２・Ｑ３
と、四つの抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４とを備えた構成
を有している。上記抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４のう
ち、抵抗Ｒ２・Ｒ３は可変抵抗であり、該抵抗Ｒ２およ
び抵抗Ｒ３の抵抗値を変更することによって、量子化器
３は量子化閾値を任意に変更することができるようにな
っている。

【００３９】上記の抵抗Ｒ１・Ｒ２・Ｒ３・Ｒ４は縦続
接続され、その抵抗分割比によって量子化閾値「＋Ｖ、
０、−Ｖ」が生成される。生成した量子化閾値「＋Ｖ、
０、−Ｖ」は、対応するコンパレータＱ１〜Ｑ３に各々
入力され、該コンパレータＱ１〜Ｑ３において、入力ア
ナログ信号の電圧「Ｖｉｎ」と各々比較演算され、この
結果を示す信号が、出力Ｘ・Ｙ・Ｚの３系統に分かれて
図６に示すディジタル信号生成部３ｂの論理回路に出力
される。

【００４０】図６は、上記の出力Ｘ・Ｙ・Ｚを４値の正
負のディジタル信号に変換する量子化器３のディジタル
信号生成部３ｂの構成の一例を示す説明図である。

【００４１】図６に示すディジタル信号生成部３ｂの論
理回路において、出力Ｘ・Ｙ・Ｚは、ＡＮＤゲート３１
および対応するインヒビットゲート３２・３３に入力さ
れる。上記のＡＮＤゲート３１は、出力Ｘ・Ｙ・Ｚに基
づいて得られる信号を、インヒビットゲート３２、ＮＯ
Ｒゲート３４、および伝送ゲート３８に出力するように
なっている。また、インヒビットゲート３２は、ＡＮＤ
ゲート３１からの出力および出力Ｙに基づいて得られる
信号を、ＮＯＲゲート３４、および伝送ゲート３７に出
力するようになっている。インヒビットゲート３３は、
出力Ｙおよび出力Ｚに基づいて得られる信号を、ＮＯＲ
ゲート３４および伝送ゲート３６に出力するようになっ
ている。ＮＯＲゲート３４は、ＡＮＤゲート３１からの
出力およびインヒビットゲート３２・３３からの出力に
基づいて得られる信号を伝送ゲート３５に出力するよう
になっている。そして、上記の伝送ゲート３５〜３８
は、各々の入力信号に基づいて異なるタイミングでＯＮ
することにより、以下に示す真理値表（表１）および図
７（ａ）・（ｂ）に示す波形図に従って、各々の入力信
号に対応する４値の正負のディジタル信号「＋Ｖ１、＋
Ｖ２、−Ｖ２、−Ｖ１」を選択的にパルス増幅器６に出
力する。

【００４２】

【表１】

【００４３】以上のように構成された本実施の形態にか
かるディジタルスイッチングアンプは、以下に示すよう
に駆動する。

【００４４】先ず、入力端子１にアナログ信号が入力さ
れると、差分積分器２は、入力されたアナログ信号とパ
ルス増幅器６から帰還ループ１０によって負帰還された
帰還信号との２信号間の差分値を積分し、差分積分信号
を出力する。

【００４５】差分積分器２から出力された差分積分信号
は、量子化器３でΔΣ変調を用いて、動作クロックに基
づいて４値の正負のディジタル信号「＋Ｖ１、＋Ｖ２、
−Ｖ２、−Ｖ１」、例えば「＋１、＋０．２、−０．
２、−１」に変換され、これらディジタル信号のうちの
何れか１つが選択的にパルス増幅器６に出力されること
でパルス増幅器６で印可電圧の制御が行われる。

【００４６】ここで、入力端子１に入力されたアナログ
信号を差分積分器２を経て量子化器３で４値の正負のデ
ィジタル信号「＋１、＋０．２、−０．２、−１」に変
換する方法について図２（ａ）〜（ｃ）を用いて説明す
る。図２（ａ）は動作クロックを示す説明図であり、図
２（ｂ）は、差分積分器２から出力される差分積分信号
を示す説明図であり、図２（ｃ）は、図２（ｂ）に示す
差分積分信号を入力した場合に、量子化器３が出力する
ディジタル信号を示す説明図である。

【００４７】４値の正負のディジタル信号を出力する場
合、量子化器３では、図２（ｂ）に示すように、予め設
定された３値のコンパレータ閾値（量子化閾値）「＋
Ｖ、０、−Ｖ」と、差分積分器２を経た入力アナログ信
号とが比較演算される。

【００４８】このとき、差分積分器２を経た入力アナロ
グ信号のレベルが量子化閾値「＋Ｖ」を超える場合、即
ち、表１（真理値表）において出力Ｘ・Ｙ・Ｚが「Ｈ」
・「Ｈ」・「Ｈ」の場合には、量子化器３は、「＋Ｖ
１」として「＋１」のディジタル信号を選択的に出力す
る。

【００４９】また、差分積分器２を経た入力アナログ信
号のレベルが量子化閾値「０」と量子化閾値「＋Ｖ」と
の間にある場合、即ち、表１（真理値表）において出力
Ｘ・Ｙ・Ｚが「Ｌ」・「Ｈ」・「Ｈ」の場合には、量子
化器３は、「＋Ｖ２」として「＋０．２」のディジタル
信号を選択的に出力する。

【００５０】差分積分器２を経た入力アナログ信号のレ
ベルが、量子化閾値「−Ｖ」と「０」との間にある場
合、即ち、表１（真理値表）において出力Ｘ・Ｙ・Ｚが
「Ｌ」・「Ｌ」・「Ｈ」の場合には、量子化器３は、
「−Ｖ２」として「−０．２」のディジタル信号を選択
的に出力する。

【００５１】差分積分器２を経た入力アナログ信号のレ
ベルが、量子化閾値「−Ｖ」未満の場合、即ち、表１
（真理値表）において出力Ｘ・Ｙ・Ｚが「Ｌ」・「Ｌ」
・「Ｌ」の場合には、量子化器３は、「−Ｖ１」として
「−１」のディジタル信号を選択的に出力する。

【００５２】上記量子化器３が４値の正負のディジタル
信号「＋Ｖ１、＋Ｖ２、−Ｖ２、−Ｖ１」として「＋
１、＋０．２、−０．２、−１」を出力する場合、パル
ス増幅器６は、上記量子化器３で得られた４値の正負の
ディジタル信号「＋１、＋０．２、−０．２、−１」に
各々対応して「正電圧Ｖ１印加」、「正電圧Ｖ２印
加」、「負電圧Ｖ２印加」、「負電圧Ｖ１印加」を設定
してスイッチング制御信号とし、上記量子化器３から出
力されたディジタル信号に対応したスイッチング制御信
号に基づいて、定電圧「正電圧Ｖ１」、「正電圧Ｖ
２」、「負電圧Ｖ２」、「負電圧Ｖ１」をスイッチング
し、「正電圧Ｖ１」、「正電圧Ｖ２」、「負電圧Ｖ
２」、「負電圧Ｖ１」のうち何れか１つの定電圧を有す
る信号を生成することにより電力増幅を行う。つまり、
パルス増幅器６は、上記のスイッチング制御信号に基づ
いて、負荷に対して「正電圧Ｖ１」、「正電圧Ｖ２」、
「負電圧Ｖ２」、または「負電圧Ｖ１」が印加された状
態となるように制御するようになっている。

【００５３】パルス増幅器６の出力信号は、その後、図
１に示すように、減衰器９を経て遅延器４に入力され、
クロック発振器５から供給されるクロックの繰り返し周
期に応じた時問分遅延される。遅延処理されたディジタ
ル信号は、帰還ループ１０を介して高次の差分積分器２
に入力される。また、パルス増幅器６の出力信号はロー
パスフィルタ７に入力され、不要な信号成分が除去され
て出力端子８から出力される。

【００５４】このように、ΔΣ変調部で、入力されたア
ナログ信号を多値のディジタル信号に変換（例えば４値
化）し、このディジタル信号に対応してスイッチング制
御信号を設定し、ディジタルスイッチングアンプを駆動
することにより、出力端子８から出力される出力信号へ
の電圧変動や±電圧のアンバランス等の影響を抑制し、
これらに起因する量子化ノイズの増加を抑えることがで
きる。また、発振限界の低下も抑制できることから十分
なＳ／Ｎ（信号対雑音比）を確保することができる。

【００５５】また、入力されたアナログ信号を４値以上
かつ偶数値の正負のディジタル信号に変換することで、
入力されたアナログ信号の振幅に応じた定電圧の印加が
可能となる。

【００５６】つまり、このディジタル信号に対応する定
電圧「正電圧Ｖ１」、「正電圧Ｖ２」、「負電圧Ｖ
２」、「負電圧Ｖ１」として、各々、「＋５０Ｖ」、
「＋１０Ｖ」、「−１０Ｖ」、「−５０Ｖ」を設定した
場合、入力端子８から入力されたアナログ信号の振幅が
小さいときには、負荷に「＋１０Ｖ」または「−１０
Ｖ」の、振幅の小さい定電圧が印加された状態とするこ
とができるので、負荷で消費される電力を小さく抑える
ことができる。

【００５７】このように、入力されたアナログ信号を４
値以上かつ偶数値の正負のディジタル信号に変換するこ
とで、パルス増幅器６で、この４値以上かつ偶数値の正
負のディジタル信号に対応したスイッチング制御信号が
設定されるため、このスイッチング制御信号により、負
荷に対して、４値以上の正電圧または負電圧の印加が可
能となる。このため、入力されたアナログ信号を２値あ
るいは３値のディジタル信号に変換する場合のように一
定の電圧で電力増幅するのではなく、入力アナログ信号
の振幅に応じた定電圧を負荷に印加して電力増幅するこ
とができるので、電力効率が飛躍的に向上する。

【００５８】次に、本実施の形態に係るディジタルスイ
ッチングアンプの量子化閾値と発振限界との関係を図３
に示す。また、本実施の形態に係るディジタルスイッチ
ングアンプの量子化閾値とＳ／Ｎとの関係を図４に示
す。図３から、量子化閾値の絶対値を０．２以上とする
ことにより、例えば量子化閾値の絶対値が０．１のとき
と比較して、発振限界値を５％以上高くすることができ
ることが判る。また、量子化閾値の絶対値を０．２以上
とすることにより、例えば量子化閾値の絶対値が０．１
のときと比較して、量子化ノイズレベルを１５ｄＢ以上
下げることができる。このため、量子化閾値の絶対値を
０．２以上とすることにより、図４に示すように、量子
化閾値の絶対値が０．１のときと比較して、Ｓ／Ｎを大
きくとることができる。

【００５９】従って、量子化器３の量子化閾値の絶対値
が０．２以上に設定されていることで、差分積分器２の
発振限界が高く、Ｓ／Ｎが十分に確保されたディジタル
スイッチングアンプを得ることができる。

【００６０】ここで、本実施の形態に係るディジタルス
イッチングアンプの性能を評価した結果を示す。

【００６１】先ず、設定例１として、サンプリング周波
数が２．８２２４ＭＨｚ、７次ΔΣ変調による差分積分
器２で、量子化閾値が±０．１のとき、上記ディジタル
スイッチングアンプに、６８９Ｈｚ、振幅０．００１の
正弦波を入力したときの量子化ノイズスペクトルを図８
に示す。

【００６２】上記設定例１における発振限界値は０．８
７、Ｓ／Ｎは９８ｄＢ、ダイナミックレンジは１０５ｄ
Ｂであった。上記の発振限界値とは、入力可能な最大信
号の片振幅を１とした時の、発振が生じない限界の入力
信号の片振幅の大きさを表している。ダイナミックレン
ジは、Ｓ／ＮにＡ特性を掛け合わせたものである。Ａ特
性とは、人間の聴覚感度の周波数特性に近づけた周波数
特性であり、人間が感じる音の大きさを表している。人
間は、１ｋＨｚ〜４ｋＨｚの感度が良いので、１ｋＨｚ
〜４ｋＨｚの量子化ノイズレベルが低いほどダイナミッ
クレンジが高くなる。

【００６３】次に、設定例２として、サンプリング周波
数が２．８２２４ＭＨｚ、７次ΔΣ変調による差分積分
器２で、量子化閾値が±０．２のとき、上記ディジタル
スイッチングアンプに、６８９Ｈｚ、振幅０．００１の
正弦波を入力したときの量子化ノイズスペクトルを図９
に示す。上記設定例２では、設定例１において、量子化
閾値の値のみを変更している。

【００６４】上記設定例２における発振限界値は０．９
４、Ｓ／Ｎは１１５ｄＢ、ダイナミックレンジは１２２
ｄＢであった。

【００６５】上記設定例１および設定例２の結果から、
量子化閾値を０．２とすることで、量子化閾値が０．１
のときと比較して、２０ｋＨｚ以下の可聴帯域における
量子化ノイズレベルを低くすることができ、発振限界
値、Ｓ／Ｎ、およびダイナミックレンジを高くすること
ができることが判る。

【００６６】さらに、設定例３として、サンプリング周
波数が２．８２２４ＭＨｚ、７次ΔΣ変調による差分積
分器２で、量子化閾値が±０．２のとき、上記ディジタ
ルスイッチングアンプに、６８９Ｈｚ、振幅０．３の正
弦波を入力したときの量子化ノイズスペクトルを図１０
に示す。上記設定例３では、設定例２において、入力正
弦波の振幅のみを変更している。

【００６７】図９および図１０から、設定例２のとき
は、設定例３のときと比較して、可聴帯域（〜２０ｋＨ
ｚ）での量子化ノイズレベルが約２０ｄＢ低減すること
が判る。つまり、入力信号の振幅が小さいときには、量
子化ノイズレベルが低減され、スイッチング制御信号の
Ｓ／Ｎが大幅に改善される。このため、負荷に印加され
る出力信号のＳ／Ｎが大幅に向上する。

【００６８】また、比較例１として、１ビット量子化器
を用いた従来のディジタルスイッチングアンプを用い
て、サンプリング周波数が２．８２２４ＭＨｚ、７次Δ
Σ変調による差分積分器で、量子化閾値０．１のとき、
上記従来のディジタルスイッチングアンプに、６８９Ｈ
ｚ、振幅０．００１の正弦波を入力したときの量子化ノ
イズスペクトルを図１１に示す。

【００６９】上記比較例１における発振限界値は０．９
２、Ｓ／Ｎは９０ｄＢ、ダイナミックレンジは９１ｄＢ
であった。

【００７０】上記設定例１〜３と比較例１とを比較する
ことにより、上記設定例１〜３にて例示する本実施の形
態に示すように、入力アナログ信号を４値以上かつ偶数
値の正負のディジタル信号に変換することにより、量子
化ノイズレベルを改善し、発振限界値、Ｓ／Ｎ、および
ダイナミックレンジを高くすることができることが判
る。

【００７１】以上のように、本実施の形態によれば、デ
ィジタルスイッチングアンプが、入力アナログ信号をΔ
Σ変調してディジタル信号に変換する量子化器３と、上
記ディジタル信号に基づいたスイッチング制御信号によ
り、負荷への定電圧の印加をスイッチング制御するパル
ス増幅器６とを備え、上記量子化器３が、入力アナログ
信号を４値以上かつ偶数値の正負のディジタル信号に変
換することで、電力効率が良く、入力信号の振幅が小さ
いときでも十分なＳ／Ｎを得ることができるディジタル
スイッチングアンプを提供することができる。

【００７２】また、上記量子化器３におけるディジタル
信号への変換が、量子化閾値に基づいて行われる場合、
上記量子化閾値の絶対値は、０．２以上であることが好
ましい。上記量子化閾値の絶対値が０．２以上であれ
ば、差分積分器２の発振限界が高く、Ｓ／Ｎが十分に確
保されたディジタルスイッチングアンプを提供すること
ができる。

【００７３】尚、本実施の形態では、入力アナログ信号
を４値の正負のディジタル信号に変換する場合について
説明したが、３値以上の奇数値の量子化閾値を用いるこ
とで、４値以上の偶数値のディジタル信号を得ることが
できる。

【００７４】また、本実施の形態では、上記ディジタル
スイッチングアンプの構成として、帰還ループ１０上
に、減衰器９より差分積分器２側に、クロック発振器５
と接続した遅延器４を備える構成としたが、遅延器４が
ない構成としてもよい。また、減衰器９がなく、パルス
増幅器６が帰還ループ１０外にある構成としてもよい。
つまり、量子化器３のディジタル出力信号が遅延器４で
遅延され、帰還ループ１０によって、差分積分器２に負
帰還される構成としてもよい。

【００７５】また、上記ディジタルスイッチングアンプ
の構成において、量子化器３のディジタル出力信号が帰
還ループ１０によって差分積分器２に直接負帰還される
ように、遅延器４、減衰器９、およびクロック発振器５
がない構成としてもよい。

【００７６】〔実施の形態２〕本発明の他の実施の形態
について図１２ないし図１４に基づいて説明すれば、以
下の通りである。尚、説明の便宜上、実施の形態１と同
一の機能を有する部材には同一の番号を付し、その説明
を省略する。

【００７７】前記実施の形態１では、量子化器３が、量
子化閾値に基づいて、差分積分器２を経た入力アナログ
信号（即ち、差分積分信号）を４値以上かつ偶数値の正
負のディジタル信号（量子化出力信号）に変換し、この
ディジタル信号に対応して正電圧および負電圧の印加を
設定する場合について説明した。本実施の形態では、量
子化器３が、差分積分器２を経た入力アナログ信号（即
ち、差分積分信号）を一旦３値化した後に１クロック前
のディジタル信号に基づいて４値の正負のディジタル信
号（量子化出力信号）に変換し、このディジタル信号に
対応して正電圧および負電圧の印加を設定する場合につ
いて説明する。

【００７８】本実施の形態では、差分積分器２を経た入
力アナログ信号は、先ず、「０」を含めた３値のディジ
タル信号に変換される。

【００７９】上記の入力アナログ信号を「０」を含めた
３値のディジタル信号に変換するには、例えば、上記量
子化器３が、上記の入力アナログ信号を２つの１ビット
信号に変換することにより容易に実現可能である。この
ためには、例えば、２値のコンパレータ閾値（量子化閾
値）Ａ・Ｂを用いて、入力されるアナログ信号のレベル
が閾値Ａ以上である場合には「＋１」、閾値Ａより小さ
い場合には「０」として、１ビットのディジタル信号を
生成すると同時に、このアナログ信号のレベルが閾値Ｂ
以上である場合には「０」、閾値Ｂより小さい場合には
「−１」として１ビットのディジタル信号を生成し、こ
れを合成すればよい。

【００８０】この３値のディジタル信号を４値のディジ
タル信号として出力するには、この３値化したときのデ
ィジタル信号が「０」のときは、ディジタル信号として
「０」を出力する代わりに、該ディジタル信号を、１ク
ロック前のディジタル信号に基づいて別のディジタル信
号に変換して出力すればよい。

【００８１】図１２（ａ）・（ｂ）に、本実施の形態に
おけるディジタルスイッチングアンプにおける入力アナ
ログ信号のディジタル信号への変換方法を示す。

【００８２】本実施の形態では、差分積分器２を経た入
力アナログ信号を３値化して得られた新たなディジタル
信号が「０」のときは、１クロック前のディジタル信号
の極性と同じ極性のディジタル信号を出力するようにな
っている。例えば、図１２（ａ）に示すように、ｔ₁→
ｔ₂でディジタル信号が「＋１」→「０」に変化すると
きには、ｔ₂→ｔ₃でディジタル信号「＋Ｎ」を出力す
る。一方、図１２（ｂ）に示すように、ｔ₁→ｔ₂でデ
ィジタル信号が「−１」→「０」に変化するときには、
ｔ₂→ｔ₃でディジタル信号「−Ｎ」を出力する。これ
により、上記量子化器３は、４値の正負のディジタル信
号「＋１、＋Ｎ、−Ｎ、−１」を出力する。そして、パ
ルス増幅器６は、上記量子化器３で得られた４値の正負
のディジタル信号「＋１、＋Ｎ、−Ｎ、−１」に対応し
て、「正電圧Ｖ１印加」、「正電圧Ｖ２印加」、「負電
圧Ｖ２印加」、「負電圧Ｖ１印加」をスイッチング制御
信号として設定する。

【００８３】このように入力アナログ信号を、一旦、
「＋１、０、−１」に３値化したときに、得られたディ
ジタル信号が「０」である場合には、該ディジタル信号
を１クロック前のディジタル信号の極性と同じ極性を有
するディジタル信号に変換することで、量子化出力値が
小さいディジタル信号を取り出すことができる。従っ
て、例えば、取り出されたディジタル信号を整数倍する
ことにより電力増幅を行う場合、負荷で消費される電力
をより小さくすることができ、電力効率をさらに向上さ
せることができる。

【００８４】一方、量子化器３における入力アナログ信
号からディジタル信号への変換が量子化閾値に基づいて
行われる場合、該量子化閾値は、入力アナログ信号の信
号レベルが設定された量子化閾値間にあることを正確に
判定するために、相応の大きさを有している必要があ
る。この場合、入力アナログ信号の振幅が小さければ、
該入力アナログ信号は、設定された量子化閾値よりも大
きいとは見なされず、信号レベルの変化にも拘らず、常
に同じディジタル信号に変換されてしまう虞れがある。
従って、差分積分器２を経た入力アナログ信号を一旦３
値化した後に１クロック前のディジタル信号に基づいて
４値のディジタル信号に変換する場合、容易に４値化が
可能であると共に、電力効率の向上を図ることができ
る。

【００８５】また、入力アナログ信号を一旦３値化した
後に１クロック前のディジタル信号に基づいて多値化す
る場合、上述したように、例えば、量子化器３が入力ア
ナログ信号を２つの１ビット信号に変換することで３値
化し、これに基づいて多値化することができるので、入
力アナログ信号の信号レベルが設定された量子化閾値間
にあることを判定するための回路を必要とせず、従来用
いられている１ビット比較器等を利用することができ、
簡素な構成とすることができる。

【００８６】図１３に、サンプリング周波数が２．８２
２４ＭＨｚ、７次ΔΣ変調による差分積分器２で、ディ
ジタル信号が「０」のとき、該ディジタル信号を１クロ
ック前のディジタル信号の極性と同じ極性を有するディ
ジタル信号（０．１）に変換するとき、上記ディジタル
スイッチングアンプに、６８９Ｈｚ、振幅０．００１の
正弦波を入力したときの量子化ノイズスペクトルを示
す。つまり、量子化器３が４値の正負のディジタル信号
「＋１、＋０．１、−０．１、−１」を出力する場合、
ディジタル信号が「＋０．１」→「０」に変化するとき
には、ディジタル信号として、「＋０．１」を出力し、
逆に、ディジタル信号が「−０．１」→「０」に変化す
るときには、ディジタル信号として、「−０．１」を出
力する。

【００８７】この結果、発振限界値は０．９４、Ｓ／Ｎ
は９３ｄＢ、ダイナミックレンジは１００ｄＢであっ
た。

【００８８】また、図１４に、サンプリング周波数が
２．８２２４ＭＨｚ、７次ΔΣ変調による差分積分器２
で、ディジタル信号が「０」のとき、該ディジタル信号
を１クロック前のディジタル信号の極性と反対の極性を
有するディジタル信号（０．１）に変換するとき、上記
ディジタルスイッチングアンプに、６８９Ｈｚ、振幅
０．００１の正弦波を入力したときの量子化ノイズスペ
クトルを示す。つまり、量子化器３が４値の正負のディ
ジタル信号「＋１、＋０．１、−０．１、−１」を出力
する場合、ディジタル信号が「＋０．１」→「０」に変
化するときには、ディジタル信号として、「−０．１」
を出力し、逆に、ディジタル信号が「−０．１」→
「０」に変化するときには、ディジタル信号として、
「＋０．１」を出力する。

【００８９】この結果、発振限界値は０．９１、Ｓ／Ｎ
は９１ｄＢ、ダイナミックレンジは９８ｄＢであった。

【００９０】図１３および図１４に示す結果から、入力
信号の振幅が小さい場合、１クロック前のディジタル信
号が正の量子化出力値のときは「−Ｎ（０．１）」、負
の量子化出力値のときは「＋Ｎ（０．１）」となるよう
なディジタル信号をスイッチング制御信号とするより
も、１クロック前のディジタル信号の極性と同一の極性
を有するディジタル信号をスイッチング制御信号とした
方が、量子化ノイズレベルを下げることができることが
判る。これは、入力信号レベルが小さいときには、量子
化器３からは量子化出力値が小さいディジタル信号が出
力され、このディジタル信号が、１クロック前のディジ
タル信号に対して極性反転しない方が量子化誤差を少な
くできるためであると考えられる。

【００９１】以上のように、本実施の形態によれば、上
記量子化器３が、入力アナログ信号を４値以上かつ偶数
値の正負のディジタル信号に変換することで、電力効率
が良く、入力信号の振幅が小さいときでも十分なＳ／Ｎ
を得ることができるディジタルスイッチングアンプを提
供することができる。この場合、上記量子化器３におけ
る入力アナログ信号からディジタル信号への変換が、入
力アナログ信号を一旦３値化した後に１クロック前のデ
ィジタル信号に基づいて多値化することにより行われる
ことで、電力効率をさらに向上させることができる。

【００９２】また、入力信号の振幅が小さい場合、ディ
ジタル信号を１クロック前のディジタル信号の極性と同
一の極性を有するディジタル信号に変換することで、量
子化ノイズを飛躍的に減少させることができ、Ｓ／Ｎを
十分に確保することができる。

【００９３】

【発明の効果】本発明の請求項１に記載のディジタルス
イッチングアンプは、以上のように、入力アナログ信号
をΔΣ変調して量子化出力信号に変換する量子化部と、
上記量子化出力信号に対応したスイッチング制御信号に
より、負荷への定電圧の印加をスイッチング制御する電
力増幅部とを備えたディジタルスイッチングアンプであ
って、上記量子化部は、上記入力アナログ信号を４値以
上かつ偶数値の正負の量子化出力信号に変換する構成で
ある。

【００９４】上記の構成によれば、上記量子化部が入力
アナログ信号を４値以上かつ偶数値の正負の量子化出力
信号に変換することで、この４値以上かつ偶数値の正負
の量子化出力信号に対応したスイッチング制御信号を設
定し、このスイッチング制御信号により、負荷に対して
定電圧の印加を制御することができる。このため、入力
信号の振幅が小さい場合に、入力信号の振幅が大きいと
きと同じ定電圧を印加する必要がなく、負荷で消費され
る電力を小さくすることができる。従って、電力効率を
飛躍的に向上させることができるという効果を奏する。

【００９５】本発明の請求項２に記載のディジタルスイ
ッチングアンプは、以上のように、上記量子化部におけ
る入力アナログ信号から量子化出力信号への変換が、絶
対値０．２以上の量子化閾値に基づいて行われる構成で
ある。

【００９６】上記の構成によれば、請求項１の効果に加
えて、量子化閾値を最適化することで発振限界を高くす
ることができ、より高効率なスイッチング動作が可能に
なるという効果を奏する。また、量子化閾値を最適化す
ることで、量子化ノイズレベルを低減することができ、
Ｓ／Ｎを十分に確保することができるという効果を併せ
て奏する。

【００９７】本発明の請求項３に記載のディジタルスイ
ッチングアンプは、以上のように、上記量子化部におけ
る入力アナログ信号から量子化出力信号への変換が、入
力アナログ信号を一旦３値化した後に１クロック前の量
子化出力信号に基づいて多値化することにより行われる
構成である。

【００９８】上記の構成によれば、請求項１の効果に加
えて、量子化出力値が小さい量子化出力信号を取り出す
ことができるので、電力効率をさらに向上させることが
できるという効果を奏する。

【００９９】また、入力アナログ信号を一旦３値化した
後に１クロック前の量子化出力信号に基づいて多値化す
る場合、例えば、量子化部が入力アナログ信号を２つの
１ビット信号に変換することで３値化し、これに基づい
て多値化することができるので、入力アナログ信号の信
号レベルが設定された量子化閾値間にあることを判定す
るための回路を必要とせず、簡素な構成とすることがで
きるという効果を併せて奏する。

【０１００】本発明の請求項４に記載のディジタルスイ
ッチングアンプは、以上のように、上記多値化が、上記
入力アナログ信号を、０を含む３値の量子化出力信号に
一旦変換し、この３値化したときの量子化出力信号が０
のときは、該量子化出力信号を１クロック前の量子化出
力信号の極性と同じ極性を有する量子化出力信号に変換
することにより行われる構成である。

【０１０１】上記の構成によれば、請求項３の効果に加
えて、入力信号の振幅が小さい場合、量子化出力信号を
１クロック前の量子化出力信号の極性と反対の極性を有
する量子化出力信号に変換するよりも量子化ノイズを飛
躍的に減少させることができ、Ｓ／Ｎを十分に確保する
ことができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るディジタルスイッチ
ングアンプの構成を示すブロック図である。

【図２】入力端子に入力されたアナログ信号を差分積分
器を経て量子化器で４値の正負のディジタル信号に変換
する方法について説明する図であり、（ａ）は動作クロ
ックを示す説明図であり、（ｂ）は、差分積分器から出
力される差分積分信号を示す説明図であり、（ｃ）は、
（ｂ）に示す差分積分信号を入力した場合に、量子化器
が出力するディジタル信号を示す説明図である。

【図３】上記ディジタルスイッチングアンプにおける量
子化閾値と発振限界との関係を示すグラフである。

【図４】上記ディジタルスイッチングアンプにおける量
子化閾値とＳ／Ｎとの関係を示すグラフである。

【図５】図２に示す量子化器の比較部の構成の一例を示
す説明図である

【図６】図２に示す量子化器のディジタル信号生成部の
構成の一例を示す説明図である。

【図７】（ａ）は、図６に示すディジタル信号生成部か
ら出力される４値化信号の波形図であり、（ｂ）は、図
５に示す比較部から上記ディジタル信号生成部に出力さ
れる信号の波形図である。

【図８】サンプリング周波数が２．８２２４ＭＨｚ、７
次ΔΣ変調による差分積分器で、量子化閾値が±０．１
のとき、上記ディジタルスイッチングアンプに、６８９
Ｈｚ、振幅０．００１の正弦波を入力したときの量子化
ノイズスペクトルを示すグラフである。

【図９】サンプリング周波数が２．８２２４ＭＨｚ、７
次ΔΣ変調による差分積分器で、量子化閾値が±０．２
のとき、上記ディジタルスイッチングアンプに、６８９
Ｈｚ、振幅０．００１の正弦波を入力したときの量子化
ノイズスペクトルを示すグラフである。

【図１０】サンプリング周波数が２．８２２４ＭＨｚ、
７次ΔΣ変調による差分積分器で、量子化閾値が±０．
２のとき、上記ディジタルスイッチングアンプに、６８
９Ｈｚ、振幅０．３の正弦波を入力したときの量子化ノ
イズスペクトルを示すグラフである。

【図１１】１ビット量子化器を用いた従来のディジタル
スイッチングアンプを用いて、サンプリング周波数が
２．８２２４ＭＨｚ、７次ΔΣ変調による差分積分器
で、量子化閾値０．１のとき、上記従来のディジタルス
イッチングアンプに、６８９Ｈｚ、振幅０．００１の正
弦波を入力したときの量子化ノイズスペクトルを示すグ
ラフである。

【図１２】（ａ）・（ｂ）は、本発明の他の実施の形態
に係るディジタルスイッチングアンプにおける入力アナ
ログ信号のディジタル信号への変換方法を示す説明図で
ある。

【図１３】サンプリング周波数が２．８２２４ＭＨｚ、
７次ΔΣ変調による差分積分器で、ディジタル信号が
「０」のとき、該ディジタル信号を１クロック前のディ
ジタル信号の極性と同じ極性を有するディジタル信号に
変換するとき、上記ディジタルスイッチングアンプに、
６８９Ｈｚ、振幅０．００１の正弦波を入力したときの
量子化ノイズスペクトルを示すグラフである。

【図１４】サンプリング周波数が２．８２２４ＭＨｚ、
７次ΔΣ変調による差分積分器で、ディジタル信号が
「０」のとき、該ディジタル信号を１クロック前のディ
ジタル信号の極性と反対の極性を有するディジタル信号
に変換するとき、上記ディジタルスイッチングアンプ
に、６８９Ｈｚ、振幅０．００１の正弦波を入力したと
きの量子化ノイズスペクトルを示すグラフである。

【図１５】従来のディジタルスイッチングアンプの構成
を示すブロック図である。

【符号の説明】

１入力端子２差分積分器３量子化器（量子化部）３ａ比較部３ｂディジタル信号生成部４遅延器５クロック発振器６パルス増幅器（電力増幅部）７ローパスフィルタ８出力端子９減衰器１０帰還ループ

Claims

(57)【特許請求の範囲】

【請求項１】入力アナログ信号をΔΣ変調して量子化出
力信号に変換する量子化部と、上記量子化出力信号に対
応したスイッチング制御信号により、負荷への定電圧の
印加をスイッチング制御する電力増幅部とを備えたディ
ジタルスイッチングアンプであって、上記量子化部は、入力端子に入力された入力アナログ信
号と上記電力増幅部から負帰還された帰還信号とを入力
信号としてこれら２つの信号の差分値を積分する差分積
分器と、上記差分積分器を経た入力信号の極性を判定
し、この極性によって上記差分積分器を経た入力信号を
４値以上かつ偶数値の正負の量子化出力信号に変換し、
これら量子化出力信号のうち、上記差分積分器を経た入
力信号の振幅の大小に応じた何れか１つの量子化出力信
号を選択的に上記電力増幅部に出力し、上記電力増幅部は、上記４値以上かつ偶数値の正負の量
子化出力信号にそれぞれ対応したスイッチング制御信号
により、負荷に上記差分積分器を経た入力信号の振幅の
大小に応じた何れか１つの定電圧が印加されるように上
記スイッチング制御を行うことを特徴とするディジタル
スイッチングアンプ。
【請求項２】上記量子化部における上記差分積分器を経
た入力信号から量子化出力信号への変換が、絶対値０．
２以上の量子化閾値に基づいて行われることを特徴とす
る請求項１記載のディジタルスイッチングアンプ。
【請求項３】入力アナログ信号をΔΣ変調して量子化出
力信号に変換する量子化部と、上記量子化出力信号に対
応したスイッチング制御信号により、負荷への定電圧の
印加をスイッチング制御する電力増幅部とを備えたディ
ジタルスイッチングアンプであって、上記量子化部は、上記入力アナログ信号を４値以上かつ
偶数値の正負の量子化出力信号に変換しており、上記量子化部における入力アナログ信号から量子化出力
信号への変換が、入力アナログ信号を一旦３値化した後
に１クロック前の量子化出力信号に基づいて多値化する
ことにより行われることを特徴とするディジタルスイッ
チングアンプ。
【請求項４】上記多値化が、上記入力アナログ信号を、
０を含む３値の量子化出力信号に一旦変換し、この３値
化したときの量子化出力信号が０のときは、該量子化出
力信号を１クロック前の量子化出力信号の極性と同じ極
性を有する量子化出力信号に変換することにより行われ
ることを特徴とする請求項３記載のディジタルスイッチ
ングアンプ。