KR100279078B1 - 아날로그/디지탈컨버터 - Google Patents

아날로그/디지탈컨버터 Download PDF

Info

Publication number
KR100279078B1
KR100279078B1 KR1019930017055A KR930017055A KR100279078B1 KR 100279078 B1 KR100279078 B1 KR 100279078B1 KR 1019930017055 A KR1019930017055 A KR 1019930017055A KR 930017055 A KR930017055 A KR 930017055A KR 100279078 B1 KR100279078 B1 KR 100279078B1
Authority
KR
South Korea
Prior art keywords
data
modulator
digital data
output
polarity
Prior art date
Application number
KR1019930017055A
Other languages
English (en)
Other versions
KR940008272A (ko
Inventor
우에키마사키
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940008272A publication Critical patent/KR940008272A/ko
Application granted granted Critical
Publication of KR100279078B1 publication Critical patent/KR100279078B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 부품점수의 삭감, 회로규모의 축소화 및 저원가화를 도모할 수 있는 외에 동상 노이즈성분을 제거하고 출력하는 음성데이터의 S/N비를 향상시킬 수 있는 A/D 컨버터의 제공을 목적으로 한다.
그 구성을 보면, 아날로그신호 입력단자(1)를 통하여 공급된 아날로그 신호인 음성신호를 제1, 제2 △∑모듈레이터(2,3)로 병렬적으로 디지탈 데이터인 음성데이터로 변환하고, 이 음성데이터를 가산기(4)로 가산처리한다. 그리고 이 가산데이터의 수준을 감쇠기(5)로 1/2로 감쇠하고 데시메이션필터(6)로 소정의 비트수의 음성데이터로 변환하여 음성데이터 출력단자(7)를 통하여 출력하는 구성으로 되어있다.

Description

아날로그/디지탈 컨버터
제1도는 종래의 A/D 컨버터의 블록도이다.
제2도는 본 발명에 관계되는 A/D 컨버터의 제 1실시예의 블록도이다.
제3도는 상기 제1실시예의 A/D 컨버터에 설치되어 있는 △∑모듈레이터의 구체적인 회로구성을 설명하기 위한 블록도이다.
제4도는 본 발명에 관계되는 A/D 컨버터의 제2실시예의 블록도이다.
제5도는 본 발명에 관계되는 A/D 컨버터의 제3실시예의 블록도이다.
제6도는 본 발명에 관계되는 A/D 컨버터의 제4실시예의 요부를 도시하는 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명
1,21 : 음성신호 입력단자 2,23 : 제 1△∑모듈레이터
3,24 : 제 2△∑모듈레이터 4,26 : 가산기
5,26 : 감쇠기 6,28 : 데시메이션필터
7,29 : 음성데이터 출력단자 12 : 감산기
13 : 아날로그필터 14 : L비트 양자화기
15 : L비트 D/A변환기 16 : 샘플링 클럭발생회로
22 : 음성신호 반전회로 25 : 음성데이터 반전회로
33 : 감산기 41~44 : 제1~제 n의 △∑모듈레이터
본 발명은 예를들면 디지탈 오디오 테이프 레코더장치 등에 사용하여 가장 적절한 △∑모듈레이터를 복수사용한 아날로그/디지탈 컨버터에 관하여 특히 △∑모듈레이터를 복수사용하면서 회로구성의 간략화를 도모할 수 있고 또, S/N비도 향상시킬 수 있는 아날로그/디지탈 컨버터에 관한 것이다.
오늘에 있어서 예를 들면 CD플레이어장치 등의 외부기기에서 공급된 아날로그의 음성신호를 디지탈 데이터로 변환하고 이 음성데이터를 자기테이프에 기록재생하는 디지탈 오디오 테이프 레코더장치(DAT)가 알려져 있다.
이 DAT는 상술과 같이 아날로그의 음성신호를 디지탈의 음성데이터로 변환하여 기록재생하기 위해 음질열화 및 기록재생노이즈 등이 적은 것을 특징으로 하고 있다.
여기서 상기 DAT에 사용되고 있는 종래의 아날로그/디지탈 컨버터(A/D컨버터)는 S/N비를 개선하기 위해 제1도에 표시하는 바와 같이 아날로그신호인 음성신호가 각각 병렬적으로 공급되는 제1의 △∑모듈레이터(101) 및 제 2의 △∑모듈레이터(103)와 상기 제1의 △∑모듈레이터(101)에 직렬접속된 제1 데시메이션필터(102)와, 상기 제2의 △∑모듈레이터(103)에 직렬접속된 제2 데시메이션필터(104)와, 상기 제1데시메이션필터(102)로부터의 출력데이터 및 상기 제2 데시메이션필터(104)로부터의 출력을 가산처리하는 가산기(105)와, 상기 가산기로부터의 음성데이터를 1/2배로 감쇠하는 감쇠기(106)와, 상기 감쇠기(106)로부터의 음성데이터를 재양자화하는 양자화기(107)로 구성되어 있다.
이와같은 A/D 컨버터는 입력단자(100)를 통하여 상기 음성신호가 상기 제1 △∑모듈레이터(101) 및 제2 △∑모듈레이터(103)에 각각 공급된다.
상기 제1 △∑모듈레이터(101)는 각각 상기 음성신호를 예를 들면 3.072MHz(=48KHz×64)의 샘플링클럭으로 샘플링하고 양자화함으로써 상기 음성신호를 1비트의 음성데이터로 하고 이것을 상기 제1 데시메이션필터(102)에 공급한다.
또, 제2의 △∑모듈레이터(103)도 같도록하여 상기 1비트의 음성데이터를 형성하고, 이것을 상기 제2 데시메이션필터(104)에 공급한다.
또한, 상기 각 △∑모듈레이터(101,103)는 상기 양자화시에 생기는 양자화오차를 아날로그화하고 이것을 상기 입력단자(100)를 통하여 공급되는 음성신호에서 감산처리함으로써, 이 양자화 오차분을 제거하도록 하고 있다.
상기 제 1데시메이션필터(102)는 상기 1비트의 음성데이터에서 △∑변조에 의해 발생한 고역노이즈와, 상기 음성신호에 혼입한 고역노이즈를 제거하는 동시에 이 1비트의 음성데이터를 16비트, 48KHz의 음성데이터로 변환하고 이것을 가산기(105)에 공급한다. 또, 상기 제2 데시메이션 필터(104)도 같도록 상기 1비트의 음성데이터를 16비트, 48KHz의 음성데이터로 변환하고 이것을 가산기(105)에 공급한다.
상기 가산기(105)는 상기 제1 데시메이션필터(102)에서 공급되는 상기 16비트, 48KHz의 음성데이터와, 상기 제2 데시메이션필터(104)에서 공급되는 상기 16비트, 48KHz의 음성데이터를 가산처리하고, 이 가산처리한 음성데이터를 감쇠기(106)에 공급한다.
여기서 상기 가산기(105)에 있어서, 상기 제1, 제2 데시메이션필터(102,104)로부터의 예를들면 M비트의 음성데이터를 가산처리하면, 상위비트에 1비트의 자리수올림이 생기고 이 가산기(105)에서 출력되는 음성데이터는 M+1비트의 음성데이터로 된다. 이 때문에 상기 가산기(105)로부터의 음성데이터는 상기 감쇠기(106)에 공급된다.
상기 감쇠기(106)는 상기 음성데이터를 1/2배하는 제산처리를 하고, 이 제산처리를 실시한 음성데이터를 양자화기(107)에 공급한다.
상기 양자화기(107)는 상기 감쇠기(106)로부터의 음성데이터를 재양자화함으로써 상기 자리수올림이 생긴 M+1비트의 음성데이터를 원래의 M비트의 음성데이터로 하고 이것을 출력단자(108)를 통하여 출력한다.
이와같은 A/D 컨버터는 상기 제1, 제2의 △∑모듈레이터(101,103)로부터의 음성데이터를 상기 가산기(105)로 가산처리하고 있기때문에 원리적으로는 상기 출력단자(108)에서 출력되는 음성데이터의 S/N비는 3db향상시킬 수 있다.
그러나 상술의 종래의 A/D 컨버터는 원리적으로는 상기 음성데이터의 S/N비를 3db향상시킬 수 있는 것이나, 상기 가산기(105)에 있어서, 상기 2개의 음성데이터를 가산처리할시에 동상 노이즈성분도 가산처리하여 동상 노이즈성분이 배가하여졌다.
또, 상기 가산처리에 의해 생긴 자리수올림을 보정하기 위해 상기 양자화기(107)에 있어서 재양자화를 하고 있기때문에 재양자화 노이즈가 발생하여 상기 음성데이터의 S/N를 3db향상할 수 있을 것이나, 실제에는 열하하고 있었다.
이 때문에 상기 2개의 △∑모듈레이터(101,103)를 설치하여 상기 가산처리를 할 의미가 희박하여졌다.
또, 상기 각 △∑모듈레이터(101,103)마다, 각각 데시메이션필터를 설치할 필요가 있었다. 이 때문에 부품점수가 많고 회로규모가 커지는 외에 원가상승이 되고 있었다.
본 발명은 상술과 같은 문제점을 감안하여 이룩한 것이며, 부품점수의 삭감, 회로 규모의 축소화 및 저원가화를 도모할 수 있는 외에 동상 노이즈성분을 제거하고, 출력하는 음성데이터의 S/N비의 향상을 도모할 수 있는 A/D 컨버터의 제공을 목적으로 한다.
본 발명에 관계되는 A/D 컨버터는 외부에서 공급된 아날로그 신호를 각각 병렬적으로 디지탈 데이터로 변환하여 출력하는 복수의 △∑모듈레이터와 상기 복수의 △∑모듈레이터에서 공급되는 복수의 디지탈 데이터를 가산처리함으로써, 가산데이터를 형성하여 출력하는 가산수단과, 상기 가산수단으로부터의 가산데이터를 상기 △∑모듈레이터의 설치된 수로 제산처리함으로써 제산데이터를 형성하여 출력하는 감쇠수단과, 상기 감쇠수단으로부터의 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력하는 데시메이션필터와를 가지는 것을 특징으로 하는 구성으로서 상술의 과제를 해결한다.
또, 본 발명에 관계되는 A/D 컨버터는 상기 복수의 △∑모듈레이터로서 제1△∑모듈레이터 및 제2△∑모듈레이터의 제 2개의 △∑모듈레이터를 설치하는 것을 특징으로 하는 구성으로서 상술의 과제를 해결한다.
또 본 발명에 관계되는 A/D 컨버터는 외부에서 공급된 아날로그신호를 디지탈 데이터로 변환하여 출력하는 제 1 △∑모듈레이터와 외부에서 공급된 아날로그신호의 위상을 반전하여 출력하는 위상반전수단과 상기 위상반전수단으로부터의 위상이 반전된 아날로그신호를 디지탈 데이터로 변환하여 출력하는 제2 △∑모듈레이터와 상기 제2 △∑모듈레이터로부터의 위상의 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 상기 제1 △∑모듈레이터로부터의 디지탈 데이터와 가산처리함으로써 역극성가산데이터를 형성하여 출력하는 역극성가산수단과, 상기 역극성가산수단으로부터의 역극성가산데이터를 1/2배로 제산함으로써 제산데이터를 형성하여 출력하는 감쇠수단과, 상기 감쇠수단으로부터의 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력하는 데시메이션필터를 가지는 것을 특징으로 하는 구성으로서 상술의 과제를 해결한다.
또, 본 발명에 관계되는 A/D 컨버터는 상기 역극성가산수단을 상기 제2 △∑모듈레이터에서 출력된 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 출력하는 극성반전수단과, 상기 제1 △∑모듈레이터로부터의 디지탈 데이터와 상기 극성반전수단으로부터의 디지탈 데이터를 가산처리하여 출력하는 가산수단으로 구성하는 것을 특징으로 하여 상술의 과제를 해결한다.
또 본 발명에 관계되는 A/D 컨버터는 상기 역극성 가산수단을 상기 제1 △∑모듈레이터에서 출력되는 디지탈 데이터에서 상기 제2 △∑모듈레이터에서 출력되는 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터를 감산처리하는 감산수단으로 구성하는 것을 특징으로 하여 상술의 과제를 해결한다.
본 발명에 관계되는 A/D 컨버터는 복수의 △∑모듈레이터가 외부에서 공급된 아날로그신호를 각각 병렬적으로 디지탈데이터로 변환하고 이들을 가산수단에 공급한다. 상기 가산수단은 상기 복수의 △∑모듈레이터에서 공급된 각 디지탈 데이터를 각각 가산처리하고 이 가산데이터를 감쇠수단에 공급한다. 상기 감쇠수단은 상기 가산수단으로부터의 가산데이터를 상기 △∑모듈레이터의 설치된 수로 제산처리함으로써 제산데이터를 형성하고, 이것을 데시메이션필터에 공급한다. 상기 데시메이션필터는 상기 감쇠수단으로부터의 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력한다.
또, 본 발명에 관계되는 A/D 컨버터는 상기 복수의 △∑모듈레이터로서 제1 △∑모듈레이터 및 제2 △∑모듈레이터의 제 2개의 △∑모듈레이터를 설치한다.
또, 본 발명에 관계되는 A/D 컨버터는 제1 △∑모듈레이터가 외부에서 공급된 아날로그신호를 디지탈 데이터로 변환하고, 이 디지탈 데이터를 역극성 가산수단에 공급한다. 또, 위상반전수단이 외부에서 공급된 아날로그신호의 위상을 반전하고 이 위상을 반전한 아날로그신호를 제2 △∑모듈레이터에 공급한다. 상기 제2 △∑모듈레이터는 상기 위상이 반전된 아날로그신호를 디지탈로 변환하고, 이것을 상기 역극성 가산수단에 공급한다. 상기 역극성 가산수단은 상기 제2 △∑모듈레이터로부터의 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 상기 제1 △∑모듈레이터로부터의 디지탈 데이터와 가산처리함으로써 역극성 가산데이터를 형성하고 이것을 감쇠수단에 공급한다. 상기 감쇠수단은 상기 역극성 가산수단으로부터의 역극성 가산데이터를 1/2배로 제산처리함으로써 제산데이터를 형성하고, 이것을 데시메이션필터에 공급한다. 상기 데시메이션필터는 상기 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력한다.
또, 본 발명에 관계되는 A/D 컨버터는 상기 역극성 가산수단을 극성반전수단 및 가산수단으로 구성하고 있고, 상기 극성반전수단이 상기 제2 △∑모듈레이터에서 출력된 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하고 이 디지탈 데이터를 가산수단에 공급한다. 상기 가산수단은 상기 제1 △∑모듈레이터로부터의 디지탈 데이터와 상기 극성반전수단으로부터의 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터를 가산처리하여 상기 역극성 가산데이터를 형성한다.
또 본 발명에 관계되는 A/D 컨버터는 상기 역극성 가산수단을 감산수단으로 구성하고 있고, 이 감산수단이 상기 제1 △∑모듈레이터에서 출력되는 디지탈 데이터에서 상기 제2 △∑모듈레이터에서 출력되는 상기 위상의 반전된 아날로그신호에 대응하는 디지탈 데이터를 감산처리하여 상기 역극성 가산데이터를 형성한다.
[실시예]
이하, 본 발명에 관계되는 아날로그/디지탈 컨버터의 바람직한 실시예에 대하여 도면을 참조하면서 설명한다.
먼저, 제1 실시예에 관계되는 아날로그/디지탈(A/D) 컨버터는 예를 들면 제2도에 나타내는 바와같이 음성신호 등의 아날로그신호가 공급되는 음성신호 입력단자(1)에 접속된 제1, 제2 △∑모듈레이터(2,3)와 상기 제1, 제2 △∑모듈레이터(2,3)의 각 출력단자에 접속된 가산수단인 가산기(4)와, 상기 가산기(4)의 출력단자에 접속된 감쇠수단인 감쇠기(5)와, 상기 감쇠기(5)의 출력단자에 접속된 데시메이션필터(6)와, 상기 데시메이션필터(6)의 출력단자에 접속된 음성데이터 출력단자(7)로 구성되어 있다.
상기 제1, 제2 △∑모듈레이터(2,3)는 예를 들면 제3도에 도시한 바와같이 상기 음성신호가 공급되는 입력단자(11)에 접속된 감산기(12)와, 상기 감산기(12)의 출력단자에 접속된 아날로그필터(13)와 상기 아날로그필터(13)의 출력단자에 접속된 L비트 양자화기(14)(L은 자연수)와 상기 L비트 양자화기의 샘플링클럭입력단자에 접속된 샘플링 클럭발생회로(16)와, 상기 L비트 양자화기(14)의 출력단자에 접속된 음성데이터 출력단자(17)와 같게 상기 L비트 양자화기(14)의 출력단자에 접속된 L비트 디지탈/아날로그(D/A) 변환기(15)로 구성되어 있다. 또한, 상기 L비트 D/A변환기(15)의 출력단자는 상기 감산기(12)에 접속되어 있다.
다음에 이와같은 구성을 가지는 제 1실시예에 관계되는 A/D 컨버터의 동작을 설명한다.
먼저, 상기 음성신호 입력단자(1)를 통하여 아날로그의 음성신호가 제1, 제2 △∑모듈레이터(2,3)에 각각 공급된다.
상기 제1, 제2 △∑모듈레이터(2,3)는 상기 음성신호를 디지탈데이터인 음성데이터로 변환하고 이것을 가산기(4)에 각각 공급한다.
구체적으로는 상기 음성신호는 제3도에 도시하는 입력단자(11)를 통하여 감산기(12)에 공급된다. 이 감산기(12)에는 후술하는 양자화오차분을 아날로그화한 양자화오차신호가 귀환되어 있고, 이 감산기(12)는 상기 입력단자(11)를 통하여 공급된 음성신호에서 상기 양자화오차신호를 감산처리하고 이 감산신호를 아날로그필터(13)에 공급한다.
상기 아날로그필터(13)는 상기 감산신호에 노이즈성분을 제거하는 등의 처리를 실시하고, 이것을 L비트 양자화기(14)에 공급한다.
상기 L비트 양자화기(14)는 상기 아날로그필터(13)를 통하여 감산신호를 샘플링클럭발생회로(16)에 의해 샘플링하고 양자화함으로써, 예를들면 L비트의 디지탈 데이터인 음성데이터를 형성하고, 이것을 L비트 D/A변환기(15)에 공급하는 동시에 출력단자(17)를 통하여 제2도에 표시하는 가산기(4)에 공급한다.
상기 L비트 D/A변환기(15)는 상기 L비트 양자화기(14)에서의 양자화에 있어서 발생한 양자화오차분을 아날로그화하고 양자화오차신호를 형성하여 상기 감산기(12)에 공급한다.
상기 제1, 제2 △∑모듈레이터(2,3)는 이후 이와같은 동작을 반복한다.
다음에 상기 가산기(4)는 상기 제1 △∑모듈레이터(2)에서 공급되는 상기 L비트의 음성데이터와 상기 제 2△∑모듈레이터(3)에서 공급되는 상기 L비트의 음성데이터를 가산처리하고 이 가산데이터를 감쇠기(5)에 공급한다.
상기 가산기(4)에 있어서 형성된 가산데이터는 상기 제1, 제2 △∑모듈레이터(2,3)로부터의 2개의 음성데이터를 가산처리한 것이기 때문에 이 가산데이터는 상기 음성데이터의 2배의 레벨로 되어 있다.
이 때문에 상기 감쇠기(5)는 상기 가산데이터에 이 가산데이터가 1/2의 수준이 되는 감쇠처리를 실시하여 감쇠데이터를 형성하고, 이것을 데시메이션필터(6)에 공급한다.
상기 데시메이션필터(6)는 상기 L비트의 감쇠데이터에서 상기 L비트의 감쇠데이터보다도 비트수가 많은 소정의 비트수인 M비트(L<M)의 음성데이터를 형성하고 이 음성데이터를 출력단자(7)를 통하여 출력한다.
상기 제1, 제2 △∑모듈레이터(2,3)로부터의 음성데이터를 상기 가산기(4)로 가산처리하면 이 가산기(4)에서 출력되는 가산데이터가 L+1비트의 데이터가 되는 자리수올림이 생기는바, 상기 데시메이션필터의 출력비트수는 자리수올림이 생긴 상기 가산데이터보다도 많기 때문에 상기 감쇠데이터를 양자화기에 공급하여 재양자화를 하고, 소정의 비트수로 하지않더라도 이 소정의 비트수의 음성데이터를 출력할 수 있다.
이 때문에 상기 재양자화를 위한 양자화기를 생략할 수 있고, 재양자화 노이즈가 발생하지 않기때문에 S/N비를 예를 들어 이론과 같이 3db향상시킬 수 있다.
또, 상기 제1, 제2 △∑모듈레이터(2,3)로부터의 음성데이터를 가산기(4)로 가산처리하면서 상기 데시메이션필터(6)에 공급하는 구성때문에 △∑모듈레이터의 설치한 개수에 관계없이 데시메이션필터를 1개 설치하면 좋다. 이 때문에 △∑모듈레이터마다 데시메이션필터를 설치할 필요가 없이 상기 재양자화용의 양자화기의 생략도 포함해서 부품점수의 삭감 및 회로구성의 간략화를 도모할 수 있고, 저원가화를 달성할 수 있다.
이 제 1실시예 관계되는 A/D 컨버터는 제 1, 2 △∑모듈레이터(2,3)의 계 2개의 △∑모듈레이터를 설치하기로 하였으나 다음에 설명하는 제 2실시예에 관계되는 A/D 컨버터는 △∑모듈레이터를 2개이상 설치하는 구성으로 하였다.
즉, 이 제 2실시예 관계되는 A/D 컨버터는 제 4도에 도시하는 바와같이 음성신호 입력단자(1)에 제 1~제 n의 △∑모듈레이터(41~44)를 접속하는 동시에 이 제1~제 n의 △∑모듈레이터(41~44)의 출력단자를 가산기(4)에 접속한 구성으로 되어 있다.
또한, 상술의 제 1실시예에 관계되는 A/D 컨버터와 동일한 동작을 나타내는 개소에는 동일한 부호를 붙여서 그 설명을 생략한다.
이 제 2실시예에 관계되는 A/D 컨버터는 상기 음성신호 입력단자(1)에서 공급되는 음성신호를 상기 제 1~제 n의 △∑모듈레이터(n은 자연수)(41~44)에 의해 병렬적으로 음성데이터로 변환하고 이 음성데이터를 상기 가산기(4)로 가산처리한다. 이 가산처리에 의해 형성된 가산데이터는 상기 제 1도에 도시되는 감쇠기(5)에 공급되고 이후 상술의 제 1실시예에 관계되는 A/D 컨버터와 동일한 데이터처리가 되어진다.
이 제 2실시예에 관계되는 A/D 컨버터의 경우, 상기 n개의 △∑모듈레이터에 의해 형성된 음성데이터를 가산처리하고 있기때문에 2개의 △∑모듈레이터가 설치되어 있는 상기 제 1실시예에 관계되는 A/D 컨버터와 비교하여 S/N비를 3×log2n(db) 향상시킬 수 있다.
또, 상기 제 1실시예에 관계되는 A/D 컨버터와 같도록 상기 n개의 △∑모듈레이터로부터의 음성데이터를 가산처리하고서, 상기 감쇠기(5)를 통하여 상기 데시메이션필터(6)에 공급하는 구성때문에 △∑모듈레이터마다에 데시메이션필터를 설치할 필요가 없고, 부품점수의 삭감 및 회로구성의 간략화를 도모할 수 있고, 저원가화를 달성할 수 있다.
또한 이 경우 각 △∑모듈레이터(41~44)에서 출력되는 음성데이터의 비트수를 각각 L비트하면, 상기 데시메이션필터(6)는 L × log2n(비트)의 입력비트수로 하면 좋다.
여기서 상술의 제 1실시예에 관계되는 A/D 컨버터는 상기 제 2도에 도시하는 가산기(4)에 있어서 상기 제 1, 제2 △∑모듈레이터(2,3)로부터의 음성데이터를 그대로 가산처리하기 때문에 이 제 1, 제 2 △∑모듈레이터(2,3)에 있어서 음성신호를 디지탈화할때에 생기는 양자화노이즈 등의 동상 노이즈성분도 가산하게 되고 음성데이터도 배가되는바 상기 동상 노이즈성분도 배가되어진다.
또한 상기 제 2실시예에 관계되는 A/D 컨버터도 동일한 문제를 일으킨다.
이 때문에 제 3실시예에 관계되는 A/D 컨버터로서는 상기 동상 노이즈성분을 제거하여 음성데이터만을 가산처리함으로써, 이 음성데이터만을 배가하여 S/N비의 향상을 도모하고 있다.
즉, 이 제 3실시예에 관계되는 A/D 컨버터는 예를들면 제 5도에 도시하는 바와같이 음성신호 입력단자(21)에 접속된 위상반전수단인 음성신호 반전회로(22)와 동일하게 음성신호 입력단자(21)에 접속된 제 1△∑모듈레이터(23)과 상기 음성신호 반전회로(22)의 출력단자에 접속된 제 2 △∑모듈레이터(24)와, 상기 제 2 △∑모듈레이터(24)의 출력단자에 접속된 극성반전수단인 음성데이터 반전회로(25)와 상기 제 1△∑모듈레이터(23)의 출력단자 및 상기 음성데이터 반전회로(25)의 출력단자에 접속된 가산기(26)와, 상기 가산기(26)의 출력단자에 접속된 감산기(27)와, 상기 감산기(27)의 출력단자에 접속된 데시메이션필터(28)와 상기 데시메이션필터(28)의 출력단자에 접속된 음성데이터 출력단자(29)로 구성되어 있다.
또한, 상기 음성데이터 반전회로(25) 및 가산기(26)로 역극성가산수단을 구성하고 있다.
다음에 이와같은 구성을 가지는 제 3실시예에 관계되는 A/D 컨버터의 동작을 설명한다.
먼저, 상기 음성신호 입력단자(21)를 통하여 아날로그신호의 음성신호가 제 1△∑모듈레이터(23) 및 음성신호 반전회로(24)에 공급된다.
상기 제 1 △∑모듈레이터(23)는 상기 제 2도에 표시한 제 1, 제 2△∑모듈레이터(2,3)와 동일하게 상기 음성신호를 디지탈화하여 음성데이터를 형성하고, 이것을 가산기(26)에 공급한다. 또한 이 음성데이터에는 상기 음성신호를 양자화할때에 생긴 양자화 노이즈가 포함되어 있다.
한편, 상기 음성신호 반전회로(22)는 상기 음성신호의 극성을 반전시켜 이 극성이 반전된 음성신호를 상기 제 2△∑모듈레이터(24)에 공급한다.
상기 제 2△∑모듈레이터(24)는 상기 제 1 △∑모듈레이터와 동일하게 상기 위상이 반전된 음성신호를 디지탈화함으로써 음성데이터를 형성하고, 이것을 상기 음성 데이터 반전회로(25)에 공급한다. 또한 상기 제 2 △∑모듈레이터(24)에서는 상기 반전된 음성신호를 양자화할때에 생긴 양자화노이즈가 포함되어 있다.
즉, 상기 제 2 △∑모듈레이터(24)에서 출력되는 음성데이터는 상기 제 1△∑모듈레이터(24)에서 출력되는 음성데이터에 대하여 위상이 반전된 음성데이터와, 이 제 1△∑모듈레이터(23)에서 출력되는 음성데이터에 포함되는 양자화노이즈에 대하여 위상이 동상의 양자화 노이즈가 출력되게 된다.
상기 음성데이터 반전회로(25)는 상기 제 2 △∑모듈레이터(24)에 공급되는 음성데이터의 극성을 반전하고, 이것을 상기 가산기(26)에 공급한다.
따라서 상기 가산기(26)에는 상기 위상이 반전된 음성신호를 다시 위상을 반전함으로써 상기 제 1△∑모듈레이터(23)에 공급되는 음성신호와 동상으로된 음성데이터와 위상이 반전된 상기 양자화 노이즈 등이 공급되게 된다.
상기 가산기(26)는 상기 제 1 △∑모듈레이터(23)로부터의 음성데이터와 상기 음성반전회로(25)로부터의 음성데이터를 가산처리하여 가산데이터를 형성하고, 이 가산데이터를 감쇠기(27)에 공급한다. 그러나 상술과 같이 상기 음성데이터 반전회로(25)에서 상기 가산기(26)에 공급되는 음성데이터는 상기 양자화 노이즈성분만이 역상으로 되어 있기 때문에 이 가산처리에 의해 이 동상의 노이즈성분이 제거되고, 순수한 음성데이터만을 배가하여 상기 감쇠기(27)에 공급할 수 있다.
상기 감쇠기(27)는 상기 가산데이터의 수준을 1/2로 감쇠하여 감쇠데이터를 형성하고 이것을 데시메이션필터(28)에 공급한다.
상기 데시메이션필터(28)는 상기 감쇠데이터를 소정비트수로 변환함으로써 음성데이터를 형성하고, 이것을 음성데이터 출력단자(29)를 통하여 출력한다.
이 제 3실시예에 관계되는 A/D 컨버터는 제 1, 제 2 △∑모듈레이터(23,24)가 음성신호를 양자화할때에 생긴 동상 노이즈성분을 상술과 같이 제거할 수 있기 때문에 상기 제1 실시예의 A/D 컨버터의 효과에 가하고 더욱 S/N비를 향상시킬 수 있다.
다음에 제 4실시예에 관계되는 A/D 컨버터의 설명을 한다.
상기 제 3실시예에 관계되는 A/D 컨버터는 상기 제 2 △∑모듈레이터(24)로부터의 양자화 노이즈 등을 포함하는 음성데이터를 상기 음성데이터 반전회로(25)에 의해 극성을 반전함으로써 동상 노이즈성분을 제거하도록 하였으나, 이 제 4실시예에 관계되는 A/D 컨버터는 상기 음성데이터 반전회로(25)를 설치하지 않고 상기 가산기(26)의 대신에 제 6도에 도시하는 감산기(33)를 설치한 구성으로 되어 있다.
이 제 4 실시예에 관계되는 A/D 컨버터의 경우, 상기 제 4도에 도시하는 제 1 △∑모듈레이터(23)로부터의 음성데이터 및 제 2 △∑모듈레이터(24)로부터의 위상이 반전된 음성신호에 대응하는 음성데이터가 각각 제 6도에 입력단자(31,32)를 통하여 감산기(33)에 공급된다.
상기 감산기(33)는 상기 제 1 △∑모듈레이터(23)로부터의 음성데이터에서 상기 제 2△∑모듈레이터(24)로부터의 음성데이터를 감산처리하고 있고 이 감산데이터를 출력단자(34)를 통하여 제 5도에 도시하는 감쇠기(27)에 공급한다.
이 감쇠기(27)이후의 동작은 상술의 제 1~제 3실시예에 관계되는 A/D 컨버터의 동작과 동일하기 때문에 생략한다.
상기 제 2 △∑모듈레이터(24)에서 상기 감산기(33)에 공급되는 음성데이터는 상기 제 5도에 도시하는 음성 신호 반전회로(22)에 의해 위상이 반전된 음성신호에 대응하는 음성데이터때문에 이 음성데이터를 상기 감산기(33)에 있어서 상기 제 1 △∑모듈레이터(23)로부터의 음성데이터에서 감산처리하면 결과적으로 순수한 음성데이터만을 가산처리하고, 동상 노이즈성분만을 감산처리하게 된다.
이 때문에 이 제 4실시예에 관계되는 A/D 컨버터도 상기 제 3실시예의 A/D 컨버터와 동일하게 상기 제 1실시예의 A/D 컨버터의 효과에 가하여져 더욱 S/N비를 향상시킬 수 있다.
또한 본 발명에 관계되는 기술적 사상은 복수의 △∑모듈레이터로부터의 디지탈 데이터를 가산처리한 후에 이 가산처리한 디지탈 데이터를 상기 △∑모듈레이터를 설치한 수로 제산처리하여 데시메이션 필터에 공급함으로써 이 데시메이션필터를 설치하는 개수를 하나로 끝나도록 하는 동시에 출력시에 있어서의 재양자화를 생략하여 재양자화 노이즈의 발생을 억제하여 S/N비를 향상하는데 있다.
또, 본 발명에 관계되는 기술적 사상은 상기 △∑모듈레이터에서 출력되는 디지탈 데이터의 노이즈성분을 제거하고서 상술의 가산처리를 행함으로써 전원노이즈나 동상노이즈성분을 제거하고 상기 가산처리시에 동상 노이즈성분이 배가화하는 것을 방지하여 S/N비를 향상시키는데 있다.
이 때문에 상술의 실시예에서 예시한 회로구성은 그저 한예이며 이외의 상기 제 5(또는 제6도)에 표시한 바와같은 동상 노이즈를 제거하는 회로를 복수단설치하고 각단으로부터의 디지탈 데이터를 가산처리하고서 데시메이션필터에 공급하는 등과같이 상술의 기술적사상을 일탈하지 않는 범위라면 여러가지의 변경이 가능하다는 것은 물론이다.
본 발명에 관계되는 A/D 컨버터는 복수의 △∑모듈레이터로부터의 디지탈 데이터를 상기 가산수단에 있어서 가산처리하고서 상기 데시메이션필터에 공급하는 구성때문에 복수의 △∑모듈레이터마다에 데시메이션필터를 설치할 필요가 없고 부품점수의 삭감 및 회로구성의 간략화를 도모할 수 있고 저원가화를 달성할 수 있다.
또 상기 데시메이션필터의 출력비트수는 상기 감쇠수단의 출력비트수보다도 크게 상기 가산처리에 의해 디지탈 데이터에 자리수올림이 생겨도 재양자화하여 비트수의 조정을 할 필요가 없기때문에 이 재양자화에 의한 양자화노이즈가 생기지 않고, 출력되는 디지탈 데이터의 S/N비를 3×log2n(db)향상시킬 수 있다.
또, 본 발명에 관계되는 A/D 컨버터는 상기 복수의 △∑모듈레이터로서 제 1 △∑모듈레이터 및 제 2△∑모듈레이터의 계 2개의 △∑모듈레이터를 설치함으로써, 출력하는 디지탈 데이터의 S/N비를 이론과 같이 예를 들면 3db 향상시킬 수 있고 또 부품점수의 삭감 및 회로구성의 간략화를 도모할 수 있고 저원가화를 달성할 수 있다.
또, 본 발명에 관계되는 A/D 컨버터는 역극성가산수단에 의해 제 1, 제 2모듈레이터로부터의 디지탈 데이터중에 존재하는 동상 노이즈성분을 제거하는 동시에 이 노이즈성분을 제거한 디지탈 데이터를 가산처리하고, 이 노이즈제거를 행한 역극성 가산데이터를 감쇠수단으로 감쇠하여 데시메이션필터로 소정의 비트수의 디지탈 데이터로 하는 구성때문에 상술의 효과와 동일한 효과를 얻는외 전원노이즈나 동상 노이즈성분을 제거하여 상기 각 △∑모듈레이터로부터의 디지탈 데이터만을 가산할 수 있기 때문에 보다 S/N비를 향상시킬 수 있다.
또, 본 발명에 관계되는 A/D 컨버터는 상기 역극성 가산수단에 있어서, 위상반전수단이 상기 아날로그신호의 위상을 반전하여 상기 제 2△∑모듈레이터에 공급하고 극성반전수단이 상기 제 2△∑모듈레이터에서 공급된 디지탈 데이터의 극성을 반전하여 출력한다. 그리고 가산수단이 상기 제 1△∑모듈레이터로부터의 디지탈 데이터와 상기 제 2극성반전수단으로부터의 디지탈 데이터를 가산처리하여 상기 역극성 가산데이터를 형성함으로써 S/N비를 보다 향상시킬 수 있는 등 상술과 동일한 효과를 얻을 수 있다.
또 본 발명에 관계되는 A/D 컨버터는 상기 역극성 가산수단에 있어서 감산수단이 상기 제 1△∑모듈레이터에서 출력되는 디지탈 데이터에서 상기 제 2△∑모듈레이터에서 공급되는 디지탈 데이터를 감산처리하여 상기 역극성 가산데이터를 형성함으로써 S/N비를 보다 향상시킬 수 있는 등 상술과 동일한 효과를 얻을 수 있다.

Claims (3)

  1. 외부에서 공급된 아날로그신호를 디지탈 데이터로 변환하여 출력하는 제 1 △∑모듈레이터와,
    외부에서 공급된 아날로그신호의 위상을 반전하여 출력하는 위산반전수단과,
    상기 위상반전수단으로부터의 위상이 반전된 아날로그신호를 디지탈데이터로 변환하여 출력하는 제 2△∑모듈레이터와,
    상기 제 2 △∑모듈레이터로부터의 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 상기 제 1 △∑모듈레이터로부터의 디지탈 데이터와 가산처리함으로써 역극성 가산데이터를 형성하여 출력하는 역극성 가산수단과,
    상기 역극성 가산수단으로부터의 역극성 가산데이터를 1/2배로 제산처리함으로써, 제산데이터를 형성하여 출력하는 감쇠수단과,
    상기 감쇠수단으로부터의 제산데이터를 이 제산데이터의 비트수보다도 큰 소정의 비트수의 디지탈 데이터로 변환하여 출력하는 데시메이션필터를 가지는 것을 특징으로 하는 아날로그/디지탈 컨버터.
  2. 제1항에 있어서,
    상기 역극성가산수단은,
    상기 제 2△∑모듈레이터에서 출력된 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터의 극성을 반전하여 출력하는 극성반전수단과,
    상기 제 1△∑모듈레이터로부터의 디지탈 데이터와 상기 극성반전수단으로부터의 디지털 데이터와를 가산처리하여 출력하는 가산수단으로 구성되는 것을 특징으로 하는 아날로그/디지털 컨버터.
  3. 제 1항에 있어서,
    상기 역극성 가산수단은,
    상기 제 1△∑모듈레이터에서 출력되는 디지탈 데이터에서 상기 제 2 △∑모듈레이터에서 출력되는 상기 위상이 반전된 아날로그신호에 대응하는 디지탈 데이터를 감산처리하는 감산수단으로 구성되는 것을 특징으로 하는 아날로그/디지탈 컨버터.
KR1019930017055A 1992-09-07 1993-08-30 아날로그/디지탈컨버터 KR100279078B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-238238 1992-09-07
JP04238238A JP3104108B2 (ja) 1992-09-07 1992-09-07 アナログ／デジタルコンバータ

Publications (2)

Publication Number Publication Date
KR940008272A KR940008272A (ko) 1994-04-29
KR100279078B1 true KR100279078B1 (ko) 2001-01-15

Family

ID=17027203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017055A KR100279078B1 (ko) 1992-09-07 1993-08-30 아날로그/디지탈컨버터

Country Status (4)

Country Link
US (1) US5363101A (ko)
JP (1) JP3104108B2 (ko)
KR (1) KR100279078B1 (ko)
TW (1) TW226503B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106102U (ko) * 1990-02-19 1991-11-01
JP3080207B2 (ja) * 1993-01-06 2000-08-21 三菱電機株式会社 電子式電力量計
CH689471A5 (de) * 1994-05-05 1999-04-30 Landis & Gyr Tech Innovat Anordnung zum Summieren von Produkten zweier gleichen oder unterschiedlichen Signale.
US5719572A (en) * 1994-07-08 1998-02-17 Cirrus Logic, Inc. Digital signal processor with reduced pattern dependent noise
US5801652A (en) * 1994-07-08 1998-09-01 Cirrus Logic, Inc. Pattern dependent noise reduction in a digital processing circuit utilizing image circuitry
JP3341566B2 (ja) * 1996-02-15 2002-11-05 ソニー株式会社 信号伝送方法及び装置、並びに信号再生方法及び装置
JP3371681B2 (ja) * 1996-04-23 2003-01-27 ソニー株式会社 信号処理装置
US5923273A (en) * 1996-11-18 1999-07-13 Crystal Semiconductor Corporation Reduced power FIR filter
GB2321143B (en) * 1997-01-10 2001-03-28 Phoenix Vlsi Consultants Delta sigma analog-to-digital converter
US6075820A (en) * 1997-05-28 2000-06-13 Lucent Technologies Inc. Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction
US6292121B1 (en) 1998-01-09 2001-09-18 Lecroy Corporation Delta sigma-analog-to-digital converter
US6154161A (en) * 1998-10-07 2000-11-28 Atmel Corporation Integrated audio mixer
US6441767B1 (en) 2000-11-29 2002-08-27 Raytheon Company Method and system for adjusting a threshold control in an analog-to-digital converter
US6614373B1 (en) * 2000-11-29 2003-09-02 Raytheon Company Method and system for sampling a signal using analog-to-digital converters
US6456215B1 (en) 2000-11-29 2002-09-24 Raytheon Company Method and system for quantizing an input signal
US6429797B1 (en) 2001-07-05 2002-08-06 International Business Machines Corporation Decimation filter for a bandpass delta-sigma ADC
US6683550B2 (en) * 2001-12-14 2004-01-27 Teradyne, Inc. High precision, high-speed signal capture
DE60215463T2 (de) * 2002-05-22 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital-Wandler Anordnung und Methode
US7456766B2 (en) * 2006-07-19 2008-11-25 Qualcomm Incorporated Sigma-delta modulation with offset
JP5018680B2 (ja) * 2008-08-01 2012-09-05 株式会社Ｊｖｃケンウッド Ａｄ変換装置
JP5609684B2 (ja) * 2011-02-01 2014-10-22 ソニー株式会社 Ａｄ変換装置および信号処理システム
US9350373B1 (en) * 2014-12-17 2016-05-24 Mediatek Inc. Analog-to-digital converter and long-term-evolution advanced device and method for analog-to-digital conversion

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012887B2 (ja) * 1989-03-13 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変換装置
US5196852A (en) * 1992-02-21 1993-03-23 California Institute Of Technology Analog-to-digital converter using parallel ΔΣ modulators

Also Published As

Publication number Publication date
JPH0685682A (ja) 1994-03-25
JP3104108B2 (ja) 2000-10-30
KR940008272A (ko) 1994-04-29
TW226503B (ko) 1994-07-11
US5363101A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
KR100279078B1 (ko) 아날로그/디지탈컨버터
CA2506118C (en) Electronic signal encoding and decoding
JP3272438B2 (ja) 信号処理システムおよび処理方法
US5014304A (en) Method of reconstructing an analog signal, particularly in digital telephony applications, and a circuit device implementing the method
Candy et al. A voiceband codec with digital filtering
US6639531B1 (en) Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same
US7356150B2 (en) Method and apparatus for extending band of audio signal using noise signal generator
US5719571A (en) Sampling rate converting method and apparatus
US5701124A (en) 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus
KR100282502B1 (ko) 음성 신호 전송 장치 및 전송 방법(Audio Signal Transmitting Apparatus and the Method thereof)
US4620158A (en) PCM signal demodulating circuit
US6147634A (en) Method and apparatus for digital to analog conversion with reduced noise
KR100466643B1 (ko) 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치
US5572210A (en) Digital signal processing apparatus
JPH07249988A (ja) アナログ／デジタルコンバータ
JPH1075177A (ja) ディジタルフィルタ装置及び信号処理方法
JP3416477B2 (ja) デルタ・シグマ型ｄ／ａ変換器
KR100311488B1 (ko) 적응성등화기
JP3339320B2 (ja) ディジタル信号処理装置
Adams DAC ICs: How Many Bits is Enough?
JP4118226B2 (ja) デジタル信号処理回路及び音声信号記録再生装置
JPH02213226A (ja) ディジタル・アナログ変換回路
Erickson et al. A Fundamental Introduction to The compact disc player
JP2001127638A (ja) Ｄ／ａ変換システムとｄ／ａ変換方法
JPH0758641A (ja) チョッパー安定化シグマデルタ型アナログデジタル変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee