JP2001127638A - Ｄ／ａ変換システムとｄ／ａ変換方法 - Google Patents
Ｄ／ａ変換システムとｄ／ａ変換方法Info
- Publication number
- JP2001127638A JP2001127638A JP30268699A JP30268699A JP2001127638A JP 2001127638 A JP2001127638 A JP 2001127638A JP 30268699 A JP30268699 A JP 30268699A JP 30268699 A JP30268699 A JP 30268699A JP 2001127638 A JP2001127638 A JP 2001127638A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- digital signal
- output
- noise
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 オーバサンプリングＤ／Ａ変換器において、
ノイズシェーパが１ビットで出力し、Ｄ／Ａ変換器、ポ
ストフィルタの回路規模が小さく、雑音特性に優れてい
るＤ／Ａ変換システムを提供することにある。 【解決手段】 デルタシグマ変調技術によりノイズシェ
ーピングを行い、１ビットのデジタル信号を出力するノ
イズシェーパと、前記ノイズシェーパの出力に接続さ
れ、Ｍビットのデジタル信号を出力する、Ｎタップ（Ｎ
は２以上の整数）で構成された移動平均フィルタと、前
記移動平均フィルタの出力に接続され、アナログ信号を
出力するＭビットのＤ／Ａ変換器と、前記Ｄ／Ａ変換器
の出力に接続され、前記Ｄ／Ａ変換器出力のアナログ信
号の高周波雑音を減衰したアナログ信号を出力するポス
トフィルタと、を備える。
ノイズシェーパが１ビットで出力し、Ｄ／Ａ変換器、ポ
ストフィルタの回路規模が小さく、雑音特性に優れてい
るＤ／Ａ変換システムを提供することにある。 【解決手段】 デルタシグマ変調技術によりノイズシェ
ーピングを行い、１ビットのデジタル信号を出力するノ
イズシェーパと、前記ノイズシェーパの出力に接続さ
れ、Ｍビットのデジタル信号を出力する、Ｎタップ（Ｎ
は２以上の整数）で構成された移動平均フィルタと、前
記移動平均フィルタの出力に接続され、アナログ信号を
出力するＭビットのＤ／Ａ変換器と、前記Ｄ／Ａ変換器
の出力に接続され、前記Ｄ／Ａ変換器出力のアナログ信
号の高周波雑音を減衰したアナログ信号を出力するポス
トフィルタと、を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話、オーデ
ィオ等の音声コーデック等に用いるＤ／Ａ変換として用
いるオーバサンプリングＤ／Ａ変換器に関するものであ
り、特に、１ビットの量子化を行うデルタシグマ変調出
力からＤ／Ａ変換を行うＤ／Ａ変換システムとＤ／Ａ変
換方法に関するものである。
ィオ等の音声コーデック等に用いるＤ／Ａ変換として用
いるオーバサンプリングＤ／Ａ変換器に関するものであ
り、特に、１ビットの量子化を行うデルタシグマ変調出
力からＤ／Ａ変換を行うＤ／Ａ変換システムとＤ／Ａ変
換方法に関するものである。
【０００２】
【従来の技術】従来のオーバサンプリングＤ／Ａ変換器
を使用したＤ／Ａ変換システムを、図面を参照して説明
する。
を使用したＤ／Ａ変換システムを、図面を参照して説明
する。
【０００３】図３に、ノイズシェーパの出力が、１ビッ
トで出力される従来の回路構成（「第１の従来例」とい
う）を示す。また図４に、ノイズシェーパの出力が、複
数ビット（Ｐビット）で出力される従来の回路構成
（「第２の従来例」という）を示す。
トで出力される従来の回路構成（「第１の従来例」とい
う）を示す。また図４に、ノイズシェーパの出力が、複
数ビット（Ｐビット）で出力される従来の回路構成
（「第２の従来例」という）を示す。
【０００４】図３を参照して、第１の従来例の構成を説
明する。第１のデジタル信号を入力して、デルタシグマ
変調により、雑音成分を高周波側に移動させるノイズシ
ェーピングを行い、１ビットの第２のデジタル信号を出
力するノイズシェーパ１０と、第２のデジタル信号を入
力して、デジタル信号からアナログ信号への変換を行
い、第１のアナログ信号を出力する１ビットのＤ／Ａ変
換器３１と、第１のアナログ信号を入力して、第１のア
ナログ信号の高周波雑音を減衰させて、第２のアナログ
信号を出力するポストフィルタ４１で構成される。
明する。第１のデジタル信号を入力して、デルタシグマ
変調により、雑音成分を高周波側に移動させるノイズシ
ェーピングを行い、１ビットの第２のデジタル信号を出
力するノイズシェーパ１０と、第２のデジタル信号を入
力して、デジタル信号からアナログ信号への変換を行
い、第１のアナログ信号を出力する１ビットのＤ／Ａ変
換器３１と、第１のアナログ信号を入力して、第１のア
ナログ信号の高周波雑音を減衰させて、第２のアナログ
信号を出力するポストフィルタ４１で構成される。
【０００５】ここで、ノイズシェーパ１０は、一般的に
はホワイト（周波数に対して均一な雑音レベル）に分布
する量子化雑音を周波数依存性のある分布に変換するも
ので、積分器と、量子化器と、微分器とから構成され、
低周波領域にスペクトラム分布を有する信号を入力して
積分器で低周波領域の利得を高め、量子化器でホワイト
な量子化雑音を重畳し、微分器で微分特性による高周波
領域を強調することによって、入力スペクトラム分布と
出力スペクトラム分布はほぼ同一であるが、量子化雑音
には微分器のみが作用して低周波数領域のＳ／Ｎが増大
する。Ｄ／Ａ変換器では、ノイズシェーパはデジタル回
路で構成されるため、積分器、量子化器、微分器とノイ
ズシェーパ回路とは分割されず、フリップフロップと加
算器を使用して、ノイズシェーパを構成する。また、ノ
イズシェーパの構成は、この分野ではかなり一般的なこ
とであるので、詳細は省略する。
はホワイト（周波数に対して均一な雑音レベル）に分布
する量子化雑音を周波数依存性のある分布に変換するも
ので、積分器と、量子化器と、微分器とから構成され、
低周波領域にスペクトラム分布を有する信号を入力して
積分器で低周波領域の利得を高め、量子化器でホワイト
な量子化雑音を重畳し、微分器で微分特性による高周波
領域を強調することによって、入力スペクトラム分布と
出力スペクトラム分布はほぼ同一であるが、量子化雑音
には微分器のみが作用して低周波数領域のＳ／Ｎが増大
する。Ｄ／Ａ変換器では、ノイズシェーパはデジタル回
路で構成されるため、積分器、量子化器、微分器とノイ
ズシェーパ回路とは分割されず、フリップフロップと加
算器を使用して、ノイズシェーパを構成する。また、ノ
イズシェーパの構成は、この分野ではかなり一般的なこ
とであるので、詳細は省略する。
【０００６】因みに、Ａ／Ｄ、Ｄ／Ａ変換技術のひとつ
に、オーバーサンプリング技術があり、そのオーバーサ
ンプリング技術に用いられる変調方法のひとつにデルタ
シグマ変調技術があるので、このデルタシグマ変調技術
を用いたＡ／Ｄ、Ｄ／Ａ変換器をデルタシグマ変調器と
呼んでいる。またこれをノイズシェーピング変換器とも
呼んでいる。つまりノイズシェーパは、オーバサンプリ
ング技術を利用したＡ／Ｄ、Ｄ／Ａ変換器のひとつとい
うことになる。
に、オーバーサンプリング技術があり、そのオーバーサ
ンプリング技術に用いられる変調方法のひとつにデルタ
シグマ変調技術があるので、このデルタシグマ変調技術
を用いたＡ／Ｄ、Ｄ／Ａ変換器をデルタシグマ変調器と
呼んでいる。またこれをノイズシェーピング変換器とも
呼んでいる。つまりノイズシェーパは、オーバサンプリ
ング技術を利用したＡ／Ｄ、Ｄ／Ａ変換器のひとつとい
うことになる。
【０００７】次に、図４を参照して、第２の従来例の構
成を説明する。第１のデジタル信号を入力して、デルタ
シグマ変調により、雑音成分を高周波側に移動させるノ
イズシェーピングを行い、複数ビット（Ｐビットとおく
Ｐは２以上の整数）の第２のデジタル信号を出力する
ノイズシェーパ１２と、第２のデジタル信号を入力し
て、デジタル信号からアナログ信号への変換を行い、第
１のアナログ信号を出力するＰビットのＤ／Ａ変換器３
２と、第１のアナログ信号を入力して、第１のアナログ
信号の高周波雑音を減衰させて、第２のアナログ信号を
出力するポストフィルタ４２で構成される。
成を説明する。第１のデジタル信号を入力して、デルタ
シグマ変調により、雑音成分を高周波側に移動させるノ
イズシェーピングを行い、複数ビット（Ｐビットとおく
Ｐは２以上の整数）の第２のデジタル信号を出力する
ノイズシェーパ１２と、第２のデジタル信号を入力し
て、デジタル信号からアナログ信号への変換を行い、第
１のアナログ信号を出力するＰビットのＤ／Ａ変換器３
２と、第１のアナログ信号を入力して、第１のアナログ
信号の高周波雑音を減衰させて、第２のアナログ信号を
出力するポストフィルタ４２で構成される。
【０００８】ここで、Ｄ／Ａ変換回路と対比して説明さ
れるＡ／Ｄ変換器について説明する。オーバーサンプリ
ングによるデルタシグマ変調型のＡ／Ｄ変換器は、よく
知られており、例えば、特開平６−５３８３６号公報
や、特開平９−３２６７０３号公報や、特開平１１−１
６３７３１号公報に記載されている。この各公報には、
入力されたアナログ信号を順に減算器、積分器及び１ビ
ットＡＤ変換回路を介してデジタルデータに変換すると
共に、その出力を１ビットのデジタルアナログ変換回路
を介して入力側に負帰還し、１クロック前のデジタルデ
ータを再度アナログ信号に戻したものと入力アナログ信
号との差（デルタ）を入力部において求めて積分し（シ
グマ）、その後極めて高いサンプリング周波数（オーバ
ーサンプリング）によって量子化することにより、デジ
タルデータに変換するものである。
れるＡ／Ｄ変換器について説明する。オーバーサンプリ
ングによるデルタシグマ変調型のＡ／Ｄ変換器は、よく
知られており、例えば、特開平６−５３８３６号公報
や、特開平９−３２６７０３号公報や、特開平１１−１
６３７３１号公報に記載されている。この各公報には、
入力されたアナログ信号を順に減算器、積分器及び１ビ
ットＡＤ変換回路を介してデジタルデータに変換すると
共に、その出力を１ビットのデジタルアナログ変換回路
を介して入力側に負帰還し、１クロック前のデジタルデ
ータを再度アナログ信号に戻したものと入力アナログ信
号との差（デルタ）を入力部において求めて積分し（シ
グマ）、その後極めて高いサンプリング周波数（オーバ
ーサンプリング）によって量子化することにより、デジ
タルデータに変換するものである。
【０００９】オーバーサンプリングによるデルタシグマ
変調型のＡ／Ｄ変換器と、Ｄ／Ａ変換器は基本的には同
じである。その違いは、Ａ／Ｄ変換器のデルタシグマ変
調器は、アナログ回路で、積分器、量子化器、微分器を
構成するが、Ｄ／Ａ変換器のデルタシグマ変調器は、デ
ジタル回路で積分器、量子化器、微分器を構成する。し
たがって、Ａ／Ｄ変換器と対比するまでもないが、参考
的に説明した。
変調型のＡ／Ｄ変換器と、Ｄ／Ａ変換器は基本的には同
じである。その違いは、Ａ／Ｄ変換器のデルタシグマ変
調器は、アナログ回路で、積分器、量子化器、微分器を
構成するが、Ｄ／Ａ変換器のデルタシグマ変調器は、デ
ジタル回路で積分器、量子化器、微分器を構成する。し
たがって、Ａ／Ｄ変換器と対比するまでもないが、参考
的に説明した。
【００１０】図３と図５を参照して、第１の従来例の動
作を説明する。第１のデジタル信号に、主信号成分を含
む入力が供給されると、ノイズシェーパ１０から出力さ
れる第２のデジタル信号は、図５の（Ａ）に示すような
スペクトラムを有する。図５の（Ａ）に示されているｆ
ｓとは、ノイズシェーパ１０のサンプリング周波数のこ
とである。図５の（Ａ）に示されるように、高周波側に
雑音成分が多く分布することになり、ポストフィルタ４
１を、高次のフィルタによって構成することで、図５の
（Ｂ）に示されるように、主信号成分を主とすると共
に、高周波側の雑音を減衰させることができる。
作を説明する。第１のデジタル信号に、主信号成分を含
む入力が供給されると、ノイズシェーパ１０から出力さ
れる第２のデジタル信号は、図５の（Ａ）に示すような
スペクトラムを有する。図５の（Ａ）に示されているｆ
ｓとは、ノイズシェーパ１０のサンプリング周波数のこ
とである。図５の（Ａ）に示されるように、高周波側に
雑音成分が多く分布することになり、ポストフィルタ４
１を、高次のフィルタによって構成することで、図５の
（Ｂ）に示されるように、主信号成分を主とすると共
に、高周波側の雑音を減衰させることができる。
【００１１】つぎに、図４と図５を参照して、第２の従
来例の動作を説明する。Ｐビットの第１のデジタル信号
に、主信号成分を含む入力が供給されると、ノイズシェ
ーパ１２から出力される第２のデジタル信号は、図５の
（Ｃ）に示すようなスペクトラムを有する。図５の
（Ｃ）に示されるように、第２のデジタル信号が複数ビ
ットであるため、図５（Ａ）と比較して、高周波の雑音
成分は少ない。これにより、ポストフィルタ４２は、ポ
ストフィルタ４１よりも低次のフィルタ構成で、図５
（Ｂ）と同等なスペクトラムを有すことができる。
来例の動作を説明する。Ｐビットの第１のデジタル信号
に、主信号成分を含む入力が供給されると、ノイズシェ
ーパ１２から出力される第２のデジタル信号は、図５の
（Ｃ）に示すようなスペクトラムを有する。図５の
（Ｃ）に示されるように、第２のデジタル信号が複数ビ
ットであるため、図５（Ａ）と比較して、高周波の雑音
成分は少ない。これにより、ポストフィルタ４２は、ポ
ストフィルタ４１よりも低次のフィルタ構成で、図５
（Ｂ）と同等なスペクトラムを有すことができる。
【００１２】
【発明が解決しようとする課題】しかしながら、前記第
１の従来例（図３参照）においては、第１のデジタル信
号に、連続的に無信号入力が行われた場合、１ビット出
力のノイズシェーパ１０から出力される第２のデジタル
信号のスペクトラムは、図５の（Ｄ）に示されるよう
に、ある信号周波数ｆｉが出力されるため、周波数ｆｉ
の雑音が発生する。これは、１ビット出力のため、出力
値が“＋１”もしくは“−１”の値にしかならないた
め、ある信号周波数ｆｉの周期で“＋１”、“−１”が
繰り返されるためである。
１の従来例（図３参照）においては、第１のデジタル信
号に、連続的に無信号入力が行われた場合、１ビット出
力のノイズシェーパ１０から出力される第２のデジタル
信号のスペクトラムは、図５の（Ｄ）に示されるよう
に、ある信号周波数ｆｉが出力されるため、周波数ｆｉ
の雑音が発生する。これは、１ビット出力のため、出力
値が“＋１”もしくは“−１”の値にしかならないた
め、ある信号周波数ｆｉの周期で“＋１”、“−１”が
繰り返されるためである。
【００１３】具体例として、ノイズシェーパ１０を２次
のデルタシグマ変調器、サンプリング周波数を１０２４
［ＫＨｚ］とした時、第２のデジタル信号は、“＋１、
＋１、−１，−１、＋１、＋１、−１、−１”という値
が出力され、これは２５６［ＫＨｚ］の高調波の信号と
して出力される。また、高周波側に雑音成分が多く分布
することになり、ポストフィルタ４１において、高周波
側の雑音を減衰させるため、複雑なアナログ回路で構成
される高減衰度特性を有する高次のフィルタが必要とな
り、ポストフィルタ４１のアナログ回路規模が大きくな
るという問題がある。
のデルタシグマ変調器、サンプリング周波数を１０２４
［ＫＨｚ］とした時、第２のデジタル信号は、“＋１、
＋１、−１，−１、＋１、＋１、−１、−１”という値
が出力され、これは２５６［ＫＨｚ］の高調波の信号と
して出力される。また、高周波側に雑音成分が多く分布
することになり、ポストフィルタ４１において、高周波
側の雑音を減衰させるため、複雑なアナログ回路で構成
される高減衰度特性を有する高次のフィルタが必要とな
り、ポストフィルタ４１のアナログ回路規模が大きくな
るという問題がある。
【００１４】前記第２の従来例（図４参照）において
は、第２のデジタル信号が複数ビットのため、連続的に
無信号入力が行われた場合でも、第２のデジタル信号の
スペクトラムは、図５の（Ｅ）に示されるように、高周
波側の雑音も、前記第１の従来例よりも低減される。さ
らに、特定の周波数の信号は出力されないため、第１の
従来例に比べて、雑音特性は良好である。けれども、第
２のデジタル信号が複数ビットのため、複数ビットのＤ
／Ａ変換器３２の構成規模が大きくなるという問題があ
る。また、複数ビット出力のノイズシェーパ１２と、複
数ビットのＤ／Ａ変換器３２が別々のＬＳＩの場合、各
ＬＳＩの入出力端子が増大するという問題がある。
は、第２のデジタル信号が複数ビットのため、連続的に
無信号入力が行われた場合でも、第２のデジタル信号の
スペクトラムは、図５の（Ｅ）に示されるように、高周
波側の雑音も、前記第１の従来例よりも低減される。さ
らに、特定の周波数の信号は出力されないため、第１の
従来例に比べて、雑音特性は良好である。けれども、第
２のデジタル信号が複数ビットのため、複数ビットのＤ
／Ａ変換器３２の構成規模が大きくなるという問題があ
る。また、複数ビット出力のノイズシェーパ１２と、複
数ビットのＤ／Ａ変換器３２が別々のＬＳＩの場合、各
ＬＳＩの入出力端子が増大するという問題がある。
【００１５】よって本発明の目的は、ノイズシェーパが
１ビットで出力し、Ｄ／Ａ変換器、ポストフィルタの回
路規模が小さく、雑音特性に優れたＤ／Ａ変換システム
を提供することにある。
１ビットで出力し、Ｄ／Ａ変換器、ポストフィルタの回
路規模が小さく、雑音特性に優れたＤ／Ａ変換システム
を提供することにある。
【００１６】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、第１のデジタル信号を入力して、デル
タシグマ変調技術によりノイズシェーピングを行い、１
ビットの第２のデジタル信号を出力するノイズシェーパ
と、前記ノイズシェーパの出力に接続され、Ｍビット
（Ｍは２以上の整数）の第３のデジタル信号を出力する
ため、Ｎタップ（Ｎは２以上の整数）で構成された移動
平均フィルタと、前記移動平均フィルタの出力に接続さ
れ、第１のアナログ信号を出力するＭビットのＤ／Ａ変
換器と、前記ＭビットのＤ／Ａ変換器の出力に接続さ
れ、第１のアナログ信号の高周波雑音を減衰した第２の
アナログ信号を出力するポストフィルタと、を備えたこ
とを特徴とするＤ／Ａ変換システムを提供する。
めに、本発明は、第１のデジタル信号を入力して、デル
タシグマ変調技術によりノイズシェーピングを行い、１
ビットの第２のデジタル信号を出力するノイズシェーパ
と、前記ノイズシェーパの出力に接続され、Ｍビット
（Ｍは２以上の整数）の第３のデジタル信号を出力する
ため、Ｎタップ（Ｎは２以上の整数）で構成された移動
平均フィルタと、前記移動平均フィルタの出力に接続さ
れ、第１のアナログ信号を出力するＭビットのＤ／Ａ変
換器と、前記ＭビットのＤ／Ａ変換器の出力に接続さ
れ、第１のアナログ信号の高周波雑音を減衰した第２の
アナログ信号を出力するポストフィルタと、を備えたこ
とを特徴とするＤ／Ａ変換システムを提供する。
【００１７】また、本発明によるＤ／Ａ方法は、第１の
デジタル信号を入力してデルタシグマ変調技術によりオ
ーバーサンプリングしてノイズシェーピングを行い１ビ
ットの第２のデジタル信号を出力するノイズシェーパ工
程と、前記ノイズシェーパによる１ビットの第２のデジ
タル信号を入力してＭビット（Ｍは、２以上の整数）の
第３のデジタル信号を出力するＮタップ（Ｎは、２以上
の整数）のシフトレジスタで構成した移動平均フィルタ
により逐次平均値を出力する移動平均工程と、前記移動
平均フィルタによるＭビットの第３のデジタル信号を入
力して第１のアナログ信号に変換するＭビットのＤ／Ａ
変換工程と、前記ＭビットのＤ／Ａ変換器の前記第１の
アナログ信号を入力して前記第１のアナログ信号の高周
波領域を減衰した第２のアナログ信号を出力するフィル
タ工程と、を備えることを特徴とする。
デジタル信号を入力してデルタシグマ変調技術によりオ
ーバーサンプリングしてノイズシェーピングを行い１ビ
ットの第２のデジタル信号を出力するノイズシェーパ工
程と、前記ノイズシェーパによる１ビットの第２のデジ
タル信号を入力してＭビット（Ｍは、２以上の整数）の
第３のデジタル信号を出力するＮタップ（Ｎは、２以上
の整数）のシフトレジスタで構成した移動平均フィルタ
により逐次平均値を出力する移動平均工程と、前記移動
平均フィルタによるＭビットの第３のデジタル信号を入
力して第１のアナログ信号に変換するＭビットのＤ／Ａ
変換工程と、前記ＭビットのＤ／Ａ変換器の前記第１の
アナログ信号を入力して前記第１のアナログ信号の高周
波領域を減衰した第２のアナログ信号を出力するフィル
タ工程と、を備えることを特徴とする。
【００１８】また、前記Ｎタップで構成された移動平均
フィルタは、タップ数Ｎに相当するだけ互いに縦続接続
されたＮ個のＤタイプフリップフロップと、前記Ｄタイ
プフリップフロップの出力の加算を行い、結果をＭビッ
トで出力する加算器と、前記加算器の出力を、タップ数
Ｎの半分の値で減算した結果を出力するデコーダ回路と
を備えている。
フィルタは、タップ数Ｎに相当するだけ互いに縦続接続
されたＮ個のＤタイプフリップフロップと、前記Ｄタイ
プフリップフロップの出力の加算を行い、結果をＭビッ
トで出力する加算器と、前記加算器の出力を、タップ数
Ｎの半分の値で減算した結果を出力するデコーダ回路と
を備えている。
【００１９】
【発明の実施の形態】本発明の実施の形態を、図面を参
照して以下に詳細に説明する。図１に、本発明の一実施
形態のブロック図を示す。図２に、図１に示したＮタッ
プ（Ｎは２以上の整数）で構成された移動平均フィルタ
２０の一実施形態の構成図を示す。
照して以下に詳細に説明する。図１に、本発明の一実施
形態のブロック図を示す。図２に、図１に示したＮタッ
プ（Ｎは２以上の整数）で構成された移動平均フィルタ
２０の一実施形態の構成図を示す。
【００２０】図１において、ノイズシェーパ１０は第１
のデジタル信号をデルタシグマ変調により１ビットデジ
タル信号に変換して１ビットの第２のデジタル信号を出
力する。移動平均フィルタ２０は第２のデジタル信号の
ビットストリームデータに基いて移動平均データを算出
する。具体的には、ビットストリームデータのデータ値
「１」を「１」に、そのデータ値「−１」を「０」に対
応付けて、対応付けたＮタップのＮ個の値を加算して移
動平均データを生成する。Ｄ／Ａ変換器３０は、移動平
均フィルタ２０のＭビットの第３のデジタル信号出力を
デジタル信号をアナログ信号に変換して第１のアナログ
信号を出力する。また、ポストフィルタ４０は第１のア
ナログ信号を入力し、簡単な６ｄＢ又は１２ｄＢ程度の
傾斜特性を有する高域周波数成分を減衰するフィルタに
よって第２のアナログ信号を出力する。
のデジタル信号をデルタシグマ変調により１ビットデジ
タル信号に変換して１ビットの第２のデジタル信号を出
力する。移動平均フィルタ２０は第２のデジタル信号の
ビットストリームデータに基いて移動平均データを算出
する。具体的には、ビットストリームデータのデータ値
「１」を「１」に、そのデータ値「−１」を「０」に対
応付けて、対応付けたＮタップのＮ個の値を加算して移
動平均データを生成する。Ｄ／Ａ変換器３０は、移動平
均フィルタ２０のＭビットの第３のデジタル信号出力を
デジタル信号をアナログ信号に変換して第１のアナログ
信号を出力する。また、ポストフィルタ４０は第１のア
ナログ信号を入力し、簡単な６ｄＢ又は１２ｄＢ程度の
傾斜特性を有する高域周波数成分を減衰するフィルタに
よって第２のアナログ信号を出力する。
【００２１】図１に示す１ビット出力のノイズシェーパ
１０は、図３に示した第１の従来例と同様の動作を行
い、オーバサンプリングすることにより１ビット出力と
することができる。つぎに、本実施形態では、ノイズシ
ェーパ１０から出力される１ビットの第２のデジタル信
号を入力し、Ｎタップ（Ｎは、２以上の整数）のシフト
レジスタのシフターと加算器とデコーダで構成されて、
Ｍビット（Ｍは、２以上の整数）の第３のデジタル信号
を出力する移動平均フィルタ２０と、Ｍビットの第３の
デジタル信号を入力し、第１のアナログ信号を出力する
Ｄ／Ａ変換器３０と、第１のアナログ信号を入力し、第
１のアナログ信号の高周波雑音を減衰させた第２のアナ
ログ信号を出力するポストフィルタ４０とを備えてい
る。
１０は、図３に示した第１の従来例と同様の動作を行
い、オーバサンプリングすることにより１ビット出力と
することができる。つぎに、本実施形態では、ノイズシ
ェーパ１０から出力される１ビットの第２のデジタル信
号を入力し、Ｎタップ（Ｎは、２以上の整数）のシフト
レジスタのシフターと加算器とデコーダで構成されて、
Ｍビット（Ｍは、２以上の整数）の第３のデジタル信号
を出力する移動平均フィルタ２０と、Ｍビットの第３の
デジタル信号を入力し、第１のアナログ信号を出力する
Ｄ／Ａ変換器３０と、第１のアナログ信号を入力し、第
１のアナログ信号の高周波雑音を減衰させた第２のアナ
ログ信号を出力するポストフィルタ４０とを備えてい
る。
【００２２】さらに、Ｎタップで構成された移動平均フ
ィルタ２０は、図２に示すように、タップ数Ｎに相当す
るだけ互いに縦続接続されたＮ個のＤタイプフリップフ
ロップ２２（１〜Ｎ）と、Ｄタイプフリップフロップ２
２（１〜Ｎ）の出力を加算し、Ｍビットの加算結果を出
力する加算器２３と、加算器２３の出力結果を、タップ
数Ｎの半分の値で減算した結果をＭビットで出力するデ
コーダ回路２４とを備えている。
ィルタ２０は、図２に示すように、タップ数Ｎに相当す
るだけ互いに縦続接続されたＮ個のＤタイプフリップフ
ロップ２２（１〜Ｎ）と、Ｄタイプフリップフロップ２
２（１〜Ｎ）の出力を加算し、Ｍビットの加算結果を出
力する加算器２３と、加算器２３の出力結果を、タップ
数Ｎの半分の値で減算した結果をＭビットで出力するデ
コーダ回路２４とを備えている。
【００２３】次に、第１図に示したＤ／Ａ変換システム
の動作を以下に説明する。
の動作を以下に説明する。
【００２４】ノイズシェーパ１０の１ビットの出力信号
である第２のデジタル信号を、移動平均フィルタ２０に
入力する。移動平均フィルタ２０は、サンプリング周波
数ｆｓをＣＬＫとした、タップ数Ｎに相当するだけ互い
に縦続接続されたＮ個のＤタイプフリップフロップ２２
（１〜Ｎ）に、第２のデジタル信号が“＋１”の時は
“１”、第２のデジタル信号が“−１”のときは“０”
として取り込む。取り込んだ結果を、Ｎビットの信号Ａ
ＤＤＩＮ［１］，［２］−−［Ｎ−１］，［Ｎ］とし
て、サンプリング周期毎に加算器２３に出力する。加算
器２３では、ＡＤＤＩＮ［１］，［２］−−［Ｎ−
１］，［Ｎ］の各ビットの隣接したビットの加算を行
い、Ｍビットの加算結果信号の、ＡＤＤＯＵＴ［１］，
［２］−−［Ｍ−１］，［Ｍ］を出力する。ＡＤＤＯＵ
Ｔ［１］，［２］−−［Ｍ−１］，［Ｍ］を入力するデ
コーダ回路２４で、入力した値から、タップ数Ｎの半分
の値で減算を行い、その結果を、Ｍビットの第３のデジ
タル信号として出力を行い、ＭビットのＤ／Ａ変換器３
０に入力された後、ポストフィルタ４０で高周波雑音を
減衰させる。
である第２のデジタル信号を、移動平均フィルタ２０に
入力する。移動平均フィルタ２０は、サンプリング周波
数ｆｓをＣＬＫとした、タップ数Ｎに相当するだけ互い
に縦続接続されたＮ個のＤタイプフリップフロップ２２
（１〜Ｎ）に、第２のデジタル信号が“＋１”の時は
“１”、第２のデジタル信号が“−１”のときは“０”
として取り込む。取り込んだ結果を、Ｎビットの信号Ａ
ＤＤＩＮ［１］，［２］−−［Ｎ−１］，［Ｎ］とし
て、サンプリング周期毎に加算器２３に出力する。加算
器２３では、ＡＤＤＩＮ［１］，［２］−−［Ｎ−
１］，［Ｎ］の各ビットの隣接したビットの加算を行
い、Ｍビットの加算結果信号の、ＡＤＤＯＵＴ［１］，
［２］−−［Ｍ−１］，［Ｍ］を出力する。ＡＤＤＯＵ
Ｔ［１］，［２］−−［Ｍ−１］，［Ｍ］を入力するデ
コーダ回路２４で、入力した値から、タップ数Ｎの半分
の値で減算を行い、その結果を、Ｍビットの第３のデジ
タル信号として出力を行い、ＭビットのＤ／Ａ変換器３
０に入力された後、ポストフィルタ４０で高周波雑音を
減衰させる。
【００２５】ノイズシェーパ１０の１ビットの出力信号
である第２のデジタル信号のスペクトラムは、第１の従
来例と同様、図５の（Ｄ）に示すようなスペクトラムと
なり、ある信号周波数ｆｉが出力されるため、周波数ｆ
ｉの雑音が発生する。
である第２のデジタル信号のスペクトラムは、第１の従
来例と同様、図５の（Ｄ）に示すようなスペクトラムと
なり、ある信号周波数ｆｉが出力されるため、周波数ｆ
ｉの雑音が発生する。
【００２６】この周波数ｆｉを移動平均フィルタで減衰
させるためには、ノイズシェーパ１０のサンプリング周
波数をｆｓとすると、（ｆｉ／ｆｓ）×ｎ（ｎは整数）
で求められる値のタップ数Ｎで移動平均フィルタを構成
することにより、ｆｉの周波数成分を簡易な特性で削除
することができる。
させるためには、ノイズシェーパ１０のサンプリング周
波数をｆｓとすると、（ｆｉ／ｆｓ）×ｎ（ｎは整数）
で求められる値のタップ数Ｎで移動平均フィルタを構成
することにより、ｆｉの周波数成分を簡易な特性で削除
することができる。
【００２７】具体例として、第１のデジタル信号に、連
続的に無信号入力が行われた場合、ノイズシェーパ１０
を２次のデルタシグマ変調器、サンプリング周波数を１
０２４［ＫＨｚ］とした時、第２のデジタル信号には、
“＋１、＋１、−１，−１、＋１、＋１、−１、−１”
という値が出力され、これは２５６［ＫＨｚ］の高調波
の信号として出力される。移動平均フィルタ２０のタッ
プ数を、（２５６／１０２４）×１６＝４タップとした
時、Ｄタイプフリップフロップ２２（１〜４）の値は常
に、“＋１”が２個、“０”が２個となるため、加算器
２３の出力ＡＤＤＯＵＴ［４：１］は常に“＋２”の値
が出力される。そして、デコーダ回路２４により、第３
のデジタル信号は、＋２−（タップ数４／２）＝０とな
り、常に“０”の値となるため、２５６［ＫＨｚ］の信
号成分は削除される。図５の（Ｆ）に、移動平均フィル
タ２０の出力である、第３のデジタル信号のスペクトラ
ムを示すが、２５６［ＫＨｚ］の信号成分は減衰され、
さらに、高周波雑音も減衰される。
続的に無信号入力が行われた場合、ノイズシェーパ１０
を２次のデルタシグマ変調器、サンプリング周波数を１
０２４［ＫＨｚ］とした時、第２のデジタル信号には、
“＋１、＋１、−１，−１、＋１、＋１、−１、−１”
という値が出力され、これは２５６［ＫＨｚ］の高調波
の信号として出力される。移動平均フィルタ２０のタッ
プ数を、（２５６／１０２４）×１６＝４タップとした
時、Ｄタイプフリップフロップ２２（１〜４）の値は常
に、“＋１”が２個、“０”が２個となるため、加算器
２３の出力ＡＤＤＯＵＴ［４：１］は常に“＋２”の値
が出力される。そして、デコーダ回路２４により、第３
のデジタル信号は、＋２−（タップ数４／２）＝０とな
り、常に“０”の値となるため、２５６［ＫＨｚ］の信
号成分は削除される。図５の（Ｆ）に、移動平均フィル
タ２０の出力である、第３のデジタル信号のスペクトラ
ムを示すが、２５６［ＫＨｚ］の信号成分は減衰され、
さらに、高周波雑音も減衰される。
【００２８】また第２の従来例と比較しても、Ｍビット
入力のＤ／Ａ変換器３０は、第２の従来例に示したＰビ
ット入力のＤ／Ａ変換器３２と同じ場合、つまりＭ＝Ｐ
の場合、本発明では移動平均フィルタ２０を通過する
分、高周波側の雑音は減衰される。実際は、第２の従来
例と同等のスペクトラムが得られればよいので、Ｍ＜Ｐ
の関係でＤ／Ａ変換器３０を構成できるため、第２の従
来例のＤ／Ａ変換器３２よりも回路規模を小さくするこ
とが可能である。具体的には、ｍは１４ビット以上、Ｍ
は８ビット以下が好ましい。
入力のＤ／Ａ変換器３０は、第２の従来例に示したＰビ
ット入力のＤ／Ａ変換器３２と同じ場合、つまりＭ＝Ｐ
の場合、本発明では移動平均フィルタ２０を通過する
分、高周波側の雑音は減衰される。実際は、第２の従来
例と同等のスペクトラムが得られればよいので、Ｍ＜Ｐ
の関係でＤ／Ａ変換器３０を構成できるため、第２の従
来例のＤ／Ａ変換器３２よりも回路規模を小さくするこ
とが可能である。具体的には、ｍは１４ビット以上、Ｍ
は８ビット以下が好ましい。
【００２９】
【発明の効果】以上、説明したように本発明によれば、
ノイズシェーパによって１ビットで出力して、高域成分
を強調し、その後の処理が簡易となり、移動平均フィル
タ、Ｄ／Ａ変換器、ポストフィルタの回路規模が小さ
く、雑音特性に優れているという効果を有する。
ノイズシェーパによって１ビットで出力して、高域成分
を強調し、その後の処理が簡易となり、移動平均フィル
タ、Ｄ／Ａ変換器、ポストフィルタの回路規模が小さ
く、雑音特性に優れているという効果を有する。
【図１】本発明のＤ／Ａ変換システムの一実施形態を示
すブロック図である。
すブロック図である。
【図２】本発明の図１に示した移動平均フィルタ２０の
回路構成図である。
回路構成図である。
【図３】第１の従来例の構成を示すブロック図である。
【図４】第２の従来例の構成を示すブロック図である。
【図５】本発明、第１の従来例、第２の従来例によるＤ
／Ａ変換システムの動作説明図である。
／Ａ変換システムの動作説明図である。
１０，１１ ノイズシェーパ ２０ 移動平均フィルタ ２２（１〜Ｎ） ＤＦＦ ２３ 加算器 ２４ デコーダ回路 ３０，３１，３２ Ｄ／Ａ変換器 ４０，４１，４２ ポストフィルタ
Claims (5)
- 【請求項１】 第１のデジタル信号を入力して、デルタ
シグマ変調技術によりノイズシェーピングを行って１ビ
ットの第２のデジタル信号を出力するノイズシェーパ
と、前記ノイズシェーパの１ビットの第２のデジタル信
号出力を入力してＭビット（Ｍは、２以上の整数）の第
３のデジタル信号を出力するためＮタップ（Ｎは、２以
上の整数）で構成された移動平均フィルタと、前記移動
平均フィルタのＭビットの第３のデジタル信号出力を入
力して第１のアナログ信号を出力するＭビットのＤ／Ａ
変換器と、前記ＭビットのＤ／Ａ変換器の前記第１のア
ナログ信号出力を入力して前記第１のアナログ信号の高
周波雑音を減衰した第２のアナログ信号を出力するポス
トフィルタと、を備えることを特徴とするＤ／Ａ変換シ
ステム。 - 【請求項２】 前記Ｎタップで構成された移動平均フィ
ルタは、タップ数Ｎに相当するだけ互いに縦続接続され
たＮ個のＤタイプフリップフロップと、前記Ｄタイプフ
リップフロップの出力を加算する加算器と、前記加算器
の出力をデコードするデコーダ回路とを備えることを特
徴とする請求項１記載のＤ／Ａ変換システム。 - 【請求項３】 前記デコーダ回路は、前記Ｍビットで入
力された値から、タップ数Ｎの半分の値で減算した結果
を出力する回路を備えたことを特徴とする請求項１又は
２記載のＤ／Ａ変換システム。 - 【請求項４】 第１のデジタル信号を入力してデルタシ
グマ変調技術によりオーバーサンプリングしてノイズシ
ェーピングを行い１ビットの第２のデジタル信号を出力
するノイズシェーパ工程と、前記ノイズシェーパによる
１ビットの第２のデジタル信号を入力してＭビット（Ｍ
は、２以上の整数）の第３のデジタル信号を出力するＮ
タップ（Ｎは、２以上の整数）のシフトレジスタで構成
した移動平均フィルタにより逐次平均値を出力する移動
平均工程と、前記移動平均フィルタによるＭビットの第
３のデジタル信号を入力して第１のアナログ信号に変換
するＭビットのＤ／Ａ変換工程と、前記ＭビットのＤ／
Ａ変換器の前記第１のアナログ信号を入力して前記第１
のアナログ信号の高周波領域を減衰した第２のアナログ
信号を出力するフィルタ工程と、を備えることを特徴と
するＤ／Ａ変換方法。 - 【請求項５】 前記移動平均工程は、１ビットのデジタ
ル信号を従属接続のシフトレジスタで順次シフトし、該
シフトレジスタのそれぞれの出力をＮタップの加算器で
加算し、前記加算器の出力をデコーダ回路でＭビットの
データに変換することを特徴とするＤ／Ａ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30268699A JP3420134B2 (ja) | 1999-10-25 | 1999-10-25 | Ｄ／ａ変換システムとｄ／ａ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30268699A JP3420134B2 (ja) | 1999-10-25 | 1999-10-25 | Ｄ／ａ変換システムとｄ／ａ変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127638A true JP2001127638A (ja) | 2001-05-11 |
| JP3420134B2 JP3420134B2 (ja) | 2003-06-23 |
Family
ID=17911983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30268699A Expired - Fee Related JP3420134B2 (ja) | 1999-10-25 | 1999-10-25 | Ｄ／ａ変換システムとｄ／ａ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420134B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235266A (ja) * | 2011-04-28 | 2012-11-29 | Yamaha Corp | 信号処理装置 |
| JP2015198370A (ja) * | 2014-04-01 | 2015-11-09 | ローム株式会社 | Δσｄ／ａコンバータおよびそれを用いた信号処理回路および電子機器 |
| US10056915B2 (en) | 2015-07-16 | 2018-08-21 | Semiconductor Components Industries, Llc | Digital-to-analog converter |
-
1999
- 1999-10-25 JP JP30268699A patent/JP3420134B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012235266A (ja) * | 2011-04-28 | 2012-11-29 | Yamaha Corp | 信号処理装置 |
| JP2015198370A (ja) * | 2014-04-01 | 2015-11-09 | ローム株式会社 | Δσｄ／ａコンバータおよびそれを用いた信号処理回路および電子機器 |
| US10056915B2 (en) | 2015-07-16 | 2018-08-21 | Semiconductor Components Industries, Llc | Digital-to-analog converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3420134B2 (ja) | 2003-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| US5357252A (en) | Sigma-delta modulator with improved tone rejection and method therefor | |
| Friedman | The structure of the limit cycles in sigma delta modulation | |
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US6975257B2 (en) | Sigma-delta modulation | |
| US7119726B2 (en) | Error feedback structure for delta-sigma modulators with improved stability | |
| JP3785361B2 (ja) | Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ | |
| JP3636130B2 (ja) | トレリス型ノイズシェイピング変調器 | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| WO2016193677A1 (en) | Digital to analogue conversion | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| WO2018109992A1 (ja) | デルタシグマ変調器、電子装置、および、デルタシグマ変調器の制御方法 | |
| Liu et al. | 24-bit low-power low-cost digital audio sigma-delta DAC | |
| JP2000341129A (ja) | 信号処理装置 | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 | |
| JPH073953B2 (ja) | コード変換器 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JPH0613906A (ja) | Σ−δ変調器 | |
| US20060049970A1 (en) | Sigma-delta modulation | |
| KR100878250B1 (ko) | 시그마-델타 펄스 폭 변조기 및 시그마-델타 변조기 | |
| JPH11308110A (ja) | デルタシグマ型アナログデジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |