JP2006108892A - 利得制御機能付きデルタシグマ変調回路 - Google Patents

Abstract

【課題】 可変利得増幅器の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器の設定レベルに最適なダイナミックレンジを得る。
【解決手段】 可変利得増幅器１と、可変利得増幅器１の利得を制御する制御手段と、可変利得増幅器１の出力を入力とするデルタシグマ変調器３と、デルタシグマ変調器３の出力を入力とするフィルタ回路４とを設け、可変利得増幅器１の制御手段により、デルタシグマ変調器３の利得制御を行う。
【選択図】 図１

Description

本発明は、デルタシグマ変調回路に関し、特に可変利得増幅器の設定レベルに応じて最適なＳ／Ｎを得るようにした利得制御機能付きデルタシグマ変調回路に関するものである。

従来より、デルタシグマ変調器を用いたシステムが知られており、デジタル・オーディオ機器向けのＡ／Ｄ変換回路およびＤ／Ａ変換回路などに使用されている。また、可変利得増幅器で信号レベルを調節した後、デルタシグマ変調器に入力するシステムや、さらにはＡＧＣ（自動利得制御）回路を構成することにより、信号レベルを適切なレベルに調整した後、デルタシグマ変調するシステムが用いられている。

図１２に、第１の従来例として、可変利得増幅器付きの単一段の１次デルタシグマ変調器を用いたデルタシグマ変調回路の構成を示す。

外部信号は、まず可変利得増幅器１に入力される。可変利得増幅器１は、ＤＳＰ（デジタル信号処理回路）２から出力される制御信号ＣＳ１によって利得が制御される。

１次デルタシグマ変調器３は、可変利得増幅器１の出力信号Ｘから、帰還参照レベル（＋Ｖ_REFまたは−Ｖ_REF）を加減算器８で減じた信号を入力とする積分器９と、この積分器９の出力を所定ビットに量子化する量子化器６と、この量子化器６のデジタル出力Ｙから上記帰還参照レベルを生成するレベル固定帰還回路３１とから構成される。また、積分回路５は、積分器９と加減算器８とで構成されている。

デルタシグマ変調器３の出力信号Ｙは、フィルタ回路４に入力されて、必要な信号帯域が取り出される。なお、図１２において、符号Ｑは局部量子化器６の前後で発生した量子化誤差を表している。

このようなデルタシグマ変調回路において、デルタシグマ変調器３の出力信号Ｙに含まれるノイズ成分を低減するために、デルタシグマ変調器３での利得を１／Ａ（Ａは１より大きい任意の数値）に絞る方法が用いられる。これは、図１２のデルタシグマ変調器３が、入力信号振幅レベルＸに対して図１３のようなノイズ特性を有することを考慮した結果である。図１３の曲線は、デルタシグマ変調器３における入力信号振幅レベルＸに対する出力信号振幅レベルＹが含む量子化ノイズレベルの特性を示している。デルタシグマ変調器３では、図１３に示すように、デルタシグマ変調器３への入力信号振幅レベルＸが帰還参照レベルＶ_REFに近くなると、出力信号振幅レベルＹが含む量子化ノイズレベルが大きくなる「過負荷」と呼ばれる状態になる。そこで、入力信号Ｘの正負の最大振幅レベルが正負の帰還参照レベル（±Ｖ_REF）に対して１／Ａになるように、帰還参照レベルの値を設定する。例えば、過負荷レベルが０．８Ｖ_REFで入力信号振幅レベルＸの最大値がＸ_MAXである場合、以下のように設定する。

Ｖ_REF＝Ｘ_MAX÷０．８＝１．２５・Ｘ_MAX （１）
この場合、デルタシグマ変調器３の利得（１／Ａ）は、以下の値となる。

Ｘ_MAX÷（１．２５・Ｖａ）＝０．８ （２）
このように、デルタシグマ変調器３の利得を１／Ａに絞り、過負荷状態になることを防ぐ。そのかわり、後段のフィルタ回路４に利得Ａ（スケーリング係数とよぶ）を与えることにより、デルタシグマ変調器３において制限された利得を補償することが可能である。このようなスケーリングを行うことにより、効果的にノイズを低減することができる。式（１）、（２）の例では、スケーリング係数Ａ＝１．２５となる。

可変利得増幅器１は、ＤＳＰ２からの制御信号ＣＳ１により任意の利得を設定できる。ここでは例として、可変利得増幅器１の入力信号振幅レベルの最大値がＶ_MAX、可変利得増幅器１の利得をＧａ、スケーリング係数をＡａとした場合を考える。

このとき、デルタシグマ変調器３に入力信号振幅レベルＸの最大値をＸ_MAXとおくと、
Ｘ_MAX＝Ｖ_MAX・Ｇａ
となり、図１２に示したデルタシグマ変調器３の出力信号振幅レベルＹは、スケーリング係数をＡとおくと、以下の伝達関数で表すことができる。

Ｙ＝Ｘ_MAX／Ａａ＋（１−Ｚ^-1）Ｑ
＝Ｖ_MAX・Ｇａ／Ａａ＋（１−Ｚ^-1）Ｑ （３）
フィルタ回路４の出力Ｄｏｕｔは、次の関数として表される。

Ｄｏｕｔ＝Ｙ・Ａａ
＝Ｖ_MAX・Ｇａ＋（１−Ｚ^-1）Ｑ・Ａａ （４）
式（４）の結果から、デルタシグマ変調器３の出力信号中に含まれる量子化ノイズはスケーリング係数Ａａに比例しており、量子化ノイズを低減するには、スケーリング係数Ａａをできるだけ小さく設定する必要があることがわかる。図１２においては、デルタシグマ変調器３のスケーリング係数は、デルタシグマ変調器３に入力される最大信号振幅レベルすなわちＶ_MAX・Ｇａの信号が入力されても過負荷状態にならないように設定される。

図１４に第２の従来例として、ＡＧＣ回路付き単一段の１次デルタシグマ変調器３を用いたＡ／Ｄ変換回路のブロック図を示す。このＡ／Ｄ変換回路は、ＡＧＣ回路１２、デルタシグマ変調器３およびデジタルフィルタ回路１３から構成される。

外部アナログ入力信号は、まずＡＧＣ回路１２に入力される。ＡＧＣ回路１２は、アナログ信号を入力とし、制御信号ＣＳ５により増幅率が変化する可変利得増幅器１と、可変利得増幅器１の出力信号の振幅を検出して出力するレベル検出回路１５と、基準レベルを出力する基準レベル発生器１６と、レベル検出回路１５の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器１への制御信号ＣＳ５を出力する比較器１４とから構成され、アナログ入力信号のレベルが変化した際にも、信号レベルのピーク値を±Ｖ１に保持して可変利得増幅器１から出力するように機能する。

１次デルタシグマ変調器３は、ＡＧＣ回路１２の出力信号から、帰還参照レベル（＋Ｖ_REFまたは−Ｖ_REF）を加減算器８で減じた信号を入力とする積分器９と、この積分器９の出力を１ビットデジタル信号に量子化する量子化器６と、この量子化器６のデジタル出力Ｙから上記帰還参照レベルを生成するレベル固定帰還回路３１から構成される。また、積分回路５は、積分器９と加減算器８とで構成され、レベル固定帰還回路３１は、１ビットＤＡ変換器で構成されている。デルタシグマ変調器３の１ビット出力信号Ｙは、デジタル符号としてデジタルフィルタ回路１３に入力され、アナログ入力信号成分に相当する低周波成分が取り出され、かつ所定のビット数のデジタルデータに変換される。

上記デルタシグマ変調型Ａ／Ｄ変換回路のスケーリング係数はＡ（Ａは１より大きい任意の数値）に設定されている。ここで、スケーリング係数Ａは、上述したように、ＡＧＣ回路１２の出力保持レベルが帰還参照レベルに対して１／Ａになるように、帰還参照レベルの大きさを設定することによって実現する。また、デジタルフィルタ回路１３の利得Ａは、そのインパルス応答係数に利得を持たせることによって実現する。

なお、図１４において、符号Ｑは局部量子化器６の前後で発生した量子化誤差を表している。

図１４において、ＡＧＣ回路１２の出力保持レベルは、ＡＧＣ回路１２の出力に必要とされるダイナミックレンジに応じて決定される。このため、複数の保持振幅レベルを切り替えて使用されることが多い。上記のようなＡＧＣ回路１２の出力保持振幅レベル切替機能を備えたデルタシグマ変調型量子化器の場合、デルタシグマ変調器３の帰還参照レベル、すなわちスケーリング係数Ａは、過負荷状態にならないように、ＡＧＣ回路１２の出力保持レベルの最大値に合わせて設定される。
特開平０８−０１８４５７号公報

第１の従来例である図１２に示した可変利得増幅器付き単一段の１次デルタシグマ変調器３を用いたデルタシグマ変調回路において、可変利得増幅器１の利得をＧａ，Ｇｂ，Ｇｃと切り替えた場合を考える。デルタシグマ変調器３のスケーリング係数Ａは、入力信号振幅レベルＸの最大値であるＶ_MAX・Ｇａに合わせて設定され、その値をＡａ固定とすると、３つの利得設定Ｇａ，Ｇｂ，Ｇｃに対するフィルタ回路４の出力Ｄｏｕｔは、次の関数で表される。

まず、１次デルタシグマ変調器３の出力をそれぞれＹａ、Ｙｂ、Ｙｃとすると、
Ｙａ＝Ｖ_MAX・Ｇａ／Ａａ＋（１−Ｚ^-1）Ｑ （５）
Ｙｂ＝Ｖ_MAX・Ｇｂ／Ａａ＋（１−Ｚ^-1）Ｑ （６）
Ｙｃ＝Ｖ_MAX・Ｇｃ／Ａａ＋（１−Ｚ^-1）Ｑ （７）
となる。

デジタルフィルタ回路１３の出力をそれぞれＤｏｕｔａ、Ｄｏｕｔｂ、Ｄｏｕｔｃとすると、
Ｄｏｕｔａ＝Ｖ_MAX・Ｇａ＋（１−Ｚ^-1）Ｑ・Ａａ （８）
Ｄｏｕｔｂ＝Ｖ_MAX・Ｇｂ＋（１−Ｚ^-1）Ｑ・Ａａ （９）
Ｄｏｕｔｃ＝Ｖ_MAX・Ｇｃ＋（１−Ｚ^-1）Ｑ・Ａａ （１０）
となる。

式（８）〜（１０）を比較すると、信号成分である利得設定Ｇａ〜Ｇｃが異なるにも関わらず量子化ノイズ成分である（１−Ｚ^-1）Ｑ・Ａａは一定である。この様子を図１５に示す。図１５は、デルタシグマ変調器３の入力信号振幅レベルＸに対する出力信号振幅レベルＹおよび出力信号振幅レベルＹに含まれるノイズレベルを示している。可変利得増幅器１の利得をＧａに対してＧｂ，Ｇｃと下げることにより、信号レベルと量子化ノイズレベルとの差が小さくなるため、ダイナミックレンジが減少することがわかる。

つぎに、第２の従来例である図１４に示したＡＧＣ回路付き単一段の１次デルタシグマ変調器を用いたＡ／Ｄ変換回路において、ＡＧＣ回路１２がＤＳＰ２からの制御信号ＣＳ１によって３つの出力保持振幅レベルを切り替える機能を備えている場合を考える。

図１６に３つの出力保持振幅レベル切替機能を備えたＡＧＣ回路１２の入力信号振幅レベルに対する出力振幅レベル依存性を示す。この場合、図１４のＡＧＣ機能付Ａ／Ｄ変換回路において、デルタシグマ変調器３のスケーリング係数Ａは、出力保持振幅レベルの最大値であるＶ１に合わせて設定され、その値をＡ１固定とすると、３つの出力保持振幅レベルＶ１，Ｖ２，Ｖ３に対するデジタルフィルタ回路１３の出力Ｄｏｕｔは、次の関数で表される。

まず、１次デルタシグマ変調器３の出力をそれぞれＹ１、Ｙ２、Ｙ３とすると、
Ｙ１＝Ｖ１／Ａ１＋（１−Ｚ^-1）Ｑ （１１）
Ｙ２＝Ｖ２／Ａ１＋（１−Ｚ^-1）Ｑ （１２）
Ｙ３＝Ｖ３／Ａ１＋（１−Ｚ^-1）Ｑ （１３）
となる。

デジタルフィルタ回路１３の出力をそれぞれＤｏｕｔ１、Ｄｏｕｔ２、Ｄｏｕｔ３とすると、
Ｄｏｕｔ１＝Ｖ１＋（１−Ｚ^-1）Ｑ・Ａ１ （１４）
Ｄｏｕｔ２＝Ｖ２＋（１−Ｚ^-1）Ｑ・Ａ１ （１５）
Ｄｏｕｔ３＝Ｖ３＋（１−Ｚ^-1）Ｑ・Ａ１ （１６）
となる。

式（１４）〜（１６）を比較すると、信号成分であるＶ１〜Ｖ３が異なるにも関わらず量子化ノイズ成分である（１−Ｚ^-1）Ｑ・Ａ１は一定である。この様子を図１７に示す。図１７は、デルタシグマ変調器３の入力信号振幅レベルＸに対する出力信号振幅レベルＹおよび出力信号振幅レベルＹに含まれるノイズレベルを示している。出力保持振幅レベルをＶ１に対してＶ２，Ｖ３と下げることにより、信号レベルと量子化ノイズレベルとの差が小さくなるため、ダイナミックレンジが減少することがわかる。

本発明は、上記した問題点を解決するもので、可変利得増幅器の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器の設定レベルに最適なダイナミックレンジを得ることができる利得制御機能付きデルタシグマ変調回路を提供することを目的とする。

上記課題を解決するために、第１の発明の利得制御機能付きデルタシグマ変調回路は、可変利得増幅器と、可変利得増幅器の利得を制御する制御手段と、デルタシグマ変調器とを備え、制御手段によりデルタシグマ変調器の利得制御を行うことを特徴とする。

第２の発明の利得制御機能付きデルタシグマ変調回路は、可変利得増幅器と、可変利得増幅器の利得を制御する制御手段と、デルタシグマ変調器と、フィルタ回路とを備え、制御手段によりデルタシグマ変調器の利得制御およびフィルタ回路の利得制御を行うことを特徴とする。

第３の発明の利得制御機能付きデルタシグマ変調回路は、可変利得増幅器と、可変利得増幅器の利得を制御する制御手段と、可変利得増幅器の出力を入力とするデルタシグマ変調器と、フィルタ回路を備え、
デルタシグマ変調器は、入力信号と第１の帰還参照レベルとを入力とする第１の積分回路と、第１の積分回路の出力を量子化する第１の局部量子化器と、第１の局部量子化器の出力から第１の帰還参照レベルを生成する第１の変換器とからなる初段のデルタシグマ変調型量子化ループと、前段のデルタシグマ変調型量子化ループ内の任意の位置から出力される信号からなる量子化ループ間信号と第２の帰還参照レベルとを入力とする第２の積分回路と、第２の積分回路の出力をデジタル信号に量子化する第２の局部量子化器と、第２の局部量子化器のデジタル出力から第２の帰還参照レベルを生成する第２の変換器とからなり、初段のデルタシグマ変調型量子化ループに対して縦続接続される一つもしくは複数の２段目以降のデルタシグマ変調型量子化ループと、初段および２段目以降のデルタシグマ変調型量子化ループについて、各段のデルタシグマ変調型量子化ループの局部量子化器の出力を遅延器で遅延させた出力と次段のデルタシグマ変調型量子化ループの局部量子化器の出力を微分器で微分した出力とを加算した値を出力信号とするノイズ除去回路とからなる縦続型デルタシグマ変調器から構成され、制御手段により、デルタシグマ変調器の利得制御およびノイズ除去回路の利得制御を行うことを特徴とする。

上記第１の発明の利得制御機能付きデルタシグマ変調回路においては、制御手段は、可変利得増幅器の出力信号の振幅を検出して出力するレベル検出回路と、レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器およびデルタシグマ変調器の利得を制御する制御信号をそれぞれ出力して可変利得増幅器およびデルタシグマ変調器の利得制御を実現することが好ましい。

上記第２の発明の利得制御機能付きデルタシグマ変調回路においては、制御手段は、可変利得増幅器の出力信号の振幅を検出して出力するレベル検出回路と、レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器、デルタシグマ変調器およびフィルタ回路の利得を制御する制御信号をそれぞれ出力して可変利得増幅器、デルタシグマ変調器およびフィルタ回路の利得制御を実現することが好ましい。

上記第３の発明の利得制御機能付きデルタシグマ変調回路においては、制御手段は、可変利得増幅器の出力信号の振幅を検出して出力するレベル検出回路と、レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器、デルタシグマ変調器およびノイズ除去回路の利得を制御する制御信号をそれぞれ出力して可変利得増幅器、デルタシグマ変調器およびノイズ除去回路の利得制御を実現することが好ましい。

上記第１の発明の利得制御機能付きデルタシグマ変調回路においては、フィルタ回路を備え、制御手段は、フィルタ回路の出力信号の振幅を検出して出力するレベル検出回路と、レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器およびデルタシグマ変調器の利得を制御する制御信号をそれぞれ出力して可変利得増幅器およびデルタシグマ変調器の利得制御を実現することが好ましい。

上記第２の発明の利得制御機能付きデルタシグマ変調回路においては、 制御手段は、フィルタ回路の出力信号の振幅を検出して出力するレベル検出回路と、レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器、デルタシグマ変調器およびフィルタ回路の利得を制御する制御信号をそれぞれ出力して可変利得増幅器、デルタシグマ変調器およびフィルタ回路の利得制御を実現することが好ましい。

上記第３の発明の利得制御機能付きデルタシグマ変調回路においては、制御手段は、フィルタ回路の出力信号の振幅を検出して出力するレベル検出回路と、レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器、デルタシグマ変調器およびノイズ除去回路の利得を制御する制御信号をそれぞれ出力して可変利得増幅器、デルタシグマ変調器およびノイズ除去回路の利得制御を実現することが好ましい。

上記第１の発明の利得制御機能付きデルタシグマ変調回路においては、 デルタシグマ変調器が帰還参照レベルを生成する回路を備え、帰還参照レベルを切り替えることによりデルタシグマ変調器の利得制御を実現することが好ましい。

上記第２の発明の利得制御機能付きデルタシグマ変調回路においては、フィルタ回路が増幅器とフィルタ器とを備え、増幅器の利得を切り替えることによりフィルタ回路の利得制御を実現することが好ましい。

以上に述べたように、デルタシグマ変調回路において、可変利得増幅器と、可変利得増幅器の利得を制御する制御手段と、デルタシグマ変調器とを備え、制御手段によりデルタシグマ変調器の利得制御を行うことにより、可変利得増幅器の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器の設定レベルに最適なダイナミックレンジを得ることができる利得制御機能付きデルタシグマ変調回路が実現できる。

以下、本発明の実施の形態を、図面を参照しながら説明する。

図１に、実施の形態１として、可変利得増幅器付きの単一段の１次デルタシグマ変調器を用いたデルタシグマ変調回路の構成を示す。

外部信号は、まず可変利得増幅器１に入力される。可変利得増幅器１は、ＤＳＰ（デジタル信号処理回路）２から出力される制御信号ＣＳ１によって利得が制御される。

１次デルタシグマ変調器３は、可変利得増幅器１の出力信号から、帰還参照レベル（＋Ｖ_REFまたは−Ｖ_REF）を加減算器８で減じた信号を入力とする積分器９と、この積分器９の出力を所定ビットに量子化する量子化器６と、この量子化器６のデジタル出力Ｙから上記帰還参照レベルを生成するレベル可変帰還回路７とから構成される。また、積分回路５は、積分器９と加減算器８とで構成されている。

デルタシグマ変調器３の出力信号は、フィルタ回路４に入力されて、必要な信号帯域が取り出される。フィルタ回路４は、増幅器１１とフィルタ器１０とから構成される。なお、図１において、符号Ｑは局部量子化器６の前後で発生した量子化誤差を表している。

上記デルタシグマ変調器３のスケーリング係数はＡ（Ａは１より大きい任意の数値）に設定されている。ここで、スケーリング係数Ａは、上述したように、デルタシグマ変調器３の信号振幅レベルＸの最大値が、帰還参照レベルに対して１／Ａになるように、帰還参照レベルの大きさを設定することによって実現する。

また、増幅器１１によりフィルタ回路４に利得を与えることにより、デルタシグマ変調器３において制限された利得を補償することが可能である。

図２に、レベル可変帰還回路７のブロック図を示す。帰還参照レベルの切り替えは、ＤＳＰ２からの制御信号ＣＳ２に応じて、帰還参照レベルを生成する±Ｖ_REF1〜±Ｖ_REF3を切り替えることにより実現する。

さらに、フィルタ回路４の利得は、制御信号ＣＳ３によって増幅器１１の利得を制御することにより実現する。

この結果、可変利得増幅器１にて設定した利得に応じて、デルタシグマ変調回路のスケーリング係数を選択することが可能となる。

ここでは、制御信号ＣＳ１〜ＣＳ３は、２ビットのデジタル信号としてＤＳＰ２から出力される。図３に、各制御信号ＣＳ１〜ＣＳ３に対する可変利得増幅器１、デルタシグマ変調器３およびフィルタ回路４の利得の設定値を示す。

図１に示したデルタシグマ変調回路において、制御信号ＣＳ１により可変利得増幅器１の利得をＧａ，Ｇｂ，Ｇｃと切り替えた場合を考える。ただし、Ｇａ＞Ｇｂ＞Ｇｃとする。

可変利得増幅器１の入力信号振幅レベルの最大値をＶ_MAXとし、２ビットのデジタル信号を制御信号ＣＳ１＝制御信号ＣＳ２＝制御信号ＣＳ３に設定する。

まず、１次デルタシグマ変調器３の出力をそれぞれＹａ、Ｙｂ、Ｙｃとすると、
Ｙａ＝Ｖ_MAX・Ｇａ・１／Ａａ＋（１−Ｚ^-1）Ｑ （１７）
Ｙｂ＝Ｖ_MAX・Ｇｂ・Ｇａ／（Ａａ・Ｇｂ）＋（１−Ｚ^-1）Ｑ （１８）
Ｙｃ＝Ｖ_MAX・Ｇｃ・Ｇａ／（Ａａ・Ｇｃ）＋（１−Ｚ^-1）Ｑ （１９）
となる。

デジタルフィルタ回路１３の出力をそれぞれＤｏｕｔａ、Ｄｏｕｔｂ、Ｄｏｕｔｃとすると、
Ｄｏｕｔａ＝Ｙａ・Ａａ＝Ｖ_MAX・Ｇａ＋（１−Ｚ^-1）Ｑ・Ａａ （２０）
Ｄｏｕｔｂ＝Ｙｂ・Ａａ・Ｇｂ／Ｇａ
＝Ｖ_MAX・Ｇｂ＋（１−Ｚ^-1）Ｑ・Ａａ・Ｇｂ／Ｇａ （２１）
Ｄｏｕｔｃ＝Ｙｃ・Ａａ・Ｇｃ／Ｇａ
＝Ｖ_MAX・Ｇｃ＋（１−Ｚ^-1）Ｑ・Ａａ・Ｇｃ／Ｇａ （２２）
となる。

式（２０）〜（２２）の結果から、可変利得増幅器１の利得に比例して量子化ノイズＱに係る係数も変化するため、利得Ｇａ〜Ｇｃによらずダイナミックレンジは一定になる。

このときのデルタシグマ変調器３の入力信号振幅レベルＸに対する出力信号振幅レベルＹおよび出力信号振幅レベルＹに含まれるノイズレベルの関係を図４に示す。制御信号ＣＳ１＝制御信号ＣＳ２と設定したため、可変利得増幅器１の利得Ｇａ〜Ｇｃの時の出力信号振幅レベルＹに含まれるノイズレベルが、それぞれノイズレベル１〜３に対応している。可変利得増幅器１の利得を下げたときにノイズレベルも下がるため、ダイナミックレンジを一定にすることができるのである。

以上の結果から、図１２で示した従来例のデルタシグマ変調回路のように、可変利得増幅器１の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器１の設定レベルに最適なダイナミックレンジを得ることができる。

本発明に用いるデルタシグマ変調器３は、単一段、１次構成に限らず、縦続型、多次構成のデルタシグマ変調器にも用いることができる。また、制御信号ＣＳ１〜ＣＳ３は、独立していなく、同じ信号を出力させて使用することも可能である。

本発明をＡ／Ｄ変換器に適用した場合、可変利得増幅器１およびデルタシグマ変調器３はアナログ回路、フィルタ回路はデジタルフィルタ回路１３によって構成される。Ｄ／Ａ変換器に適用した場合は、可変利得増幅器１およびデルタシグマ変調器３はデジタル回路、フィルタ回路はアナログフィルタ回路によって構成される。また、帰還回路の基準レベルもデジタル値で生成される。

図５に、本発明の実施の形態２として、ＡＧＣ回路を備えた単一段の１次デルタシグマ変調器を用いたＡ／Ｄ変換回路のブロック図を示す。

Ａ／Ｄ変換回路は、ＡＧＣ回路１２、デルタシグマ変調器３およびデジタルフィルタ回路１３から構成される。

外部アナログ入力信号は、まずＡＧＣ回路１２に入力される。ＡＧＣ回路１２は、アナログ信号を入力とし、制御信号ＣＳ５により増幅率が変化する可変利得増幅器１と、可変利得増幅器１の出力信号の振幅を検出して出力するレベル検出回路１５と、基準レベルを出力する基準レベル発生器１６とレベル検出回路１５の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器１への制御信号ＣＳ５を出力する比較器１４とから構成され、アナログ入力信号の振幅が変化した際にも、信号振幅のピーク振幅を所定のレベルに保持して可変利得増幅器１から出力するように機能する。さらに、比較器１４は、レベル検出回路１５の出力が基準レベルを超えた場合に、制御信号ＣＳ２および制御信号ＣＳ３を同時に生成する。また、出力保持レベルの切り替えは、制御信号ＣＳ１に応じて基準レベル１〜３を切り替えることにより実現している。

１次デルタシグマ変調器３は、ＡＧＣ回路１２の出力信号から、帰還参照レベル（＋Ｖ_REFまたは−Ｖ_REF）を加減算器８で減じた信号を入力とする積分器９と、この積分器９の出力を１ビットデジタル信号に量子化する量子化器６と、この量子化器６のデジタル出力Ｙから上記帰還参照レベルを生成するレベル可変帰還回路７とから構成される。また、積分回路５は、積分器９と加減算器８とで構成され、レベル可変帰還回路７は、１ビットＤＡ変換器で構成されている。デルタシグマ変調器３の１ビット出力信号Ｙは、デジタル符号としてデジタルフィルタ回路１３に入力され、アナログ入力信号成分に相当する低周波成分が取り出され、かつ所定のビット数のデジタルデータに変換される。

上記デルタシグマ変調型Ａ／Ｄ変換回路のスケーリング係数はＡ（Ａは１より大きい任意の数値）に設定されている。ここで、スケーリング係数Ａは、上述したように、ＡＧＣ回路１２の出力保持レベルが帰還参照レベルに対して１／Ａになるように、帰還参照レベルの大きさを設定することによって実現する。また、デジタルフィルタ回路１３の利得Ａは、そのインパルス応答係数に利得を持たせることによって実現する。また、図２に示したように、帰還参照レベルの切り替えは、ＤＳＰ２からの制御信号ＣＳ２に応じて、レベル可変帰還回路７の帰還参照レベルを生成する±Ｖ_REF1〜±Ｖ_REF3を切り替えることにより実現する。

また、デジタルフィルタ回路１３の利得は、制御信号ＣＳ３に応じて、インパルス応答係数を切り替えることにより実現する。

この結果、ＡＧＣ回路１２にて切り替えた出力保持レベルに応じて、デルタシグマ変調回路のスケーリング係数を選択することが可能となる。

ここでは、制御信号ＣＳ１〜ＣＳ３は、２ビットのデジタル信号としてＤＳＰ２から出力される。図６に、各制御信号に対するＡＧＣ回路１２の出力保持レベル、デルタシグマ変調器３およびデジタルフィルタ回路１３の利得の設定値を示す。

図５に示したデルタシグマ変調回路において、制御信号ＣＳ１によりＡＧＣ回路１２の出力保持レベルをＶ１，Ｖ２，Ｖ３と切り替えた場合を考える。ただし、Ｖ１＞Ｖ２＞Ｖ３とする。また、２ビットのデジタル信号を制御信号ＣＳ１＝制御信号ＣＳ２＝制御信号ＣＳ３に設定する。

まず、１次デルタシグマ変調器３の出力をそれぞれＹ１、Ｙ２、Ｙ３とすると、
Ｙ１＝Ｖ１・１／Ａ１＋（１−Ｚ^-1）Ｑ （２３）
Ｙ２＝Ｖ２・Ｖ１／（Ａ１・Ｖ２）＋（１−Ｚ^-1）Ｑ （２４）
Ｙ３＝Ｖ３・Ｖ１／（Ａ１・Ｖ３）＋（１−Ｚ^-1）Ｑ （２５）
となる。

デジタルフィルタ回路１３の出力をそれぞれＤｏｕｔ１、Ｄｏｕｔ２、Ｄｏｕｔ３とすると、
Ｄｏｕｔ１＝Ｙ１・Ａ１＝Ｖ１＋（１−Ｚ^-1）Ｑ・Ａ１ （２６）
Ｄｏｕｔ２＝Ｙ２・Ａ１・Ｖ２／Ｖ１
＝Ｖ２＋（１−Ｚ^-1）Ｑ・Ａ１・Ｖ２／Ｖ１ （２７）
Ｄｏｕｔ３＝Ｙ３・Ａ１・Ｖ３／Ｖ１
＝Ｖ３＋（１−Ｚ^-1）Ｑ・Ａ１・Ｖ３／Ｖ１ （２８）
となる。

式（２６）〜（２８）の結果から、ＡＧＣ回路１２の出力保持レベルに比例して量子化ノイズＱに係る係数も変化するため、出力保持レベルＶ１〜Ｖ３によらずダイナミックレンジは一定になる。

このときのデルタシグマ変調器３の入力信号振幅レベルＸに対する出力信号振幅レベルＹおよびＹに含まれるノイズレベルの関係を図７に示す。制御信号ＣＳ１＝制御信号ＣＳ２と設定したため、ＡＧＣ回路１２の出力保持レベルＶ１〜Ｖ３の時のＹに含まれるノイズレベルが、それぞれノイズレベル１〜３に対応している。可変利得増幅器１の利得を下げたときにノイズレベルも下がるため、ダイナミックレンジを一定にすることができるのである。

以上の結果から、図１２で示した従来例２のデルタシグマ変調回路のように、可変利得増幅器１の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器１の設定レベルに最適なダイナミックレンジを得ることができる。

本発明に用いるデルタシグマ変調器３は、単一段、１次構成に限らず、縦続型、多次構成のデルタシグマ変調器にも用いることができる。また、制御信号ＣＳ１〜ＣＳ３は、独立していなく、同じ信号を出力させて使用することも可能である。

本発明のデルタシグマ変調回路に用いるＡＧＣ回路１２は、図８に示したように、アナログ信号を入力とし、制御信号ＣＳ５により増幅率が変化する可変利得増幅器１と、デジタルフィルタ回路１３の出力信号の振幅を検出して出力するレベル検出回路１５と、レベル検出回路１５の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器１への制御信号ＣＳ５を出力する比較器１４とから構成することも可能である。

図９は、本発明の実施の形態３として、ＡＧＣ回路を備えた縦続型デルタシグマ変調器を用いたＡ／Ｄ変換器のブロック図を示す。

外部アナログ入力信号は、まずＡＧＣ回路１２に入力される。ＡＧＣ回路１２は、アナログ信号を入力とし、制御信号ＣＳ５により増幅率が変化する可変利得増幅器１と、可変利得増幅器１の出力信号の振幅を検出して出力するレベル検出回路１５と、基準レベルを出力する基準レベル発生器１６とレベル検出回路１５の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器１への制御信号ＣＳ５を出力する比較器１４とから構成され、アナログ入力信号の振幅が変化した際にも、信号振幅のピーク振幅を所定のレベルに保持して可変利得増幅器１から出力するように機能する。さらに、比較器１４は、レベル検出回路１５の出力が基準レベルを超えた場合に、制御信号ＣＳ２および制御信号ＣＳ４を同時に生成する。また、出力保持レベルの切り替えは、制御信号ＣＳ１に応じて基準レベル１〜３を切り替えることにより実現している。

１：１縦続型デルタシグマ変調器１７は、１次の積分回路５を備えた初段のデルタシグマ変調型量子化ループ１８、１次の積分回路２１を備えた２段目のデルタシグマ変調型量子化ループ１９およびノイズ除去回路２０を含む。

初段の１次デルタシグマ変調型量子化ループ１８は、ＡＧＣ回路１２の出力信号から、ＤＡ変換器５から生成された帰還参照レベルを加減算器８で減じた信号を入力とする積分器９と、この積分器９の出力を１ビットデジタル信号に量子化する局部量子化器６と、この局部量子化器６のデジタル出力Ｙ１から上記帰還参照レベルを生成するレベル可変帰還回路７とから構成される。また、積分回路５は、積分器９と加減算器８とで構成され、レベル可変帰還回路７は、１ビットＤＡ変換器で構成されている。

２段目の１次デルタシグマ変調型量子化ループ１９は、初段のデルタシグマ変調型量子化ループ１８の量子化器６の入力とレベル可変帰還回路７の出力の差信号（すなわち初段のデルタシグマ変調型量子化ループ１８の局部量子化器６によって発生する量子化誤差Ｑ１）を加減算器２６により求め、この差信号から、レベル可変帰還回路２３から生成された帰還参照レベルを加減算器２４で減じた信号を入力とする積分器２５と、この積分器２５の出力を１ビットデジタル信号に量子化する局部量子化器２２と、この局部量子化器２２のデジタル出力Ｙ２から上記帰還参照レベルを生成するレベル可変帰還回路２３とから構成される。また、積分回路２１は、積分器２５と加減算器２４とで構成され、レベル可変帰還回路２３は、１ビットＤＡ変換器で構成されている。

上記の初段および２段目のデルタシグマ変調型量子化ループ１８，１９のスケーリング係数はともにＡ（Ａは１より大きい任意の数値）に設定されている。その結果、初段および２段目のデルタシグマ変調型量子化ループ１８，１９において、利得が１／Ａにそれぞれ制限される。

なお、図９において、符号Ｑ１は局部量子化器６の前後で発生した量子化誤差を表し、Ｑ２は局部量子化器２２の前後で発生した量子化誤差を表している。

ノイズ除去回路２０は、各デルタシグマ変調型量子化ループ１８，１９の出力信号Ｙ１およびＹ２をそれぞれ受けるように接続される。遅延器２９は、増幅器２７を介して出力Ｙ１を受けるように接続され、出力Ｙ１のデータが加算器３１に送られる際に出力Ｙ２のデータに対して時間的に送らせる働きをする。微分器３０は、増幅器２８を介して出力Ｙ２を受けるように構成され、従来技術で周知の方法により微分するデジタル微分器からなる。デジタル微分器からの出力は、加算器３１により遅延器２９の出力と加算されて、１：１縦続型デルタシグマ変調器１７の出力信号Ｙとなる。この出力信号Ｙは、デジタル符号としてデジタル（デシメーション）フィルタ回路１３に付与される。ノイズ除去回路２０の増幅器２７，２８の利得はともにＡになるように設定してある。

上記の増幅器がノイズ除去回路２０に利得を設定することにより各段のデルタシグマ変調型量子化ループ１８，１９において制限された利得を補償するスケール補償手段に相当する。上記デルタシグマ変調型量子化器１７のスケーリング係数はＡ（Ａは１より大きい任意の数値）に設定されている。ここで、スケーリング係数Ａは、上述したように、ＡＧＣ回路１２の出力保持レベルが帰還参照レベルに対して１／Ａになるように、帰還参照レベルの大きさを設定することによって実現する。

また、図２に示したように、帰還参照レベルの切り替えは、ＤＳＰ２からの制御信号ＣＳ２に応じて、レベル可変帰還回路７の帰還参照レベルを生成する±Ｖ_REF1〜±Ｖ_REF3を切り替えることにより実現する。ノイズ除去回路２０の利得は、制御信号ＣＳ４で増幅器２７，２８の利得を切り替えることにより実現する。

この結果、ＡＧＣ回路１２にて切り替えた保持レベルに応じて、デルタシグマ変調器１７のスケーリング係数を選択することが可能となる。

ここでは、制御信号ＣＳ１、ＣＳ２、ＣＳ４は、２ビットのデジタル信号としてＤＳＰ２から出力される。図１０に、各制御信号に対するＡＧＣ回路１２の出力保持レベル、デルタシグマ変調器１７およびノイズ除去回路２０の利得の設定値を示す。

図９に示したデルタシグマ変調回路において、制御信号ＣＳ１によりＡＧＣ回路１２の出力保持レベルをＶ１，Ｖ２，Ｖ３と切り替えた場合を考える。ただし、Ｖ１＞Ｖ２＞Ｖ３とする。また、２ビットのデジタル信号を制御信号ＣＳ１＝制御信号ＣＳ２＝制御信号ＣＳ３に設定する。

まず、１次デルタシグマ変調器１７の出力をそれぞれＹ１、Ｙ２、Ｙ３とすると、
Ｙ１＝Ｖ１＋（１−Ｚ^-1）Ｑ２・Ａ１ （２９）
Ｙ２＝Ｖ２＋（１−Ｚ^-1）Ｑ２・Ａ１・Ｖ２／Ｖ１ （３０）
Ｙ３＝Ｖ３＋（１−Ｚ^-1）Ｑ２・Ａ１・Ｖ３／Ｖ１ （３１）
となる。

デジタルフィルタ回路１３の出力をそれぞれＤｏｕｔ１、Ｄｏｕｔ２、Ｄｏｕｔ３とすると、
Ｄｏｕｔ１＝Ｙ１＝Ｖ１＋（１−Ｚ^-1）Ｑ２・Ａ１ （３２）
Ｄｏｕｔ２＝Ｙ２＝Ｖ２＋（１−Ｚ^-1）Ｑ２・Ａ１・Ｖ２／Ｖ１ （３３）
Ｄｏｕｔ３＝Ｙ３＝Ｖ３＋（１−Ｚ^-1）Ｑ２・Ａ１・Ｖ３／Ｖ１ （３４）
となる。

式（３２）〜（３４）の結果から、ＡＧＣ回路１２の出力保持レベルに比例して量子化ノイズＱ２に係る係数も変化するため、出力保持レベルＶ１〜Ｖ３によらずダイナミックレンジは一定になる。

以上の結果から実施の形態１，２のデルタシグマ変調回路と同様に、可変利得増幅器１の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器１の設定レベルに最適なダイナミックレンジを得ることができる。

本発明に用いるデルタシグマ変調器１７は、単一段、１次構成に限らず、縦続型、多次構成のデルタシグマ変調器にも用いることができる。また、制御信号ＣＳ１、ＣＳ２、ＣＳ４は、独立していなく、同じ信号を出力させて使用することも可能である。

本発明は、各段のデルタシグマ変調型量子化ループの積分回路がＸ₁次、Ｘ₂次、…Ｘ_n次であるようなｎ段のＸ₁：Ｘ₂：…：Ｘ_n縦続型デルタシグマ変調器にも用いることができる。また、量子化器およびＤＡ変換のビット数が多ビットでもよい。

本発明のデルタシグマ変調回路に用いるＡＧＣ回路１２は、図１１に示したように、アナログ信号を入力とし、制御信号ＣＳ５により増幅率が変化する可変利得増幅器１と、デジタル（デシメーション）フィルタ回路１３の出力信号の振幅を検出して出力するレベル検出回路１５と、レベル検出回路１５の出力と基準レベルとを比較し、その比較結果に応じて可変利得増幅器１への制御信号ＣＳ５を出力する比較器１４とから構成することも可能である。

本発明にかかる利得制御機能付きデルタシグマ変調回路は、可変利得増幅器の設定レベルに依存してダイナミックレンジが変動することなく、可変利得増幅器の設定レベルに最適なダイナミックレンジを得ることができるという効果を有し、デジタル・オーディオ機器向けのＡ／Ｄ変換回路およびＤ／Ａ変換回路などの信号処理手段等として有用である。

本発明の実施の形態１における利得制御機能付きデルタシグマ変調回路のブロック図である。 レベル可変帰還回路のブロック図である。 図１における制御信号ＣＳ１〜ＣＳ３と各利得設定の例を示した表である。 図１におけるデルタシグマ変調器の入力信号、出力信号および量子化ノイズの関係を示した図である。 本発明の実施の形態２における利得制御機能付きデルタシグマ変調回路のブロック図である。 図５における制御信号ＣＳ１〜ＣＳ３と各利得設定の例を示した表である。 図５におけるデルタシグマ変調器の入力信号、出力信号および量子化ノイズの関係を示した図である。 本発明の実施の形態２におけるＡＧＣ回路の図１とは異なる構成例を示したブロック図である。 本発明の実施の形態３における利得制御機能付きデルタシグマ変調回路のブロック図である。 図９におけるデルタシグマ変調器の入力信号、出力信号および量子化ノイズの関係を示した図である。 本発明の実施の形態３におけるＡＧＣ回路の図１とは異なる構成例を示したブロック図である。 従来例１のデルタシグマ変調回路のブロック図である。 図１２におけるデルタシグマ変調器の入力信号、出力信号および量子化ノイズの関係を示した図である。 従来例２のデルタシグマ変調回路のブロック図である。 図１２におけるデルタシグマ変調器の入力信号、出力信号および量子化ノイズの関係を示した図である。 図１４に示すＡＧＣ回路の出力保持レベルのアナログ入力レベル依存性を示す特性図である。 図１４におけるデルタシグマ変調器の入力信号、出力信号および量子化ノイズの関係を示した図である。

符号の説明

１ 可変利得増幅器
２ ＤＳＰ
３ デルタシグマ変調器
４ フィルタ回路
５，２１ 積分回路
６，２２ 量子化器
７，２３ レベル可変帰還回路
８，２４，２６ 加減算器
９，２５ 積分器
１０ フィルタ器
１１ 増幅器
１２ ＡＧＣ回路
１３ デジタルフィルタ回路
１４ 比較器
１５ レベル検出器
１６ 基準レベル発生器
１７ 縦続型デルタシグマ変調器
１８，１９ 量子化ループ
２０ ノイズ除去回路
３１ 加算器

Claims (11)

1. 可変利得増幅器と、前記可変利得増幅器の利得を制御する制御手段と、デルタシグマ変調器とを備え、前記制御手段により前記デルタシグマ変調器の利得制御を行うことを特徴とする利得制御機能付きデルタシグマ変調回路。
2. 可変利得増幅器と、前記可変利得増幅器の利得を制御する制御手段と、デルタシグマ変調器と、フィルタ回路とを備え、前記制御手段により前記デルタシグマ変調器の利得制御および前記フィルタ回路の利得制御を行うことを特徴とする利得制御機能付きデルタシグマ変調回路。
3. 可変利得増幅器と、前記可変利得増幅器の利得を制御する制御手段と、デルタシグマ変調器と、前記フィルタ回路を備え、
   前記デルタシグマ変調器は、入力信号と第１の帰還参照レベルとを入力とする第１の積分回路と、前記第１の積分回路の出力を量子化する第１の局部量子化器と、前記第１の局部量子化器の出力から前記第１の帰還参照レベルを生成する第１の変換器とからなる初段のデルタシグマ変調型量子化ループと、前段のデルタシグマ変調型量子化ループ内の任意の位置から出力される信号からなる量子化ループ間信号と第２の帰還参照レベルとを入力とする第２の積分回路と、前記第２の積分回路の出力をデジタル信号に量子化する第２の局部量子化器と、前記第２の局部量子化器のデジタル出力から前記第２の帰還参照レベルを生成する第２の変換器とからなり、前記初段のデルタシグマ変調型量子化ループに対して縦続接続される一つもしくは複数の２段目以降のデルタシグマ変調型量子化ループと、前記初段および２段目以降のデルタシグマ変調型量子化ループについて、各段のデルタシグマ変調型量子化ループの局部量子化器の出力を遅延器で遅延させた出力と次段のデルタシグマ変調型量子化ループの局部量子化器の出力を微分器で微分した出力とを加算した値を出力信号とするノイズ除去回路とからなる縦続型デルタシグマ変調器から構成され、
   前記制御手段により、前記デルタシグマ変調器の利得制御および前記ノイズ除去回路の利得制御を行うことを特徴とする利得制御機能付きデルタシグマ変調回路。
4. 前記制御手段は、前記可変利得増幅器の出力信号の振幅を検出して出力するレベル検出回路と、前記レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて前記可変利得増幅器および前記デルタシグマ変調器の利得を制御する制御信号をそれぞれ出力して前記可変利得増幅器および前記デルタシグマ変調器の利得制御を実現することを特徴する請求項１記載の利得制御機能付きデルタシグマ変調回路。
5. 前記制御手段は、前記可変利得増幅器の出力信号の振幅を検出して出力するレベル検出回路と、前記レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて前記可変利得増幅器、前記デルタシグマ変調器および前記フィルタ回路の利得を制御する制御信号をそれぞれ出力して前記可変利得増幅器、前記デルタシグマ変調器および前記フィルタ回路の利得制御を実現することを特徴する請求項２記載の利得制御機能付きデルタシグマ変調回路。
6. 前記制御手段は、前記可変利得増幅器の出力信号の振幅を検出して出力するレベル検出回路と、前記レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて前記可変利得増幅器、前記デルタシグマ変調器および前記ノイズ除去回路の利得を制御する制御信号をそれぞれ出力して前記可変利得増幅器、前記デルタシグマ変調器および前記ノイズ除去回路の利得制御を実現することを特徴する請求項３記載の利得制御機能付きデルタシグマ変調回路。
7. フィルタ回路を備え、前記制御手段は、前記フィルタ回路の出力信号の振幅を検出して出力するレベル検出回路と、前記レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて前記可変利得増幅器および前記デルタシグマ変調器の利得を制御する制御信号をそれぞれ出力して前記可変利得増幅器および前記デルタシグマ変調器の利得制御を実現することを特徴する請求項１記載の利得制御機能付きデルタシグマ変調回路。
8. 前記制御手段は、前記フィルタ回路の出力信号の振幅を検出して出力するレベル検出回路と、前記レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて前記可変利得増幅器、前記デルタシグマ変調器および前記フィルタ回路の利得を制御する制御信号をそれぞれ出力して前記可変利得増幅器、前記デルタシグマ変調器および前記フィルタ回路の利得制御を実現することを特徴する請求項２記載の利得制御機能付きデルタシグマ変調回路。
9. 前記制御手段は、前記フィルタ回路の出力信号の振幅を検出して出力するレベル検出回路と、前記レベル検出回路の出力と基準レベルとを比較し、その比較結果に応じて前記可変利得増幅器、前記デルタシグマ変調器および前記ノイズ除去回路の利得を制御する制御信号をそれぞれ出力して前記可変利得増幅器、前記デルタシグマ変調器および前記ノイズ除去回路の利得制御を実現することを特徴する請求項３記載の利得制御機能付きデルタシグマ変調回路。
10. 前記デルタシグマ変調器が帰還参照レベルを生成する回路を備え、前記帰還参照レベルを切り替えることによりデルタシグマ変調器の利得制御を実現することを特徴とする請求項１記載の利得制御機能付きデルタシグマ変調回路。
11. フィルタ回路が増幅器とフィルタ器とを備え、前記増幅器の利得を切り替えることにより前記フィルタ回路の利得制御を実現することを特徴とする請求項２記載の利得制御機能付きデルタシグマ変調回路。
    
    

Images