JP4391036B2 - デジタル信号処理方法および処理装置 - Google Patents
デジタル信号処理方法および処理装置 Download PDFInfo
- Publication number
- JP4391036B2 JP4391036B2 JP2001121562A JP2001121562A JP4391036B2 JP 4391036 B2 JP4391036 B2 JP 4391036B2 JP 2001121562 A JP2001121562 A JP 2001121562A JP 2001121562 A JP2001121562 A JP 2001121562A JP 4391036 B2 JP4391036 B2 JP 4391036B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- gain
- output signal
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、変調されたデジタル信号をアナログ信号に復調するデジタル信号処理方法およびデジタル信号処理装置に関する。
【0002】
【従来の技術】
近年、CD(Compact Disc)と同等以上の高音質なデジタル音楽方式として、DVD(Digital Video Disc)オーディオ方式およびSACD(Super Audio CD)方式を利用した音楽が普及しつつある。
DVDオーディオ方式は、24ビットのPCM(Pulse Code Modulation)に基づくデジタル音楽方式であり、SACDは、DSD(Direct Stream Digital 1bit)方式に基づくデジタル音楽方式である。このPCMは、音楽信号を振幅方向に量子化する方式であって、信号の最大値は、量子化ビット数によって決定される。また、DSD方式は、時間方向に1ビットの量子化によって信号を表す方式、即ち、“0”および“1”の信号の密度によって信号振幅を表す方式である。したがって、DSD方式においては、信号の最大値は、時間軸上において全て“1”の密度部分によって表し、信号の最小値(マイナスの最大値)は、時間軸上において全て“0”の密度部分によって表すことができる。
【0003】
ただし、DSD方式では、一般に、1ビットの信号をΔΣ変調器によって生成するため、信号の最大値を全て“1”、最小値を全て“0”で表す方式では不安定になる場合がある。したがって、DSD方式では、変復調における安定性確保のため、 “1”あるいは“0”のビット数の密度が一定値であるときに、それぞれ信号の最大値および最小値としており、例えば、“1”の割合が70%、“0”の割合が30%のときに最大値を表すこととしている。なお、このとき、信号の最大値を全て“1”で表す場合に比べ、利得は0.4となる。
【0004】
ここで、従来のオーディオ用DAC(Digital/Analog Converter)を備えたデジタル信号処理装置(マルチディスクプレーヤー等のPCM信号とDSD信号が切り換えて入力される装置)は、入力信号の種類(変調方式)に応じて、PCM信号の処理とDSD信号の処理を切り換えることが可能である。
図3は、従来のデジタル信号処理装置100の構成を示す図である。図3において、デジタル信号処理装置100は、DATT(Digital ATTenuator)101と、インターポレーションフィルタ102と、DATT103と、ローパスフィルタ104と、スイッチ105と、ΔΣ変調器106と、D/A変換フィルタ107とを含んで構成される。
【0005】
DATT101は、乗算器を備えており、デジタル信号処理装置100の入力信号の1つであるPCM信号とDATT103からDATT103のATT係数(アッテネーター係数)とが入力される。そして、DATT101は、乗算器によってこれらPCM信号とATT係数の積を算出し、算出結果をインターポレーションフィルタ102に出力する。なお、DATT101に入力されるPCM信号の利得は“1”であり、DATT101の利得も“1”である。
【0006】
インターポレーションフィルタ102は、DATT101から入力されたデジタル信号を擬似的にオーバーサンプリングするための補間信号を発生し、補間されたデジタル信号をスイッチ105に出力する。なお、インターポレーションフィルタ102の利得は、“1”に設定されている。
DATT103は、デジタル信号処理装置100の入力信号の1つであるDSD信号が入力される。そして、DATT103は、入力されたDSD信号を8ビットのデジタル信号にマルチビット化し、正負の符号を示す情報を1ビット付加してローパスフィルタ104に出力する。ここで、DSD信号は1ビットの信号によって信号振幅を表すものであるため、このままではアッテネータによる減衰処理ができない。したがって、DATT103においてマルチビット化され、符号を表す情報を含めて9ビットのデジタル信号としてローパスフィルタ104に出力される。なお、DATT103に入力されるDSD信号の利得は“0.4”である。
【0007】
また、DATT103は、設定されているアッテネーター係数(以下、「ATT係数」と言う。)をDATT101に出力する。なお、ATT係数は、DATT103内部においてATT係数を示すために割り当てられた情報量に応じた値をとるものであり、ATT係数を示すために8ビットが割り当てられている場合、“−256”から“255”までの値を取り得る。
【0008】
ローパスフィルタ104は、DATT103から入力される、マルチビット化されたデジタル信号の一定周波数以下の成分を透過し、透過後のデジタル信号をスイッチ105に出力する。なお、このローパスフィルタ104は、デジタル信号処理装置100の回路特性に応じて任意に設けられるものであり、後述するΔΣ変調器106の発振を防ぐために設けられる。また、ローパスフィルタ104の利得は“1”に設定されている。
【0009】
スイッチ105は、インターポレーションフィルタ102あるいはローパスフィルタ104のいずれかから信号が入力されると、その信号を選択してΔΣ変調器106に出力する。
ΔΣ変調器106は、スイッチ105から入力された信号にノイズシェーピング処理を施すことにより、可聴帯域外に量子化雑音をシフトさせた信号をD/A変換フィルタ107に出力する。なお、ΔΣ変調器106の利得は“1”に設定されている。
【0010】
D/A変換フィルタ107は、ΔΣ変調器106から入力されたデジタル信号をアナログ信号に変換して出力する。なお、このD/A変換フィルタ107の出力信号はデジタル信号処理装置100の出力信号である。また、D/A変換フィルタ107の利得は“1”に設定されている。
このような構成により、デジタル信号処理装置100は、PCM信号あるいはDSD信号のいずれかが入力された場合、それぞれの信号に応じた処理系統によって入力信号を処理し、アナログ信号に復調するものである。
【0011】
【発明が解決しようとする課題】
しかしながら、従来のオーディオ用DACといったデジタル信号処理装置100は、PCM信号とDSD信号の復調処理を切り換えた場合、それらの出力信号レベルの整合が行われない構成である。例えば、デジタル信号処理装置100のPCM信号の復調信号は、利得“1”であり、一方、DSD信号の復調信号は、利得“0.4”である。そのため、出力された夫々の復調信号のレベルが異なる等、出力された夫々の復調信号のレベルの差が生じることとなり、種類の異なる信号のそれぞれに応じた復調処理系統を切り換える毎に出力された夫々の復調信号のレベルを調整する必要があるという問題を生じていた。
【0012】
本発明の課題は、デジタル信号復調処理において、種類の異なる信号をそれぞれの信号に応じた処理系統によって処理する際に、出力された復調信号のレベルを整合させることである。
【0013】
【課題を解決するための手段】
以上の課題を解決するため、請求項1記載の発明は、
特定の変調方式に基づく所定の復調処理を行うための復調処理手段(例えば、図1のDATT10およびインターポレーションフィルタ20からなる処理系統あるいはDATT30およびローパスフィルタ40からなる処理系統)を複数有し、入力信号の変調方式に応じて所定の復調処理手段(例えば、図1のスイッチ50、ΔΣ変調器60およびD/A変換フィルタ70)によって処理された出力信号に対して後続する所定の復調処理を施す共通処理手段を備えるデジタル信号処理装置であって、
前記共通処理手段は、複数の前記復調処理手段の中から選択した所定復調処理手段に応じて、その出力信号の処理における利得を設定して処理を行うことにより、複数の前記復調処理手段のいずれによって入力信号が処理された場合にも復調信号レベルを一致させることが可能である。
【0014】
また、請求項6記載の発明は、
特定の変調方式に基づく所定の復調処理を行うための復調処理工程を複数実行可能であり、入力信号の変調方式に応じて所定の復調処理工程を経て処理された出力信号に対して後続する所定の復調処理を施す共通処理工程を含むデジタル信号処理方法であって、前記共通処理工程において、複数の前記復調処理工程の中から選択した所定復調処理工程に応じて、その出力信号の処理における利得を設定して処理を行うことにより、複数の前記復調処理工程のいずれによって入力信号が処理された場合にも復調信号レベルを一致させることが可能である。
【0015】
請求項2記載の発明は、
請求項1記載のデジタル信号処理装置であって、
前記共通処理手段は、変調前の信号レベルと同一の復調信号レベルとなる利得を有する。
また、請求項7記載の発明は、
請求項6記載のデジタル信号処理方法であって、
前記共通処理工程は、変調前の信号レベルと同一の復調信号レベルとなる利得を有する。
【0016】
請求項3記載の発明は、
請求項1または2記載のデジタル信号処理装置であって、
前記共通処理手段は、
前記複数の復調処理手段のうちのいずれかを選択する選択手段(例えば、図1のスイッチ50)と、
前記選択手段によって選択された復調処理手段の出力信号に対し、ノイズシェーピング処理を施すΔΣ変調手段(例えば、図1のΔΣ変調器60)と、
前記ΔΣ変調手段の出力信号をアナログ信号に変換するD/A変換フィルタ(例えば、図1のD/A変換フィルタ70)と、
を含み、前記ΔΣ変調手段あるいは前記D/A変換フィルタのいずれかの利得を変更することによって、前記共通処理手段の利得を調整可能である。
【0017】
また、請求項8記載の発明は、
請求項6または7記載のデジタル信号処理方法であって、
前記共通処理工程は、
前記複数の復調処理工程のうちのいずれかを選択する選択工程と、
前記選択工程において選択された復調処理工程の出力信号に対し、ノイズシェーピング処理を施すΔΣ変調工程と、
前記ΔΣ変調工程の出力信号をアナログ信号に変換するD/A変換フィルタリング工程と、
を含み、前記ΔΣ変調工程あるいは前記D/A変換フィルタリング工程のいずれかの利得を変更することによって、前記共通処理工程の利得を調整可能である。
【0018】
請求項4記載の発明は、
請求項1〜3のいずれかに記載のデジタル信号処理装置であって、
前記ΔΣ変調手段は、
入力信号を積分する積分手段(例えば、図2の積分器61)と、
前記積分手段の出力信号を量子化する量子化手段(例えば、図2の量子化器62)と、
その利得が変更可能であり、前記量子化手段の出力信号を前記積分手段に帰還入力する帰還手段(例えば、図2の帰還部63)と、
を含み、
前記帰還手段の利得を変更することによって前記共通処理手段の利得を調整可能である。
【0019】
また、請求項9記載の発明は、
請求項6〜8のいずれかに記載のデジタル信号処理方法であって、
前記ΔΣ変調工程は、
入力信号を積分する積分工程と、
前記積分手段の出力信号を量子化する量子化工程と、
その利得が変更可能であり、前記量子化手段の出力信号を前記積分手段に帰還入力する帰還工程と、
を含み、
前記帰還工程の利得を変更することによって前記共通処理工程の利得を調整可能である。
【0020】
請求項5記載の発明は、
請求項1〜4のいずれかに記載のデジタル信号処理装置であって、
PCM信号あるいはDSD信号を復調処理可能である。
また、請求項10記載の発明は、
請求項6〜8のいずれかに記載のデジタル信号処理方法であって、
PCM信号あるいはDSD信号を復調処理可能である。
【0021】
本発明によれば、入力信号に特定の変調方式に基づく所定の復調処理を施した後、入力信号の経た処理系統、即ち、入力信号の変調方式に応じて後続する所定の復調処理を施す際の利得が変化される。したがって、変調方式の異なる入力信号が切り換えて入力され、それぞれの信号に応じた復調処理系統によって処理する場合にも、復調信号のレベル(出力信号レベル)を逐次調整する必要がなくなる。
【0022】
また、請求項2および7記載の発明によれば、復調信号レベル(出力信号レベル)を変調前の信号レベルと同一とすることができ、復調信号レベルを適切なものとすることができる。
【0023】
【発明の実施の形態】
以下、図を参照して本発明に係るデジタル信号処理装置の実施の形態を詳細に説明する。
図1は、本実施の形態に係るデジタル信号処理装置1の構成を示す図である。図1において、デジタル信号処理装置1は、DATT10と、インターポレーションフィルタ20と、DATT30と、ローパスフィルタ40と、スイッチ50と、ΔΣ変調器60と、D/A変換フィルタ70とを含んで構成される。
【0024】
図1において、DATT10,30、インターポレーションフィルタ20、ローパスフィルタ40、スイッチ50およびD/A変換フィルタ70の構成は、従来のデジタル信号処理装置100のDATT101,103、インターポレーションフィルタ102、ローパスフィルタ104、スイッチ105およびD/A変換フィルタ107とそれぞれ同様であるため説明を省略し、異なる部分であるΔΣ変調器60について説明する。
【0025】
図2は、ΔΣ変調器60の構成の一例を示す図である。
図2において、ΔΣ変調器60は、入力信号を積分する積分器61と、積分器61の出力信号を所定の量子化ビット数で量子化する量子化器62と、量子化器62の出力信号を積分器61に負帰還入力する帰還部63とを含んで構成される。
【0026】
図2に示すΔΣ変換機60において、入力をX、出力をYとおき、積分器61の利得をI、量子化器62の利得をQ、帰還部63の利得をgとすると、出力Y=(I・X)/(1+g・I)+Q/(1+g・I)となる。さらに、1<<g・Iであるから、出力Y=X/g+Q/(1+g・I)となる。したがって、帰還部63の利得gを変化させることによりΔΣ変調器60の利得を変化させることができる。なお、図示しないが、帰還部63には、スイッチ50からインターポレーションフィルタ20あるいはローパスフィルタ40のいずれか選択したかを示す信号が入力され、これに応じて帰還部63の利得は変更が可能である。
【0027】
このような構成によって、ΔΣ変調器60は、スイッチ50から入力された信号にノイズシェーピング処理を施すことにより、可聴帯域外に量子化雑音をシフトさせた信号をD/A変換フィルタ70に出力する。ここで、上述の通り、ΔΣ変調器60は、スイッチ50によって選択された信号に応じて利得を変化させる。即ち、インターポレーションフィルタ20から入力されるデジタル信号の利得が“1”、ローパスフィルタ40から入力されるデジタル信号の利得が“0.4”となっていることから、ΔΣ変調器60は、スイッチ50によってインターポレーションフィルタ20の出力信号が選択されている場合、その利得を“1”に設定し、ローパスフィルタ40の出力信号が選択されている場合、その利得を“2.5”に設定する。したがって、ΔΣ変調器60の出力信号の利得は、変調前の信号と同一の利得(即ち、変調前の信号レベルと同一レベル)に調整されている。
【0028】
上述のような構成により、デジタル信号処理装置1に入力されたデジタル信号(PCM信号あるいはDSD信号)は、所定の処理系統(DATT10およびインターポレーションフィルタ20からなる処理系統あるいはDATT30およびローパスフィルタ40からなる処理系統)によって処理され、さらに、ΔΣ変調器60を含む共通の処理系統(スイッチ50、ΔΣ変調器60およびD/A変換フィルタ70からなる処理系統)によって処理される。このとき、ΔΣ変調器60の利得は、スイッチ50によって選択された信号(即ち、入力信号の種類)に応じて適宜変化される(“1”あるいは“2.5”)。
【0029】
したがって、デジタル信号処理装置1にPCM信号およびDSD信号が入力され、デジタル信号処理装置1がそれぞれの入力信号を切り換えて処理する場合にも、各信号の復調信号の利得(信号レベル)が一致するため、入力信号が切り換わる毎に出力信号レベルを逐次切り換える必要がなくなる。
なお、本実施の形態においては、各処理系統の出力信号に対し、最終的な出力信号の利得が“1”となるようにΔΣ変調器60の利得を“2.5”に調整することとして説明したが、D/A変換フィルタ70の利得を調整することによって、最終的な出力信号の利得を“1”としてもよい。
【0030】
また、本実施の形態においては、デジタル信号処理装置1の各機能部分をハードウェアによって実現することとして説明したが、ソフトウェアによって実現することとしてもよい。
【0031】
【発明の効果】
本発明によれば、入力信号に特定の変調方式に基づく所定の復調処理を施した後、入力信号の経た処理系統、即ち、入力信号の変調方式に応じて後続する所定の復調処理を施す際の利得が変化される。したがって、変調方式の異なる入力信号が切り換えて入力され、それぞれの信号に応じた復調処理系統によって処理する場合にも、復調信号レベル(出力信号レベル)を逐次調整する必要がなくなる。
【0032】
また、請求項2および7記載の発明によれば、復調信号レベル(出力信号レベル)を変調前の信号レベルと同一とすることができ、復調信号レベルを適切なものとすることができる。
【図面の簡単な説明】
【図1】本実施の形態に係るデジタル信号処理装置1の構成を示す図である。
【図2】ΔΣ変調器60の構成の一例を示す図である。
【図3】従来のデジタル信号処理装置100の構成を示す図である。
【符号の説明】
1,100 デジタル信号処理装置
10,30,101,103 DATT
20,102 インターポレーションフィルタ
40,104 ローパスフィルタ
50,105 スイッチ
60,106 ΔΣ変調器
70,107 D/A変換フィルタ
Claims (6)
- 変調方式が異なる複数の入力信号に対し特定の変調方式に基づく所定の復調処理を行うための復調処理手段を複数有し、前記各入力信号の変調方式に応じて所定の復調処理手段によって処理された出力信号に対して後続する所定の復調処理を施し復調信号を出力する共通処理手段を備えるデジタル信号処理装置であって、
前記共通処理手段は、前記複数の復調処理手段のうちのいずれかを選択する選択手段と、前記選択手段によって選択された復調処理手段の出力信号に対しノイズシェーピング処理を施すΔΣ変調手段と、前記ΔΣ変調手段の出力信号をアナログ信号に変換するD/A変換フィルタと、を含み、
前記共通処理手段は、複数の前記復調処理手段の中から選択した所定復調処理手段に応じて、前記ΔΣ変調手段あるいは前記D/A変換フィルタのいずれかの利得を変更することによって、前記共通処理手段の利得を夫々設定して処理を行うことにより、複数の前記復調処理手段のいずれによって前記各入力信号が処理された場合にも夫々の前記復調信号のレベルを一致させることを特徴とするデジタル信号処理装置。 - 前記ΔΣ変調手段は、
前記選択手段によって選択された復調処理手段の出力信号を積分する積分手段と、
前記積分手段の出力信号を量子化すると共に前記D/A変換フィルタに量子化した出力信号を出力する量子化手段と、
その利得が変更可能であり前記量子化手段の出力信号を前記積分手段に帰還入力する帰還手段と、
を含み、
前記帰還手段の利得を変更することによって、前記共通処理手段の利得を調整可能であることを特徴とする請求項1に記載のデジタル信号処理装置。 - PCM信号あるいはDSD信号を復調処理可能であることを特徴とする請求項1または2に記載のデジタル信号処理装置。
- 変調方式が異なる複数の入力信号に対し特定の変調方式に基づく所定の復調処理を行うための復調処理工程を複数実行可能であり、前記各入力信号の変調方式に応じて所定の復調処理工程を経て処理された出力信号に対して後続する所定の復調処理を施し復調信号を出力する共通処理工程を含むデジタル信号処理方法であって、
前記共通処理工程は、前記複数の復調処理工程のうちのいずれかを選択する選択工程と、前記選択工程において選択された復調処理工程の出力信号に対しノイズシェーピング処理を施すΔΣ変調工程と、前記ΔΣ変調工程の出力信号をアナログ信号に変換するD/A変換フィルタリング工程と、を含み、
前記共通処理工程において、複数の前記復調処理工程の中から選択した所定復調処理工程に応じて、前記ΔΣ変調工程あるいは前記D/A変換フィルタリング工程のいずれかの利得を変更することによって前記共通処理工程の利得を夫々設定して処理を行うことにより、複数の前記復調処理工程のいずれによって前記各入力信号が処理された場合にも夫々の前記復調信号のレベルを一致させることを特徴とするデジタル信号処理方法。 - 前記ΔΣ変調工程は、
前記選択工程において選択された復調処理工程の出力信号を積分する積分工程と、
前記積分工程の出力信号を量子化すると共に前記D/A変換フィルタリング工程に量子化した出力信号を渡す量子化工程と、
その利得が変更可能であり前記量子化工程の出力信号を前記積分工程に帰還する帰還工程と、
を含み、
前記帰還工程の利得を変更することによって、前記共通処理工程の利得を調整可能であることを特徴とする請求項4に記載のデジタル信号処理方法。 - PCM信号あるいはDSD信号を復調処理可能であることを特徴とする請求項4または5に記載のデジタル信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001121562A JP4391036B2 (ja) | 2001-04-19 | 2001-04-19 | デジタル信号処理方法および処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001121562A JP4391036B2 (ja) | 2001-04-19 | 2001-04-19 | デジタル信号処理方法および処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002319238A JP2002319238A (ja) | 2002-10-31 |
JP4391036B2 true JP4391036B2 (ja) | 2009-12-24 |
Family
ID=18971409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001121562A Expired - Fee Related JP4391036B2 (ja) | 2001-04-19 | 2001-04-19 | デジタル信号処理方法および処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4391036B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
JP2007243394A (ja) * | 2006-03-07 | 2007-09-20 | Sharp Corp | 信号処理装置 |
-
2001
- 2001-04-19 JP JP2001121562A patent/JP4391036B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002319238A (ja) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126517B2 (en) | Delta-sigma modulator and delta-sigma modulation method | |
US5512897A (en) | Variable sample rate DAC | |
US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
JP2001358592A (ja) | パルス密度変調信号(pdm)のデジタル−アナログ変換処理におけるsn比改善の方法および装置 | |
US8018363B2 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
US20030151535A1 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
JPH08274646A (ja) | ディジタル信号処理方法及び装置 | |
JPH09219645A (ja) | 可変サンプリングレートを有するデータ変換器および方法 | |
US6812876B1 (en) | System and method for spectral shaping of dither signals | |
JP2009510919A (ja) | オーディオ用途における低ノイズディジタル・信号間隔変換器 | |
JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
JP4391036B2 (ja) | デジタル信号処理方法および処理装置 | |
EP1162749A2 (en) | Method and apparatus for digital-to-analog converting a signal modulated in the frequency domain | |
JP4391035B2 (ja) | デジタル信号処理装置および処理方法 | |
JP3465401B2 (ja) | オーデイオ信号処理装置及びオーデイオ記録装置 | |
JP3857028B2 (ja) | デジタル・アナログ変換回路及びそれを用いた再生装置 | |
JPH07112156B2 (ja) | デルタ変調デコーダ | |
JP4058178B2 (ja) | オーディオ信号処理装置 | |
KR20060041267A (ko) | 하이파이 오디오를 위한 개선된 무손실 압축 및 양호한오디오 품질을 가진 노이즈-정형 장치 및 방법 | |
JP3232865B2 (ja) | デジタル/アナログ信号変換装置 | |
JP3438018B2 (ja) | A/d変換装置及びd/a変換装置 | |
US7173550B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
US20060049970A1 (en) | Sigma-delta modulation | |
WO2020003745A1 (ja) | オーディオ装置、オーディオ再生方法及びオーディオ再生プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |